JP2005112641A - 窒化物半導体基板および窒化物半導体基板の製造方法 - Google Patents

窒化物半導体基板および窒化物半導体基板の製造方法 Download PDF

Info

Publication number
JP2005112641A
JP2005112641A JP2003345910A JP2003345910A JP2005112641A JP 2005112641 A JP2005112641 A JP 2005112641A JP 2003345910 A JP2003345910 A JP 2003345910A JP 2003345910 A JP2003345910 A JP 2003345910A JP 2005112641 A JP2005112641 A JP 2005112641A
Authority
JP
Japan
Prior art keywords
substrate
rms
gan
nitride semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003345910A
Other languages
English (en)
Inventor
Masato Irikura
正登 入倉
Yasushi Mochida
恭志 餅田
Masahiro Nakayama
雅博 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2003345910A priority Critical patent/JP2005112641A/ja
Priority to TW093121516A priority patent/TWI305061B/zh
Priority to KR1020040067462A priority patent/KR20050033422A/ko
Priority to EP04021388A priority patent/EP1521310A3/en
Priority to CA002480837A priority patent/CA2480837A1/en
Priority to CNB2004100118527A priority patent/CN100361323C/zh
Priority to US10/954,186 priority patent/US7154131B2/en
Priority to NO20044180A priority patent/NO20044180L/no
Publication of JP2005112641A publication Critical patent/JP2005112641A/ja
Priority to HK05107082A priority patent/HK1073532A1/xx
Priority to US11/262,823 priority patent/US7390747B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract


【課題】 転位密度の低いＧａＮ薄膜、ＩｎＧａＮ薄膜、ＡｌＧａＮ薄膜などの窒化物系半導体薄膜をエピ成長させることができ、低コストの窒化物半導体基板を提供すること。
【解決手段】 Ｃ面を表面に有する窒化物半導体基板の表面をラッピングによって面粗度をＲｍｓ５ｎｍ〜２００ｎｍに仕上げるようにした。ラッピング時間が大幅に低減され低コストになる。面粗度が大きくて数多くの凹部を含み、凹部から斜め成長する結晶が転位を面と面の境界へ集め、境界から凹部の底へ移動させることによって転位を凹部底へ集結させることによってエピ成長層の転位密度を減少させる。
基板の面粗度が大きいからエピ成長層のモーフォロジーは悪いが、転位密度は低くなる。デバイス特性に大きく影響する転位密度を減らすことができ低コストで有用な基板となる。
【選択図】 図１

Description

この発明は窒化物半導体基板とその製造方法に関する。ＩｎＧａＮ系青色発光素子はサファイヤ基板やＳｉＣ基板の上にｎ型、ｐ型のＧａＮ、ＩｎＧａＮ、ＡｌＧａＮなどの薄膜を気相成長させて製造される。サファイヤ基板は製造方法も確立しており、供給が安定し低価格であって実績もある。
サファイヤとＧａＮやＩｎＧａＮは格子定数が違って欠陥密度も高い。それにもかかわらず青色緑色など広い波長範囲の光を出す発光ダイオード（ＬＥＤ）を製造することができる。であるからサファイヤ基板上のＧａＮ系青色発光ダイオードは広く市販され利用されている。発光波長範囲の広い安価な発光ダイオードとしてはＩｎＧａＮ／サファイヤ基板で充分間に合う。
しかし、そうはいってもサファイヤ基板には欠点がある。サファイヤは劈開がないからレーザの共振器ミラーを自然劈開によって作製できない。機械的に面を切り平滑面にしなければならない。
サファイヤは絶縁性だから底部からｎ電極をとることができない。サファイヤ基板の上にｎ型ＧａＮ薄膜をつけ、その上にＧａＮ、ＩｎＧａＮなどのｎ型、ｐ型層を積層し、前記のｎ型ＧａＮに至るまでの層の一部をエッチング除去してｎ型ＧａＮ層にｎ電極を形成する必要がある。ｐ電極、ｎ電極とリードを接続するため２回ワイヤボンデイングしなくてはならない。ｎ電極の分だけ余分の面積が必要で、チップ面積の内の発光部分が占める面積比率が小さいという欠点がある。
なんといっても格子不整合があるから、サファイヤ基板にＧａＮ薄膜を気相成長させるとやはり欠陥が多くて転位密度（ＥＰＤ）が大きい。１０９〜１０１０ｃｍ−２もある。それは低電流でブロードな波長範囲で発光するＬＥＤの場合はあまり問題にならないのであるが、将来短波長発光でなお高出力のＬＥＤが要求されることもある。かかる用途では結晶欠陥（転位）の存在が発光の障害になる。
そこでサファイヤ基板でなくてＧａＮの基板を使いたいという要望もある。ＧａＮ基板であれば、薄膜の材料と同じであるから格子不整合がなくて良質の薄膜ができるはずである。またｎ型ＧａＡｓには導電性があるので基板をｎ電極にすることができ、底面をｎ電極にしてケースに接合するだけでカソードピンと接続することができる。上部ｎ電極の困難がなくて有効面積を広くとることができる。また後で述べるようなファセット成長法を用いると転位密度を１０７〜１０８ｃｍ−２に減らすことができる。劈開がありチップ切り出しが容易であるという長所がある。
しかしながら、ＧａＮの単結晶を作るのは難しくて融液ができないので液相成長はできない。そこで薄膜を成長させる気相成長法を用いて下地基板の上にＧａＮ膜を厚く形成し下地基板を除去してＧａＮの自立膜結晶を得るという方法が用いられる。
さてＧａＮ自立基板ができたとして、その上にＧａＮ薄膜をエピタキシャル成長させると格子不整合がないから転位の少ない薄膜ができる筈である。がしかしそうはうまく行かない。やはり高密度転位をもつ。どうしてか？というとＧａＮ基板自体に高密度の転位があってエピタキシャル成長薄膜はその転位を受け継ぐので、やはり高密度の転位をもつということになってしまう。そういうことがわかってきた。
サファイヤ基板の上にそのままＧａＮを気相成長させると転位密度が極めて大きい薄膜ができる。そこで、本発明者らはファセットを生成しファセットを維持しながらｃ軸方向にＧａＮを成長させることによって転位をファセットの底へ引き込んで転位束を生成し、それ以外の部分の転位密度を低くする手法を発明した。それを述べたものが特許文献２である。それによれば１０７〜１０８ｃｍ−２程度の低転位のＧａＮ自立結晶を得ることができる。ただし、それは転位を束にしてまとめたから見かけの数が減っているだけで、ここの転位が消滅したのではない。転位束の部分を避けてデバイスを作ればよいのだから、そのようなＧａＮ基板は有用である。
ＧａＮの自立結晶だというだけではデバイス製造のためのウエハとはならない。半導体ウエハというものはフォトリソグライでパターンを描くから反りがないということが必要である。また表面は平滑平坦の鏡面となっていなければならない。ここでは反りは問題にせず平坦度だけを取り上げる。平坦度を直接表現できないが、面粗さの反対概念であり、面粗さは面粗度で表すことができる。
表面の平坦度は転位とは全く別の問題である。平坦度を上げるには試料を研磨すればよいのである。平坦度をより高めるためにはより徹底的に研磨すれば良い。しかし研磨を重ねるとコストを上げることになり、ウエハコストを押し上げるので望ましくない。コストとデバイスの要求の兼ね合いで必要な平坦度（あるいは面粗度）を決めるべきである。
ＧａＮ基板がそもそも最近まで存在しなかったので、表面の面粗度にふれた文献はほとんどない。特許文献１は、ＧａＮ基板の凹凸差は±１μｍ以下にするべきだと述べている。それはｎ−ＧａＮ層、ｎ−ＡｌＧａＮ／ＧａＮ超格子クラッド層、ＩｎＧａＮ活性層、ｐ−ＡｌＧａＮ／ＧａＮ超格子クラッド層、ｐ−ＧａＮキャップ層などを、ＧａＮ基板の上にエピタキシャル成長させるが、初めのｎ−ＧａＮ層は５μｍあるがその他は薄くて、超格子のｎ−ＡｌＧａＮは０．０２μｍ、ＧａＮは０．０２μｍ、ＩｎＧａＮ活性層は０．０３μｍというようにとても薄いので、基板の凹凸が±１μｍ以上だとその上のエピタキシャル層の凹凸が過大になりＬＥＤとしたときに特性が悪くなるからである。
基板の上に５μｍのｎ−ＧａＮを初めに載せ、それが凹凸差を緩和する作用があるから、凹凸差の下限は±０．３μｍ程度であろう。
それは転位密度とは関係なく薄膜が切れないようにという観点から凹凸差を±１μｍ〜±０．３μｍとするものである。±で表現しているから差としては絶対値の２倍となる。つまり特許文献１で所望の表面高低差は２μｍ〜０．６μｍだということである。凹凸差という用語であるが、それは近接する凹凸の高さの差の平均という意味であろうから、先ほど述べた面粗度を表す用語のうちＲａの２倍にあたるものであろう。だからＲａが２μｍ〜０．６μｍ程度ということである。
ＲａとＲｍｓの関係は一義的には決まらない。が、必ずＲａはＲｍｓより小さい。もっとも規則的な乱れの場合でＲｍｓ／Ｒａ比が小さいときでも１．３倍程度ある。もっと無秩序な高低差がある場合Ｒｍｓ／Ｒａ比はそれより大きくなり１．３倍〜２倍程度にもなる。なかを取って大体１．５というところであろうか？であるから特許文献１の凹凸差をＲｍｓに置き直して比較すると、Ｒｍｓが３μｍ〜１μｍということである。
特許文献１は凹凸差が±１μｍという数値を規定している。これ以上の凹凸になればＬＥＤ特性が悪くなると記載されているのみで、ＧａＮ基板の研削（ラッピング）研磨技術について具体的な記述はない。また基板転位密度に対して無関心である。基板転位密度が薄膜に及ぼす影響についての考察もない。
非特許文献１は、多数の窓を等間隔に開けたＳｉＯ２、ＳｉＮのＥＬＯ膜をサファイヤに形成して、その上にＧａＮ薄膜を作るのは異種材料が介在するので、ボイドができたり不均一部分ができて望ましくないという。そこで、サファイヤ基板の上にｃ軸成長させたＧａＮ薄膜に７μｍの底辺（０００１）と４５度の傾斜面（１−１０２）をもつ深さ１μｍの溝を＜１１−２０＞方向に平行に多数反応成イオンエッチングによって穿ち、その上にＭＯＣＶＤ法によって薄膜を２μｍ厚みだけ再成長させることによって表面での転位密度を減らしたＧａＮ薄膜の製造方法を提案している。
５／３族比を変えることによってｃ軸方向の成長速度と＜１−１０１＞方向の成長速度を変えることができるという。５／３族比が５５００の時に２μｍ厚みの表面で丁度転位密度が集中するので実効的に転位密度が減ると主張している。５族というのはＮＨ３ガスのことで、３族というのはトリメチルガリウムＴＭＧ（（ＣＨ３）３Ｇａ）のことである。５／３族比というのはサファイヤ基板へ供給するＴＭＧのモル数でＮＨ３のモル数を割ったものである。その比が５５００というのは、ＴＭＧ１モルに対しＮＨ３を５５００モル供給するということである。５族の供給が不均等に多いということがわかる。それはＭＯＣＶＤ法だからということだけでなく、この新規な方法を可能にするために必要なのである。通常のＭＯＣＶＤ法だと、５／３族比は１０００〜３０００である。
分かりにくい論文であるが、図６を用いて説明を行う。つまり、こういうことである。傾斜面（１−１０１）面はＮ面であって５／３族比が高いほど斜め＜１−１０１＞方向成長速度ｕは大きくなる。Ｃ面（０００１）面はＧａ面であり５／３族比が高いほど＜０００１＞方向成長（Ｃ面成長）速度ｖは高くなる。溝の表面での長さをＭ（ここでは７μｍ）、溝の深さをＦ（ここでは１μｍ）として、再結晶するＧａＮ層の厚みをＷ（ここでは２μｍ）
として、傾斜面からの速度ｕの斜め成長が溝の丁度中点Ｏ（３．５μｍのところ）に到達したときに結晶厚みがＷになっていれば、丁度溝が被覆され傾斜面から伸びた転位が中点に集中することになる。溝底面から結晶表面までの距離は深さＦと再成長結晶厚みＷの和（Ｆ＋Ｗ）である。傾斜面の点Ｐから再成長結晶の溝中点Ｏまでの距離は｛（Ｗ＋（Ｆ／２））２＋（Ｍ／２−（Ｆ／２）ｃｏｔΘ）２｝１／２である。傾斜面の水平となす角度をΘとする。傾斜面から法線方向に結晶成長し、それが再成長結晶表面の中点Ｏに丁度向かう必要がある。横方向の距離は（Ｍ／２）−（Ｆ／２）ｃｏｔΘであり、縦方向の距離は（Ｆ／２）＋Ｗである。その比率が丁度ｔａｎΘでなければならない。
Figure 2005112641
ここではΘ＝４５゜としている。だから（１）の比率は１となるべきである。
側方の平坦面の成長（Ｃ面成長）速度はｖであってその成長距離はＷである。平坦面の膜厚がＷになったときに傾斜面からの成長が溝中点に丁度至っていればよい。傾斜面の成長が溝中点に到達する時間は［｛（Ｆ／２）＋Ｗ）２＋（（Ｍ／２）−（Ｆ／２）ｃｏｔΘ｝２］１／２ ／ｕである。平坦面がＷ厚みに到達するまでの時間はＷ／ｖである。５／３族比を大きくすると速度比ｕ／ｖを高くすることができる。そこで
Figure 2005112641
となるようにｕ／ｖ比を与えることができればＷの再結晶で丁度溝直上の中点に転位を集中できる。集中した転位は一つと数えられる。だからやりかたによっては１／１００程度に転位密度を減らすことができる、というわけである。５／３族比が５５００程度であるとｕ／ｖ比が（２）式を満足できて転位密度を低減できる、と主張している。ここでＦ＝１μｍ、Ｗ＝２μｍ、Ｍ＝７μｍ、Θ＝４５゜であるから、
Figure 2005112641
となる。だからｕ／ｖ＝２となるような５／３族比で原料ガスを供給すると丁度２μｍ厚みの再結晶で転位密度を減らすことができる、というわけである。
これはＥＬＯ法にかわるもので厚い基板ではなくて２μｍとか３μｍとかいう薄い薄膜を作るものである。本発明とは基板、薄膜の違いがあり目的も違うのであるが溝によって転位を減らすという思想がおもしろいのでここに挙げた。
しかし、非特許文献１の方法は溝の深さＦ、広さＭ、再結晶層厚みＷがきちんと決まっており、しかもｕ／ｖ比がある一定値をとるというとても厳しい条件があってはじめて成り立つ極極限局された手法である。厚みがＷより少なくても大きくても転位束から転位が広がるので転位密度は減らない。溝は一様寸法（Ｆ、Ｍ、傾斜角Θ）であり一定方位＜１１−２０＞に平行でなければならない。それより少しでも外れると転位密度は全く減らないということである。
Θ＝４５゜というのは（１−１０２）面がＣ面と４３．１９゜という角度を成す筈なので、溝の傾斜面を（１−１０２）とすることができるためであろう。
面白い方法であるが、ＭＯＣＶＤ法の通常の５／３族比は１０００〜３０００である。この手法はそれよりももっと大きい５／３族比＝５５００という比率で原料ガスを与えている。ＮＨ３の浪費が大きくて無駄の多い方法である。本発明はＭＯＣＶＤ法は炭素がＧａＮのなかに混入するのでよくないと考えている。
それで本発明者はＭＯＣＶＤ法を使わずＨＶＰＥ法かＭＯＣ法でＧａＮ膜を形成する。
ＨＶＰＥ法はＧａを有機金属で与えるのではなく、Ｇａ金属をボートに入れ、ホットウオール型の炉に入れ加熱しておき、Ｇａ融液となっているところへ水素とＨＣｌの混合ガスを導入し、一旦ＧａＣｌを生成する。下地基板を支持するサセプタの上へ水素とＮＨ３ガスを吹き付け、ＧａＣｌとＮＨ３を反応させてＧａＮとし下地基板の上に堆積させる。
ＭＯＣ法は有機金属原料を使うのであるが、ＨＣｌと反応させＧａＣｌを作り、それをＮＨ３と反応させＧａＮを生成する。一旦ＧａＣｌを作るからＧａＮの炭素汚染が少なくなる。
特許文献３は本出願人のＧａＮ基板の気相成長による製造方法を述べたものである。本発明の基板はそのような方法によって作られたアズカットウエハを出発材料とする。
特開平１０−２５６６６２号「窒化物半導体基板の製造方法及び窒化物半導体素子の製造方法」
特開２００１−１０２３０７号「単結晶ＧａＮの結晶成長地方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板」
特開２０００−１２９００号「ＧａＮ単結晶基板およびその製造方法」
M. Ishida, M. Ogawa, K. Orita, O. Imafuji, M.Yuri, T.Sugino, K.Itoh, "Drastic reduction of threading dislocation in GaN regrown on groovedstripe structure", Journal of Crystal Growth 221(2000) 345-349
ＩｎＧａＮ系の青色ＬＥＤを製造するためのアズカットＧａＮ基板は気相成長法によって製造できるようになったばかりであり、研削（ラッピング）、研磨、エッチングなどの手法が確立していない。ここでは研削（ラッピング）、研磨を問題にする。ＧａＮ自立基板に関し適切な研削（ラッピング）、研磨方法が未だハッキリしない。また、どの程度の平坦度まで研磨すればよいのか明かでない。
ここで平坦性というのは表面の凹凸が少ない事を表現する用語として用いる。平坦度という言葉を使うが、平坦度を直接に示すパラメータはない。そこで面粗度によって平坦性を表現する。面粗度が小さいということは平坦度が高いということである。面粗度もＲｍａｘ、Ｒａ、Ｒｍｓというようにいくつも異なる定義がある。
Ｒｍａｘは面のなかで最も深い凹部と最も高い凸部の高さの差である。Ｒａは一定微小距離ずつにサンプル点をとり近接サンプル点の高さ差ｈをそのまま平均した（Σｈ／Ｎ）ものである。Ｒｍｓは近接する凹凸の高さｈの２乗を平均したものの平方根（｛Σｈ２／Ｎ｝１／２）である。凹凸の状態によってこれらの値の関係は異なり一義的な関係は存在しない。
同じ面の状態に対し、Ｒｍａｘが最も大きく、Ｒａが最も小さくでて、Ｒｍｓはその中間の値になる。先にも述べたようにＲｍｓ／Ｒａ比は最小で１．３であるが、分布が乱れていると１．３〜２になることもある。Ｒｍａｘが最も大きいのは数学的にも当然であるし、反りも入ってくるからより大きくなる。Ｒｍａｘは異常な凹凸をひろうから面の粗度を代表するパラメータとして最適でない。ここでは一貫してＲｍｓを面粗度の表示として用いる。
ＧａＮ基板をＬＥＤ製造のためのウエハとして利用できるためには、その上にＧａＮ、ＩｎＧａＮなど窒化物系半導体膜が良好にエピ成長されなければならない。そのためにできるだけ平坦度の高いミラー面が必要かとも思われる。たとえばＲｍｓが２ｎｍ程度のミラー面だとその上には極めて良好なＩｎＧａＮやＧａＮの薄膜ができるように期待される。
ところがそうでない。ＧａＮ基板はどのように作るかによって違うがかなり高密度の転位をもっている。ＥＬＯ法とファセット成長法を組み合わせた方法で作られたＧａＮ基板でも１０７〜１０８ｃｍ−２程度の高密度転位をもつ。Ｒｍｓ２ｎｍの高平坦面の上には確かに平坦度の高いＧａＮ薄膜、ＩｎＧａＮ薄膜が成長する。成長薄膜の表面の平坦性がすぐれていることをモーフォロジーがよいというように表現する。
しかしモーフォロジーは良くても転位が多いのでは良質の薄膜とはいえない。薄膜の品質は幾何学的に平坦であるということも大事であるが、転位が少ないということのほうがより重要である。転位密度が大きいと発光効率が低くなるし寿命も短くなるからである。貫通転位（threading dislocations）は基板から受け継がれるので、基板が１０７〜１０８ｃｍ−２程度の高密度転位をもっているとすれば、その上にエピ成長させたＧａＮ、ＩｎＧａＮ、ＡｌＧａＮなど窒化物系薄膜も同様に１０７〜１０８ｃｍ−２程度の転位密度をもつ。あまりよい薄膜とはいえない。
そのように薄膜の品質をきめるものは幾何学的な平坦度だけでなく、むしろ転位密度の方がより大きい因子であると本発明者は考える。
もちろん薄膜の幾何学的平坦度がよいということは超格子を成長させたり電極を形成したりするときに好都合である。凹凸の大きい薄膜に超格子をつくっても超格子の厚みにばらつきが生じるので電流・輝度の関係に大きい揺らぎが生じたりする。
しかし幾何学的な平坦度がよくても転位密度が高いと非発光中心が増えたり寄生準位が増えてしまい発光効率が悪くなる。むしろ幾何学的平坦度を高めるよりも転位密度を下げることが有効である、ということがわかってきた。
転位は基板から薄膜へと継承されるのだから、低転位の基板を作るのが最も良い、と思われる。それはそうなのであるが、転位密度の低い基板を作るのは未だ難しい。極めて手数のかかる工夫を行って幾分は転位密度を下げることができるが、それは基板を徒に高コストにしてしまう。青色ＬＥＤの基板としては実用的でない。サファイヤ基板ＬＥＤの性能を越えるものが、ＧａＮ基板ＬＥＤでできるとしてもあまりに基板が高コストであるとするとサファイヤ基板ＬＥＤには勝てない。
ＧａＮ基板は現在のところサファイヤ基板と比べるべくもなく高コストであり、どうしてもコスト低減をすすめなければならない。そうでないと価格、需要、性能、用途においてサファイヤ基板ＬＥＤに比肩することができない。
本発明は、エピ成長させた窒化物系薄膜結晶を低転位にすることができる窒化物半導体結晶基板を提供することを第１の目的とする。
低コストＧａＮ基板を提供することが本発明の第２の目的である。
エピ成長させた窒化物系薄膜結晶を低転位にすることができる窒化物半導体結晶基板の製造方法を提供することが第３の目的である。
本発明のＧａＮ基板は表面粗さがＲｍｓ５ｎｍ〜Ｒｍｓ２００ｎｍであるように表面加工されている。それはかなり粗い面を意味する。粗い面であるから研磨工程が簡略化され研磨コストが低減する。ＧａＮは硬くて研磨が難しく時間もかかるので研磨コストの比率は大きい。研磨時間を短縮できればウエハコストを下げることができる。上記の面粗度Ｒｍｓ５ｎｍ〜２００ｎｍといような表面は固定砥粒だけを使った研削だけで到達可能である。
遊離砥粒を使った研磨は時間を食うし遊離砥粒である高価なダイヤモンド、ＳｉＣ、アルミナ砥粒を大量に消費するのであるが、その前の研削（ラッピング）は短時間で済むし砥粒の損失は殆ど無い。研削だけで仕上げまでできるのであればそれは多大のコスト低減ということになる。
そのようなコスト上の効果だけでなく表面の面粗度がかなり大きいのでその上に薄膜をエピ成長させたとき転位密度を減らす作用があり低転位密度のＧａＮ、ＩｎＧａＮ薄膜を生成することができる。これはまったく新規の機能でありのちに説明する。
半導体のアズカットウエハはＳｉの場合でもＧａＡｓの場合でも研削（ラッピング）によって厚みを揃え、研磨によって表面の平坦度を上げてミラー面とし、エッチングによって変質層を除き洗浄してミラーウエハとするようになっている。つまりアズカットウエハ→研削（ラッピング）→研磨→エッチング→洗浄→ミラーウエハとなる。エッチングや洗浄はこの発明に無関係だから述べない。研削（ラッピング）と研磨だけ説明する。
研削も研磨もウエハ表面を研磨砥粒で擦ることによって表面を削り落とすものであるが、研削は削り落とす速度が速く、研磨は遅い。研磨は一次研磨と二次研磨の２回行うこともある。
研削の場合は円盤状金属表面にダイヤモンド、ＳｉＣ、シリカなどの砥粒を固定した定盤（砥石ということもある）を使い、基板を研磨プレートに固着し、基板面を定盤面にあてて研磨液を注ぎながら研磨プレートと定盤（砥石）を回転させることによって基板面を削る。
研磨プレートに固定せず基板をステンシルに入れ、固定砥粒を埋め込んだ上下の定盤で挟んでステンシル・基板を遊星運動させながら削る装置もある。固定砥粒は突き出し量を一定にするように金属面に植え付ける。レジンボンド、ビトリファイデボンド、メタルボンド、電着などの植え付け手段がある。粒径の６〜７割程度を埋めるから、表面から突き出す高さはだいたい３〜４割程度である。
粒径の大きい固定砥粒を用いると研削速度は速いが表面はあれる。そこで固定砥粒の粒径の大きいものから固定砥粒の小さいものへと研削定盤を変えてゆき、表面が平坦になるようにする。
それに続いて研磨を行う。研削と研磨の違いを明確に認識すべきである。研磨は遊離砥粒によって行う。
円盤状金属表面に研磨布を張った定盤を使い、基板を研磨プレートに固着して基板面を定盤にあて、遊離砥粒を含む研磨液を注ぎながら定盤と研磨プレートを回転させる。その場合も研磨プレートにつけず基板をステンシルに入れて上下定盤で挟んで上下定盤を反対方向へ回転させて研磨する装置もある。
遊離砥粒の粒径を大きいものから小さいものに変えて何度も研磨して時間をかけて所望の面粗度まで磨き上げる。
そのようなことはＳｉウエハ、ＧａＡｓウエハのように技術の確立されたウエハでは当然に行われていることである。
しかし、ＧａＮはＳｉやＧａＡｓよりもずっと硬くてしかも脆いのでＳｉ、ＧａＡｓのようには簡単に行かない。ＧａＮ結晶は硬くて削りにくい結晶であるが、異方性があり、Ｎ面は比較的柔らかいがＧａ面は特に堅固であってダイヤモンド、ＳｉＣ、アルミナ粒子でもなかなか削れない。そのような特別の事情がある。
ＧａＮ基板の場合もそれに従って大きい固定砥粒を埋め込んだ定盤による研削（ラッピング）から徐々に細かい固定砥粒を埋め込んだ定盤による研削（ラッピング）を行い研削（ラッピング）工程を終わる。その後大きい粒子の遊離砥粒を使った研磨を行い、徐々に小さい粒径の遊離砥粒を使った研磨をする。そうするとＲｍｓが２ｎｍ以下の平坦度も得ることができる。それに至るまでに時間がかかるし途中で割れや欠けが生じて最後のミラーウエハまでゆかないこともある。
固定砥粒を用いる研削は定盤、研磨プレートの回転数が速い。だから研削速度も速い。例えば＃１０００のダイヤモンド、ＳｉＣ、アルミナ砥粒（平均粒径５μｍ程度）を１〜２μｍ突き出して固定したレジンボンド定盤によってＧａＮを研削すると、大体５μｍ／分程度の研削速度である。それより細かい＃３０００のダイヤモンド、ＳｉＣ、アルミナ砥粒（平均粒径２μｍ）を０．９〜０．６μｍ突き出して固定したレジンボンド砥石（固定砥粒を持つ定盤）でＧａＮを研削すると１μｍ／分程度の研削速度である。最終砥石の固定砥粒の平均粒径は２μｍ〜５μｍであることが好ましい。５μｍの砥粒を用いれば面粗度Ｒｍｓ２００ｎｍを得ることができ、２μｍの砥粒を用いればＲｍｓ５ｎｍの面粗度を得ることができる。最悪の場合は１μｍの砥粒を使うことができる。
遊離砥粒を用いる研磨は定盤には研磨布が張ってあるだけで研磨液に遊離砥粒が入っている。回転数は少なく研磨速度は遅い。例えば平均粒径が５μｍのダイヤモンド、ＳｉＣ、アルミナ遊離砥粒を用いる研磨では速度は１０μｍ／時間の程度である。同じ粒径の固定砥粒を使う研削に比べて１／３０程度遅い。平均粒径が２μｍのダイヤモンド、ＳｉＣ、アルミナ遊離砥粒を使う研磨では大体３μｍ／時間の程度で極めて遅い。
砥粒を変えて何回も研削をし、何回も研磨して最後にＧａＮ基板表面のＲｍｓを２ｎｍ以下にすることはできるが、先ほど述べたように時間が掛かるしダイヤモンド、ＳｉＣ、アルミナ砥粒の消耗も大きい。表面のＲｍｓを１ｎｍにするには最終的には平均粒径が０．１μｍφのダイヤモンド、ＳｉＣ、アルミナの遊離砥粒が必要になるが、粒径の小さい砥粒程製造が難しく高価である。０．１μｍの遊離砥粒だと個々の粒子になかなか分離してくれないで塊となり、実質的な粒径が０．５μｍとか１μｍとかになる。常に０．１μｍの粒径の砥粒として機能するのではないということもわかってきた。遊離砥粒はそのまま散逸消耗するからコストを押し上げる。
ところが本発明の場合はＧａＮ表面の平坦度としてＲｍｓが５ｎｍ〜２００ｎｍであることを要求する。それはかなり粗い面の状態である。その程度の平坦度の面であれば研磨を行わず研削（ラッピング）だけで形成することができる。つまり遊離砥粒による研磨が不要で固定砥粒による高速の研削だけでそのような面を創成することができる。研磨が不要であるから遊離砥粒の損耗がない。ダイヤモンド、ＳｉＣ、アルミナの細かい遊離砥粒は高価であるが、それを使わないで済む。それはコスト低減に大いに有効である。
Ｒｍｓを１００ｎｍ〜２００ｎｍ程度にするにはダイヤモンド、ＳｉＣ、アルミナ砥石（ダイヤモンド等を固定した定盤）による研削で数分〜数十分でできる。Ｒｍｓを５ｎｍまで小さくするには数十分〜数時間かかることもある。削り代を深くすれば時間がかかるし浅ければ短くてよい。
［実施例１（Ｒｍｓ＝１５０ｎｍ、Ｒａ＝１１７ｎｍ）］
図１は実施例１のＧａＮ基板の表面の顕微鏡写真と、Ｘ方向に高さを走査した走査線の群を二次元的に表示した斜視図と、あるｙの値で切った面での高さ変動を示す一次元グラフである。ＧａＮウエハ自体は２インチ直径（５０ｍｍφ）であるが、顕微鏡写真はその一部のｘ方向に１３０μｍ、ｙ方向に１００μｍの矩形領域を示す。
Ｒｍｓ１５０．８７３ｎｍ、Ｒａ１１６．５７２ｎｍというのは、その矩形領域での平均の面粗度Ｒｍｓ、Ｒａの測定値であり、全体のものではない。本来はウエハ全体で面粗度Ｒｍｓを測定すべきであるが、それは時間がかかることであるから０．１３ｍｍ×０．１ｍｍの部分だけ測定している。これは本発明のＲｍｓの範囲５ｎｍ〜２００ｎｍに含まれる範囲である。
このＧａＮは、これまでにも説明したように（１１１）ＧａＡｓを下地基板として、ＥＬＯ法とファセット成長法を用い、ＨＶＰＥ、ＭＯＣ法によってＧａＮを厚く成長させ、王水でＧａＡｓを除去し、ＧａＮの自立膜としてさらにそれをスライサーによって一定厚みのＧａＮアズカットウエハに切断したものである。その成長法は本出願人にかかる特許文献３に詳しく記載してあるから、ここでは詳細に述べない。
図１の写真では凹凸が良く分からないが、凹凸分布を線グラフの集合で描いた右の図によって凹凸の有り様がよくわかる。山のように突出するものもあるが、むしろ大きく抉られ谷になっている部分が多い。溝のように一次元連続凹部になっているようなところは殆ど存在しない。
研削（ラッピング）で創成した面であるからスクラッチのように一次元的な溝が多数生ずるようにも思えるが、事実はそうでない。幾重にも溝が切られるから、全体として連続した一次元的な溝のようなものはなくなり孤立孔が多数発生する。山よりも谷が深いという山と谷に非対称性がある。それはあるｙの値で切った一次元高さグラフをみればいっそうハッキリする。一次元グラフにおいて破線が零点である。零点よりも高い山はあるが、それは少なく山は低い。ところが谷は深くて−０．３５μｍ程度の深い谷もある。
上の０．１３ｍｍ×０．１０ｍｍの矩形部分では、Ｒｍｓが１５０ｎｍ、Ｒａが１１７ｎｍであるが、下のあるｙの値の線に沿った一次元部分ではＲｍｓが１２２ｎｍ、Ｒａが８０ｎｍであって、矩形部分の面粗度とかなり違う。Ｒｍｓ、Ｒａというのは確率変数であり、それ自体はあまり意味がない値である。平均化してやっと意味がでてくる。Ｙ＝一定の線に沿ったＲｍｓ、ＲａをさらにＹの値に関して平均化したものが上の矩形部分のＲｍｓ、Ｒａになるのであるから、一部のＲｍｓやＲａが矩形部分のそれらの値からずれるのは当然である。
ＧａＮ基板の全体でのＲｍｓ、Ｒａによって本発明は定義される。だからここでも全体を測定すべきであろうが、面積が広いとサンプル点が増え測定に時間がかかるので、上記の矩形領域のＲｍｓ、Ｒａで代表させている。
先に述べたようにＲｍｓとＲａの比は最小が１．３でそれ以上の値をとる。それは分布によってさまざまであるが、矩形領域で約１．３倍、ｙ線上では１．５倍である。
そのように深い孤立した谷が多いということは、それは低面指数のファセット面が谷を形成しているということである。低面指数のファセット面で角錐形の穴ができているのである。基板はＣ面を表面にもち、その上のエピタキシャル成長薄膜だからｃ軸が上方を向いているのであるが、実際にＣ面が出ているのは少なくて、低面指数の｛１−１０１｝、｛１１−２１｝、｛１０−１２｝、｛１−２１２｝などの面によって谷が形成されている。
ファセット面ではその法線方向に結晶が成長する。転位は隣接ファセットととの境界線へと移動する。そして境界線（６本〜１２本）に到達すると転位はその境界線を滑り落ちる。それで結局谷底にあたる狭い領域に転位が集結してしまう。ここで移動するとか滑り落ちるというのはファセットの成長面に準拠した座標でみていっていることであり、実際には多数の個別の転位は谷の中心へ進み谷底の部分に集中して束になって、今度は上向きに延びて行くのである。
そのような有り様を図８に示す。図８のように６角形のファセットよりなる谷は幾分理想化されたものであるが、多くの谷はそのような鋭い谷底をもっている。非特許文献１のような浅い浅い溝のようなものではない。深い孤立谷である。だから谷の内壁に存在した転位は全部谷底の狭い部分に集結するのである。
転位が強制的に谷底へ集中するからその他の部分は転位が減少してくる。だから、そのような基板の上にエピタキシャル成長した薄膜は転位密度が減少するのだと考えられる。実施例１の場合エピ層の平均の面粗度はＲｍｓ＝１０５ｎｍ程度でモーフォロジーはあまり良くない。エピ層モーフォロジーの限界はＲｍｓ＝１６０ｎｍ程度とする（図７のニ点）のでそれを満足することはできる。一方転位密度はＥＰＤ＝１０８ｃｍ−２で低転位と云える。本発明では許容できるＥＰＤの上限をＥＰＤＣ＝１０９ｃｍ−２とするから良好なエピタキシャル薄膜である。
図８をひっくり返して、もしも山があると想像すると転位は山の側面で稜線へ移動し、稜線を転がり落ちるのであるから転位は集結しないで分散する。ということは山の存在は谷の存在を打ち消してしまうということである。孤立した谷が多く孤立山が少ないという事が転位の減少に必須である。山と谷が融合して判然としなくなると転位の集合作用は消滅するからエピタキシャル成長層の転位を減らすことはできないわけである。
［実施例２（Ｒｍｓ＝１３７ｎｍ、Ｒａ＝１０３ｎｍ）］
図２は実施例２のＧａＮ基板の表面の顕微鏡写真と、Ｘ方向に高さを走査した走査線の群を二次元的に表示した斜視図と、あるｙの値で切った面での高さ変動を示す一次元グラフである。顕微鏡写真はウエハの一部のｘ方向に１３０μｍ、ｙ方向に１００μｍの矩形領域を示す。矩形領域での平均の面粗度Ｒｍｓ＝１３６．８８４ｎｍ、Ｒａ＝１０３．０５７ｎｍである。これは本発明のＲｍｓの範囲５ｎｍ〜２００ｎｍに含まれる範囲である。矩形領域でのＲｍｓ／Ｒａ比は約１．３である。あるｙの値の線で切った一次元の面粗度はＲｍｓ１１９．７４９ｎｍ、Ｒａ７３．１５２ｎｍである。その一次元面粗度においてＲｍｓ／Ｒａ比は１．６である。
このＧａＮ結晶のアズカットウエハの製造方法は実施例１と同じであるからそれについては述べない。その基板の上にＧａＮをエピタキシャル成長させると、モーフォロジーは良くないが、転位密度（ＥＰＤ）は低くて０．９×１０８ｃｍ−２の程度である。表面の凹凸の図をみればよくわかるが、穴の数が多くて平坦な部分が少ない。穴の部分の転位は１本に纏められるわけであるから、穴が広く数が多ければ転位の減少は著しいわけである。図８による本発明の転位の挙動に関する推測が正しいということがわかる。
［実施例３（Ｒｍｓ＝１１７．９４４ｎｍ、Ｒａ＝５３．５９８ｎｍ）］
図３は実施例３のＧａＮ基板の表面の顕微鏡写真と、Ｘ方向に高さを走査した走査線の群を二次元的に表示した斜視図と、あるｙの値で切った面での高さ変動を示す一次元グラフである。顕微鏡写真はウエハの一部のｘ方向に１３０μｍ、ｙ方向に１００μｍの矩形領域を示す。矩形領域での平均の面粗度Ｒｍｓ＝１１７．９４４ｎｍ、Ｒａ＝５３．５９８ｎｍである。これは本発明のＲｍｓの範囲５ｎｍ〜２００ｎｍに含まれる範囲である。矩形領域でのＲｍｓ／Ｒａ比は約２．２である。
あるｙの値の線で切った一次元の面粗度はＲｍｓ２８６．６４７ｎｍ、Ｒａ２０４．８９２ｎｍである。その一次元面粗度においてＲｍｓ／Ｒａ比は１．４である。この一次元の面粗度は矩形領域の平均の面粗度よりずっと大きいが、それは右上の斜視図で左下隅の大きく陥没した深い穴を通る部分を走査しているからである。他の部分は平坦である。それは図１、２と比べてみればよくわかる。
その基板の上にＧａＮをエピタキシャル成長させると、モーフォロジーは良くなる。しかし転位密度（ＥＰＤ）は増えて１．５×１０８ｃｍ−２の程度である。表面の凹凸の図をみればよくわかるが、穴の数が少なくなり平坦な部分が増えている。穴の数が減って平坦部が多いから集結できる転位の割合が減ってしまい転位の減少は少なくなる。
［実施例４（Ｒｍｓ＝２３ｎｍ、Ｒａ＝９ｎｍ）］
図４は実施例４のＧａＮ基板の表面の顕微鏡写真と、Ｘ方向に高さを走査した走査線の群を二次元的に表示した斜視図と、あるｙの値で切った面での高さ変動を示す一次元グラフである。顕微鏡写真はウエハの一部のｘ方向に１３０μｍ、ｙ方向に１００μｍの矩形領域を示す。矩形領域での平均の面粗度Ｒｍｓ＝２３．７０９ｎｍ、Ｒａ＝９．４９４ｎｍである。これは本発明のＲｍｓの範囲５ｎｍ〜２００ｎｍに含まれる範囲である。矩形領域でのＲｍｓ／Ｒａ比は約２．４である。
あるｙの値の線で切った一次元の面粗度はＲｍｓ４８．２８７ｎｍ、Ｒａ２８．１４１ｎｍである。その一次元面粗度においてＲｍｓ／Ｒａ比は１．７である。この一次元の面粗度は矩形領域の平均の面粗度よりずっと大きいが、それは右上の斜視図で中央部の大きく陥没した深い穴を通る部分を走査しているからである。他の部分は平坦である。穴の数が減っている。穴の深さも減っている（単位が小さいことに注意）。
その基板の上にＧａＮをエピタキシャル成長させると、モーフォロジーはさらに良くなる。しかし転位密度（ＥＰＤ）は増えて８×１０８ｃｍ−２の程度である。表面の凹凸の図をみればよくわかるが、穴の数が少なくなり平坦な部分が増えている。穴の数が減って平坦部が多いから集結できる転位の割合が減ってしまい転位の減少は少なくなる。
［比較例５（Ｒｍｓ＝２ｎｍ、Ｒａ＝１．６ｎｍ）］
図５は比較例５のＧａＮ基板の表面の顕微鏡写真と、Ｘ方向に高さを走査した走査線の群を二次元的に表示した斜視図と、あるｙの値で切った面での高さ変動を示す一次元グラフである。顕微鏡写真はウエハの一部のｘ方向に１３０μｍ、ｙ方向に１００μｍの矩形領域を示す。矩形領域での平均の面粗度Ｒｍｓ＝２．０３４ｎｍ、Ｒａ＝１．６１０ｎｍである。これは本発明のＲｍｓの範囲５ｎｍ〜２００ｎｍに含まれない。下限の５ｎｍより小さい。矩形領域でのＲｍｓ／Ｒａ比は約１．３である。あるｙの値の線で切った一次元の面粗度はＲｍｓ１．６９４ｎｍ、Ｒａ１．３４４ｎｍである。その一次元面粗度においてＲｍｓ／Ｒａ比は１．３である。穴の深さが減っているし孤立穴というよりも隣接穴と山が融合しており、きれいなファセット面からなる穴ができていない。
その基板の上にＧａＮをエピタキシャル成長させると、モーフォロジーはさらに良くなる。しかし転位密度（ＥＰＤ）は増えて２×１０９ｃｍ−２の程度である。本発明はＥＰＤが１×１０９ｃｍ−２以下ということを条件にしているからそれはその範囲から逸脱している。穴の数が減って穴も浅いから穴部分のファセット面成長によって集結できる転位の割合が減ってしまい転位の減少は少なくなるのである。
であるから基板の面粗度の値が低ければ低いほどその上に成長させたエピ層の転位密度の減少が起こらず初めの基板の転位密度をそのまま継承してしまう。基板の面粗度は小さく平坦度は高ければ良いと思うが、それは間違いであると思う。図１から図５をみれば谷の数が段々に減ってきて明確な孤立谷から融合した谷山の混合になり、成長とともに転位が収束しにくくなって低転位密度になりにくいということである。
エピ層のモーフォロジーと転位密度は矛盾する関係にあり、それらの要求を融和させるために面粗度がかなり大きい５ｎｍ〜２００ｎｍのＲｍｓのものがよいということがわかる。転位密度を減らすということから考えるとＲｍｓが２００ｎｍ〜１００ｎｍのように谷が多く深いほうが良いのである。但し、面粗度を示す表現はＲｍａｘ、Ｒａ、Ｒｍｓ、±μｍとか色々あって、それはすべて異なる。その関係は一義的でない。ここでＲｍｓというのは基板の全体での平均値を意味する。
本発明の第１の実施例にかかるＲｍｓ１５０ｎｍ、Ｒａ１１６ｎｍのＧａＮ基板の表面の顕微鏡写真と、表面高さをＸ方向に走査して示す高さ二次元分布斜視図、高さ二次元分布図のうちあるＹの値の面で切断した一次元高さ分布図。ＧａＮ薄膜をエピ成長させると表面の転位密度（ＥＰＤ）が１０９ｃｍ−２以下になる。
本発明の第２の実施例にかかるＲｍｓ１３７ｎｍ、Ｒａ１０３ｎｍのＧａＮ基板の表面の顕微鏡写真と、表面高さをＸ方向に走査して示す高さ二次元分布斜視図、高さ二次元分布図のうちあるＹの値の面で切断した一次元高さ分布図。ＧａＮ薄膜をエピ成長させると表面の転位密度（ＥＰＤ）が１０９ｃｍ−２以下になる。
本発明の第３の実施例にかかるＲｍｓ１１８ｎｍ、Ｒａ５４ｎｍのＧａＮ基板の表面の顕微鏡写真と、表面高さをＸ方向に走査して示す高さ二次元分布斜視図、高さ二次元分布図のうちあるＹの値の面で切断した一次元高さ分布図。ＧａＮ薄膜をエピ成長させると表面の転位密度（ＥＰＤ）が１０９ｃｍ−２以下になる。
本発明の第４の実施例にかかるＲｍｓ２３ｎｍ、Ｒａ９ｎｍのＧａＮ基板の表面の顕微鏡写真と、表面高さをＸ方向に走査して示す高さ二次元分布斜視図、高さ二次元分布図のうちあるＹの値の面で切断した一次元高さ分布図。ＧａＮ薄膜をエピ成長させると表面の転位密度（ＥＰＤ）が１０９ｃｍ−２以下になる。
比較例にかかるＲｍｓ２ｎｍ、Ｒａ１．６ｎｍのＧａＮ基板の表面の顕微鏡写真と、表面高さをＸ方向に走査して示す高さ二次元分布斜視図、高さ二次元分布図のうちあるＹの値の面で切断した一次元高さ分布図。ＧａＮ薄膜をエピ成長させると表面の転位密度（ＥＰＤ）が１０９ｃｍ−２以上になる。
非特許文献１（M. Ishida, M. Ogawa, K. Orita, O. Imafuji, M.Yuri, T.Sugino, K.Itoh, "Drastic reduction of threading dislocation in GaN regrown on groovedstripe structure", Journal of Crystal Growth 221(2000) 345-349）に現れる、ＥＬＯのマスクに代わり平行溝をＧａＮ結晶に切って５／３族比を５５００にして傾斜辺からの成長と平坦面からの成長が再成長面で丁度合致するようにして転位を溝中央に集中させることによって薄膜を低転位にするという提案の溝の部分を示す断面図。
実施例１〜４と比較例において、基板の面粗度を横軸に、左縦軸にエピ層の転位密度（ＥＰＤ）を示し、右縦軸にエピ層の表面モーフォロジー（面粗度で示す）を示すグラフ。イハが面粗度に関し本発明の範囲を示す。ホニがエピタキシャル薄膜の面粗度に関する本発明の範囲を示す。
研削（ラッピング）によってできた多数の孤立した凹部において、斜めに結晶成長すると転位は境界へと寄せられ、さらに成長が進むと境界から凹部底へと転位が集中することによって転位の束ができ、実効的にエピタキシャル成長層が低転位になることを説明するための斜視図。

Claims (7)

  1. 表面の面粗度がＲｍｓ５ｎｍ〜２００ｎｍであることを特徴とする窒化物半導体基板。
  2. 表面の面粗度がＲｍｓ５０ｎｍ〜２００ｎｍであることを特徴とする窒化物半導体基板。
  3. 遊離砥粒もしくは固定砥粒によるラッピング（研削）により、表面の面粗度がＲｍｓ５ｎｍ〜２００ｎｍに仕上げたことを特徴とする窒化物半導体基板。
  4. 転位密度が１０５ｃｍ−２〜１０９ｃｍ−２であって、遊離砥粒もしくは固定砥粒によるラッピング（研削）により表面の面粗度がＲｍｓ５ｎｍ〜２００ｎｍに仕上げたことを特徴とする窒化物半導体基板。
  5. ラッピング後にラッピング加工表面をドライエッチングもしくはウエットエッチングすることにより加工変質層を除去したことを特徴とする請求項４に記載の窒化物半導体基板。
  6. ＨＶＰＥ法あるいはＭＯＣ法でＧａＡｓ下地基板の上に窒化物半導体結晶膜を形成し、ＧａＡｓ下地基盤を除去して窒化物半導体自立膜とし、遊離砥粒もしくは固定砥粒によるラッピング（研削）により、表面の面粗度Ｒｍｓを５ｎｍ〜２００ｎｍとすることを特徴とする窒化物半導体基板の製造方法。
  7. 砥粒サイズを段階的に小さくしていって窒化物半導体基板をラッピング（研削）する工程で、最終のラッピング（研削）砥粒の平均粒径が１μｍ〜５μｍである事を特徴とする請求項６に記載の窒化物半導体基板の製造方法。
JP2003345910A 2003-10-03 2003-10-03 窒化物半導体基板および窒化物半導体基板の製造方法 Pending JP2005112641A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2003345910A JP2005112641A (ja) 2003-10-03 2003-10-03 窒化物半導体基板および窒化物半導体基板の製造方法
TW093121516A TWI305061B (en) 2003-10-03 2004-07-19 Nitride semiconductor substrate and method of producing same
KR1020040067462A KR20050033422A (ko) 2003-10-03 2004-08-26 질화물 반도체 기판 및 질화물 반도체 기판의 제조 방법
EP04021388A EP1521310A3 (en) 2003-10-03 2004-09-08 Nitride semiconductor substrate and method of producing same
CA002480837A CA2480837A1 (en) 2003-10-03 2004-09-09 Nitride semiconductor substrate and method of producing same
CNB2004100118527A CN100361323C (zh) 2003-10-03 2004-09-22 氮化物半导体衬底和氮化物半导体衬底的制造方法
US10/954,186 US7154131B2 (en) 2003-10-03 2004-10-01 Nitride semiconductor substrate and method of producing same
NO20044180A NO20044180L (no) 2003-10-03 2004-10-04 Nitrid halvledersubstrat og fremgangsmate for a fremstille dette
HK05107082A HK1073532A1 (en) 2003-10-03 2005-08-16 Nitride semiconductor substrate and method of producting same
US11/262,823 US7390747B2 (en) 2003-10-03 2005-11-01 Nitride semiconductor substrate and method of producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003345910A JP2005112641A (ja) 2003-10-03 2003-10-03 窒化物半導体基板および窒化物半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JP2005112641A true JP2005112641A (ja) 2005-04-28

Family

ID=34309164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003345910A Pending JP2005112641A (ja) 2003-10-03 2003-10-03 窒化物半導体基板および窒化物半導体基板の製造方法

Country Status (9)

Country Link
US (2) US7154131B2 (ja)
EP (1) EP1521310A3 (ja)
JP (1) JP2005112641A (ja)
KR (1) KR20050033422A (ja)
CN (1) CN100361323C (ja)
CA (1) CA2480837A1 (ja)
HK (1) HK1073532A1 (ja)
NO (1) NO20044180L (ja)
TW (1) TWI305061B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095975A (ja) * 2005-09-29 2007-04-12 National Institute Of Advanced Industrial & Technology ダイヤモンドパワー半導体デバイス及びその製造方法
WO2009096125A1 (ja) * 2008-01-28 2009-08-06 Sumitomo Electric Industries, Ltd. Iii族窒化物単結晶インゴット、iii族窒化物単結晶基板、iii族窒化物単結晶インゴットの製造方法、及びiii族窒化物単結晶基板の製造方法
JP2011077381A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP2013032278A (ja) * 2008-09-08 2013-02-14 Sumitomo Electric Ind Ltd 基板の製造方法
US8853670B2 (en) 2009-09-30 2014-10-07 Sumitomo Electric Industries, Ltd. III nitride semiconductor substrate, epitaxial substrate, and semiconductor device
JP2015159334A (ja) * 2015-05-25 2015-09-03 株式会社サイオクス 窒化物半導体基板の製造方法
JP2020019675A (ja) * 2018-07-31 2020-02-06 株式会社サイオクス 窒化物結晶部材とその製造方法、および、積層窒化物結晶基板とその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504274B2 (en) 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
KR100809243B1 (ko) * 2006-04-27 2008-02-29 삼성전기주식회사 질화물막 제조방법 및 질화물 구조
WO2007145873A2 (en) * 2006-06-05 2007-12-21 Cohen Philip I Growth of low dislocation density group-iii nitrides and related thin-film structures
US20090053401A1 (en) * 2007-08-24 2009-02-26 Maxim Integrated Products, Inc. Piezoelectric deposition for BAW resonators
US8512800B2 (en) 2007-12-04 2013-08-20 Triquint Semiconductor, Inc. Optimal acoustic impedance materials for polished substrate coating to suppress passband ripple in BAW resonators and filters
US7781780B2 (en) * 2008-03-31 2010-08-24 Bridgelux, Inc. Light emitting diodes with smooth surface for reflective electrode
US7768364B2 (en) 2008-06-09 2010-08-03 Maxim Integrated Products, Inc. Bulk acoustic resonators with multi-layer electrodes
TW201029073A (en) * 2009-01-21 2010-08-01 Univ Nat Chunghsing Epitaxial wafer with low surface defect density
JP5808208B2 (ja) * 2011-09-15 2015-11-10 株式会社サイオクス 窒化物半導体基板の製造方法
US11370076B2 (en) * 2016-02-23 2022-06-28 Panasonic Intellectual Property Management Co., Ltd. RAMO4 substrate and manufacturing method thereof
CN107855886A (zh) * 2017-11-02 2018-03-30 广东工科机电有限公司 干式柔性磨抛方法及其配套刀具、设备
JP6595689B1 (ja) * 2018-11-08 2019-10-23 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
CN115125617B (zh) * 2022-08-04 2023-04-28 齐鲁工业大学 一种通过设置温度梯度制备自支撑氮化镓体块单晶的方法
CN115036402B (zh) * 2022-08-12 2022-10-25 江苏第三代半导体研究院有限公司 诱导增强型Micro-LED同质外延结构及其制备方法
CN116072533B (zh) * 2023-03-28 2023-06-13 成都功成半导体有限公司 一种晶圆及其晶圆减薄制程加工工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JP3292083B2 (ja) 1997-03-11 2002-06-17 日亜化学工業株式会社 窒化物半導体基板の製造方法及び窒化物半導体素子の製造方法
JP3899652B2 (ja) 1997-03-14 2007-03-28 住友電気工業株式会社 エピタキシャルウェハ
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
JP4008586B2 (ja) * 1998-08-09 2007-11-14 エムテック株式会社 ワークのエッジの研摩装置
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2001322899A (ja) 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
JP4156200B2 (ja) * 2001-01-09 2008-09-24 株式会社荏原製作所 研磨装置及び研磨方法
JP2002356398A (ja) * 2001-06-01 2002-12-13 Sumitomo Electric Ind Ltd 窒化ガリウムウエハ
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095975A (ja) * 2005-09-29 2007-04-12 National Institute Of Advanced Industrial & Technology ダイヤモンドパワー半導体デバイス及びその製造方法
WO2009096125A1 (ja) * 2008-01-28 2009-08-06 Sumitomo Electric Industries, Ltd. Iii族窒化物単結晶インゴット、iii族窒化物単結晶基板、iii族窒化物単結晶インゴットの製造方法、及びiii族窒化物単結晶基板の製造方法
US8845992B2 (en) 2008-01-28 2014-09-30 Sumitomo Electric Industries, Ltd. III-nitride single-crystal ingot, III-nitride single-crystal substrate, method of manufacturing III-nitride single-crystal ingot, and method of manufacturing III-nitride single-crystal substrate
JP2013032278A (ja) * 2008-09-08 2013-02-14 Sumitomo Electric Ind Ltd 基板の製造方法
JP2011077381A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
US8853670B2 (en) 2009-09-30 2014-10-07 Sumitomo Electric Industries, Ltd. III nitride semiconductor substrate, epitaxial substrate, and semiconductor device
US8952494B2 (en) 2009-09-30 2015-02-10 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor substrate having a sulfide in a surface layer
US9070828B2 (en) 2009-09-30 2015-06-30 Sumitomo Electric Industries, Ltd. III nitride semiconductor substrate, epitaxial substrate, and semiconductor device
US9299890B2 (en) 2009-09-30 2016-03-29 Sumitomo Electric Industries, Ltd. III nitride semiconductor substrate, epitaxial substrate, and semiconductor device
JP2015159334A (ja) * 2015-05-25 2015-09-03 株式会社サイオクス 窒化物半導体基板の製造方法
JP2020019675A (ja) * 2018-07-31 2020-02-06 株式会社サイオクス 窒化物結晶部材とその製造方法、および、積層窒化物結晶基板とその製造方法
JP7231352B2 (ja) 2018-07-31 2023-03-01 住友化学株式会社 窒化物結晶成長用基板の製造方法

Also Published As

Publication number Publication date
EP1521310A3 (en) 2011-01-26
CN1604344A (zh) 2005-04-06
TW200520259A (en) 2005-06-16
US7390747B2 (en) 2008-06-24
US20060071234A1 (en) 2006-04-06
US20050073027A1 (en) 2005-04-07
NO20044180L (no) 2005-04-04
CN100361323C (zh) 2008-01-09
KR20050033422A (ko) 2005-04-12
TWI305061B (en) 2009-01-01
EP1521310A2 (en) 2005-04-06
CA2480837A1 (en) 2005-04-03
HK1073532A1 (en) 2005-10-07
US7154131B2 (en) 2006-12-26

Similar Documents

Publication Publication Date Title
US7390747B2 (en) Nitride semiconductor substrate and method of producing same
US8242498B2 (en) Compound semiconductor substrate, semiconductor device, and processes for producing them
JP4696935B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP5104830B2 (ja) 基板
KR101119728B1 (ko) 대면적, 균일한 저전위 밀도 ＧａＮ 기판 및 그 제조방법
JP3801125B2 (ja) 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
KR20060043770A (ko) ＧａＮ 단결정 기판의 제조 방법 및 ＧａＮ 단결정 기판
WO2002023604A1 (fr) Materiau de base semi-conducteur et procede de fabrication dudit materiau
US20140065801A1 (en) Group III-V Substrate Material With Particular Crystallographic Features And Methods Of Making
KR20120106803A (ko) Ⅲ족 질화물 결정 기판, 에피택셜층이 부착된 ⅲ족 질화물 결정 기판, 및 반도체 디바이스와 그 제조 방법
JP2002255694A (ja) 半導体用基板とその製造方法
JP2008037665A (ja) 窒化ガリウムの結晶成長方法
JP2006117530A (ja) 単結晶ＧａＮ基板
JP2004335646A (ja) ＧａＮ基板
JP6858640B2 (ja) ＳｃＡｌＭｇＯ４基板及び窒化物半導体装置
JP5636642B2 (ja) 化合物半導体基板
JP2007001861A (ja) 窒化ガリウム結晶の成長方法
JP7457932B2 (ja) 窒化物半導体結晶の製造方法および窒化物半導体結晶基板
JP5834952B2 (ja) 窒化物半導体基板の製造方法
JP4218687B2 (ja) 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法
JP2009057276A (ja) 単結晶窒化ガリウム基板
JP4992652B2 (ja) 窒化ガリウム基板及び窒化ガリウム基板の製造方法
JP2010166017A (ja) 化合物半導体基板及び半導体デバイス
JP2006073769A (ja) エピタキシャル成長用基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080926

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081105

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081219