KR100528109B1 - 전자 빔 노광의 근접 효과 보정 방법, 노광 방법, 반도체장치의 제조 방법 및 근접 효과 보정 모듈 - Google Patents

전자 빔 노광의 근접 효과 보정 방법, 노광 방법, 반도체장치의 제조 방법 및 근접 효과 보정 모듈 Download PDF

Info

Publication number
KR100528109B1
KR100528109B1 KR10-2003-0041960A KR20030041960A KR100528109B1 KR 100528109 B1 KR100528109 B1 KR 100528109B1 KR 20030041960 A KR20030041960 A KR 20030041960A KR 100528109 B1 KR100528109 B1 KR 100528109B1
Authority
KR
South Korea
Prior art keywords
pattern
base layer
layer pattern
electron beam
area density
Prior art date
Application number
KR10-2003-0041960A
Other languages
English (en)
Other versions
KR20040002744A (ko
Inventor
마고시순꼬
사또신지
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20040002744A publication Critical patent/KR20040002744A/ko
Application granted granted Critical
Publication of KR100528109B1 publication Critical patent/KR100528109B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3175—Projection methods, i.e. transfer substantially complete pattern to substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31769—Proximity effect correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 전자 빔 노광의 고정밀도의 근접 효과 보정 방법을 제공하는 것을 과제로 한다. 이를 위해, 기초층 패턴(32)을 분류하여, 기초층 패턴(32)의 상층에 전사되는 묘화층 패턴(30)이 기초층 패턴(32)과 중복하는 중복 묘화층 패턴(33)과 중복하지 않은 패턴(31)의 패턴 면적 밀도를 단위 영역에서 각각 산출하여, 전자 빔 노광의 근접 효과 보정을 행한다.

Description

전자 빔 노광의 근접 효과 보정 방법, 노광 방법, 반도체 장치의 제조 방법 및 근접 효과 보정 모듈{METHOD OF CORRECTING PROXIMITY EFFECT OF ELECTRONIC BEAM EXPOSURE, EXPOSURE METHOD, MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE, AND PROXIMITY EFFECT CORRECTION MODULE}
본 발명은 전자 빔 노광 방법에 관한 것으로, 특히 근접 효과의 보정 방법, 근접 효과의 보정 방법을 이용한 노광 방법, 근접 효과 보정 모듈 및 반도체 장치의 제조 방법에 관한 것이다.
광 리소그래피는 그 프로세스의 간이성, 저비용 등의 이점에 의해 대규모의 집적화 회로(LSI) 등의 반도체 장치의 생산에 이용되어 왔다. 상시, 기술 혁신이 계속되고 있고, 최근에는 아르곤 플로라이드(ArF) 엑시머 레이저 등의 광원의 단파장화에 의해 0.1㎛ 레벨의 소자의 미세화가 달성되고 있다. 또한, 미세화를 진행시키려고, 보다 단파장의 불소 가스(F2) 엑시머 레이저를 이용한 노광 장치의 개발이 진행되고 있고, 이들은 70nm 룰 세대 대응 양산 리소그래피 툴로서 기대되고 있다. 그러나, 이러한 노광 장치를 실현하기 위한 과제도 많으며, 그 개발에 걸리는 시간이 장기화되어 오고 있어, 반도체 장치의 미세화 속도에 따르지 못한다는 점이 우려되고 있다.
이것에 대하여, 전자 빔(EB) 리소그래피에서는, 가늘게 좁게 한 전자 빔을 이용하여 10nm까지의 가공이 가능한 것이 실증되고 있다. 미세화라는 관점에서는 당면 한 문제가 아닌 것 같지만, 묘화한 패턴의 치수 정밀도에 대하여 패턴 면적 밀도에 의존하여 패턴의 완성 치수가 변동하는, 소위 「근접 효과」라는 문제가 있다.
노광를 위해 전자 빔을 기판에 조사하면, 전자는 레지스트 내에서 산란하면서 레지스트를 감광시킨 후, 기판 재료에 충돌하여 탄성 산란을 일으키고 반사된다. 반사를 후방 산란이라 하고, 반사된 전자를 후방 산란 전자라 한다. 후방 산란 전자는 기판으로부터 레지스트에 재입사되어 감광시킨다. 이 때, 레지스트 내에 축적된 에너지의 분포는 다음과 같은 가우스 분포의 합에 의해 근사적으로 표시된다.
여기서, r : 전자 빔 조사 위치로부터의 거리, βf : 전방 산란 거리, βb : 후방 산란 거리, η: 조사 에너지에 대한 후방 산란 에너지의 비율이다. 우변 제1항이 전방 산란을 나타내고, 제2항이 후방 산란 전자의 분포를 나타내고 있다.
여기서 문제로 되는 것은 전자 빔을 조사한 위치 이외의 영역도 후방 산란 전자에 의해 노광된다는 점이다. 즉, 전자 빔을 조사한 위치의 레지스트는 입사 전자뿐만 아니라, 주위의 패턴을 노광했을 때의 후방 산란 전자에 의해서도 노광된다. 그 결과, 주변의 패턴 면적 밀도에 의존하여 레지스트 내의 축적 에너지로 분포되고, 현상 후의 레지스트 완성 치수로 분포된다. 이것을 근접 효과라 한다.
후방 산란 반경은 후방 산란 거리 βb와 같은 정도이고, 이 영역보다도 좁은 작은 영역에 주목하면, 그 작은 영역 내의 후방 산란 전자에 의한 레지스트 내의 축적 에너지 Eb는 묘화층 패턴 면적 밀도 α에 거의 비례하여,
로 나타낼 수 있다. 여기서, C : 상수, D : 조사 에너지(조사량)이다.
따라서, 묘화층 패턴 면적 밀도 α에 따라 조사량 D를 보정함으로써 레지스트 치수를 제어할 수 있다. 다음 식은 기판의 막 구조가 일정한 경우의 조사량 보정식의 일례이다.
그러나, 실제 LSI 제조 공정에서의 EB 묘화시에는 Si 기판 상에 형성된 기초 패턴 구조가 존재한다. 즉, 전자 빔을 조사하는 위치에 따라 기초 패턴의 재질이 다르기 때문에, 후방 산란 전자의 에너지 강도 분포는 재질에 의존하여 변화한다. 그 때문에, 묘화층 패턴뿐만 아니라 기초 패턴의 유무를 고려하여, 입사 에너지를 보정할 필요가 있다. 이 때문에, 종래에는 에프(F). 무라이 등, 저널. 오브, 봐큠. 사이언스. 테크놀러지(F. Murai, et.al., J. Vac. Sci. Technol. B10, 3072(1992))에 개시되어 있는 식
를 이용하여 보정하고 있었다. 단, α10 : 기초층 패턴 면적 밀도, η1 : 기초층 재료의 입사 에너지에 대한 후방 산란 에너지의 비율이다.
그러나, 보정식 (4)는 묘화 패턴 영역 중 기초 패턴 상에 묘화된 패턴 면적 비율이 단위 영역 내의 기초층 패턴 면적 밀도 α10과 같다는 것을 가정하고 있다. 도 9의 (a)에 도시한 바와 같은 패턴 면적 밀도 α의 묘화층 패턴(30)을 도 9의 (b)에 도시한 기초층 패턴 면적 밀도 α10의 기초층 패턴(32)을 갖는 반도체 기판에 노광하면 된다. 묘화층 패턴(30)과 기초층 패턴(32)의 패턴의 중첩이 도 9의 (c)에 도시한 바와 같은 경우, 단위 영역에 대한 기초층 패턴 면적 밀도 α10과, 실제로 기초층 패턴(32)을 갖는 반도체 기판 상에 노광되는 묘화층 패턴(30) 내에서의 기초층의 패턴 면적 밀도는 상이하다.
따라서, 기초층 패턴 면적 밀도 α10을 이용하는 종래의 보정식에서는 충분한 보정 정밀도가 얻어지지 않는다는 문제가 있었다.
본 발명은 이러한 과제를 해결하여, 전자 빔 노광의 고정밀도의 근접 효과 보정 방법 및 근접 효과 보정 방법을 적용한 전자 빔 노광 방법, 반도체 장치의 제조 방법, 또한 근접 효과 보정 모듈을 제공하는 것이다.
상기 과제를 해결하기 위해서, 본 발명의 제1 특징은 (가) 기초층 패턴을 분류하는 단계와, (나) 기초층 패턴의 상부에 형성된 박막층에 전사하는 묘화층 패턴을, 분류한 기초층 패턴에 따라 기초층 패턴과 중복하는 패턴과 중복하지 않은 패턴으로 분할하는 단계와, (다) 단위 영역에서 분할한 묘화층 패턴에 대하여 각각 패턴 면적 밀도를 산출하는 단계와, (라) 패턴 면적 밀도를 기초로 묘화층 패턴에 대한 보정 조사량을 산출하는 단계를 포함하는 근접 효과 보정 방법인 것을 요지로 한다.
본 발명의 제1 특징에 따르면, 전자 빔 노광의 고정밀도의 근접 효과 보정 방법을 제공할 수 있다.
본 발명의 제2 특징은 (가) 표면에 박막층이 퇴적된 기초층 패턴을 갖는 기판을 준비하는 공정과, (나) 박막층의 위에 레지스트를 도포하는 공정과, (다) 레지스트에 묘화된 묘화층 패턴과 기초층 패턴을 취득하는 공정과, (라) 기초층 패턴의 구조를 분류하는 공정과, (마) 묘화층 패턴을, 분류한 기초층 패턴에 따라 기초층 패턴과 중복하는 패턴과 중복하지 않은 패턴으로 분할하는 공정과, (바) 단위 영역에서 분할한 묘화층 패턴에 대하여 각각 패턴 면적 밀도를 산출하는 공정과, (사) 패턴 면적 밀도를 기초로 묘화층 패턴에 대한 보정 조사량을 산출하는 공정과, (아) 산출된 보정 조사량으로 레지스트를 노광하는 공정을 포함하는 노광 방법인 것을 요지로 한다.
본 발명의 제2 특징에 따르면, 근접 효과를 충분한 정밀도로 보정하는 전자 빔 노광 방법을 제공할 수 있다.
본 발명의 제1 및 제2 특징에서, 묘화층 패턴이 전자 빔 노광에 의해 형성되는 것이 바람직하다. 또한, 묘화층 패턴의 분할이 도형 논리 연산 처리를 이용하여 행해지는 것이 바람직하다. 컴퓨터 지원 설계(CAD) 소프트웨어의 도형 논리 연산의 논리곱(AND) 처리와 논리 감산(MASK) 처리에 의해 용이하게 단시간에 패턴 분할을 할 수 있다. 또한, 전자 빔 노광의 근접 효과의 보정 조사량이 패턴 면적 밀도의 선형 결합의 조사량 보정식으로 나타나는 전자 빔 노광의 근접 효과 보정 조사량 D는 묘화층 패턴의 패턴 면적 밀도를 α, 기초층의 구조가 없는 영역의 조사 에너지에 대한 후방 산란 에너지의 비율을 η, 제k(k=1∼n)번째의 기초층의 구조에 따라 분할된 묘화 패턴의 패턴 면적 밀도를 αk, 제k번째의 기초층의 구조에 대한 조사 에너지에 대한 후방 산란 에너지의 비율을 ηk, C를 상수로 하여,
로 표현할 수 있다. 보정 조사량 D를 각 패턴 면적 밀도 α, αk의 선형 결합으로 나타낼 수 있고, 후방 산란 에너지의 중첩을 정확히 표현할 수 있어서, 근접 효과 보정의 정밀도를 향상할 수 있다. 또한, 제k번째의 기초층의 구조에 대하여, 전자 빔 노광에 의해 조사되는 전자의 후방 산란 거리 이하의 길이를 단위로 하는 영역에 의해 패턴 면적 밀도를 산출하는 것이 바람직하다. 이와 같이 하부 구조에 의해 단위 영역을 원하는 크기로 함으로써, 패턴 면적 밀도가 높은 정밀도로 산출될 수 있으며, 또한 처리 시간의 단축이 가능해진다.
본 발명의 제3 특징은, (가) 반도체 기판 상에, 기초층 패턴을 형성하는 공정과, (나) 기초층 패턴의 상부에 박막층을 퇴적하는 공정과, (다) 박막층의 위에 레지스트를 도포하는 공정과, (라) 반도체 기판을 전자 빔 노광 장치의 노광 스테이지에 탑재하는 공정과, (마) 기초층 패턴을 분류하는 단계, 레지스트에 대하여 묘화해야 할 묘화층 패턴을 분류된 기초층 패턴에 따라 기초층 패턴과 중복하는 패턴과 중복하지 않은 패턴으로 분할하는 단계, 단위 영역에서 분할한 묘화층 패턴에 대하여 각각 패턴 면적 밀도를 산출하는 단계, 및 패턴 면적 밀도를 기초로 묘화층 패턴에 대한 보정 조사량을 산출하는 단계에 의해 보정 조사량을 산출하는 공정과, (바) 산출된 보정 조사량으로 레지스트를 노광하는 공정과, (사) 레지스트를 현상하는 공정과, (아) 현상된 레지스트를 마스크로서 이용하여 박막층을 가공하고, 묘화층 패턴을 박막층에 전사하는 공정을 포함하는 반도체 장치의 제조 방법인 것을 요지로 한다.
본 발명의 제3 특징에 따르면, 근접 효과 보정 방법을 적용한 전자 빔 노광 방법을 이용한 반도체 장치의 제조 방법을 제공할 수 있다.
본 발명의 제4 특징은, (가) 기초층 패턴의 상부에 형성된 박막층에 묘화한 묘화층 패턴을 기초층 패턴에 의해 분류하고, 분류한 기초층 패턴에 따라 기초층 패턴과 중복하는 패턴과 중복하지 않은 패턴으로 분할하며, 단위 영역에서 분할한 묘화층 패턴에 대하여 각각의 패턴 면적 밀도를 산출하는 면적 밀도 계산 유닛과, (나) 단위 영역의 위치와, 분할한 묘화층 패턴 각각의 패턴 면적 밀도를 기억하는 면적 밀도 맵 메모리와, (다) 패턴 면적 밀도를 기초로 묘화층 패턴에 대한 보정 조사량을 산출하는 조사량 보정 계산 유닛을 포함하는 근접 효과 보정 모듈인 것을 요지로 한다.
본 발명의 제4 특징에 따르면, 전자 빔 노광의 고정밀도의 근접 효과 보정 장치를 제공할 수 있다.
<발명의 실시예>
이하 도면을 참조하여, 본 발명의 제1 및 제2 실시예에 대하여 설명하기로 한다.
이하의 도면의 기재에서, 동일하거나 또는 유사한 부분에는 동일하거나 또는 유사한 부호가 붙여 있다. 단, 도면은 모식적인 것으로, 두께와 평면 치수와의 관계, 각 층의 두께의 비율 등은 현실적인 것과는 다르다는 것에 유의해야 한다. 따라서, 구체적인 두께나 치수는 이하의 설명을 참작하여 판단해야 할 것이다. 또한, 도면 상호간에 있어서도 서로 치수 관계나 비율이 다른 부분이 포함되어 있는 것은 물론이다.
(제1 실시예)
본 발명의 제1 실시예에 따른 전자 빔 노광 장치는 도 1에 도시한 바와 같이, 제1 및 제2 성형 개구(105, 108)를 이용하여 전자 빔 EB의 치수를 가변 제어하면서 노광하는 것이다. 전자총(101)으로부터 방사된 전자 빔 EB는 제1 컨덴서 렌즈(103) 및 제2 컨덴서 렌즈(104)로 전류 밀도 및 케이라 조명(koehler illumination) 조건이 조정되고, 제1 성형 개구(105)를 균일하게 조명한다. 이 제1 성형 개구(105)의 상(像)은 제1 투영 렌즈(106) 및 제2 투영 렌즈(107)에 의해 제2 성형 개구(108) 상에 결상된다. 제2 성형 개구(108) 상에는 전자 빔 EB를 정형하기 위한 개구가 복수개 형성되어 있고, 묘화층 패턴 데이터에 정의된 치수에 따라 개구의 일부를 통과하는 위치에 전자 빔 EB가 조사된다.
전자 빔 EB의 조사 위치의 제어는 성형 편향계에 의해 전자 빔 EB를 편향하여 제2 성형 개구(108) 상의 빔 조사 위치를 제어함으로써 행해진다. 성형 편향계는 성형 편향기(109), 성형 편향 증폭기(120), 성형 편향 증폭기(120)로 편향 데이터를 보내는 패턴 데이터 디코더(119)로 구성되어 있다.
제2 성형 개구(108)를 통과한 전자 빔 EB는 축소 렌즈(110) 및 대물 렌즈(111)에 의해 축소·투영되어 반도체 기판(112) 상에 결상된다. 그리고, 전자 빔 EB의 조사 위치는 대물 편향기(113)에 의해 반도체 기판(112) 상에 설정된다. 대물 편향기(113)는 패턴 데이터 디코더(119)로부터 보내져 오는 위치 데이터를 기초로, 대물 편향기(113)에 전압을 인가하는 대물 편향 증폭기(121)로 제어된다.
반도체 기판(112)은 패러데이 컵(114), 전자 빔 측정용의 마크대(115)와 함께, 가동 스테이지(116) 상에 설치된다. 가동 스테이지(116)를 이동함으로써 반도체 기판(112) 또는 패러데이 컵(114), 마크대(115)를 선택할 수 있다.
반도체 기판(112) 상의 전자 빔 EB의 위치를 이동하는 경우, 반도체 기판(112) 상의 불필요한 부분이 노광되지 않도록 전자 빔 EB를 블랭킹 전극(130)에서 편향하고, 블랭킹 개구(131)에서 컷트하여 반도체 기판(112) 상에 도달하지 않도록 한다. 블랭킹 전극(130)으로의 편향 전압은 패턴 데이터 디코더(119)로부터 보내져 온 위치 데이터를 기초로, 블랭킹 증폭기(122)에서 제어된다. 패턴 데이터 디코더(119)와 블랭킹 증폭기(122)의 사이에는 근접 효과를 보정하는 근접 효과 보정 모듈(124)이 설치되어 있다. 묘화층 패턴 혹은 기초층 패턴 데이터 등의 묘화 제어 데이터는 패턴 데이터 메모리(118)에 저장되어 있다.
본 발명의 제1 실시예에 따른 근접 효과 보정 방법을 도 2∼도 4를 이용하여 설명하기로 한다. 여기서는, 노광 영역에 일부 다른 재질의 기초층 패턴이 형성되어 있는 경우를 예로 들었다. 근접 효과 보정 모듈(124)은 도 2에 도시한 바와 같이, 면적 밀도 계산 유닛(140), 면적 밀도 맵 메모리(141) 및 조사량 보정 계산 유닛(142)으로 구성되어 있다. 이하, 도 3의 흐름도에 따라 설명하기로 한다.
(가) 먼저, 단계 S50에서, 패턴 데이터 디코더(119)는 패턴 데이터 메모리(118)로부터, 저장되어 있는 묘화층 패턴 및 기초층 패턴 데이터를 판독하여, 단위 영역마다 도형 치수와 좌표로 분해하여 근접 효과 보정 모듈(124)의 면적 밀도 계산 유닛(140)에 출력한다. 예를 들면, 도 4의 (a) 또는 (b)에 도시한 바와 같이 묘화층 패턴(30)은 단위 영역의 중앙에 위치하며 지면의 좌우 방향으로 긴 구형이고, 기초층 패턴(32a∼32i)은 정방형으로 등간격으로 3×3 격자 형상으로 배치되어 있는 것으로 한다.
(나) 단계 51에서, 면적 밀도 계산 유닛(140)은 패턴 데이터 디코더(119)로부터 취득한 묘화층 패턴(30)의 도형 치수와 좌표로부터, 단위 영역마다 도형 면적을 구하여, 묘화층 패턴(30)의 패턴 면적 밀도 맵을 계산한다
(다) 단계 S52에서, 근접 효과 보정 모듈(124)의 면적 밀도 맵 메모리(141)는 면적 밀도 계산 유닛(140)으로부터 단위 영역마다 묘화층 패턴(30)의 패턴 면적 밀도 맵을 취득하여, 단위 영역의 좌표를 인덱스로서 기억한다.
(라) 다음으로, 단계 S53에서, 면적 밀도 계산 유닛(140)은 기초층 패턴(32a∼32i)에 중복하는 묘화층의 패턴을 추출한다. 도 4의 (c)에 도시한 바와 같이, 기초층 패턴(32a∼32i) 중, 기초층 패턴(32d∼32f)이 묘화층 패턴(30)과 중복하여, 도 4의 (d)에 도시한 바와 같이 중복 묘화층 패턴(33d∼33f)으로 된다. 묘화층 패턴(30)의 기초층 패턴(32d∼32f)과 중복되지 않은 영역은 도 4의 (e)에 도시한 바와 같이 단독 묘화층 패턴(31)으로서 구분된다.
(마) 단계 S54에서, 면적 밀도 계산 유닛(140)은 추출한 중복 묘화층 패턴(33d∼33f)의 도형 치수와 좌표로부터 도형 면적을 구하여, 중복 묘화층 패턴(33d∼33f)의 패턴 면적 밀도를 계산한다. 이 처리를 단위 영역마다 행하여, 중복 묘화층 패턴(33d∼33f)의 패턴 면적 밀도 맵을 얻는다.
(바) 단계 S55에서, 면적 밀도 맵 메모리(141)는 면적 밀도 계산 유닛(140)으로부터 패턴 면적 밀도 맵을 취득하여, 단위 영역의 좌표를 인덱스로서 기억한다.
(사) 단계 S56에서, 근접 효과 보정 모듈(124)의 조사량 보정 계산 유닛(142)은 단위 영역의 좌표를 인덱스로 하여 면적 밀도 맵 메모리(141)로부터 단독 묘화층 패턴(31)과 중복 묘화층 패턴(33d∼33f), 각각의 패턴 면적 밀도 맵을 판독하여 보정 계산을 행하고, 보정 조사량 D를 산출한다. 산출된 보정 조사량으로부터 보정 조사 시간을 산출하여 블랭킹 제어 신호를 출력한다.
(아) 단계 S57에서, 조사량 보정 계산 유닛(142)으로부터 출력된 블랭킹 제어 신호를 블랭킹 증폭기(122)가 디지털-아날로그 변환(DAC)하여 블랭킹 전극(130)에 대한 인가 전압으로 변환한다. 전자 빔 EB는 블랭킹 전극(130)의 인가 전압에 의해 편향되어 블랭킹 개구(131)에 의해 컷트된다. 이것에 의해, 반도체 기판(112)에 도달하는 전자 빔 EB의 조사 시간이 제어되며, 그 결과 노광량이 제어된다.
또, (가)∼(아)에서 상술한 패턴 면적 밀도 맵 작성 처리는 전자 빔 노광의 묘화 처리에 앞서서 행하여도 된다.
본 발명의 제1 실시예에 따른 근접 효과 보정 방법에서는 기초층 패턴(32a∼32i) 중, 묘화층 패턴(30)과 중복하는 기초층 패턴(32d∼32f)를 추출하여 중복 묘화층 패턴(33d∼33f)으로 한다. 이 중복 묘화층 패턴(33d∼33f)의 패턴 면적 밀도 α1을 산출하여, 다음 식에 의해 보정 조사량 D를 구한다.
여기서, α는 묘화층 패턴의 패턴 면적 밀도이며, C는 상수이다. 또한, 조사 에너지에 대한 후방 산란 에너지의 비율 η및 η1은 기초층 패턴마다 실험적으로 혹은 계산에 의해 미리 구한 값을 이용한다.
도 4의 (d) 및 (e)에 도시한 바와 같이, 전자 빔 노광은 기초층 패턴이 없는 단독 묘화층 패턴(31)과, 기초층 패턴(32d∼32f)이 존재하는 중복 묘화층 패턴(33d∼33f)의 2종류의 묘화층 패턴에서 행해진다. 조사량 보정식 (5)은 이 묘화층 패턴의 차이를 고려한 것으로 되어 있다. 즉, 조사량 보정식 (5)은 다음과 같이 다시 쓸 수 있다.
(6) 식의 좌변 제1항은 근접 효과를 고려하지 않은 경우, 입사 에너지의 2분의 1을 노광 임계값 C로 하는 것을 의미한다. 제2항에서는, 묘화층 패턴(30)의 패턴 면적 밀도 α로부터 중복 묘화층 패턴(33d∼33f)의 패턴 면적 밀도 α1을 빼고 있다. 즉, 단독 묘화층 패턴(31)에 대하여 전자 빔 노광함으로써 생기는 후방 산란 에너지를 나타내고 있다. 제3항은 중복 묘화층 패턴(33d∼33f)에 대하여 전자 빔 노광함으로써 생기는 후방 산란 에너지를 나타내고 있다. 즉, 조사량 보정식 (5) 혹은 (6)은 이들 에너지의 합을 일정한 값, 즉 노광 임계값 C로 하는 보정 조사량 D를 구하는 식으로 되어 있다. 따라서, 조사량 보정식 (5)에 의해 보정된 조사량 D를 이용하여 묘화하면, 묘화층 패턴의 패턴 면적 밀도와 기초층 패턴의 패턴 면적 밀도에 의존하지 않고, 레지스트에 축적시키는 에너지를 일정하게 하는 것이 가능해지고, 결과로서 원하는 레지스트 치수를 얻을 수 있다.
보정 계산에 앞서서, 묘화층 패턴 바로 아래에 존재하는 기초층 패턴을 추출함으로써, 전자 빔 EB를 조사하는 위치의 하부 구조의 차이를 보정 계산에 정확히 반영시키는 것이 가능해진다. 이 추출 처리는 도형 논리 연산 처리의 논리곱(AND) 처리 및 논리 감산(MASK) 처리에 의해 용이하게, 또한 단시간에 실행할 수 있다. 또한, 보정 계산식에서, 묘화층 패턴의 패턴 면적 밀도 α와 중복 묘화층 패턴의 패턴 면적 밀도 α1이 선형 결합으로 나타나 있기 때문에, 후방 산란 에너지의 중첩을 정확히 표현할 수 있어서, 종래보다도 근접 효과 보정 정밀도를 비약적으로 향상시킬 수 있다.
또, 단계 S51 및 S 54에서, 각 하부 구조에 대응하는 후방 산란 거리 βb 값에 의해 단위 영역을 정하고 면적 밀도 맵의 평활화를 행하면, 보다 정확한 근접 효과 보정이 가능해진다. 예를 들면, 단위 영역으로서는 후방 산란 거리 βb 값의 2분의 1 이하가 바람직하다. 가속 전압 50kV로 노광하는 경우, 실리콘(Si) 기판이나, 실리콘 산화막(SiO2) 혹은 알루미늄(Al) 금속막 등의 후방 산란 거리 βb는 10㎛ 정도이기 때문에, 단위 영역으로서는 5㎛2 이하도 상관없다. 한편, 중금속 텅스텐(W)막에서는 후방 산란 거리 βb는 5㎛ 정도로 되고, 단위 영역으로서는 2.5㎛2 이하로 한다.
다음으로, 본 발명의 제1 실시예에 따른 근접 효과 보정 방법을 이용한 전자 빔 노광에 의한 반도체 장치의 제조 공정을 설명하기로 한다.
(가) 도 5의 (a)에 도시한 바와 같이, 반도체 기판(1)의 표면에 실리콘 산화막으로 이루어진 층간 절연막(2)을 화학 기상 성장(CVD)법에 의해 퇴적한다. 층간 절연막(2)의 일부에 반응성 이온 에칭(RIE)법 등에 의해 비어 홀을 형성하고, 이 비어 홀에, 텅스텐으로 이루어진 플러그(3)를 스퍼터법 등에 의해 매립한다. 화학 기계적 연마(CMP)법에 의해 층간 절연막(2)의 표면을 평탄화한 후, 스퍼터 혹은 진공 증착법 등에 의해 알루미늄으로 이루어진 도전막(4)을 형성한다. 도전막(4)의 표면에 회전 도포 등에 의해 레지스트(5)를 형성하고, 전자 빔 노광 장치의 가동 스테이지(116)에 장착한다.
(나) 패턴 데이터 메모리(118)로부터 패턴 데이터 디코더(119)를 통해 판독한 묘화층 패턴 및 기초층 패턴 데이터를 기초로, 근접 효과 보정 모듈(124)에 의해 각 패턴 면적 밀도 α 및 α1을 구한다. 여기서, 기초층은 텅스텐으로 이루어진 플러그(3)이다. 따라서, 플러그(3)를 하부 구조로서 포함하는 노광 영역의 단위 영역은 2.5㎛2로 하고, 플러그(3)를 포함하지 않은 영역에서는 단위 영역을 5㎛2로 한다. 전체 영역을 2.5㎛2의 단위 영역으로서 계산하는 경우에 비해, 계산량이 적어져서 처리량이 향상된다. 또한, 조사 에너지에 대한 후방 산란 에너지의 비율 η및 η1은 기초층 패턴마다 실험적으로 미리 구한 실리콘 기판 및 텅스텐의 값을 이용한다. 이들 값을 이용한 근접 효과 보정에 의해 전자 빔 노광을 행한다. 그 후, 현상 처리에 의해 도 5의 (b)에 도시한 바와 같이, 제1 및 제2 레지스트 패턴(6a, 6b)을 묘화층 하부에 플러그(3)를 포함하지 않은 영역 및 플러그(3)를 포함한 영역에 각각 형성한다.
(다) 제1 및 제2 레지스트 패턴(6a, 6b)을 마스크로 하여, 반응성 이온 에칭법 등에 의해 도전막(4)의 선택 에칭을 행하고, 도 5의 (c)에 도시한 바와 같이 배선층(7a, 7b)을 형성한다.
이와 같이, 본 발명의 제1 실시예에 따른 근접 효과 보정 방법을 이용한 전자 빔 노광법에 따르면, 묘화층 패턴 영역의 하부 구조에 대한 근접 효과 보정을 할 수 있기 때문에, 재현성이 좋으며 또한 균일하게 레지스트 패턴을 형성할 수 있다.
(제2 실시예)
본 발명의 제2 실시예에 따른 근접 효과 보정 방법은 묘화층 패턴의 하부 구조에 제1 및 제2 기초층 패턴을 갖는 경우이고, 근접 효과 보정식이 3종류의 패턴 면적 밀도의 선형 결합으로 표현되는 것에 특징이 있으며, 그 이외에는 제1 실시예와 마찬가지이기 때문에, 중복 기재를 생략하기로 한다.
본 발명의 제2 실시예에 따른 근접 효과 보정 방법을 도 6 및 도 7을 이용하여 설명하기로 한다.
(가) 먼저, 도 6의 단계 S70에서, 패턴 데이터 디코더(119)는 패턴 데이터 메모리(118)로부터, 저장되어 있는 묘화층 패턴, 제1 및 제2 기초층 패턴 데이터를 판독하고, 단위 영역마다 도형 치수와 좌표로 분해하여 근접 효과 보정 모듈(124)의 면적 밀도 계산 유닛(140)에 출력한다. 예를 들면, 도 7의 (a), (b) 또는 (c)에 도시한 바와 같이 묘화층 패턴(40)은 단위 영역의 중앙에 위치하며, 지면의 좌우 방향으로 긴 구형이고, 제1 기초층 패턴(42a, 42b)은 정방형으로, 단위 영역의 좌측, 우측에서 각각 상하 방향에 대하여 중앙부에 배치되고, 또한 제2 기초층 패턴(44a, 44b)은 단위 영역의 좌측, 우측에서 상하 방향으로 긴 구형이다.
(나) 단계 71에서, 면적 밀도 계산 유닛(140)은 패턴 데이터 디코더(119)로부터 취득한 묘화층 패턴(40)의 도형 치수와 좌표로부터 단위 영역마다 도형 면적을 구하고, 묘화층 패턴(40)의 패턴 면적 밀도 맵을 계산한다. 단계 S72에서, 근접 효과 보정 모듈(124)의 면적 밀도 맵 메모리(141)는 면적 밀도 계산 유닛(140)으로부터 묘화층 패턴(30)의 패턴 면적 밀도를 취득한다. 그리고, 단위 영역마다 묘화층 패턴(30)의 패턴 면적 밀도 맵을 얻어서, 단위 영역의 좌표를 인덱스로서 기억한다.
(다) 다음으로, 단계 S73에서, 면적 밀도 계산 유닛(140)은 도 7의 (e)에 도시한 바와 같이 묘화층 패턴(40)과 제1 기초층 패턴(42a, 42b)이 중복하는 제1 중복 묘화층 패턴(43a, 43b)을 추출한다. 도 7의 (d)에 도시한 바와 같이, 제1 기초층 패턴(42a, 42b)은 제2 기초층 패턴(44a, 44b)과도 중첩되어 있다. 단계 S74에서, 면적 밀도 계산 유닛(140)은 추출한 제1 중복 묘화층 패턴(43a, 43b)의 도형 치수와 좌표로부터 단위 영역마다 도형 면적을 구하고, 패턴 면적 밀도 맵을 계산한다. 단계 S75에서, 면적 밀도 맵 메모리(141)는 면적 밀도 계산 유닛(140)으로부터, 단위 영역마다 제1 중복 묘화층 패턴(43a, 43b)의 패턴 면적 밀도 맵을 취득하여, 단위 영역의 좌표를 인덱스로서 기억한다.
(라) 마찬가지로, 단계 S76에서, 면적 밀도 계산 유닛(140)은 도 7의 (f)에 도시한 바와 같이, 묘화층 패턴(40)과 제2 기초층 패턴(44a, 44b)이 중복하고, 또한 제1 중복 묘화층 패턴(43a, 43b)의 영역을 제외한 제2 중복 묘화층 패턴(45a, 45b)을 추출한다. 단계 S77에서, 면적 밀도 계산 유닛(140)은 추출한 제2 중복 묘화층 패턴(45a, 45b)의 도형 치수와 좌표로부터 단위 영역마다 도형 면적을 구하여, 패턴 면적 밀도 맵을 계산한다. 단계 S78에서, 면적 밀도 맵 메모리(141)는 면적 밀도 계산 유닛(140)으로부터 제2 중복 묘화층 패턴(45a, 45b)의 패턴 면적 밀도를 취득한다. 단위 영역마다 제2 중복 묘화층 패턴(45a, 45b)의 패턴 면적 밀도 맵을 얻어서, 단위 영역의 좌표를 인덱스로서 기억한다. 제1 및 제2 기초층 패턴(42a, 42b, 44a 및 44b) 어느 것과도 중복하지 않은 영역은 도 7의 (g)에 도시한 바와 같이, 단독 묘화층 패턴(41)으로서 구분된다.
(마) 단계 S79에서, 조사량 보정 계산 유닛(142)은 단위 영역의 좌표를 인덱스로 하여 면적 밀도 맵 메모리(141)로부터 단독 묘화층 패턴(41)과 제1 중복 묘화층 패턴(43a, 43b), 제2 중복 묘화층 패턴(45a, 45b), 각각의 패턴 면적 밀도 맵을 판독하여 보정 계산을 행하고, 보정 조사량 D를 산출한다. 산출한 보정 조사량으로부터 보정 조사 시간을 산출하여 블랭킹 제어 신호를 출력한다.
(바) 단계 S80에서, 블랭킹 증폭기(122)는 조사량 보정 계산 유닛(142)으로부터 출력된 블랭킹 제어 신호를 디지털-아날로그 변환(DAC)하여 블랭킹 전극(130)에 대한 인가 전압으로 변환한다. 전자 빔 EB는 블랭킹 전극(130)의 인가 전압에 의해 편향되어 블랭킹 개구(131)에서 컷트된다. 이와 같이 하여, 반도체 기판(112)에 도달하는 전자 빔 EB의 조사 시간이 제어되고, 그 결과 노광량이 제어된다.
본 발명의 제2 실시예에 따른 근접 효과 보정 방법에서는 추출한 제1 및 제2 중복 묘화층 패턴(43a, 43b, 45a 및 45b)으로부터 각각의 패턴 면적 밀도 α1, α2를 산출하고, 다음 식에 의해 보정 조사량 D를 구한다.
이 조사량 보정식 (7)은 다음과 같이 다시 쓸 수 있다.
(8) 식의 좌변 제1항은 근접 효과를 고려하지 않은 경우, 입사 에너지의 2분의 1을 노광 임계값 C로 하는 것을 의미한다. 제2항은 묘화층 패턴(40)의 패턴 면적 밀도 α로부터, 제1 중복 묘화층 패턴(43a, 43b)으로 노광하는 패턴 면적 밀도 α1과, 제2 중복 묘화층 패턴(45a, 45b)으 노광하는 패턴 면적 밀도 α2를 빼고 있다. 즉, 단독 묘화층 패턴(41)에 대하여 패턴을 노광함으로써 생기는 후방 산란 에너지를 나타내고 있다. 제3항은 제1 중복 묘화층 패턴(43a, 43b)에 대한 노광에 의해 생기는 후방 산란 에너지를 나타내며, 제4항은 제2 중복 묘화층 패턴(45a, 45b)에 대한 노광에 의해 생기는 후방 산란 에너지를 나타내고 있다. 즉, 조사량 보정식 (7)은 이들 에너지의 합을 일정한 값, 노광 임계값 C로 하는 보정 조사량 D를 구하는 식으로 되어 있다.
따라서, 본 발명의 제2 실시예에 따른 근접 효과 보정 방법에 의한 보정 조사량 D를 이용하여 묘화하면, 묘화층 패턴의 패턴 면적 밀도와 기초층 패턴의 패턴 면적 밀도에 의존하지 않고, 레지스트에 축적시키는 에너지를 일정하게 하는 것이 가능해지고, 결과로서, 원하는 레지스트 치수를 얻을 수 있다. 패턴 분해 처리는 도형 논리 연산 처리의 논리곱(AND) 처리와 논리 감산(MASK) 처리에 의해 용이하게, 또한 단시간에 실행할 수 있다. 또한, 보정 계산식 (7)에서, 각 패턴 면적 밀도 α, α1 및 α2가 선형 결합으로 표현되기 때문에, 후방 산란 에너지의 중첩을 정확히 표현할 수 있어서, 종래보다도 근접 효과 보정 정밀도를 비약적으로 향상시킬 수 있다.
다음으로, 본 발명의 제2 실시예에 따른 근접 효과 보정 방법을 이용한 전자 빔 노광에 의한 반도체 장치의 제조 공정을 설명하기로 한다.
(가) 도 8의 (a)에 도시한 바와 같이, 반도체 기판(1) 상에, 도 5에 도시한 제조 공정과 마찬가지로 하여, 제1 플러그(13), 및 제1 플러그(13)가 매립된 제1 층간 절연막(12)의 표면에 제1 배선층(14)을 형성한다. 또한, 제2 플러그(16), 및 제2 플러그(16)가 매립된 제2 층간 절연막(15)의 표면에 도전막(17)을 형성하고, 도전막(17)의 표면에 레지스트(18)를 회전 도포하여, 전자 빔 노광 장치의 가동 스테이지(116)에 장착한다. 여기서, 도 8의 (a)에 모식적으로 도시한 바와 같이, 플러그 등의 하부 구조를 갖지 않은 영역(좌측), 제1 및 제2 플러그(13, 16)와 그 사이의 제1 배선층(14)으로 이루어진 하부 구조를 갖는 영역(우측), 및 제1 플러그(13)와 제1 배선층(14)으로 이루어진 하부 구조를 갖는 영역(중앙)이 존재한다. 도 7에 따라, 각각의 영역을 단독 묘화층 패턴, 제1 중복 묘화층 패턴, 및 제2 중복 묘화층 패턴 영역에 대응시킨다.
(나) 다음으로, 패턴 데이터 메모리(118)로부터 패턴 데이터 디코더(119)를 통해 판독한 묘화층 패턴 및 기초층 패턴 데이터를 기초로, 근접 효과 보정 모듈(124)에 의해 각 패턴 영역의 패턴 면적 밀도 α, α1 및 α2를 구한다. 여기서, 하부 구조는 예를 들면, 텅스텐으로 이루어진 제1 및 제2 플러그(13, 16)를 포함하고 있다. 따라서, 하부 구조를 포함하는 노광 영역의 단위 영역은 2.5㎛2로 하고, 하부 구조를 포함하지 않은 영역에서는 단위 영역을 5㎛2로 한다. 전체 영역을 2.5㎛2의 단위 영역으로 하여 계산하는 경우에 비해 계산량을 적게 할 수 있어서, 처리량을 향상시킨다. 또한, 각 영역에 대응하는 조사 에너지에 대한 후방 산란 에너지의 비율 η, η1 및 η2는 기초층 패턴마다 실험적으로 미리 구한 값을 이용한다. 이들 값을 이용한 근접 효과 보정에 의해 전자 빔 노광을 행한다. 그 후, 현상 처리에 의해 도 8의 (b)에 도시한 바와 같이, 제1, 제2 및 제3 레지스트 패턴(19a, 19b, 19c)을 형성한다.
(다) 제1, 제2 및 제3 레지스트 패턴(19a∼19c)을 마스크로 하여, 반응성 이온 에칭법 등에 의해 도전막(17)의 선택 에칭을 행하고, 도 8의 (c)에 도시한 바와 같이 제2 배선층(20a∼20c)을 형성한다.
이와 같이, 본 발명의 제2 실시예에 따른 근접 효과 보정 방법을 이용한 전자 빔 노광법에 따르면, 묘화층 패턴 영역의 하부 구조에 따른 근접 효과 보정을 할 수 있기 때문에, 재현성이 좋고 또한 균일하게 레지스트 패턴 형성을 할 수 있다.
(그 밖의 실시예)
상기한 바와 같이, 본 발명은 제1∼제2 실시예에 따라 기재하였지만, 이 개시의 일부가 되는 설명 및 도면은 본 발명을 한정하는 것으로 이해해서는 안된다. 이 개시로부터 당업자에게는 여러가지의 대체 실시예, 실시예 및 운용 기술이 분명해질 것이다.
본 발명의 제1 및 제2 실시예에서는 하부 구조로서 1종류 또는 2종류의 구조에 대하여 설명하였지만, 보다 많은 종류의 하부 구조를 포함하는 경우라도 마찬가지로 복수의 중복 묘화층 패턴을 추출하고 각각의 패턴 면적 밀도를 산출함으로써, 근접 효과 보정 방법이 적용될 수 있는 것은 물론이다. 이 경우의 근접 효과의 보정식은,
<수학식 1>
로 된다. 여기서, ηk는 제k(k=1∼n)번째의 기초층 패턴 구조에 대한 조사 에너지에 대한 후방 산란 에너지의 비율이고, αk는 제k번째의 중복 묘화층 패턴의 패턴 면적 밀도이다. 또한, 하부 구조로서 텅스텐을 이용하여 설명하였지만, 후방 산란 거리 βb는 기초 재료의 원자량에 거의 역비례하기 때문에, 고융점 금속 등의 중금속이나 이들 화합물을 이용하는 경우에도 적용될 수 있는 것은 물론이다. 또한, 기초층의 두께 혹은 표면으로부터의 배치 위치의 깊이 등이 상이하면, 후방 산란 거리 βb는 변화하기 때문에, 이러한 구조 파라미터가 상이한 경우에도 본 발명에 따른 근접 효과 보정이 유효한 것은 물론이다. 또한, 중복 묘화층 패턴의 추출에, 컴퓨터 지원 설계(CAD) 소프트웨어의 도형 논리 연산 처리를 이용함으로써, 용이하게 단시간으로 처리할 수 있다. 또, 재질이나 막 두께 혹은 층 배치 깊이 등이 다른 하부 구조이어도, 후방 산란 전자의 에너지 분포가 동일하다고 간주할 수 있는 경우에는 이들 복수의 기초층을 동일 구조로서 분류함으로써, 중복 묘화층 패턴 추출 처리가 간략화되어 도형 처리의 시간 단축을 할 수 있다.
이와 같이 본 발명은 본 명세서에서는 기재되지 않은 여러가지의 실시예 등을 포함하는 것은 물론이다. 따라서, 본 발명의 기술적 범위는 상기 설명으로부터 타당한 특허 청구의 범위에 따른 발명의 특정 사항에 의해서만 정해지는 것이다.
본 발명에 따르면, 전자 빔 노광의 고정밀도의 근접 효과 보정 방법을 제공할 수 있다.
또한, 본 발명에 따르면, 근접 효과를 충분한 정밀도로 보정하는 전자 빔 노광 방법을 제공할 수 있다.
또한, 본 발명에 따르면, 근접 효과 보정 방법을 적용한 전자 빔 노광 방법을 이용한 반도체 장치의 제조 방법을 제공할 수 있다.
또한, 본 발명에 따르면, 전자 빔 노광의 고정밀도의 근접 효과 보정 모듈을 제공할 수 있다.
도 1은 본 발명의 제1∼제2 실시예에 따른 전자 빔 노광 장치의 개략 구성도.
도 2는 본 발명의 제1∼제2 실시예에 따른 근접 효과 보정 모듈의 블록도.
도 3은 본 발명의 제1 실시예에 따른 근접 효과 보정 방법의 설명에 이용하는 흐름도.
도 4는 본 발명의 제1 실시예에 따른 근접 효과 보정 방법의 중복 묘화층 패턴 추출 처리를 설명하는 도면.
도 5는 본 발명의 제1 실시예에 따른 근접 효과 보정 방법을 이용한 노광 방법에 의한 반도체 장치의 제조 공정도.
도 6은 본 발명의 제2 실시예에 따른 근접 효과 보정 방법의 설명에 이용하는 흐름도.
도 7은 본 발명의 제2 실시예에 따른 근접 효과 보정 방법의 중복 묘화층 패턴 추출 처리를 설명하는 도면.
도 8은 본 발명의 제2 실시예에 따른 근접 효과 보정 방법을 이용한 노광 방법에 의한 반도체 장치의 제작 공정도.
도 9는 종래의 근접 효과 보정 방법의 묘화층 패턴 처리를 설명하는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
1, 112 : 반도체 기판
2 : 층간 절연막
3 : 플러그
4, 17 : 도전막
5, 18 : 레지스트
6a, 19a : 제1 레지스트 패턴
6b, 19b : 제2 레지스트 패턴
7a, 7b : 배선층
12 : 제1 층간 절연막
13 : 제1 플러그
14 : 제1 배선층
15 : 제2 층간 절연막
16 : 제2 플러그
19c : 제3 레지스트 패턴
20a∼20c : 제2 배선층
30, 40 : 묘화층 패턴
31, 41 : 단독 묘화층 패턴
32, 32a∼32i : 기초층 패턴
33d∼33f : 중복 묘화층 패턴
42a, 42b : 제1 기초층 패턴
43a, 43b : 제1 중복 묘화층 패턴
44a, 44b : 제2 기초층 패턴
45a, 45b : 제2 중복 묘화층 패턴
101 : 전자총
103 : 제1 컨덴서 렌즈
104 : 제2 컨덴서 렌즈
105 : 제1 성형 개구
106 : 제1 투영 렌즈
107 : 제2 투영 렌즈
108 : 제2 성형 개구
109 : 성형 편향기
110 : 축소 렌즈
111 : 대물 렌즈
114 : 패러데이 컵
115 : 마크대
116 : 가동 스테이지
118 : 패턴 데이터 메모리
119 : 패턴 데이터 디코더
120 : 성형 편향 증폭기
121 : 대물 편향 증폭기
122 : 블랭킹 증폭기
124 : 근접 효과 보정 모듈
126 : 검출기
130 : 블랭킹 전극
131 : 블랭킹 개구
140 : 면적 밀도 계산 유닛
141 : 면적 밀도 맵 메모리
142 : 조사량 보정 계산 유닛

Claims (24)

  1. 전자 빔 노광 조사량에 적용되는 근접 효과 보정 방법으로서,
    박막층 아래에 놓인 레벨의 기초층 패턴을 분류하는 단계;
    상기 박막층에 전사될 묘화층 패턴을, 상기 분류된 기초층 패턴에 따라 상기 기초층 패턴과 중복하는 제1 패턴과 상기 기초층 패턴과 중복하지 않는 제2 패턴으로 분할하는 단계;
    단위 영역에서 상기 제1 및 제2 패턴에 대해 패턴 면적 밀도를 산출하는 단계; 및
    상기 패턴 면적 밀도에 따라 상기 묘화층 패턴에 대한 보정 조사량을 산출하는 단계
    를 포함하는 근접 효과 보정 방법.
  2. 제1항에 있어서,
    상기 묘화층 패턴은 상기 전자 빔 노광에 의해 노광되는 근접 효과 보정 방법.
  3. 제1항에 있어서,
    상기 묘화층 패턴은 도형 논리 연산 처리(graphic logic operation process)를 사용하여 분할되는 근접 효과 보정 방법.
  4. 제2항에 있어서,
    상기 전자 빔 노광의 근접 효과의 상기 보정 조사량은 상기 패턴 면적 밀도들의 선형 결합을 갖는 조사량 보정식으로 표현되는 근접 효과 보정 방법.
  5. 삭제
  6. 제4항에 있어서,
    상기 k번째 기초층 패턴에 대한 상기 패턴 면적 밀도는 상기 전자 빔 노광에 의해 조사된 전자들의 후방 산란 거리 미만인 길이에 대응하는 단위 영역을 사용하여 산출되는 근접 효과 보정 방법.
  7. 노광 방법으로서,
    기초층 표면에 퇴적된 박막층을 갖는 기판을 준비하는 공정 - 상기 기초층은 기초층 패턴을 가짐 - ;
    상기 박막층에 레지스트막을 도포하는 공정;
    상기 레지스트막을 묘화하기 위해 형성된 묘화층 패턴 및 상기 기초층 패턴을 취득하는 공정;
    상기 기초층 패턴을 분류하는 공정;
    상기 묘화층 패턴을, 상기 분류된 기초층 패턴에 따라 상기 기초층 패턴과 중복하는 제1 패턴 및 상기 기초층 패턴과 중복하지 않는 제2 패턴으로 분할하는 공정;
    단위 영역에서 상기 제1 및 제2 패턴에 대한 패턴 면적 밀도를 산출하는 공정;
    상기 패턴 영역 밀도에 기초하여 상기 묘화층 패턴에 대한 보정 조사량을 산출하는 공정; 및
    상기 보정 조사량에 의해 상기 레지스트막을 노광하는 공정
    을 포함하는 노광 방법.
  8. 제7항에 있어서,
    상기 묘화층 패턴은 전자 빔 노광에 의해 노광되는 노광 방법.
  9. 제7항에 있어서,
    상기 묘화층 패턴은 도형 논리 연산 처리를 사용하여 분할되는 노광 방법.
  10. 제8항에 있어서,
    상기 전자 빔 노광의 근접 효과의 상기 보정 조사량은 상기 패턴 면적 밀도들의 선형 결합을 갖는 조사량 보정식으로 표현되는 노광 방법.
  11. 삭제
  12. 제8항에 있어서,
    상기 k번째 기초층 패턴에 대한 상기 패턴 면적 밀도는 상기 전자 빔 노광에 의해 조사된 전자들의 후방 산란 거리 미만인 길이에 대응하는 단위 영역을 사용하여 산출되는 노광 방법.
  13. 반도체 장치의 제조 방법으로서,
    반도체 기판 상에 기초층의 기초층 패턴을 형성하는 공정;
    상기 기초층의 표면에 박막층을 퇴적하는 공정;
    상기 박막층에 레지스트막을 도포하는 공정;
    전자 빔 노광 장치의 이동 가능한 스테이지에 상기 반도체 기판을 탑재하는 공정;
    상기 기초층 패턴을 분류하는 단계, 상기 레지스트막에 묘화될 묘화층 패턴을 상기 분류된 기초층 패턴에 따라 상기 기초층 패턴과 중복하는 제1 패턴과 상기 기초층 패턴과 중복하지 않는 제2 패턴으로 분할하는 단계, 단위 영역에서 상기 제1 및 제2 패턴에 대한 패턴 면적 밀도를 산출하는 단계 및 상기 패턴 면적 밀도에 기초하여 상기 묘화층 패턴에 대한 보정 조사량을 산출하는 단계에 의해 보정 조사량을 산출하는 공정;
    상기 보정 조사량으로 상기 레지스트막을 노광하는 공정;
    상기 레지스트막을 현상하는 공정; 및
    상기 현상된 레지스트막을 마스크로 사용하여 상기 박막층을 처리하는 공정 및 상기 박막층에 상기 묘화층 패턴을 전사하는 공정
    을 포함하는 반도제 장치의 제조 방법.
  14. 근접 효과 보정 모듈로서,
    기초층의 기초층 패턴을 분류하고, 상기 기초층의 표면에 형성된 박막층에 묘화될 묘화층 패턴을 상기 분류된 기초층 패턴에 따라 상기 기초층 패턴과 중복하는 패턴과 중복하지 않는 패턴으로 분할하고, 단위 영역에서 상기 분할된 묘화층 패턴 각각에 대한 패턴 면적 밀도를 산출하도록 구성된 면적 밀도 계산 유닛;
    상기 단위 영역의 위치 및 상기 분할된 묘화층 패턴 각각의 상기 패턴 면적 밀도를 저장하도록 구성된 면적 밀도 맵 메모리; 및
    상기 패턴 면적 밀도에 기초하여 상기 묘화층 패턴에 대한 보정 조사량을 산출하도록 구성된 조사량 보정 산출 유닛
    을 포함하는 근접 효과 보정 모듈.
  15. 제4항에 있어서,
    상기 조사량 보정식은 상기 묘화층 패턴의 패턴 면적 밀도, 상기 기초층 패턴들이 없는 영역에서 상기 전자 빔 노광의 조사 에너지에 대한 후방 산란 에너지의 비율, k번째(k=1~n) 기초층 패턴에 따라 분할된 상기 제1 패턴의 상기 패턴 면적 밀도, 및 상기 k번째 기초층 패턴에 따른 상기 전자 빔 노광의 조사 에너지에 대한 후방 산란 에너지의 비율을 사용하여 표현되는 근접 효과 보정 방법.
  16. 제15항에 있어서,
    상기 조사량 보정식은
    로 표현되고,
    여기서, 상기 보정 조사량은 D, 상기 묘화층 패턴의 상기 패턴 면적 밀도는 α, 상기 기초층 패턴들이 없는 상기 영역의 상기 전자 빔 노광의 조사 에너지에 대한 후방 산란 에너지의 상기 비율은 η, 상기 k번째(k=1~n) 기초층 패턴에 따라 분할된 상기 제1 패턴의 상기 패턴 면적 밀도는 αk, 상기 k 번째 기초층 패턴에 따른 상기 전자 빔 노광의 조사 에너지에 대한 후방 산란 에너지의 상기 비율은 ηk, 및 C는 상수인 근접 효과 보정 방법.
  17. 제10항에 있어서,
    상기 조사량 보정식은 상기 묘화층 패턴의 패턴 면적 밀도, 상기 기초층 패턴들이 없는 영역의 상기 전자 빔 노광의 조사 에너지에 대한 후방 산란 에너지의 비율, k번째(k=1~n) 기초층 패턴에 따라 분할된 상기 제1 패턴의 상기 패턴 면적 밀도 및 상기 k번째 기초층 패턴에 따른 상기 전자 빔 노광의 조사 에너지에 대한 후방 산란 에너지의 비율을 사용하여 표현되는 노광 방법.
  18. 제17항에 있어서,
    상기 조사량 보정식은
    로 표현되고,
    여기서, 상기 보정 조사량은 D, 상기 묘화층 패턴의 상기 패턴 면적 밀도는 α, 상기 기초층 패턴들이 없는 상기 영역의 상기 전자 빔 노광의 조사 에너지에 대한 후방 산란 에너지의 상기 비율은 η, 상기 k번째(k=1~n) 기초층 패턴에 따라 분할된 상기 제1 패턴의 상기 패턴 면적 밀도는 αk, 상기 k 번째 기초층 패턴에 따른 상기 전자 빔 노광의 조사 에너지에 대한 후방 산란 에너지의 상기 비율은 ηk, 및 C는 상수인 노광 방법.
  19. 제13항에 있어서,
    상기 묘화층 패턴은 전자 빔 노광에 의해 노광되는 반도체 장치의 제조 방법.
  20. 제13항에 있어서,
    상기 묘화층은 도형 논리 연산 처리를 사용하여 분할되는 반도체 장치의 제조 방법.
  21. 제19항에 있어서,
    상기 전자 빔 노광의 근접 효과의 상기 보정 조사량은 상기 패턴 면적 밀도들의 선형 결합을 갖는 조사량 보정식으로 표현되는 반도체 장치의 제조 방법.
  22. 제21항에 있어서,
    상기 조사량 보정식은 상기 묘화층 패턴의 패턴 면적 밀도, 상기 기초층 패턴들이 없는 영역의 상기 전자 빔 노광의 조사 에너지에 대한 후방 산란 에너지의 비율, k번째(k=1~n) 기초층 패턴에 따라 분할된 상기 제1 패턴의 상기 패턴 면적 밀도 및 상기 k번째 기초층 패턴에 따른 상기 전자 빔 노광의 조사 에너지에 대한 후방 산란 에너지의 비율을 사용하여 표현되는 반도체 장치의 제조 방법.
  23. 제22항에 있어서,
    상기 조사량 보정식은
    로 표현되고,
    여기서, 상기 보정 조사량은 D, 상기 묘화층 패턴의 상기 패턴 면적 밀도는 α, 상기 기초층 패턴들이 없는 상기 영역의 상기 전자 빔 노광의 조사 에너지에 대한 후방 산란 에너지의 상기 비율은 η, 상기 k번째(k=1~n) 기초층 패턴에 따라 분할된 상기 제1 패턴의 상기 패턴 면적 밀도는 αk, 상기 k 번째 기초층 패턴에 따른 상기 전자 빔 노광의 조사 에너지에 대한 후방 산란 에너지의 상기 비율은 ηk, 및 C는 상수인 반도체 장치 제조 방법.
  24. 제19항에 있어서,
    상기 k번째 기초층 패턴에 대한 상기 패턴 면적 밀도는 상기 전자 빔 노광에 의해 조사된 전자들의 후방 산란 거리 미만인 길이에 대응하는 단위 영역을 사용하여 산출되는 반도체 장치 제조 방법.
KR10-2003-0041960A 2002-06-27 2003-06-26 전자 빔 노광의 근접 효과 보정 방법, 노광 방법, 반도체장치의 제조 방법 및 근접 효과 보정 모듈 KR100528109B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00188684 2002-06-27
JP2002188684A JP3725841B2 (ja) 2002-06-27 2002-06-27 電子ビーム露光の近接効果補正方法、露光方法、半導体装置の製造方法及び近接効果補正モジュール

Publications (2)

Publication Number Publication Date
KR20040002744A KR20040002744A (ko) 2004-01-07
KR100528109B1 true KR100528109B1 (ko) 2005-11-15

Family

ID=30437042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0041960A KR100528109B1 (ko) 2002-06-27 2003-06-26 전자 빔 노광의 근접 효과 보정 방법, 노광 방법, 반도체장치의 제조 방법 및 근접 효과 보정 모듈

Country Status (4)

Country Link
US (1) US6835942B2 (ko)
JP (1) JP3725841B2 (ko)
KR (1) KR100528109B1 (ko)
CN (1) CN1252544C (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667385B2 (en) * 2002-01-28 2003-12-23 Energenetics International, Inc. Method of producing aminium lactate salt as a feedstock for dilactic acid or dimer production
JP4463589B2 (ja) * 2003-08-21 2010-05-19 富士通マイクロエレクトロニクス株式会社 荷電粒子ビーム露光における下層構造に基づく後方散乱強度の生成方法及びその方法を利用した半導体装置の製造方法
JP4383817B2 (ja) * 2003-10-03 2009-12-16 日本電子株式会社 電子ビーム描画における近接効果補正の検証方法
JP4282447B2 (ja) * 2003-11-26 2009-06-24 株式会社東芝 リソグラフィ評価方法、リソグラフィプロセスおよびプログラム
JP4119835B2 (ja) * 2003-12-26 2008-07-16 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー 被曝線量計算方法およびｘ線撮影装置
EP1612834A1 (en) * 2004-06-29 2006-01-04 Leica Microsystems Lithography GmbH A process for controlling the proximity effect correction
US7279386B2 (en) * 2004-12-03 2007-10-09 Advanced Micro Devices, Inc. Method for forming a semiconductor arrangement with gate sidewall spacers of specific dimensions
JP4607623B2 (ja) * 2005-03-03 2011-01-05 日本電子株式会社 電子ビーム描画方法及び装置
JP4825450B2 (ja) * 2005-05-16 2011-11-30 株式会社東芝 パターン描画システム、荷電ビーム描画方法、及びフォトマスク製造方法
JP4799065B2 (ja) * 2005-07-21 2011-10-19 富士通セミコンダクター株式会社 パラメータ抽出方法
JP2007053202A (ja) * 2005-08-17 2007-03-01 Toshiba Corp 近接効果の計算方法、危険箇所検出装置及びプログラム
JP2007220748A (ja) * 2006-02-14 2007-08-30 Fujitsu Ltd 露光データ作成方法、露光データ作成装置、露光データ検証方法、露光データ検証装置、及びプログラム
JP4773224B2 (ja) * 2006-02-14 2011-09-14 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置、荷電粒子ビーム描画方法及びプログラム
JP4976071B2 (ja) * 2006-02-21 2012-07-18 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置
JP5209200B2 (ja) * 2006-11-29 2013-06-12 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画方法
JP5133087B2 (ja) * 2007-02-23 2013-01-30 株式会社ニューフレアテクノロジー 半導体装置の製造方法
JP5283410B2 (ja) * 2008-03-26 2013-09-04 富士フイルム株式会社 電子ビーム描画方法、微細パターン描画システム、凹凸パターン担持体の製造方法および磁気ディスク媒体の製造方法
JP5530688B2 (ja) * 2009-09-18 2014-06-25 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置およびその近接効果補正方法
JP5699481B2 (ja) * 2009-10-27 2015-04-08 株式会社リコー 描画制御装置、レーザ照射システム、描画方法、描画プログラム、及び記憶媒体
CN102054764B (zh) * 2009-11-09 2013-04-24 上海华虹Nec电子有限公司 用KrF工艺及线宽小于KrF的工艺制作半导体器件长方形孔的方法
US8178280B2 (en) * 2010-02-05 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Self-contained proximity effect correction inspiration for advanced lithography (special)
JP5659871B2 (ja) * 2010-11-24 2015-01-28 株式会社リコー サーマルリライタブルメディア描画装置、制御方法、および制御プログラム
JP5924043B2 (ja) * 2011-09-30 2016-05-25 凸版印刷株式会社 後方散乱補正装置、後方散乱補正方法および後方散乱補正プログラム
US9658538B2 (en) * 2014-12-19 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. System and technique for rasterizing circuit layout data
JP2022053208A (ja) * 2020-09-24 2022-04-05 株式会社ニューフレアテクノロジー データ生成方法、荷電粒子ビーム照射装置及びプログラム
JP2022114213A (ja) * 2021-01-26 2022-08-05 キオクシア株式会社 近接効果補正方法、原版製造方法および描画装置
CN117492335B (zh) * 2024-01-02 2024-04-12 中国科学院上海微***与信息技术研究所 一种电子束曝光剂量校正方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2512184B2 (ja) 1990-01-31 1996-07-03 株式会社日立製作所 荷電粒子線描画装置及び描画方法
US5051598A (en) * 1990-09-12 1991-09-24 International Business Machines Corporation Method for correcting proximity effects in electron beam lithography
JP2950280B2 (ja) 1997-03-31 1999-09-20 日本電気株式会社 電子線の描画方法
US6499003B2 (en) * 1998-03-03 2002-12-24 Lsi Logic Corporation Method and apparatus for application of proximity correction with unitary segmentation

Also Published As

Publication number Publication date
CN1470947A (zh) 2004-01-28
CN1252544C (zh) 2006-04-19
JP3725841B2 (ja) 2005-12-14
US6835942B2 (en) 2004-12-28
US20040075064A1 (en) 2004-04-22
KR20040002744A (ko) 2004-01-07
JP2004031836A (ja) 2004-01-29

Similar Documents

Publication Publication Date Title
KR100528109B1 (ko) 전자 빔 노광의 근접 효과 보정 방법, 노광 방법, 반도체장치의 제조 방법 및 근접 효과 보정 모듈
TWI475314B (zh) 半導體裝置之製造方法及對曝光用遮罩形成圖案之方法
Harriott Scattering with angular limitation projection electron beam lithography for suboptical lithography
KR100857959B1 (ko) 패턴 작성 방법 및 하전 입자빔 묘화 장치
US6225011B1 (en) Method for manufacturing semiconductor devices utilizing plurality of exposure systems
KR100319672B1 (ko) 전자빔을사용하는패턴노광방법
JP2000098584A (ja) マスクパタ―ン補正方法及びマスクパタ―ン補正プログラムを記録した記録媒体
US5876881A (en) Manufacturing method for mask for charged-particle-beam transfer or mask for x-ray transfer
KR20050004830A (ko) 마스크패턴 보정방법, 반도체장치의 제조방법,마스크제조방법 및 마스크
JP3874629B2 (ja) 荷電粒子ビーム露光方法
JP4189232B2 (ja) パターン形成方法および描画方法
JP3595166B2 (ja) マスクパターン設計方法
US6531251B2 (en) Proximity effect correction methods
US9946150B2 (en) Light reflection type lithography mask, its manufacturing method, mask data generation method and mask blank
Thoms Electron beam lithography
JP2781941B2 (ja) 電子ビーム描画方法
JP4562712B2 (ja) 荷電粒子ビーム露光方法
JP2008311311A (ja) 荷電粒子ビーム露光方法及び荷電粒子ビーム露光装置
JPH11340131A (ja) 半導体集積回路の製造方法
JP2005019426A (ja) パターン形成方法
JP2607460B2 (ja) 露光方法
JPS607131A (ja) パタ−ン形成方法
Studebaker et al. Prototype to production using the Hewlett–Packard quarter‐micron electron beam system
Liang et al. Growth and printability of multilayer phase defects on EUV mask blanks
JP2008078394A (ja) 電子ビーム露光方法及び電子ビーム露光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee