KR100510512B1 - 이중 데이터율 동기식 반도체 장치의 데이터 출력 회로 및그 방법 - Google Patents
이중 데이터율 동기식 반도체 장치의 데이터 출력 회로 및그 방법 Download PDFInfo
- Publication number
- KR100510512B1 KR100510512B1 KR10-2003-0000338A KR20030000338A KR100510512B1 KR 100510512 B1 KR100510512 B1 KR 100510512B1 KR 20030000338 A KR20030000338 A KR 20030000338A KR 100510512 B1 KR100510512 B1 KR 100510512B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- output
- odd
- response
- outputting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/107—Serial-parallel conversion of data or prefetch
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Description
Claims (26)
- DDR 동기식 반도체 장치의 데이터 출력 회로에 있어서,우수 데이터가 입력되는 다수의 우수 데이터 래치들;기수 데이터가 입력되는 다수의 기수 데이터 래치들; 및상기 우수 데이터와 상기 기수 데이터를 수신하여 소정의 우수 출력 클럭에 응답하여 상기 우수 데이터를 출력하고 소정의 기수 출력 클럭에 응답하여 상기 기수 데이터를 출력하는 멀티플렉싱 수단을 구비하며,상기 우수 데이터 및 상기 기수 데이터는 동일한 출력 제어 신호에 응답하여 동시에 병렬로 상기 멀티플렉싱 수단으로 입력되는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 1항에 있어서, 상기 기수 출력 클럭은상기 우수 출력 클럭과 반 클럭 싸이클의 위상차를 가지는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 1항에 있어서, 상기 DDR 동기식 반도체 장치는4비트 프리페치 구조를 갖는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 1항에 있어서, 상기 멀티플렉싱 수단은상기 기수 데이터를 상기 우수 출력 클럭에 응답하여 래치한 후 래치된 기수 데이터를 상기 기수 출력 클럭에 응답하여 출력하는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 1항에 있어서, 상기 멀티플렉싱 수단은상기 우수 출력 클럭에 응답하여 온되어 상기 우수 데이터 래치들 중 어느 하나에서 출력된 데이터를 출력 데이터 버퍼로 전달하는 제1 스위치;상기 우수 출력 클럭에 응답하여 온되어 상기 기수 데이터 래치들 중 어느 하나에서 출력된 데이터를 임시 래치로 전달하는 제2 스위치; 및상기 기수 출력 클럭에 응답하여 온되어 상기 임시 래치의 데이터를 상기 출력 데이터 버퍼로 전달하는 제3 스위치를 포함하는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 1항에 있어서,상기 우수 데이터 및 기수 데이터는 소정의 입력 제어 신호에 응답하여 상기 우수 데이터 래치들 및 상기 기수 데이터 래치들에 병렬로 입력되는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- DDR 동기식 반도체 장치의 데이터 출력 회로에 있어서,메모리셀로부터 병렬로 독출되는 복수의 데이터를 제1 파이프라인 제어 신호에 응답하여 순차적으로 입력하고, 입력된 데이터를 제2 파이프라인 제어 신호에 응답하여 순차적으로 출력하되, 우수 데이터 한 비트와 기수 데이터 한 비트씩을 동시에 병렬로 출력하는 파이프라인 회로부;상기 파이프라인 회로부에서 동시에 출력되는 상기 2비트의 병렬 데이터를 수신하여 DDR(이중 데이터율) 데이터로 변환하여 출력하는 멀티플렉싱 수단; 및상기 멀티플렉싱 수단으로부터 출력되는 상기 DDR 데이터에 응답하여 반도체 장치의 외부로 출력될 출력 신호를 발생하는 출력 데이터 버퍼를 구비하는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 7항에 있어서, 상기 파이프라인 회로부는다수의 데이터 래치들;상기 제1 파이프라인 제어 신호에 응답하여 상기 메모리셀로부터 병렬로 독출되는 복수의 데이터를 상기 데이터 래치들에 전달하는 입력 스위칭부; 및상기 제2 파이프라인 제어 신호에 응답하여 상기 데이터 래치들의 데이터를 상기 멀티플렉싱 수단으로 전달하는 출력 스위칭부를 포함하는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 7항에 있어서,상기 DDR 데이터는 이중 데이터율을 갖는 풀업 데이터와 이중 데이터율을 갖는 풀다운 데이터를 포함하며,상기 출력 데이터 버퍼는 상기 풀업 데이터에 응답하여 상기 출력 신호를 제1 전원 전압 레벨 쪽으로 구동하는 풀업 트랜지스터; 및 상기 풀다운 데이터에 응답하여 상기 출력 신호를 제2 전원 전압 레벨 쪽으로 구동하는 풀다운 트랜지스터를 포함하는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 7항에 있어서, 상기 멀티플렉싱 수단은상기 2비트의 병렬 데이터 중 우수 데이터는 우수 출력 클럭에 응답하여 출력하고, 상기 2비트의 병렬 데이터 중 기수 데이터는 상기 우수 출력 클럭에 응답하여 임시 래치로 래치한 후 상기 래치된 기수 데이터를 상기 우수 출력 클럭에 대하여 반 클럭 싸이클 차이를 가지는 기수 출력 클럭에 응답하여 출력하는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 10항에 있어서, 상기 멀티플렉싱 수단은상기 우수 출력 클럭에 응답하여 온되어 상기 우수 데이터를 상기 출력 데이터 버퍼로 전달하는 제1 스위치;상기 우수 출력 클럭에 응답하여 온되어 상기 기수 데이터를 상기 임시 래치로 전달하는 제2 스위치; 및상기 기수 출력 클럭에 응답하여 온되어 상기 임시 래치의 데이터를 상기 출력 데이터 버퍼로 전달하는 제3 스위치를 포함하는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 7항에 있어서, 상기 멀티플렉싱 수단은우수 출력 클럭에 응답하여 상기 출력 데이터 버퍼로 입력되는 버퍼 입력 데이터를 출력하는 우수 데이터부로서, 우수 데이터 제어 신호가 소정의 로직 레벨로 활성화된 경우에는 상기 우수 데이터에 응답하는 상기 버퍼 입력 데이터를 출력하고 상기 우수 데이터 제어 신호가 비활성화된 경우에는 상기 출력 데이터 버퍼를 하이-임피던스 상태로 만드는 상기 버퍼 입력 데이터를 출력하는 상기 우수 데이터부; 및상기 우수 출력 클럭에 비하여 반 클럭 싸이클 차이를 가지는 기수 출력 클럭에 응답하여 상기 버퍼 입력 데이터를 출력하는 기수 데이터부로서, 기수 데이터 제어 신호가 소정의 로직 레벨로 활성화된 경우에는 상기 기수 데이터에 응답하는 상기 버퍼 입력 데이터를 출력하고 상기 기수 데이터 제어 신호가 비활성화된 경우에는 상기 출력 데이터 버퍼를 하이-임피던스 상태로 만드는 상기 버퍼 입력 데이터를 출력하는 상기 기수 데이터부를 포함하는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 12항에 있어서, 상기 기수 데이터부는상기 기수 데이터를 상기 우수 출력 클럭에 응답하여 임시 래치로 래치한 후, 상기 래치된 기수 데이터와 상기 기수 데이터 제어 신호를 논리 연산한 신호를 상기 기수 출력 클럭에 응답하여 출력하는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 4 비트 프리페치 방식을 사용하는 DDR 동기식 반도체 장치의 데이터 출력 회로에 있어서,제1 및 제2 우수 데이터를 저장하는 다수의 우수 데이터 래치들;제1 및 제2 기수 데이터를 저장하는 다수의 기수 데이터 래치들;상기 다수의 우수 데이터 래치들과 상기 다수의 기수 데이터 래치들로부터 상기 제1 우수 데이터와 상기 제1 기수 데이터를 동시에 병렬로 출력하고, 상기 제2 우수 데이터와 상기 제2 기수 데이터를 동시에 병렬로 출력하는 출력 스위칭부; 및상기 출력 스위칭부에서 출력되는 데이터를 DDR(이중 데이터율) 데이터로 변환하여 출력하는 멀티플렉싱 수단을 구비하는 것을 특징으로 하는 4비트 프리페치 방식을 사용하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 14항에 있어서, 상기 데이터 출력 회로는상기 멀티플렉싱 수단으로부터 출력되는 상기 DDR 데이터에 응답하여 상기 반도체 장치의 외부로 출력될 출력 신호를 발생하는 출력 데이터 버퍼를 더 구비하는 것을 특징으로 하는 4비트 프리페치 방식을 사용하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 15항에 있어서,상기 DDR 데이터는 이중 데이터율을 갖는 풀업 데이터와 이중 데이터율을 갖는 풀다운 데이터를 포함하며,상기 출력 데이터 버퍼는상기 풀업 데이터에 응답하여 상기 출력 신호를 제1 전원 전압 레벨 쪽으로 구동하는 풀업 트랜지스터; 및 상기 풀다운 데이터에 응답하여 상기 출력 신호를 제2 전원 전압 레벨 쪽으로 구동하는 풀다운 트랜지스터를 포함하는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 16항에 있어서, 상기 멀티플렉싱 수단은우수 출력 클럭에 응답하여 상기 풀업 데이터 및 상기 풀다운 데이터를 출력하는 우수 데이터부로서, 우수 데이터 제어 신호가 소정의 로직 레벨로 활성화된 경우에는 상기 우수 데이터에 응답하는 상기 풀업 데이터 및 상기 풀다운 데이터를 출력하고 상기 우수 데이터 제어 신호가 비활성화된 경우에는 상기 출력 데이터 버퍼를 하이-임피던스 상태로 만드는 상기 풀업 데이터 및 상기 풀다운 데이터를 출력하는 상기 우수 데이터부; 및상기 우수 출력 클럭에 비하여 반 클럭 싸이클 차이를 가지는 기수 출력 클럭에 응답하여 상기 풀업 데이터 및 상기 풀다운 데이터를 출력하는 기수 데이터부로서, 기수 데이터 제어 신호가 소정의 로직 레벨로 활성화된 경우에는 상기 기수 데이터에 응답하는 상기 풀업 데이터 및 상기 풀다운 데이터를 출력하고 상기 기수 데이터 제어 신호가 비활성화된 경우에는 상기 출력 데이터 버퍼를 하이-임피던스 상태로 만드는 상기 풀업 데이터 및 상기 풀다운 데이터를 출력하는 상기 기수 데이터부를 포함하는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 17항에 있어서, 상기 기수 데이터부는상기 기수 데이터를 상기 우수 출력 클럭에 응답하여 임시 래치로 래치한 후, 상기 래치된 기수 데이터와 상기 기수 데이터 제어 신호를 논리 연산한 신호를 상기 기수 출력 클럭에 응답하여 출력하는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 14항에 있어서, 상기 데이터 출력 회로는메모리셀로부터 병렬로 독출되는 상기 제1, 제2 우수 데이터 및 상기 제1 및 제2 기수 데이터를 상기 다수의 우수 데이터 래치들과 상기 다수의 기수 데이터 래치들로 병렬로 입력하는 입력 스위칭부를 더 구비하는 것을 특징으로 하는 4비트 프리페치 방식을 사용하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 14항에 있어서, 상기 출력 스위칭부는제1 출력 제어 신호에 응답하여 상기 제1 우수 데이터 및 제1 기수 데이터를 출력하고, 상기 제1 출력 제어 신호에 비하여 한 클럭 싸이클 간격을 가지는 제2 출력 제어 신호에 응답하여 상기 제2 우수 데이터 및 상기 제2 기수 데이터를 출력하는 것을 특징으로 하는 4비트 프리페치 방식을 사용하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 14항에 있어서, 상기 멀티플렉싱 수단은우수 출력 클럭에 응답하여 상기 제1 및 제2 우수 데이터를 출력하고, 상기 우수 출력 클럭에 비하여 반 클럭 싸이클 간격을 가지는 기수 출력 클럭에 응답하여 상기 제1 및 제2 기수 데이터를 출력하는 것을 특징으로 하는 4비트 프리페치 방식을 사용하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- 제 21항에 있어서, 상기 멀티플렉싱 수단은상기 우수 출력 클럭에 응답하여 상기 제1 및 제2 기수 데이터를 임시 래치에 래치한 후 상기 기수 출력 클럭에 응답하여 상기 임시 래치에 래치된 상기 제1 및 제2 기수 데이터를 출력하는 것을 특징으로 하는 4비트 프리페치 방식을 사용하는 DDR 동기식 반도체 장치의 데이터 출력 회로.
- DDR 동기식 반도체 장치의 데이터 출력 방법에 있어서,(a) 메모리셀로부터 우수 데이터 및 기수 데이터를 동시에 페치하여 둘 이상의 우수 데이터 래치들 중의 하나 및 둘 이상의 기수 데이터 래치들 중의 하나에 각각 입력하는 단계;(b) 상기 우수 데이터 래치들 및 상기 기수 데이터 래치들로부터 상기 우수 데이터 한 비트와 상기 기수 데이터 한 비트씩을 동시에 병렬로 출력하는 단계;(c) 상기 (b) 단계에서 병렬로 출력되는 2비트의 데이터를 한 클럭 싸이클 동안 2 비트의 직렬 데이터, 즉, DDR(이중 데이터율) 데이터로 변환하는 단계; 및(d) 상기 DDR(이중 데이터율) 데이터를 출력 데이터 버퍼를 통하여 반도체 장치의 외부로 출력하는 단계를 구비하는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 방법.
- 제 23항에 있어서, 상기 (c) 단계는(c1) 우수 출력 클럭에 응답하여 상기 출력 데이터 버퍼로 입력되는 버퍼 입력 데이터를 출력하는 단계로서, 우수 데이터 제어 신호가 소정의 로직 레벨로 활성화된 경우에는 상기 우수 데이터에 응답하는 상기 버퍼 입력 데이터를 출력하고 상기 우수 데이터 제어 신호가 비활성화된 경우에는 상기 출력 데이터 버퍼를 하이-임피던스 상태로 만드는 상기 버퍼 입력 데이터를 출력하는 단계; 및(c2) 상기 우수 출력 클럭에 비하여 반 클럭 싸이클 차이를 가지는 기수 출력 클럭에 응답하여 상기 버퍼 입력 데이터를 출력하는 단계로서, 기수 데이터 제어 신호가 소정의 로직 레벨로 활성화된 경우에는 상기 기수 데이터에 응답하는 상기 버퍼 입력 데이터를 출력하고 상기 기수 데이터 제어 신호가 비활성화된 경우에는 상기 출력 데이터 버퍼를 하이-임피던스 상태로 만드는 상기 버퍼 입력 데이터를 출력하는 단계를 포함하는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 방법.
- 제 24항에 있어서,상기 (c1) 단계는 상기 우수 데이터를 상기 우수 데이터 제어 신호와 논리 연산하는 단계; 및 상기 논리 연산된 데이터를 상기 우수 출력 클럭에 응답하여 상기 버퍼 입력 데이터로서 출력하는 단계를 포함하고,상기 (c2) 단계는 상기 기수 데이터를 상기 우수 출력 클럭에 응답하여 임시 래치로 래치하는 단계; 상기 래치된 기수 데이터와 상기 기수 데이터 제어 신호를 논리 연산하는 단계; 및 상기 논리 연산된 데이터를 상기 기수 출력 클럭에 응답하여 상기 버퍼 입력 데이터로서 출력하는 단계를 포함하는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 방법.
- 제 23항에 있어서,상기 직렬 데이터로 변환된 상기 우수 데이터와 상기 기수 데이터는 각각 외부 클럭의 상승 에지 및 하강 에지에 동기되어 상기 반도체 장치의 외부로 출력되는 것을 특징으로 하는 DDR 동기식 반도체 장치의 데이터 출력 방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0000338A KR100510512B1 (ko) | 2002-11-18 | 2003-01-03 | 이중 데이터율 동기식 반도체 장치의 데이터 출력 회로 및그 방법 |
US10/411,724 US7376021B2 (en) | 2002-11-18 | 2003-04-11 | Data output circuit and method in DDR synchronous semiconductor device |
JP2003373913A JP4607444B2 (ja) | 2002-11-18 | 2003-11-04 | 半導体装置、データ検索回路、メモリセルアレイ判読方法、およびデータ検索方法 |
EP20030257121 EP1420409B1 (en) | 2002-11-18 | 2003-11-12 | Data output circuit and method in ddr synchronous semiconductor device |
US12/105,209 US7558127B2 (en) | 2002-11-18 | 2008-04-17 | Data output circuit and method in DDR synchronous semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020071747 | 2002-11-18 | ||
KR20020071747 | 2002-11-18 | ||
KR10-2003-0000338A KR100510512B1 (ko) | 2002-11-18 | 2003-01-03 | 이중 데이터율 동기식 반도체 장치의 데이터 출력 회로 및그 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040043700A KR20040043700A (ko) | 2004-05-24 |
KR100510512B1 true KR100510512B1 (ko) | 2005-08-26 |
Family
ID=32301931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0000338A KR100510512B1 (ko) | 2002-11-18 | 2003-01-03 | 이중 데이터율 동기식 반도체 장치의 데이터 출력 회로 및그 방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7376021B2 (ko) |
KR (1) | KR100510512B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10573361B2 (en) | 2018-04-27 | 2020-02-25 | SK Hynix Inc. | Semiconductor device |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7016235B2 (en) * | 2004-03-03 | 2006-03-21 | Promos Technologies Pte. Ltd. | Data sorting in memories |
KR100670656B1 (ko) | 2005-06-09 | 2007-01-17 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US7349289B2 (en) * | 2005-07-08 | 2008-03-25 | Promos Technologies Inc. | Two-bit per I/O line write data bus for DDR1 and DDR2 operating modes in a DRAM |
KR100807236B1 (ko) | 2006-03-08 | 2008-02-28 | 삼성전자주식회사 | 입력 레이턴시 제어회로를 포함하는 반도체 메모리 장치 및입력 레이턴시 제어방법 |
DE102006026970B4 (de) * | 2006-06-09 | 2013-01-31 | Qimonda Ag | Integrierter Halbleiterspeicher mit taktgesteuertem Speicherzugriff und Verfahren zum Betreiben eines integrierten Halbleiterspeichers |
US7752475B2 (en) * | 2006-06-27 | 2010-07-06 | International Business Machines Corporation | Late data launch for a double data rate elastic interface |
US7734944B2 (en) * | 2006-06-27 | 2010-06-08 | International Business Machines Corporation | Mechanism for windaging of a double rate driver |
US7882322B2 (en) * | 2006-06-27 | 2011-02-01 | International Business Machines Corporation | Early directory access of a double data rate elastic interface |
US7739538B2 (en) * | 2006-06-27 | 2010-06-15 | International Business Machines Corporation | Double data rate chaining for synchronous DDR interfaces |
US7783911B2 (en) * | 2006-06-27 | 2010-08-24 | International Business Machines Corporation | Programmable bus driver launch delay/cycle delay to reduce elastic interface elasticity requirements |
US7890684B2 (en) * | 2006-08-31 | 2011-02-15 | Standard Microsystems Corporation | Two-cycle return path clocking |
US7783826B2 (en) * | 2006-09-28 | 2010-08-24 | Qimonda Ag | Data bus width converter |
US7876245B2 (en) * | 2009-06-30 | 2011-01-25 | Hynix Semiconductor Inc. | Parallel-to-serial converting circuit |
KR101187639B1 (ko) * | 2011-02-28 | 2012-10-10 | 에스케이하이닉스 주식회사 | 집적회로 |
JP5929790B2 (ja) * | 2012-06-19 | 2016-06-08 | ソニー株式会社 | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 |
US8760328B1 (en) | 2012-09-14 | 2014-06-24 | Altera Corporation | Interface circuitry for an integrated circuit system |
DE102013213473A1 (de) * | 2013-07-10 | 2015-01-15 | Robert Bosch Gmbh | Schaltungsanordnung und Betriebsverfahren hierfür |
US9575929B2 (en) * | 2015-02-05 | 2017-02-21 | Weng Tianxiang | Apparatus of wave-pipelined circuits |
US10908817B2 (en) | 2017-12-08 | 2021-02-02 | Sandisk Technologies Llc | Signal reduction in a microcontroller architecture for non-volatile memory |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000067577A (ja) * | 1998-06-10 | 2000-03-03 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JP4540137B2 (ja) * | 1998-07-24 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 同期型半導体記憶装置 |
KR100291194B1 (ko) | 1998-12-30 | 2001-06-01 | 박종섭 | 디디알 에스디램에서의 읽기 구동 방법 및 장치 |
EP1028427B1 (en) | 1999-02-11 | 2007-07-25 | Infineon Technologies North America Corp. | Hierarchical prefetch for semiconductor memories |
EP1028429A3 (en) | 1999-02-12 | 2000-09-13 | Infineon Technologies North America Corp. | Prefetch architectures for data and timing signals in an integrated circuit and methods therefor |
JP3289701B2 (ja) * | 1999-04-12 | 2002-06-10 | 日本電気株式会社 | 半導体記憶装置 |
JP3298552B2 (ja) * | 1999-04-15 | 2002-07-02 | 日本電気株式会社 | 半導体記憶装置及び半導体記憶装置システム |
JP3706772B2 (ja) | 1999-07-12 | 2005-10-19 | 富士通株式会社 | 半導体集積回路 |
JP3376976B2 (ja) * | 1999-10-18 | 2003-02-17 | 日本電気株式会社 | 半導体記憶装置 |
KR100341181B1 (ko) * | 1999-11-05 | 2002-06-20 | 윤종용 | 연속적인 읽기 동작을 지원하는 동기형 마스크 롬 장치 |
KR100362193B1 (ko) * | 1999-11-26 | 2002-11-23 | 주식회사 하이닉스반도체 | 디디알 동기식 메모리 장치의 데이터 출력 장치 |
KR100416619B1 (ko) * | 2002-04-06 | 2004-02-05 | 삼성전자주식회사 | 동기식 반도체 장치의 데이터 출력 회로 및 그 방법 |
KR100496817B1 (ko) * | 2002-12-30 | 2005-06-23 | 주식회사 하이닉스반도체 | 데이터 정렬 시간을 최소화할 수 있는 반도체 기억 장치 |
-
2003
- 2003-01-03 KR KR10-2003-0000338A patent/KR100510512B1/ko active IP Right Grant
- 2003-04-11 US US10/411,724 patent/US7376021B2/en active Active
-
2008
- 2008-04-17 US US12/105,209 patent/US7558127B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10573361B2 (en) | 2018-04-27 | 2020-02-25 | SK Hynix Inc. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20040098551A1 (en) | 2004-05-20 |
US7558127B2 (en) | 2009-07-07 |
US20080225606A1 (en) | 2008-09-18 |
KR20040043700A (ko) | 2004-05-24 |
US7376021B2 (en) | 2008-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100510512B1 (ko) | 이중 데이터율 동기식 반도체 장치의 데이터 출력 회로 및그 방법 | |
US6987704B2 (en) | Synchronous semiconductor memory device with input-data controller advantageous to low power and high frequency | |
US6324119B1 (en) | Data input circuit of semiconductor memory device | |
JPH08249179A (ja) | 集積回路においてデータをパイプライン化する方法及び装置 | |
KR20020029431A (ko) | 메모리 장치에서 신호 타이밍을 조정하는 방법 및 장치 | |
US20110208988A1 (en) | Latency signal generator and method thereof | |
KR100228339B1 (ko) | 읽기 포트와 쓰기 포트를 공유하는 다중포트 액세스 메모리 | |
JP2006344367A (ja) | 同期式半導体メモリ装置のカラム選択ライン制御回路及びその制御方法 | |
US5982674A (en) | Bi-directional data bus scheme with optimized read and write characters | |
KR100510516B1 (ko) | 이중 데이터율 동기식 반도체 장치의 데이터 스트로브신호 발생 회로 | |
KR100362193B1 (ko) | 디디알 동기식 메모리 장치의 데이터 출력 장치 | |
KR100341576B1 (ko) | 반도체메모리장치의 파이프데이터 입력 제어 방법 및 장치 | |
KR100495917B1 (ko) | 고속 데이터 출력을 위한 파이프래치 회로 | |
KR100772716B1 (ko) | 반도체 메모리 장치 및 그 구동방법 | |
KR20020031852A (ko) | 칼럼 선택 라인 인에이블 시점을 조절하기 위한 칼럼어드레스디코더와 디코딩 방법 및 칼럼 어드레스 디코더를구비하는 반도체 메모리 장치 | |
JP4389238B2 (ja) | パイプレジスタ | |
JP4607444B2 (ja) | 半導体装置、データ検索回路、メモリセルアレイ判読方法、およびデータ検索方法 | |
KR100190373B1 (ko) | 리드 패스를 위한 고속 동기식 메모리 장치 | |
KR100416619B1 (ko) | 동기식 반도체 장치의 데이터 출력 회로 및 그 방법 | |
US6275435B1 (en) | Bi-directional sense amplifier stage for memory datapath | |
KR100427038B1 (ko) | 컬럼 어드레스 버퍼장치 | |
US6192005B1 (en) | Clock control signal and output enable signal generator in semiconductor memory device | |
US6243302B1 (en) | Apparatus for outputting data using common pull-up/pull-down lines with reduced load | |
KR20030080313A (ko) | 내부 프리페치를 사용하는 동기식 반도체 메모리 소자 | |
KR20000043105A (ko) | 전류소모가 최소화된 메모리장치 및 이에 사용되는 클럭 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140731 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 15 |