KR100291194B1 - 디디알 에스디램에서의 읽기 구동 방법 및 장치 - Google Patents
디디알 에스디램에서의 읽기 구동 방법 및 장치 Download PDFInfo
- Publication number
- KR100291194B1 KR100291194B1 KR1019980061071A KR19980061071A KR100291194B1 KR 100291194 B1 KR100291194 B1 KR 100291194B1 KR 1019980061071 A KR1019980061071 A KR 1019980061071A KR 19980061071 A KR19980061071 A KR 19980061071A KR 100291194 B1 KR100291194 B1 KR 100291194B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- output
- control signal
- signal
- pipeline latch
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
- G11C11/416—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Description
Claims (6)
- DDR SDRAM에 있어서,서로 독립적으로 데이터를 억세스하되, 동시에 2비트 데이터를 억세스 할 수 있는 메모리셀코어회로부;상기 2비트데이터중 제1데이터를 전달하기 위한 제1글로벌입출력라인;상기 2비트데이터중 제2데이터를 전달하기 위한 제2글로벌입출력라인;상기 제1 및 제2 글로벌입출력라인을 통해 전달된 제1데이터 및 제2데이터를 래치하기 위한 파이프라인래치수단;상기 파이프라인래치에 저장된 데이터가 클럭에 동기되어 출력되도록 그 출력을 제어하되, 상기 제1데이터 또는 제2데이터 중 어느 하나를 먼저 출력하고 연속적으로 나머지 데이터를 출력하도록 제어하는 제어수단; 및상기 파이프라인래치수단으로부터 출력된 제1데이터 및 제2데이터를 전달받아 상기 제1데이터 및 제2데이터를 순서적으로 칩 외부로 출력하는 출력버퍼를 포함하여 이루어진 DDR SDRAM.
- 제1항에 있어서,상기 메모리셀코어회로부는,서로 독립적으로 데이터를 억세스할 수 있는 제1셀어레이블록과 제2셀어레이블록;상기 제1셀어레이블록으로부터 제1데이터를 감지증폭하기 위한 제1감지증폭기;상기 제2셀어레이블록으로부터 제2데이터를 감지증폭하기 위한 제2감지증폭기;를 포함하는 것을 특징으로 하는 DDR SDRAM.
- 제1항 또는 제2항에 있어서,상기 제어수단은,어드레스신호와 읽기 명령어를 입력받아 상기 파이프라인 래치에 저장된 제1데이터 및 제2데이터중 어느 데이터를 먼저 출력할지의 여부를 결정하기 위한 제1제어신호를 생성하는 제1제어신호생성수단;읽기 명령어에 응답하여 상기 제1 및 제2 글로벌입출력라인에 각각 데이터가 실렸는지의 여부를 감지하여 제2제어신호를 생성하는 제2제어신호생성수단; 및클럭신호의 라이징에지에서 발생된 제1파이프카운터신호와 클럭신호의 폴링에지에서 발생된 제2파이프카운터신호를 각각 생성하되, 상기 제1제어신호에 응답하여 상기 제1파이프카운터신호와 상기 제2파이프카운터신호중 어느하나가 먼저 활성화되도록 하는 파이프카운터신호생성수단을 포함하는 것을 특징으로 하는 DDR SDRAM.
- 고속메모리소자의 데이터 읽기 구동 방법에 있어서,메모리셀어레이부로부터 2비트의 데이터를 동시에 프리페치하여 파이프라인래치에 저장하는 제1단계;상기 파이프라인래치에 저장된 데이터를 출력시키되, 2비트데이터중 이븐데이터 또는 오드데이터중 어느하나를 먼저 출력하고 연속적으로 다음 나머지 데이터를 출력시키며, 상기 출력되는 2비트 데이터를 각기 클럭의 라이징에지 및 폴링에지에 동기시켜 출력시키는 제2단계를 포함하여 이루어진 고속메모리소자의 데이터 읽기 구동 방법.
- 제4항에 있어서,상기 제2단계는,이븐데이터를 먼저 출력할지 또는 오드데이터를 먼저 출력할지의 우선 순위 여부를 결정하는 제1제어신호를 생성하는 제3단계;상기 제1제어신호에 응답하여 클럭의 라이징 및 폴링에지에서 생성되는 제1파이프카운터신호 및 제2파이프카운터신호를 각각 생성하는 제4단계;상기 파이프라인래치에 데이터가 전달되었는지의 여부를 감지하는 제2제어신호를 생성하는 제5단계; 및상기 제1제어신호, 상기 제1 및 제2 파이프카운터신호, 및 상기 제2제어신호에 따라 상기 파이프라인래치에 저장된 데이터를 출력하는 제6단계를 포함하여 이루어진 것을 특징으로 하는 고속메모리소자의 데이터 읽기 구동 방법.
- 제4항 또는 제5항에 있어서,상기 제4단계에서,상기 우선 순위 여부는 어드레스의 정보에 따라 결정하는 것을 특징으로 하는 고속메모리소자의 데이터 읽기 구동 방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980061071A KR100291194B1 (ko) | 1998-12-30 | 1998-12-30 | 디디알 에스디램에서의 읽기 구동 방법 및 장치 |
US09/461,718 US6201760B1 (en) | 1998-12-30 | 1999-12-16 | Apparatus and method for performing data read operation in DDR SDRAM |
TW088122563A TW454189B (en) | 1998-12-30 | 1999-12-21 | Apparatus and method for performing data read operation in DDR SDRAM |
JP11367763A JP2000195259A (ja) | 1998-12-30 | 1999-12-24 | Ddrsdram並びにデ―タ読出制御装置および方法 |
DE19963497A DE19963497B4 (de) | 1998-12-30 | 1999-12-28 | SDRAM und Verfahren für die Durchführung von Datenleseoperationen in einem DDR-SDRAM |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980061071A KR100291194B1 (ko) | 1998-12-30 | 1998-12-30 | 디디알 에스디램에서의 읽기 구동 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000044572A KR20000044572A (ko) | 2000-07-15 |
KR100291194B1 true KR100291194B1 (ko) | 2001-06-01 |
Family
ID=19567827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980061071A KR100291194B1 (ko) | 1998-12-30 | 1998-12-30 | 디디알 에스디램에서의 읽기 구동 방법 및 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6201760B1 (ko) |
JP (1) | JP2000195259A (ko) |
KR (1) | KR100291194B1 (ko) |
DE (1) | DE19963497B4 (ko) |
TW (1) | TW454189B (ko) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100341181B1 (ko) * | 1999-11-05 | 2002-06-20 | 윤종용 | 연속적인 읽기 동작을 지원하는 동기형 마스크 롬 장치 |
JP4756729B2 (ja) * | 2000-07-31 | 2011-08-24 | エルピーダメモリ株式会社 | 半導体記憶装置 |
US6504767B1 (en) * | 2000-08-30 | 2003-01-07 | Micron Technology, Inc. | Double data rate memory device having output data path with different number of latches |
DE10114159C2 (de) * | 2001-03-22 | 2003-09-11 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Datenübertragung |
US7082071B2 (en) * | 2001-08-23 | 2006-07-25 | Integrated Device Technology, Inc. | Integrated DDR/SDR flow control managers that support multiple queues and MUX, DEMUX and broadcast operating modes |
US6795360B2 (en) | 2001-08-23 | 2004-09-21 | Integrated Device Technology, Inc. | Fifo memory devices that support all four combinations of DDR or SDR write modes with DDR or SDR read modes |
US6570791B2 (en) | 2001-08-30 | 2003-05-27 | Micron Technology, Inc. | Flash memory with DDRAM interface |
US7000065B2 (en) * | 2002-01-02 | 2006-02-14 | Intel Corporation | Method and apparatus for reducing power consumption in a memory bus interface by selectively disabling and enabling sense amplifiers |
KR100416619B1 (ko) | 2002-04-06 | 2004-02-05 | 삼성전자주식회사 | 동기식 반도체 장치의 데이터 출력 회로 및 그 방법 |
US6678201B2 (en) * | 2002-04-08 | 2004-01-13 | Micron Technology, Inc. | Distributed FIFO in synchronous memory |
KR100484249B1 (ko) * | 2002-08-07 | 2005-04-22 | 주식회사 하이닉스반도체 | 고속데이터 출력을 위한 동기식 메모리 장치의 파이프래치회로 및 그를 이용한 동기식 메모리 장치 |
KR100510512B1 (ko) | 2002-11-18 | 2005-08-26 | 삼성전자주식회사 | 이중 데이터율 동기식 반도체 장치의 데이터 출력 회로 및그 방법 |
US7010713B2 (en) | 2002-12-19 | 2006-03-07 | Mosaid Technologies, Inc. | Synchronization circuit and method with transparent latches |
KR100881748B1 (ko) * | 2002-12-30 | 2009-02-06 | 주식회사 하이닉스반도체 | 고속으로 데이터를 출력하기 위한 메모리 장치 |
US7177379B1 (en) | 2003-04-29 | 2007-02-13 | Advanced Micro Devices, Inc. | DDR on-the-fly synchronization |
US7120075B1 (en) | 2003-08-18 | 2006-10-10 | Integrated Device Technology, Inc. | Multi-FIFO integrated circuit devices that support multi-queue operating modes with enhanced write path and read path queue switching |
US7634623B2 (en) * | 2003-08-29 | 2009-12-15 | Micron Technology, Inc. | Method and apparatus for self-timed data ordering for multi-data rate memories and system incorporating same |
KR100540487B1 (ko) * | 2003-10-31 | 2006-01-10 | 주식회사 하이닉스반도체 | 데이터 출력제어회로 |
KR100613447B1 (ko) | 2004-10-07 | 2006-08-21 | 주식회사 하이닉스반도체 | 데이터 래치회로 및 이를 이용한 반도체 장치 |
KR100642436B1 (ko) * | 2004-12-22 | 2006-11-02 | 주식회사 하이닉스반도체 | 향상된 구조를 가지는 멀티-비트 프리페치 타입 반도체메모리 장치의 파이프 래치 회로 |
US7401179B2 (en) * | 2005-01-21 | 2008-07-15 | Infineon Technologies Ag | Integrated circuit including a memory having low initial latency |
KR100576505B1 (ko) * | 2005-01-28 | 2006-05-10 | 주식회사 하이닉스반도체 | N비트 프리페치 방식을 갖는 반도체 메모리 장치 및그것의 데이터 전송 방법 |
JP4617172B2 (ja) * | 2005-02-17 | 2011-01-19 | 本田技研工業株式会社 | 移動体 |
KR100674712B1 (ko) * | 2005-08-05 | 2007-01-25 | 삼성전기주식회사 | Ddr을 이용한 데이터의 스캔 시스템 또는 방법 |
KR100670731B1 (ko) * | 2005-09-29 | 2007-01-17 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
KR100753081B1 (ko) | 2005-09-29 | 2007-08-31 | 주식회사 하이닉스반도체 | 내부 어드레스 생성장치를 구비하는 반도체메모리소자 |
KR100945929B1 (ko) * | 2008-03-17 | 2010-03-05 | 주식회사 하이닉스반도체 | 데이터 출력회로 |
KR101050404B1 (ko) | 2008-12-04 | 2011-07-19 | 주식회사 하이닉스반도체 | 파이프 래치 회로와 그의 구동 방법 |
KR20110088947A (ko) * | 2010-01-29 | 2011-08-04 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 출력 회로 |
CN103198856B (zh) * | 2013-03-22 | 2016-04-13 | 烽火通信科技股份有限公司 | 一种ddr控制器及请求调度方法 |
US9875209B2 (en) * | 2013-05-06 | 2018-01-23 | Qualcomm Incorporated | Synchronous data-link throughput enhancement technique based on data signal duty-cycle and phase modulation/demodulation |
TWI632554B (zh) * | 2017-02-16 | 2018-08-11 | 瑞昱半導體股份有限公司 | 記憶體測試方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10334659A (ja) * | 1997-05-29 | 1998-12-18 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JP3092556B2 (ja) * | 1997-09-16 | 2000-09-25 | 日本電気株式会社 | 半導体記憶装置 |
JP3386705B2 (ja) * | 1997-12-25 | 2003-03-17 | 株式会社東芝 | 半導体記憶装置およびそのバーストアドレスカウンタ |
US6044032A (en) * | 1998-12-03 | 2000-03-28 | Micron Technology, Inc. | Addressing scheme for a double data rate SDRAM |
-
1998
- 1998-12-30 KR KR1019980061071A patent/KR100291194B1/ko not_active IP Right Cessation
-
1999
- 1999-12-16 US US09/461,718 patent/US6201760B1/en not_active Expired - Lifetime
- 1999-12-21 TW TW088122563A patent/TW454189B/zh not_active IP Right Cessation
- 1999-12-24 JP JP11367763A patent/JP2000195259A/ja active Pending
- 1999-12-28 DE DE19963497A patent/DE19963497B4/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6201760B1 (en) | 2001-03-13 |
DE19963497B4 (de) | 2011-06-30 |
JP2000195259A (ja) | 2000-07-14 |
DE19963497A1 (de) | 2000-07-06 |
KR20000044572A (ko) | 2000-07-15 |
TW454189B (en) | 2001-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100291194B1 (ko) | 디디알 에스디램에서의 읽기 구동 방법 및 장치 | |
US5835443A (en) | High speed semiconductor memory with burst mode | |
KR100737199B1 (ko) | 반도체장치 | |
US5808961A (en) | Internal clock generating circuit for clock synchronous type semiconductor memory device | |
USRE44064E1 (en) | Semiconductor memory device and module for high frequency operation | |
KR100719377B1 (ko) | 데이터 패턴을 읽는 반도체 메모리 장치 | |
KR100252043B1 (ko) | 반도체 메모리 장치의 칼럼 선택 신호 제어기 및 칼럼 선택제어 방법 | |
KR100253564B1 (ko) | 고속 동작용 싱크로노스 디램 | |
US20100074035A1 (en) | Semiconductor memory device | |
KR100362193B1 (ko) | 디디알 동기식 메모리 장치의 데이터 출력 장치 | |
US6208582B1 (en) | Memory device including a double-rate input/output circuit | |
KR20010062803A (ko) | 고속 사이클 ram 및 그 데이터 판독 방법 | |
US6453381B1 (en) | DDR DRAM data coherence scheme | |
US6249483B1 (en) | Semiconductor memory device having a circuit for latching data from a data line of a data output path and a related data latching method | |
US7366052B2 (en) | Memory device, memory system and method of inputting/outputting data into/from the same | |
US6166970A (en) | Priority determining apparatus using the least significant bit and CAS latency signal in DDR SDRAM device | |
US6128233A (en) | Data transmission circuitry of a synchronous semiconductor memory device | |
US6345007B1 (en) | Prefetch and restore method and apparatus of semiconductor memory device | |
US6714471B2 (en) | Semiconductor memory device having preamplifier with improved data propagation speed | |
KR100524944B1 (ko) | 고속의 기입 및 독출동작을 가능하게 하는 입출력 구조를갖는 반도체 메모리장치 | |
KR20020007971A (ko) | 2개의 영역의 교번 액세스를 고속으로 실행할 수 있는반도체 기억 장치 | |
JP2004220678A (ja) | 半導体記憶装置 | |
US8391098B2 (en) | Data input/output circuit and method of semiconductor memory apparatus | |
KR100576505B1 (ko) | N비트 프리페치 방식을 갖는 반도체 메모리 장치 및그것의 데이터 전송 방법 | |
US7573776B2 (en) | Semiconductor memory device having data-compress test mode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20150224 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20160218 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 17 |
|
FPAY | Annual fee payment |
Payment date: 20180219 Year of fee payment: 18 |
|
EXPY | Expiration of term |