KR20030065173A - Method of driving plasma display panel - Google Patents
Method of driving plasma display panel Download PDFInfo
- Publication number
- KR20030065173A KR20030065173A KR1020020005668A KR20020005668A KR20030065173A KR 20030065173 A KR20030065173 A KR 20030065173A KR 1020020005668 A KR1020020005668 A KR 1020020005668A KR 20020005668 A KR20020005668 A KR 20020005668A KR 20030065173 A KR20030065173 A KR 20030065173A
- Authority
- KR
- South Korea
- Prior art keywords
- sustain
- pulse
- selective
- subfield
- discharge
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
- G09G3/2935—Addressed by erasing selected cells that are in an ON state
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로, 특히 선택적 소거방식 서브필드의 어드레스 전압마진을 높이도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a plasma display panel, and more particularly, to a method of driving a plasma display panel to increase an address voltage margin of a selective erasure subfield.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선이 형광체를 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.Plasma Display Panel (hereinafter referred to as "PDP") is an ultraviolet light generated when an inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne, etc. discharges to display an image by emitting phosphors. do. Such PDPs are not only thin and large in size, but also have improved in image quality due to recent technology development.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(30Y) 및 공통서스테인전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(30Y)과 공통서스테인전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사/서스테인전극(30Y)과 공통서스테인전극(30Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(30Y) 및 공통서스테인전극(30Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe 또는 Ne+Xe 등의 불활성 혼합가스가 주입된다.Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP is formed on a scan / sustain electrode 30Y and a common sustain electrode 30Z formed on an upper substrate 10, and a lower substrate 18. An address electrode 20X is provided. Each of the scan / sustain electrode 30Y and the common sustain electrode 30Z has a line width smaller than the line widths of the transparent electrodes 12Y and 12Z and the transparent electrodes 12Y and 12Z, and is formed on one edge of the transparent electrode. (13Y, 13Z). The transparent electrodes 12Y and 12Z are usually formed on the upper substrate 10 by indium tin oxide (ITO). The metal bus electrodes 13Y and 13Z are usually formed of metals such as chromium (Cr) and formed on the transparent electrodes 12Y and 12Z to reduce voltage drop caused by the transparent electrodes 12Y and 12Z having high resistance. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan / sustain electrode 30Y and the common sustain electrode 30Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used. The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode 20X is formed in the direction crossing the scan / sustain electrode 30Y and the common sustain electrode 30Z. The partition wall 24 is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. An inert mixed gas such as He + Xe or Ne + Xe for discharging is injected into the discharge space of the discharge cells provided between the upper and lower substrates 10 and 18 and the partition wall 24.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.The PDP is time-divisionally driven by dividing one frame into several subfields with different number of emission times in order to realize grayscale of an image. Each subfield is divided into an initialization period for initializing the full screen, an address period for selecting a scan line and selecting a cell in the selected scan line, and a sustain period for implementing gray levels according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, as shown in FIG. 2, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. As described above, each of the eight subfields SF1 to SF8 is divided into an initialization period, an address period, and a sustain period. The initialization period and the address period of each subfield are the same for each subfield, while the sustain period is increased at a rate of 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. .
PDP의 구동방식은 어드레스기간에 선택되는 셀의 온/오프(on/off)에 따라 크게 선택적 쓰기(Selective writing) 방식과 선택적 소거(Selective erasing) 방식으로 나뉘어진다.The driving method of the PDP is largely divided into a selective writing method and a selective erasing method according to on / off of a cell selected in an address period.
선택적 쓰기방식의 구동방법은 리셋기간에 전화면의 셀들을 끈 후에, 어드레스 기간에 선택된 방전셀들을 켜게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택된 방전셀들을 서스테인 방전시킴으로써 화상을 표시하게 된다. 이 선택적 쓰기방식은 어드레스기간에 선택되는 셀을 켜기 위하여 스캔펄스와 데이터펄스 폭이 대략 3μs 이상으로 설정되어야 하기 때문에 어드레스기간 즉, 스캔기간이 커지고 표시기간인 서스테인기간이 상대적으로 작게 할당된다. 따라서, 동화상에서 윤곽노이즈를 줄이기 위한 목적 등으로 한 프레임에 포함된 서브필드의 수를줄이는 경우에 표시기간이 절대적으로 부족하게 되는 문제점이 있다. 이러한 문제점을 해결하기 위하여, 한 화면을 분할구동 즉, 더블뱅크(Double Bank) 방식으로 구동하는 방법이 있지만 구동 드라이브 집적회로(Integrated Circuit : IC)가 그 만큼 더 추가되어야 하므로 제조원가가 증가되는 또 다른 문제점이 초래된다.The selective write driving method turns off the cells of the full screen in the reset period and then turns on the selected discharge cells in the address period. Subsequently, in the sustain period, an image is displayed by sustaining discharge cells selected by the address discharge. In this selective writing method, since the scan pulse and the data pulse width must be set to approximately 3 µs or more in order to turn on the cell selected in the address period, the address period, that is, the scan period is increased, and the sustain period, which is the display period, is relatively small. Therefore, there is a problem in that the display period is absolutely insufficient in the case of reducing the number of subfields included in one frame for the purpose of reducing contour noise in a moving image. In order to solve this problem, there is a method of driving one screen in a divided driving method, that is, a double bank method, but another manufacturing cost is increased because an additional driving drive integrated circuit (IC) must be added. The problem is caused.
선택적 소거방식의 구동방법은 매 서브필드의 리셋기간마다 전화면을 라이팅 방전시킴으로써 전화면의 셀들을 켠 후에, 어드레스 기간에 선택된 방전셀들을 턴-오프(Turn-on)시키게 된다. 이어서, 서스테인 기간에는 어드레스 방전에 의해 선택되지 않은 방전셀들을 서스테인 방전시킴으로써 화상을 표시하게 된다. 선택적 소거방식의 구동방법에 있어서는 어드레스 방전시 선택된 방전셀들의 벽전하 및 공간전하를 소거시킬 수 있도록 스캔펄스와 데이터펄스의 폭이 대략 1μs 정도로 작기 때문에 어드레스기간이 짧고 서스테인기간이 길게 설정될 수 있다. 그러나 선택적 소거방식의 구동방법은 비표시기간인 전면 라이팅기간에 전화면이 켜지게 되므로 콘트라스트 특성이 나쁜 단점이 있다.The selective erasing driving method turns on the discharge cells selected in the address period after turning on the cells of the full screen by writing and discharging the full screen every reset period of each subfield. Subsequently, in the sustain period, an image is displayed by sustaining discharge cells not selected by the address discharge. In the selective erase driving method, since the width of the scan pulse and the data pulse is about 1 μs so that the wall charge and the space charge of the selected discharge cells can be erased during the address discharge, the address period can be short and the sustain period can be set long. . However, the selective erasing method has a disadvantage in that the contrast characteristic is bad because the full screen is turned on during the non-display period of the front lighting period.
결국, 선택적 쓰기 방식은 구동시간을 확보하는데에 어려움이 있고, 선택적 소거 방식은 콘트라스트 특성이 나쁜 단점이 있다.As a result, the selective writing method has difficulty in securing a driving time, and the selective erasing method has a disadvantage of poor contrast characteristics.
최근에는 도 3과 같이 한 프레임 기간 내에 선택적 쓰기 방식의 서브필드들을 앞에 배치하고, 그 뒤에 선택적 소거 방식의 서브필드들을 배치하여 선택적 쓰기 방식과 선택적 소거 방식의 단점을 모두 해결할 수 있는 방안이 제안된 바 있다.Recently, as shown in FIG. 3, a method of solving both the shortcomings of the selective writing method and the selective erasing method by arranging the subfields of the selective writing method in front of the subfields of the selective writing method and then the subfields of the selective erasing method is proposed. There is a bar.
도 3을 참조하면, 선택적 쓰기/선택적 소거 혼용방식의 PDP 구동방법은 선택적 쓰기 서브필드(SWSF)에 이어서 선택적 소거 서브필드(SESF)가 배치된다.Referring to FIG. 3, in the selective write / selective erase hybrid PDP driving method, the selective erase subfield (SESF) is disposed after the selective write subfield (SWSF).
선택적 쓰기 서브필드(SWSF)의 셋업기간에는 모든 주사/서스테인전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 선택적 쓰기 서브필드(SWSF)의 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사/서스테인전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.During the setup period of the selective write subfield SWSF, the rising ramp waveform Ramp-up is applied to all the scan / sustain electrodes Y at the same time. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges in the cells. During the set down period of the selective write subfield SWSF, the ramp ramp is supplied and then the ramp ramp is lowered from the positive voltage lower than the peak voltage of the ramp ramp. The scan / sustain electrodes Y are simultaneously applied. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.
선택적 쓰기 서브필드(SWSF)의 어드레스기간에는 부극성의 선택적 쓰기 스캔펄스(swsc)가 주사/서스테인극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 선택적 쓰기 데이터펄스(swd)가 인가된다. 이 스캔펄스(swsc)와 데이터펄스(swd)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period of the selective write subfield SWSF, the negative selective write scan pulse swsc is sequentially applied to the scan / sustain electrodes Y and at the same time, the positive selective write data pulses are applied to the address electrodes X. swd) is applied. As the voltage difference between the scan pulse swsc and the data pulse swd and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse data is applied. Wall charges are generated in the cells selected by the address discharge.
선택적 쓰기 서브필드(SWSF)의 서스테인기간에는 주사/서스테인전극들(Y)과 공통서스테인전극들(Z)에 교번적으로 서스테인펄스가 인가된다. 이 때, 서스테인기간의 초기에 서스테인방전을 안정되게 일으키고 벽전하 및 공간전하의 프라이밍 하전입자를 셀 내에 충분히 형성하기 위한 넓은 펄스 폭의 제1 서스테인펄스(susA)가 서스테인기간의 개시 시점에 공급된 후에, 펄스 폭이 작은 제2 서스테인펄스(susB)가 휘도 가중치에 비례하여 연속적으로 공급된다. 매 서스테인펄스(susA,susB) 마다 어드레스방전에 의해 켜진 셀은 셀 내의 벽전압과 서스테인펄스(susA,susB)가 더해지면서 주사/서스테인전극(Y)과 공통서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다.In the sustain period of the selective write subfield SWSF, sustain pulses are alternately applied to the scan / sustain electrodes Y and the common sustain electrodes Z. FIG. At this time, the first sustain pulse sus of a wide pulse width is supplied at the start of the sustain period to stably sustain discharge at the beginning of the sustain period and to sufficiently form priming charged particles of wall charge and space charge in the cell. Thereafter, the second sustain pulse susB having a small pulse width is continuously supplied in proportion to the luminance weight. The cell turned on by the address discharge for each sustain pulse (susA, susB) is a surface discharge type between the scan / sustain electrode Y and the common sustain electrode Z as the wall voltage and the sustain pulses (susA, susB) in the cell are added. This causes a sustain discharge.
선택적 소거 서브필드(SESF)의 초기에는 선택적 쓰기 서브필드(SWSF)의 제1 서스테인펄스(susA)와 동일한 서스테인펄스(susA)가 모든 주사/서스테인전극들(Y)에 동시에 인가된다. 이 서스테인펄스(susA)에 의해 전화면의 셀들에는 방전이 일어나게 되고, 그 결과 전 셀들 내에 벽전하가 생성된다.Initially, the same sustain pulse susA as the first sustain pulse sus of the selective write subfield SWSF is simultaneously applied to all the scan / sustain electrodes Y. The sustain pulse susA causes discharge in the cells of the full screen, and as a result, wall charges are generated in all the cells.
선택적 소거 서브필드(SESF)의 어드레스기간에는 부극성의 선택적 소거 스캔펄스(sesc)가 주사/서스테인극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 선택적 소거 데이터펄스(sed)가 인가된다. 여기서, 선택적 소거 스캔펄스(sesc)와 선택적 소거 데이터펄스(sed)의 펄스폭은 셀 내에 약한 소거 방전을 일으킬 수 있을 정도로 작다. 즉, 선택적 소거 스캔펄스(sesc)와 선택적 소거 데이터펄스(sed)의 펄스폭은 선택적 쓰기 스캔펄스(swsc)와 선택적 쓰기 데이터펄스(swd)에 비하여 작게 설정된다. 선택적 소거 데이터펄스(sed)가 인가된 셀은 약한 소거 방전이 일어나면서 서스테인펄스(susA)에 의해 이미 축적되어 있던 벽전하를 소거시키게 된다.In the address period of the selective erasing subfield SESF, the negative selective erasing scan pulse sesc is sequentially applied to the scan / sustain electrodes Y and at the same time, the positive selective erasing data pulses are applied to the address electrodes X. sed) is applied. Here, the pulse widths of the selective erase scan pulse sesc and the selective erase data pulse sed are small enough to cause a weak erase discharge in the cell. That is, the pulse widths of the selective erase scan pulse sesc and the selective erase data pulse sed are set smaller than the selective write scan pulse swsc and the selective write data pulse swd. The cells to which the selective erase data pulses (sed) are applied erase the wall charges already accumulated by the sustain pulse susA while a weak erase discharge occurs.
선택적 소거 서브필드(SESF)의 서스테인기간에는 주사/서스테인전극들(Y)과 공통서스테인전극들(Z)에 교번적으로 서스테인펄스(susA,susB)가 인가된다. 그러면 매 서스테인펄스(susA,susB) 마다 어드레스기간에 소거방전이 일어나지 않은 즉, 벽전하가 방전을 일으킬 수 있는 정도로 잔류하는 셀든 셀 내의 벽전압과 서스테인펄스(susA,susB)가 더해지면서 주사/서스테인전극(Y)과 공통서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다.In the sustain period of the selective erasing subfield SESF, sustain pulses sus and sus are alternately applied to the scan / sustain electrodes Y and the common sustain electrodes Z. FIG. Then, in each sustain pulse (susA, susB), the erase / discharge does not occur in the address period, that is, the wall voltage and the sustain pulses (susA, susB) in the cell are added to the cells so that the wall charges remain discharged. Sustain discharge occurs in the form of surface discharge between the electrode Y and the common sustain electrode Z.
그러나 선택적 소거 서브필드(SESF)에는 전화면의 셀들의 방전특성을 균일하게 하기 위한 별도의 리셋펄스가 인가되지 않기 때문에 어드레싱에 대한 전압 마진이 작아지게 된다. 그 결과, 종래의 선택적 쓰기/선택적 소거 혼용방식의 PDP 구동방법은 셀에 대한 균일성이 떨어지게 된다. 이를 해결하기 위하여, 데이터 전압을 높일수는 있지만, 소비전력이 그 만큼 커지는 또 다른 문제점이 발생된다. 심시어, 종래의 선택적 쓰기/선택적 소거 혼용방식의 PDP 구동방법에 있어서, 선택적 소거 서브필드(SESF)의 어드레스 전압마진을 확보할 수 없기 때문에 선택적 소거 서브필드(SESF)의 구동이 불가능한 경우도 발생된다.However, since a separate reset pulse is not applied to the selective erasing subfield SESF to uniformize the discharge characteristics of the cells of the full screen, the voltage margin for addressing becomes small. As a result, the PDP driving method of the conventional selective write / selective erase hybrid method is inferior in uniformity to cells. In order to solve this problem, although the data voltage can be increased, another problem arises in that the power consumption increases. In addition, in the conventional PDP driving method of the selective write / selective erase mixed method, the address of the selective erase subfield SESF cannot be secured, so that the selective erase subfield SESF cannot be driven. do.
따라서, 본 발명의 목적은 선택적 소거방식 서브필드의 어드레스 전압마진을 높이도록 한 PDP의 구동방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method of driving a PDP to increase the address voltage margin of the selective erasure subfield.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type plasma display panel.
도 2는 종래의 플라즈마 디스플레이 패널의 한 프레임 구성을 나타내는 도면이다.2 is a diagram illustrating a frame structure of a conventional plasma display panel.
도 3은 종래의 선택적 쓰기/선택적 소거 혼용방식의 구동 파형을 나타내는 파형도이다.3 is a waveform diagram illustrating a driving waveform of a conventional selective write / selective erase hybrid system.
도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 구동파형을 나타내는 파형도이다.4 is a waveform diagram illustrating a driving waveform for explaining a method of driving a plasma display panel according to a first embodiment of the present invention.
도 5는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 구동파형을 나타내는 파형도이다.5 is a waveform diagram illustrating a driving waveform for explaining a method of driving a plasma display panel according to a second embodiment of the present invention.
도 6은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 구동파형을 나타내는 파형도이다.6 is a waveform diagram illustrating a driving waveform for explaining a method of driving a plasma display panel according to a third embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
10 : 상부기판 12Y,12Z : 투명전극10: upper substrate 12Y, 12Z: transparent electrode
13Y,13Z : 금속버스전극 14,22 : 유전체층13Y, 13Z: metal bus electrode 14, 22: dielectric layer
16 : 보호막 18 : 하부기판16: protective film 18: lower substrate
20X : 어드레스전극 24 : 격벽20X: address electrode 24: partition wall
26 : 형광체 30Y : 주사/서스테인전극26: phosphor 30Y: scan / sustain electrode
30Z : 공통서스테인전극30Z: common sustain electrode
상기 목적을 달성하기 위하여, 본 발명에 따른 PDP의 구동방법은 선택적 쓰기 서브필드에서 서스테인방전을 일으키기 위한 서스테인펄스를 결정하는 단계와,선택적 쓰기 서브필드의 서스테인펄스보다 펄스폭이 큰 리셋펄스를 설정하여 선택적 소거 서브필드에서 초기화방전을 일으키는 단계를 포함한다.In order to achieve the above object, the driving method of the PDP according to the present invention comprises the steps of determining a sustain pulse for causing sustain discharge in the selective write subfield, and setting a reset pulse having a larger pulse width than the sustain pulse of the selective write subfield. Causing an initializing discharge in the selective erasure subfield.
본 발명에 따른 PDP의 구동방법은 선택적 쓰기 서브필드의 서스테인펄스를 결정하는 단계는, 펄스폭이 넓은 제1 서스테인펄스을 결정하는 단계와, 제1 서스테인펄스보다 펄스폭이 작은 제2 서스테인펄스를 결정하는 단계를 포함한다.In the method of driving a PDP according to the present invention, the determining of the sustain pulse of the selective write subfield may include determining a first sustain pulse having a wide pulse width, and determining a second sustain pulse having a smaller pulse width than the first sustain pulse. It includes a step.
본 발명에 따른 PDP의 구동방법은 제1 및 제2 서스테인펄스를 이용하여 선택적 소거 서브필드에서 서스테인 방전을 일으키는 단계를 더 포함하는 것을 특징으로 한다.The driving method of the PDP according to the present invention further includes generating a sustain discharge in the selective erase subfield using the first and second sustain pulses.
본 발명에 따른 PDP의 구동방법에 있어서, 리셋펄스의 전압은 선택적 쓰기 서브필드의 서스테인펄스보다 높은 것을 특징으로 한다.In the PDP driving method according to the present invention, the voltage of the reset pulse is higher than the sustain pulse of the selective write subfield.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will become apparent from the description of the embodiments with reference to the accompanying drawings.
이하, 도 4 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 4 to 6.
도 4에서는 이해를 돕기 위하여, 한 프레임 기간 내에 하나의 선택적 쓰기 서브필드(SWSF)와 이에 이어지는 하나의 선택적 소거 서브필드(SESF) 만이 도시되어 있지만, 실제의 구동환경에서는 한 프레임 기간 내에 적어도 하나 이상의 선택적 쓰기 서브필드(SWSF)가 연속되고 마지막 선택적 쓰기 서브필드(SWSF)에 이어서 다수의 선택적 소거 서브필드(SESF)가 연속된다.In FIG. 4, only one selective write subfield (SWSF) and one subsequent optional erase subfield (SESF) are shown in one frame period for the sake of understanding. The selective write subfield SWSF is contiguous, followed by the last selective write subfield SWSF followed by a plurality of selective erase subfields SESF.
도 4를 참조하면, 본 발명의 제1 실시예에 따른 PDP의 구동방법은 한 프레임기간 내에 선택적 쓰기 서브필드(SWSF)와 선택적 소거 서브필드(SESF)가 배치되며, 선택적 소거 서브필드(SESF)의 초기에 공급되는 펄스의 폭을 넓게 설정하게 된다.Referring to FIG. 4, in the driving method of the PDP according to the first embodiment of the present invention, the selective write subfield SWSF and the selective erase subfield SESF are arranged within one frame period, and the selective erase subfield SESF is disposed. The width of the pulse supplied in the initial stage of W is set to be wide.
선택적 쓰기 서브필드(SWSF)의 셋업기간에는 모든 주사/서스테인전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 선택적 쓰기 서브필드(SWSF)의 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사/서스테인전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.During the setup period of the selective write subfield SWSF, the rising ramp waveform Ramp-up is applied to all the scan / sustain electrodes Y at the same time. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges in the cells. During the set down period of the selective write subfield SWSF, the ramp ramp is supplied and then the ramp ramp is lowered from the positive voltage lower than the peak voltage of the ramp ramp. The scan / sustain electrodes Y are simultaneously applied. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.
선택적 쓰기 서브필드(SWSF)의 어드레스기간에는 부극성의 선택적 쓰기 스캔펄스(swsc)가 주사/서스테인극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 선택적 쓰기 데이터펄스(swd)가 인가된다. 이 스캔펄스(swsc)와 데이터펄스(swd)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period of the selective write subfield SWSF, the negative selective write scan pulse swsc is sequentially applied to the scan / sustain electrodes Y and at the same time, the positive selective write data pulses are applied to the address electrodes X. swd) is applied. As the voltage difference between the scan pulse swsc and the data pulse swd and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse data is applied. Wall charges are generated in the cells selected by the address discharge.
선택적 쓰기 서브필드(SWSF)의 서스테인기간에는 주사/서스테인전극들(Y)과 공통서스테인전극들(Z)에 교번적으로 서스테인펄스가 인가된다. 이 때, 서스테인기간의 초기에 서스테인방전을 안정되게 일으키고 벽전하 및 공간전하의 프라이밍하전입자를 셀 내에 충분히 형성하기 위한 넓은 펄스 폭의 제1 서스테인펄스 (susA)가 서스테인기간의 개시 시점에 공급된 후에, 펄스 폭이 작은 제2 서스테인펄스(susB)가 휘도 가중치에 비례하여 연속적으로 공급된다. 여기서, 제1 서스테인펄스(susA)의 폭은 대략 10μs 정도이며, 제2 서스테인펄스(susB)의 폭은 대략 1∼2μs 정도이다. 매 서스테인펄스(susA,susB) 마다 어드레스방전에 의해 켜진 셀은 셀 내의 벽전압과 서스테인펄스(susA,susB)가 더해지면서 주사/서스테인전극(Y)과 공통서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다.In the sustain period of the selective write subfield SWSF, sustain pulses are alternately applied to the scan / sustain electrodes Y and the common sustain electrodes Z. FIG. At this time, the first sustain pulse sus of a wide pulse width is supplied at the beginning of the sustain period to stably sustain discharge at the beginning of the sustain period and to sufficiently form priming charged particles of wall charge and space charge in the cell. Thereafter, the second sustain pulse susB having a small pulse width is continuously supplied in proportion to the luminance weight. Here, the width of the first sustain pulse susA is about 10 μs, and the width of the second sustain pulse susB is about 1 to 2 μs. The cell turned on by the address discharge for each sustain pulse (susA, susB) is a surface discharge type between the scan / sustain electrode Y and the common sustain electrode Z as the wall voltage and the sustain pulses (susA, susB) in the cell are added. This causes a sustain discharge.
선택적 소거 서브필드(SESF)의 초기에는 선택적 쓰기 서브필드(SWSF)의 제1 서스테인펄스(susA)보다 큰 서스테인펄스(susC)가 모든 주사/서스테인전극들(Y)에 동시에 인가된다. 이 서스테인펄스(susC)는 리셋펄스 역할을 하며, 펄스폭이 10μs 이상으로 설정되고 바람직하게는 대략 50μs로 설정된다. 이 서스테인펄스(susC)에 의해 전화면의 셀들은 방전을 일으키게 되고, 그 결과 벽전하가 전셀에 균일하게 축된다. 이 때, 서스테인펄스(susC)의 폭이 충분히 넓기 때문에 주사/서스테인전극(Y) 상에 형성되는 부극성 벽전하의 양이 어드레스 기간에 낮은 전압으로도 소거방전이 안정되게 일어날 수 있을 정도로 많아지게 됨은 물론, 서스테인 방전도 안정화될 수 있다.At the beginning of the selective erase subfield SESF, a sustain pulse susC that is larger than the first sustain pulse susA of the selective write subfield SWSF is simultaneously applied to all the scan / sustain electrodes Y. This sustain pulse susC acts as a reset pulse, and the pulse width is set to 10 µs or more and preferably approximately 50 µs. This sustain pulse susC causes the cells on the full screen to discharge, and as a result, the wall charges are uniformly accumulated in all the cells. At this time, since the width of the sustain pulse susC is sufficiently wide, the amount of the negative wall charges formed on the scan / sustain electrode Y increases so that the erase discharge can be stably generated even at a low voltage in the address period. In addition, the sustain discharge can be stabilized.
선택적 소거 서브필드(SESF)의 어드레스기간에는 부극성의 선택적 소거 스캔펄스(sesc)가 주사/서스테인극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 선택적 소거 데이터펄스(sed)가 인가된다. 여기서, 선택적 소거 스캔펄스(sesc)와 선택적 소거 데이터펄스(sed)의 펄스폭은 셀 내에약한 소거 방전을 일으킬 수 있을 정도로 작다. 또한, 선택적 소거 스캔펄스(sesc) 및/또는 선택적 소거 데이터펄스(sed)는 리셋펄스 역할을 하는 서스테인펄스(susC)의 펄스폭이 넓게 설정된 것으로 인하여 셀 내의 벽전압이 높아지기 때문에 그 전압레벨이 종래보다 낮아질 수 있다. 선택적 소거 데이터펄스(sed)가 인가된 셀은 약한 소거 방전이 일어나면서 서스테인펄스(susC)에 의해 이미 축적되어 있던 벽전하를 소거시키게 된다.In the address period of the selective erasing subfield SESF, the negative selective erasing scan pulse sesc is sequentially applied to the scan / sustain electrodes Y and at the same time, the positive selective erasing data pulses are applied to the address electrodes X. sed) is applied. Here, the pulse widths of the selective erase scan pulse sesc and the selective erase data pulse sed are small enough to cause a weak erase discharge in the cell. In addition, the selective erase scan pulse sesc and / or the selective erase data pulse sed have a conventional voltage level because the wall voltage in the cell is increased due to the wide pulse width of the sustain pulse sus which serves as a reset pulse. Can be lower. The cell to which the selective erase data pulses (sed) are applied erases the wall charges already accumulated by the sustain pulse sus as a weak erase discharge occurs.
선택적 소거 서브필드(SESF)의 서스테인기간에는 주사/서스테인전극들(Y)과 공통서스테인전극들(Z)에 교번적으로 서스테인펄스(susA,susB)가 인가된다. 서스테인기간의 초기에는 공통서스테인전극(Z)에 제1 서스테인펄스(susA)가 공급되고, 이어서 주사/서스테인전극(Y)과 공통서스테인전극(Z)에 교번적으로 제2 서스테인펄스(susB)가 인가된다. 그러면 매 서스테인펄스(susA,susB) 마다 어드레스기간에 소거방전이 일어나지 않은 즉, 벽전하가 방전을 일으킬 수 있는 정도로 잔류하는 셀든 셀 내의 벽전압과 서스테인펄스(susA,susB)가 더해지면서 주사/서스테인전극(Y)과 공통서스테인전극(Z) 사이에 서스테인방전이 일어나게 된다.In the sustain period of the selective erasing subfield SESF, sustain pulses sus and sus are alternately applied to the scan / sustain electrodes Y and the common sustain electrodes Z. FIG. At the beginning of the sustain period, the first sustain pulse sus is supplied to the common sustain electrode Z, and then the second sustain pulse sus alternates to the scan / sustain electrode Y and the common sustain electrode Z. Is approved. Then, in each sustain pulse (susA, susB), the erase / discharge does not occur in the address period, that is, the wall voltage and the sustain pulses (susA, susB) in the cell are added to the cells so that the wall charges remain discharged. Sustain discharge occurs between the electrode Y and the common sustain electrode Z.
도 5는 본 발명의 제2 실시예에 따른 PDP의 구동방법을 설명하기 위한 구동 파형을 나타낸다.5 illustrates a driving waveform for explaining a method of driving a PDP according to a second embodiment of the present invention.
도 5에 있어서, 선택적 쓰기 서브필드(SWSF)에 대하여는 도 4에 도시된 그것과 실질적으로 동일하므로 상세한 설명을 생략하기로 한다.In FIG. 5, the selective write subfield SWSF is substantially the same as that shown in FIG. 4, and thus a detailed description thereof will be omitted.
도 5를 참조하면, 본 발명의 제2 실시예에 따른 PDP의 구동방법은 한 프레임기간 내에 선택적 쓰기 서브필드(SWSF)와 선택적 소거 서브필드(SESF)가 배치되며, 선택적 소거 서브필드(SESF)의 초기에 공급되는 펄스의 전압을 높게 설정하게 된다.Referring to FIG. 5, in the driving method of the PDP according to the second embodiment of the present invention, the selective write subfield SWSF and the selective erase subfield SESF are arranged within one frame period, and the selective erase subfield SESF is disposed. It is to set the voltage of the pulse supplied at the beginning of the high.
선택적 소거 서브필드(SESF)의 초기에는 선택적 쓰기 서브필드(SWSF)의 제1 및 제2 서스테인펄스(susA,susB)보다 전압이 큰 서스테인펄스(susD)가 모든 주사/서스테인전극들(Y)에 동시에 인가된다. 이 서스테인펄스(susD)에 의해 전화면의 셀들은 방전을 일으키게 되고, 그 결과 벽전하가 전셀에 균일하게 축된다. 이 때, 서스테인펄스(susC)의 전압이 충분히 높기 때문에 주사/서스테인전극(Y) 상에 형성되는 부극성 벽전하의 양이 어드레스 기간에 낮은 전압으로도 소거방전이 안정되게 일어날 수 있을 정도로 많아지게 됨은 물론, 서스테인 방전도 안정화될 수 있다.In the initial stage of the selective erase subfield SESF, a sustain pulse susD having a voltage larger than the first and second sustain pulses susA and susB of the selective write subfield SWSF is applied to all the scan / sustain electrodes Y. It is applied at the same time. The sustain pulse susd causes the cells on the full screen to discharge, and consequently the wall charges are uniformly accumulated in all the cells. At this time, since the voltage of the sustain pulse susC is sufficiently high, the amount of the negative wall charges formed on the scan / sustain electrode Y increases so that the erase discharge can be stably generated even at a low voltage in the address period. In addition, the sustain discharge can be stabilized.
선택적 소거 서브필드(SESF)의 어드레스기간에는 부극성의 선택적 소거 스캔펄스(sesc)가 주사/서스테인극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 선택적 소거 데이터펄스(sed)가 인가된다. 선택적 소거 스캔펄스(sesc) 및/또는 선택적 소거 데이터펄스(sed)는 리셋펄스 역할을 하는 서스테인펄스(susD)의 전압이 높게 설정된 것으로 인하여 셀 내의 벽전압이 높아지기 때문에 그 전압레벨이 종래보다 낮아질 수 있다. 선택적 소거 데이터펄스(sed)가 인가된 셀은 약한 소거 방전이 일어나면서 서스테인펄스(susD)에 의해 이미 축적되어 있던 벽전하를 소거시키게 된다.In the address period of the selective erasing subfield SESF, the negative selective erasing scan pulse sesc is sequentially applied to the scan / sustain electrodes Y and at the same time, the positive selective erasing data pulses are applied to the address electrodes X. sed) is applied. The selective erase scan pulse (sesc) and / or the selective erase data pulse (sed) may have a lower voltage level than the conventional one because the wall voltage in the cell is increased due to the high voltage of the sustain pulse serving as a reset pulse. have. The cell to which the selective erase data pulse (sed) is applied erases the wall charges already accumulated by the sustain pulse susd while the weak erase discharge occurs.
선택적 소거 서브필드(SESF)의 서스테인기간에는 주사/서스테인전극들(Y)과 공통서스테인전극들(Z)에 교번적으로 서스테인펄스(susA,susB)가 인가된다. 서스테인기간의 초기에는 공통서스테인전극(Z)에 제1 서스테인펄스(susA)가 공급되고, 이어서 주사/서스테인전극(Y)과 공통서스테인전극(Z)에 교번적으로 제2 서스테인펄스(susB)가 인가된다. 그러면 매 서스테인펄스(susA,susB) 마다 어드레스기간에 소거방전이 일어나지 않은 즉, 벽전하가 방전을 일으킬 수 있는 정도로 잔류하는 셀든 셀 내의 벽전압과 서스테인펄스(susA,susB)가 더해지면서 주사/서스테인전극(Y)과 공통서스테인전극(Z) 사이에 서스테인방전이 일어나게 된다.In the sustain period of the selective erasing subfield SESF, sustain pulses sus and sus are alternately applied to the scan / sustain electrodes Y and the common sustain electrodes Z. FIG. At the beginning of the sustain period, the first sustain pulse sus is supplied to the common sustain electrode Z, and then the second sustain pulse sus alternates to the scan / sustain electrode Y and the common sustain electrode Z. Is approved. Then, in each sustain pulse (susA, susB), the erase / discharge does not occur in the address period, that is, the wall voltage and the sustain pulses (susA, susB) in the cell are added to the cells so that the wall charges remain discharged. Sustain discharge occurs between the electrode Y and the common sustain electrode Z.
한편, 도 6과 같이 선택적 소거 서브필드(SESF)의 초기에 공급되는 펄스(susE)의 전압을 높게 함과 동시에 펄스폭을 넓게 설정할 수도 있다. 이 경우에도 어드레스 전압마진을 충분히 확보할 수 있으므로 전술한 실시예들과 실질적으로 동일한 작용효과를 유발할 수 있다.Meanwhile, as shown in FIG. 6, the voltage of the pulse sus supplied at the beginning of the selective erasing subfield SESF may be increased and the pulse width may be set wide. Even in this case, the address voltage margin can be sufficiently secured, which can cause substantially the same effects as those of the above-described embodiments.
상술한 바와 같이, 본 발명에 따른 PDP의 구동방법은 선택적 소거 서브필드(SESF)의 초기에 초기화 방전을 일으키기 위한 펄스의 폭을 넓게 또는 그 전압을 높게 설정함으로써 선택적 소거 서브필드(SESF)의 어드레싱에 대한 전압 마진을 충분히 확보할 수 있다. 그 결과, 본 발명에 따른 PDP의 구동방법은 선택적 쓰기/선택적 소거 혼용방식에 있어서, 어드레스 동작을 안정화시킬 수 있게 된다.As described above, the driving method of the PDP according to the present invention addresses the selective erasing subfield SESF by setting the width of the pulse for causing the initialization discharge in the initial stage of the selective erasing subfield SESF to be wide or the voltage thereof high. It is possible to secure a sufficient voltage margin for. As a result, the driving method of the PDP according to the present invention can stabilize the address operation in the selective write / selective erase mixed method.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0005668A KR100433231B1 (en) | 2002-01-31 | 2002-01-31 | Method of driving plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0005668A KR100433231B1 (en) | 2002-01-31 | 2002-01-31 | Method of driving plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030065173A true KR20030065173A (en) | 2003-08-06 |
| KR100433231B1 KR100433231B1 (en) | 2004-05-27 |
Family
ID=32220072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0005668A KR100433231B1 (en) | 2002-01-31 | 2002-01-31 | Method of driving plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100433231B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480173B1 (en) * | 2002-08-22 | 2005-04-06 | 엘지전자 주식회사 | Driving Method Of Plasma Display Panel |
| KR100759381B1 (en) * | 2006-04-28 | 2007-09-19 | 삼성에스디아이 주식회사 | Plasma display and driving method thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378622B1 (en) * | 2001-02-09 | 2003-04-03 | 엘지전자 주식회사 | Method and Apparatus for Driving Plasma Display Panel Using Selective Write And Selective Erase |
| KR20020078657A (en) * | 2001-04-07 | 2002-10-19 | 오리온전기 주식회사 | method of driving a plasma display panel in a selectively turning-off manner |
| KR100421672B1 (en) * | 2001-06-19 | 2004-03-12 | 엘지전자 주식회사 | Driving Method for scanning of Plasma Display Panel |
| KR100438907B1 (en) * | 2001-07-09 | 2004-07-03 | 엘지전자 주식회사 | Driving Method of Plasma Display Panel |
| KR100467073B1 (en) * | 2001-09-21 | 2005-01-24 | 엘지전자 주식회사 | Methdo and apparatus driving of plasma display panel |
-
2002
- 2002-01-31 KR KR10-2002-0005668A patent/KR100433231B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480173B1 (en) * | 2002-08-22 | 2005-04-06 | 엘지전자 주식회사 | Driving Method Of Plasma Display Panel |
| KR100759381B1 (en) * | 2006-04-28 | 2007-09-19 | 삼성에스디아이 주식회사 | Plasma display and driving method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100433231B1 (en) | 2004-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100472353B1 (en) | Driving method and apparatus of plasma display panel | |
| KR100508250B1 (en) | Driving method of plasma display panel | |
| KR100524309B1 (en) | Driving method of plasma display panel | |
| KR100646187B1 (en) | Driving Method for Plasma Display Panel | |
| KR100489276B1 (en) | Driving method of plasma display panel | |
| KR100433231B1 (en) | Method of driving plasma display panel | |
| KR100549669B1 (en) | Method of Driving Plasma Display Panel | |
| KR100647776B1 (en) | Driving method of plasma display panel | |
| KR100482344B1 (en) | Method for driving plasma display panel | |
| KR100488457B1 (en) | Method for Driving Plasma Display Panel | |
| KR100475158B1 (en) | Driving method of plasma display panel | |
| KR20060079025A (en) | Driving method of plasma display panel | |
| KR100452701B1 (en) | METHOD Of DRIVING PLASMA DISPLAY PANEL | |
| KR20030075337A (en) | Method And Apparatus Of Driving Plasma Display Panel | |
| KR100508237B1 (en) | Method for driving plasma display panel | |
| KR100480169B1 (en) | METHOD Of DRIVING PLASMA DISPLAY PANEL | |
| KR100480158B1 (en) | Driving method of plasma display panel | |
| KR100525738B1 (en) | Method of Driving Plasma Display Panel | |
| KR100525734B1 (en) | Method for Driving Plasma Display Panel | |
| KR100438920B1 (en) | METHOD Of DRIVING PLASMA DISPLAY PANEL | |
| KR100585528B1 (en) | Driving Method of Plasma Display Panel | |
| KR20030054954A (en) | Method of driving plasma display panel | |
| KR100489278B1 (en) | Method Of Drivig Plasma Display Panel | |
| KR20050012469A (en) | Method of Driving Plasma Display Panel | |
| KR20060079027A (en) | Driving method of plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080319 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |