KR100506513B1 - 강유전체 캐패시터 형성 방법 - Google Patents

강유전체 캐패시터 형성 방법 Download PDF

Info

Publication number
KR100506513B1
KR100506513B1 KR1019970075102A KR19970075102A KR100506513B1 KR 100506513 B1 KR100506513 B1 KR 100506513B1 KR 1019970075102 A KR1019970075102 A KR 1019970075102A KR 19970075102 A KR19970075102 A KR 19970075102A KR 100506513 B1 KR100506513 B1 KR 100506513B1
Authority
KR
South Korea
Prior art keywords
film
ferroelectric
forming
lower electrode
capacitor
Prior art date
Application number
KR1019970075102A
Other languages
English (en)
Other versions
KR19990055190A (ko
Inventor
홍권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970075102A priority Critical patent/KR100506513B1/ko
Priority to US09/221,621 priority patent/US6605538B2/en
Publication of KR19990055190A publication Critical patent/KR19990055190A/ko
Application granted granted Critical
Publication of KR100506513B1 publication Critical patent/KR100506513B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체 캐패시터의 유전막과 층간절연막이 접함으로 인하여 OH와의 반응이 일어나는 것을 방지하여 강유전 특성 저하를 방지할 수 있는 강유전체 캐패시터 형성 방법으로, 강유전체 캐패시터의 유전막으로 Pb(Zr,Ti)O3(이하 PZT) 등의 강유전체막을 형성한 후, 층간절연막으로 산화막을 형성할 때 수산화기에 의해 발생하는 손상을 방지하기 위하여 절연체이면서 확산방지 특성이 있는 ZrO2막을 강유전체막을 감싸도록 형성하여 강유전체 캐패시터의 신뢰도를 향상시킨다.

Description

강유전체 캐패시터 형성 방법
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 강유전체 캐패시터 형성 방법에 관한 것이다.
강유전체 캐패시터를 이용한 메모리 소자(FRAM)는 디램(DRAM) 소자와는 달리 캐패시터의 스위칭에 의해 정보의 저장이 이루어지므로, 상유전체를 사용하는 DRAM과는 달리 스위칭 특성이 있는 PZT 또는 SrBi2Ta2O9(이하 SBT라 함) 등과 같은 강유전체를 캐패시터의 유전막으로 사용하고 있다. 그러나, 캐패시터 형성 공정 이후 평탄화 과정에서 수산화기(OH기)가 많이 함유되어 있는 실리콘산화물과 강유전체막이 접하게 되는데, 이러한 OH기가 강유전체인 PZT 또는 SBT와 반응하여 강유전체의 환원에 의해 강유전 특성이 저하되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 강유전체 캐패시터의 유전막과 층간절연막이 접함으로 인하여 OH기와의 반응이 일어나는 것을 방지하여 강유전 특성 저하를 방지할 수 있는 강유전체 캐패시터 형성 방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 소정의 하부층이 형성된 기판 상에 하부전극용 전도막을 형성하는 단계; 상기 하부전극용 전도막 상에 강유전체 박막을 형성하는 단계; 상기 강유전체 박막 및 상기 하부전극용 전도막을 패터닝하여 하부전극을 정의하는 단계; 상기 하부전극이 정의된 전체 구조 표면을 따라 확산방지막 - Y2O3, CrO2, CeO2, ZrN 중 선택된 어느 하나의 물질로 이루어짐 - 을 형성하는 단계; 상기 확산방지막을 선택적으로 식각하여 상기 강유전체 박막을 노출시키는 단계; 및 상기 상유전체 박막에 접촉되는 상부전극을 형성하는 단계를 포함하는 강유전체 캐패시터 형성 방법이 제공된다.
본 발명은 강유전체 캐패시터의 유전막으로 Pb(Zr, Ti)O3(이하 PZT) 등의 강유전체막을 형성한 후, 층간절연막으로 산화막을 형성할 때 수산화기에 의해 발생하는 손상을 방지하기 위하여 절연체이면서 확산방지 특성이 있는 Y2O3, CrO2, CeO2, ZrN 등이 강유전체막을 감싸도록 형성하여 강유전체 캐패시터의 신뢰도를 향상시키는 방법이다.
이하, 본 발명의 일실시예에 따른 캐패시터 형성 공정 단면도인 도1 내지 도5를 참조하여 본 발명의 일실시예를 상세히 설명한다.
먼저, 도1에 도시한 바와 같이 실리콘 기판(10) 상에 형성된 절연막(11)을 선택적으로 식각하여 실리콘 기판(10) 표면을 노출하는 콘택홀을 형성하고, 실리콘 기판(10) 상부에 화학기상증착법으로 500 Å 내지 3000 Å 두께의 폴리실리콘막을 증착하여 콘택홀을 채우고 화학기계적연막방법(chemical mechanical polishing, CMP)으로 평탄화시켜, 콘택홀 내에 폴리실리콘 플러그(12)를 형성한다.
다음으로, 도2에 도시한 바와 같이 폴리실리콘 플러그(12) 위에 형성되어 있는 자연산화막(도시하지 않음)을 제거한 후 200 Å 내지 500 Å 두께의 Ti막(13)을 증착한 후, 700 ℃ 내지 800 ℃의 온도 및 질소분위기에서 급속열처리(rapid thermal process, RTP)하여 접촉저항 감소를 위한 티타늄실리사이드막(Ti-silicide)(14)을 형성한다.
다음으로, 도3에 도시한 바와 같이 폴리실리콘막과 하부전극과의 확산방지를 위하여 실리콘 기판(10) 전면에 300 Å 내지 1000 Å 두께의 TiN막(15)을 증착하고, 확산방지 특성을 향상시키기 위하여 600 ℃ 내지 700 ℃의 온도 및 산소 분위기에서 급속열처리로 산소 스터핑(oxygen stuffing)을 실시하여 TiNO막(16)을 형성한 후, 강유전체의 Pt 하부전극막(17)을 실리콘 기판(10) 전면에 증착한다. 이어서, Pt 하부전극막(17) 상에 PZT 등의 강유전체막(18)을 증착한다. 이때, PZT로 강유전체막(18)을 형성할 경우 물리기상증착법(physical vapor deposition, PVD) 또는 화학기상증착법(chemical vapor deposition, CVD)으로 Zr과 Ti의 비를 1:1의 조성으로하여 1000 Å 내지 3000 Å 두께로 증착한다. 또한, 강유전체막(18)으로서 스핀(spin) 도포 방법 또는 LSMCD (liquid source mixed chemical deposition)으로 SrBi2Ta2O9을 1000 Å 내지 3000 Å 두께로 증착할 수도 있다.
다음으로, 도4에 도시한 바와 같이 강유전체막(18), Pt 하부전극막(17), TiON막(16) 및 TiN막(15)을 패터닝하고, 실리콘 기판(10) 전면에 확산방지막으로 500 Å 내지 2000 Å 두께의 ZrO2막(19)을 화학기상증착법(chemical vapor deposition, CVD) 또는 스퍼터링(sputtering) 방법으로 형성한다.
다음으로, 도5에 도시한 바와 같이 ZrO2막(19)을 선택적으로 식각하여 상부 전극와 접하게 될 강유전체막(18) 부분을 노출하고, 강유전체막(18)과 접하는 Pt 상부전극(20)을 화학기상증착법으로 1000 Å 내지 200 0Å의 두께로 형성한다.
전술한 본 발명의 일실시예에서는 강유전체막을 특성저하를 방지하기 위한 확산방지막으로 ZrO2막을 형성하는 것을 설명하였지만, 확산방지막으로 절연 특성과 고온 열적 안정성이 우수한 Y2O3, CrO2, CeO2, ZrN 박막을 사용할 수도 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 강유전체 캐패시터 형성 후, 평탄화막을 형성하는 공정에서 강유전체막으로 OH가 확산되어 강유전체 특성이 저하되는 것을 방지하기 위하여, 열적 안정성이 우수하고 확산방지 특성이 우수한 절연체로 강유전체막을 보호함으로써 강유전체의 신뢰성의 척도인 피로도(fatigue) 특성을 향상시킬 수 있다.
도1 내지 도5는 본 발명의 일실시예에 따른 캐패시터 형성 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
10: 실리콘 기판 11: 절연막
12: 폴리실리콘 플러그 13: Ti막
14: TiSix막 15: TiN막
16: TiNO막 17: 하부전극
18: 강유전체막 19: ZrO2막
20: 상부전극

Claims (1)

  1. 소정의 하부층이 형성된 기판 상에 하부전극용 전도막을 형성하는 단계;
    상기 하부전극용 전도막 상에 강유전체 박막을 형성하는 단계;
    상기 강유전체 박막 및 상기 하부전극용 전도막을 패터닝하여 하부전극을 정의하는 단계;
    상기 하부전극이 정의된 전체 구조 표면을 따라 확산방지막 - Y2O3, CrO2, CeO2, ZrN 중 선택된 어느 하나의 물질로 이루어짐 - 을 형성하는 단계;
    상기 확산방지막을 선택적으로 식각하여 상기 강유전체 박막을 노출시키는 단계; 및
    상기 상유전체 박막에 접촉되는 상부전극을 형성하는 단계
    를 포함하는 강유전체 캐패시터 형성 방법.
KR1019970075102A 1997-12-27 1997-12-27 강유전체 캐패시터 형성 방법 KR100506513B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970075102A KR100506513B1 (ko) 1997-12-27 1997-12-27 강유전체 캐패시터 형성 방법
US09/221,621 US6605538B2 (en) 1997-12-27 1998-12-28 Methods for forming ferroelectric capacitors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075102A KR100506513B1 (ko) 1997-12-27 1997-12-27 강유전체 캐패시터 형성 방법

Publications (2)

Publication Number Publication Date
KR19990055190A KR19990055190A (ko) 1999-07-15
KR100506513B1 true KR100506513B1 (ko) 2007-11-02

Family

ID=19528937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075102A KR100506513B1 (ko) 1997-12-27 1997-12-27 강유전체 캐패시터 형성 방법

Country Status (2)

Country Link
US (1) US6605538B2 (ko)
KR (1) KR100506513B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463244B1 (ko) * 2000-05-23 2004-12-29 주식회사 하이닉스반도체 캐패시터 제조 방법
US6455424B1 (en) * 2000-08-07 2002-09-24 Micron Technology, Inc. Selective cap layers over recessed polysilicon plugs
KR100395766B1 (ko) * 2001-02-12 2003-08-25 삼성전자주식회사 강유전체 기억 소자 및 그 형성 방법
KR100406546B1 (ko) * 2001-06-30 2003-11-22 주식회사 하이닉스반도체 캐패시터의 제조 방법
KR101116351B1 (ko) * 2003-12-29 2012-03-16 주식회사 하이닉스반도체 개선된 확산방지막을 구비한 반도체 소자
KR100703965B1 (ko) * 2004-12-31 2007-04-05 삼성전자주식회사 유전체막 장벽층을 구비한 반도체 소자 커패시터의 형성방법 및 이에 의해 제조된 반도체 소자의 커패시터
DE102007004884A1 (de) * 2007-01-31 2008-08-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054183A (ko) * 1995-12-26 1997-07-31 김광호 에프 램(fram) 셀의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4041271C2 (de) 1989-12-25 1998-10-08 Toshiba Kawasaki Kk Halbleitervorrichtung mit einem ferroelektrischen Kondensator
US5212620A (en) * 1992-03-03 1993-05-18 Radiant Technologies Method for isolating SiO2 layers from PZT, PLZT, and platinum layers
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5965942A (en) * 1994-09-28 1999-10-12 Sharp Kabushiki Kaisha Semiconductor memory device with amorphous diffusion barrier between capacitor and plug
JPH08166527A (ja) 1994-12-13 1996-06-25 Sony Corp 光変換装置
US5677825A (en) 1995-02-27 1997-10-14 Evans, Jr.; Joseph T. Ferroelectric capacitor with reduced imprint
ES2124064T3 (es) 1995-06-07 1999-01-16 Lilly Co Eli Compuestos y composiciones con cadenas laterales nitrogenadas no basicas.
US5753945A (en) 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
JP3388089B2 (ja) * 1996-04-25 2003-03-17 シャープ株式会社 不揮発性半導体メモリ素子の製造方法
US5843830A (en) * 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
US5760474A (en) * 1996-07-09 1998-06-02 Micron Technology, Inc. Capacitor, integrated circuitry, diffusion barriers, and method for forming an electrically conductive diffusion barrier
KR100230418B1 (ko) * 1997-04-17 1999-11-15 윤종용 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법
US5976928A (en) * 1997-11-20 1999-11-02 Advanced Technology Materials, Inc. Chemical mechanical polishing of FeRAM capacitors
KR100436058B1 (ko) * 1997-12-27 2004-12-17 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054183A (ko) * 1995-12-26 1997-07-31 김광호 에프 램(fram) 셀의 제조방법

Also Published As

Publication number Publication date
US6605538B2 (en) 2003-08-12
US20010029101A1 (en) 2001-10-11
KR19990055190A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100275984B1 (ko) 반도체 장치 및 그 제조 방법
KR100396879B1 (ko) 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
KR100436058B1 (ko) 강유전체 캐패시터 형성 방법
KR100506513B1 (ko) 강유전체 캐패시터 형성 방법
KR100293720B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100425827B1 (ko) 반도체소자의캐패시터제조방법
KR100275113B1 (ko) 반도체장치의강유전체캐패시터제조방법
KR100318453B1 (ko) 이리듐막및백금막의이중막구조의하부전극을갖는캐패시터형성방법
KR100333645B1 (ko) 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법
KR100326242B1 (ko) 반도체장치의커패시터형성방법
KR100475018B1 (ko) 반도체메모리소자의제조방법
KR100291181B1 (ko) 강유전체메모리소자제조방법
KR20010064099A (ko) 새로운 알루미나막 형성방법 및 그를 이용한 반도체 소자제조방법
KR100284077B1 (ko) 강유전체막을 구비하는 반도체소자 및 그 제조방법
KR100545702B1 (ko) 강유전체 메모리 소자의 캐패시터 확산방지막 형성 방법
KR100316020B1 (ko) 반도체소자의캐패시터형성방법
KR100326243B1 (ko) 래치업방지를위한씨모스트랜지스터형성방법
KR0180786B1 (ko) 반도체소자의 캐패시터 형성방법
KR19980060624A (ko) 반도체 소자의 캐패시터 제조방법
KR19990061101A (ko) 반도체 소자의 제조방법
KR100390844B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR100223893B1 (ko) 반도체 메모리소자의 제조방법
KR100772707B1 (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조방법
KR20040003967A (ko) 반도체장치의 캐패시터 제조방법
KR20010059004A (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee