KR100478261B1 - 반도체 기판 시험장치 - Google Patents

반도체 기판 시험장치 Download PDF

Info

Publication number
KR100478261B1
KR100478261B1 KR10-2000-0051602A KR20000051602A KR100478261B1 KR 100478261 B1 KR100478261 B1 KR 100478261B1 KR 20000051602 A KR20000051602 A KR 20000051602A KR 100478261 B1 KR100478261 B1 KR 100478261B1
Authority
KR
South Korea
Prior art keywords
needle
test
semiconductor substrate
contact
probe card
Prior art date
Application number
KR10-2000-0051602A
Other languages
English (en)
Other versions
KR20010050313A (ko
Inventor
곤도스스무
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20010050313A publication Critical patent/KR20010050313A/ko
Application granted granted Critical
Publication of KR100478261B1 publication Critical patent/KR100478261B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 웨이퍼에 형성된 디바이스부에 다수의 테스트 신호를 송출하여 테스트를 행하고, 그 결과에 따라 디바이스부의 좋고 나쁨을 판별하는 반도체 기판 시험장치에서, 디바이스부에 전기적으로 접촉하는 다수의 니들(needle)과, 이 니들의 근방에 설치된 접지부가 일주면에 설치된 프로브 카드와, 니들에 전기적으로 접촉하는 접촉부와, 접지부에 전기적으로 접촉하는 니들은 일주면에 설치된 측정용 칩을 구비한다.

Description

반도체 기판 시험장치{Semiconductor substrate testing apparatus}
본 발명은 반도체 집적회로소자 등이 조립된 반도체 기판(이하, 대표적으로 웨이퍼라고 칭한다.)을 테스트하기 위한 반도체 기판 시험장치에 관한 것으로, 특히 테스터 본체로부터 송출된 테스트 신호의 파형을 고정밀도로 측정할 수 있는 반도체 기판 시험장치에 관한 것이다.
반도체 집적회로소자는 실리콘 웨이퍼나 유리기판 등의 기판에 다수개 조립된 후, 다이싱(dicing), 와이어 본딩(wire bonding) 및 패키징(packaging) 등의 여러 공정을 거쳐 전자부품으로 완성한다. 이와 같은 IC 디바이스는 출하전에 동작 테스트가 행해지는데, 이러한 테스트는 완성품의 상태에서도 웨이퍼 상태에서도 행해진다.
특히, 최근에는 반도체 제조기술의 진전에 따라, 볼 그리드 어레이(BGA:Ball Grid Aray)형 IC 디바이스와 같은 칩 사이즈 패키지(CSP:Chip Size Package)를 채용한 디바이스가 널리 보급되어 있고, 이 종류의 IC디바이스에서는 웨이퍼 상태에서 패키징을 행하고, 그 후에 다이싱이 행해진다. 따라서, 디바이스의 동작 테스트를 웨이퍼 상태에서 행하는 경우가 적지 않다.
웨이퍼 상태의 IC 디바이스를 테스트하는 반도체 기판 시험장치로는, 예컨대 실개평 5-15431호 공보에 개시된 것이 알려져 있다. 이 종류의 반도체 기판 시험장치에서는, 웨이퍼 척에 피시험물인 웨이퍼를 진공증착하고, 프로브 카드에 설치된 니들(침 형상 접점)을 웨이퍼에 조립된 접점에 접촉시킴으로써 시험이 행해진다.
그런데, IC 디바이스의 동작 테스트에 있어서는, 테스터 본체로부터 테스트 헤드를 통해 IC 디바이스의 각 접점에 한 종류 또는 그 이상의 소정 테스트 신호가 송출된다. 예컨대, 도 4에 도시한 바와 같은 테스트 신호(a)와 테스트 신호(b)가 송출된다. 이러한 다른 종류의 테스트 신호(a, b)의 위상이 어긋나면, 높은 클럭 주파수에서의 디바이스 시험을 할 수 없으므로, 실제 테스트를 행하기 전에 동 도에 도시한 바와 같은 테스트 신호의 파형을 관측하여, 이로부터 양 테스트 신호의 위상보정을 행하는 것이 일반적이다.
핸들러라 불리우는 완성품인 IC 디바이스를 시험대상으로 하는 시험장치에서, 일반적인 위상보정은 테스트 헤드의 컨택트 핀에 파형 관측용의 오실로스코프를 접속함으로써 행해지는데, 테스트 헤드의 컨택트 핀과 접지점(어스, GND)이 너무 분리되면, 오실로스코프에 출력된 파형에 노이즈 등이 혼입하여, 정확한 파형을 얻을 수 없다. 예컨대, 도 5에 도시한 바와 같이 정규의 파형(x)에 대해, 파형(y)이나 파형(z)과 같은 파형이 관측된다. 이 때문에, 컨택트 핀 근방에 접지점이 있으면 그것이 이용되고, 가까운 곳에 접지점이 없을 때는 별도의 접지 패드를 설치하거나 하고 있다.
그러나, 웨이퍼를 시험대상으로 하는 반도체 기판 시험장치에서는, 핸들러의 컨택트 핀에 상당하는 니들이 150㎛인 좁은 간격으로 나열되어 있기 때문에, 니들의 근방에 접지점을 설치하는 것은 매우 곤란했다.
이 때문에, 비교적 넓은 간격으로 배치된 프로브 카드의 배선 패턴부를 이용하는 등 해서, 테스트 신호의 파형을 관측하고 있었지만, 이 방법에서는 웨이퍼의 디바이스의 접점에 입력된 테스트 신호 그 자체를 관측할 수 없어, 그것으로부터 떨어진 접점을 입력부로서 테스트 신호의 파형을 계측하고 있으므로, 얻어진 파형의 정확성에 문제가 있었다.
본 발명은 테스터 본체로부터 송출된 테스트 신호의 파형 등의 신호특성을 고정밀도로 측정할 수 있는 반도체 기판 시험장치를 제공하는 것을 목적으로 한다.
(1) 본 발명의 제1 관점에 의하면, 반도체 기판에 형성된 디바이스부에 다수의 테스트 신호를 송출하여 테스트를 행하고, 그 결과에 따라 상기 디바이스부의 좋고 나쁨을 판별하는 반도체 기판 시험장치에서, 상기 디바이스부에 전기적으로 접촉하는 다수의 제1 침형상 접점과, 이 제1 침형상 접점의 근방에 설치된 접지부가 일주면에 설치되고, 테스트 헤드 기판에 전기적으로 접속된 프로브 카드와, 상기 제1 침형상 접점에 전기적으로 접촉하는 접촉부와, 상기 접지부에 전기적으로 접촉하는 제2 침형상 접점이 일주면에 설치된 측정용 칩을 구비한 반도체 기판 시험장치가 제공된다.
본 발명에서, 상기 측정용 칩은 상기 프로브 카드의 상기 제1 침형상 접점 및 접지부의 배열에 따라, 하나 또는 그 이상의 쌍을 이루는 제2 침형상 접점 및 접촉부를 가지는 것이 보다 바람직하다.
또, 본 발명에서, 상기 측정용 칩을 상기 프로브 카드의 제1 침형상 접점 및 접지부에 대해 이동시키는 측정용 칩 스테이지를 더 구비하는 것이 보다 바람직하다.
또, 본 발명에서, 상기 반도체 기판을 유지하여 상기 프로브 카드의 제1 침 어, 상기 테스트 신호의 특성을 출력하는 신호특성 측정장치를 더 구비할 수도 있다.
본 발명에서의 상기 테스트 신호의 특성은 특별히 한정은 되지 않지만, 예컨대 테스트 신호의 신호파형을 들 수 있다.
(2) 본 발명의 제2 관점에 의하면, 반도체 기판 시험장치의 테스트 헤드 기판에 전기적으로 접속되어, 반도체 기판의 다바이스부에 전기적으로 접촉하는 다수의 침 형상 접점이 일주면에 설치된 반도체 기판 시험장치용 프로브 카드에서, 상기 침형상 접점의 근방에 접지부가 설치되어 있는 반도체 기판 시험장치용 프로브 카드가 제공된다.
본 발명에서, 상기 접지부는 하나의 침 형상 접점에 대해, 하나의 접지부를 설치하거나 다수의 침형상 접점에 공통하여 설치할 수도 있다.
(3) 본 발명의 제3 관점에 의하면, 반도체 기판 시험장치용 프로브 카드에 설치된 제1 침형상 접점에 전기적으로 접촉하는 접지부와, 상기 제1 침형상 접점의 근방에 설치된 접지부에 전기적으로 접촉하는 제2 침형상 접점을 구비한 반도체 기판 시험장치의 측정용 칩이 제공된다.
(4) 본 발명의 제4 관점에 의하면, 반도체 기판에 형성된 디바이스부에 다수의 테스트 신호를 송출하여 테스트를 행하고, 그 결과에 따라 상기 디바이스부의 좋고 나쁨을 판별하는 반도체 기판 시험장치의 상기 테스트 신호의 특성을 측정하는 방법에서, 상기 반도체 기판 시험장치의 상기 디바이스부에 접하는 부분이 적어도 근방을 접점으로 하여, 상기 테스트 신호의 특성을 측정하는 반도체 기판 시험장치에서의 테스트 신호특성의 측정방법이 제공된다.
본 발명에서, 상기 테스트 신호의 특성은 특별히 한정되지 않지만, 예컨대 테스트 신호의 신호파형을 들 수 있다.
본 발명에서, 상기 반도체 기판 시험장치는 상기 디바이스부에 테스트 신호를 송신하는 침형상 접점과, 상기 침형상 접점의 근방에 설치된 접지부를 가지고, 이들 침형상 접점 및 접지부를 입력부로 하여 상기 테스트 신호의 특성을 계측하는 것이 보다 바람직하다.
상기 발명에서는 시험대상인 웨이퍼나 유리 기판 등의 반도체 기판을 시험하기 전 또는 시험도중에서, 측정용 칩의 제2 침형상 접점을 프로브 카드의 접지부에, 측정용 칩의 접촉부를 프로브 카드의 제1 침형상 접점에 각각 접촉시켜, 이 상태에서 테스트 신호를 송출한다. 측정용 칩의 제2 침형상 접점 및 접촉부에는 시험대상인 반도체 기판의 디바이스부에 입력되는 것과 거의 동등한 테스트 신호가 입력되고, 이것이 오실로스코프 등의 신호특성 측정장치에 출력된다. 따라서, 실제 테스트와 동등한 전기적 환경에서 테스트 신호의 특성을 측정할 수 있어, 측정결과의 신뢰성이 현저히 높아진다. 또, 본 발명에서는 프로브 카드의 제1 침형상 접점의 근방에 접지부가 설치되므로, 접지부로부터 측정용 칩을 통해 얻어진 테스트 신호에 노이즈 등이 혼입할 우려도 매우 작다.
이러한 측정은, 프로브 카드의 제1 침형상 접점마다 또는 몇개의 그룹(쌍)마다 행해지고, 이 때문에 측정용 칩을 각 제1 침형상 접점에 이동시킨다. 측정용 칩에 다수쌍의 제2 침형상 접점 및 접촉부를 설치하여 두면, 다수의 제1 침형상 접점 각각으로 송출된 테스트 신호를 한번에 측정할 수 있어, 모든 제1 침형상 접점에 대한 측정시간을 단축할 수 있다. 반대로, 측정용 칩에 한 쌍 또는 소수의 쌍의 제2 침형상 접점 및 접촉부를 설치한 경우에는, 오실로스코프 등의 신호특성 측정장치에 대한 케이블이 간소한 것으로 충분하다.
또, 측정용 칩을 반도체 기판의 기판 스테이지에 설치함으로써, 측정용 칩의 이동을 기판 스테이지에서 행할 수 있어, 측정용 칩 전용의 스테이지 장치가 불필요하게 되어, 비용적으로도 공간적으로도 유리하게 된다.
도 3에서, 측정용 칩을 두 개 도시하고 있는데, 오른쪽의 측정용 칩(35)은 왼쪽의 측정용 칩을 뒤집어 도시한 것이다.
도 1에 도시한 바와 같이, 본 실시형태의 반도체 기판 시험장치(1)는 테스트 신호를 출력하여 테스트를 실행하는 테스터 본체(10)와, 이 테스터 본체(10)에 케이블 등을 통해 접속된 테스트 헤드(20)와, 피시험물인 웨이퍼(W)가 공급되고, 상기 웨이퍼(W)에 조립된 다수의 디바이스부를 테스트 헤드(20)의 니들(침형상 접점)에 접촉시키도록 순차적으로 이동시키는 프로버(30)를 구비한다.
프로버(30)에서, 피시험물인 웨이퍼(W)는 한 장의 웨이퍼에 다수의 반도체 회로(디바이스부)가 집적된 것으로, 테스트를 행하는 경우에는 웨이퍼 척(도시를 생략한다)에 진공흡착되어, 고정밀도로 위치결정된 상태에서 유지된다. 이 때문에, 웨이퍼 척은 웨이퍼 스테이지(31)에 설치되고, 그 웨이퍼 스테이지(31)는 베이스 플레이트(32)에 대해 동 도에 도시한 XY 평면내를 고정밀도로 이동가능하게 되고, 또 웨이퍼 스테이지(31) 전체 또는 웨이퍼 척만이 Z축 방향으로 승강가능하게 되어 있다.
또, 도시는 생략했지만, 웨이퍼(W)에 소정 온도를 인가하여 고온 테스트를 실행하는 경우에는, 웨이퍼 척에 내장된 히터를 통해 웨이퍼(W)가 가열되도록 되어 있다.
또, 본 실시형태의 프로버(30)에는 웨이퍼 스테이지(31) 상부에 카드 홀더(33)가 설치되고, 여기에 프로브 카드(34)가 유지되어 있다. 본 예의 프로브 카드(34)는, 세라믹 또는 실리콘으로 이루어진, 구형상으로 형성된 기판(341)을 가지고, 그 일주면(도 1, 2에서는 하면, 도 3에서는 표면)에 다수개의 니들(342)(본 발명의 제1 침형상 접점에 상당한다.)이 설치되어, 도 3에 도시한 바와 같이 다수열로 나열하여 배치되어 이루어진다. 또, 기판(341)의 같은 주면에는, 어스에 접속된 접지부(343)의 패턴이 니들(342)의 열 사이에 형성되어 있다.
니들(342)은 웨이퍼(W)에 집적 형성된 하나의 디바이스부의 단자(와이어 본딩하기 전 상태의 접점)에 접촉하도록, 예컨대 직립하여 설치되고, 상술한 웨이퍼 스테이지(31)를 XYZ 공간 내에서 순차적으로 이동시킴으로써 시험을 행할 디바이스부의 각 단자에 접촉할 수 있다.
또, 본 실시형태의 프로브 카드(34)는, 기판(341)의 반대측의 주면(도 1 및 도 2에서는 윗면, 도 3에서는 내면)에 제로 삽입력 커넥터 등으로 이루어진 커넥터의 한쪽(344)이 설치되어 있다.
또, 제로 삽입력 커넥터란, 후술하는 테스트 헤드(20)측에 설치된 다른 쪽의 제로 삽입력 커넥터(221)와 서로 끼워뺄 때에 끼워빼는 방향(본 예에서는 상하방향)으로 힘을 가할 필요가 없는 타입의 커넥터를 말하며, 예컨대 커넥터 내에 길이 방향으로 조립되어 있는 레일을 실린더로 전후 구동시켜, 레일과 걸어맞추어진 캠을 상하 이동시키고, 그 캠의 상하 이동에 의해 핀 컨택트를 좁히는 소켓 컨택트의 간격을 좁히거나 넓히거나 하는 방식, 또는 그 다른 방식의 것을 이용할 수 있다.
각 니들(342)과 제로 삽입력 커넥터(344)의 각 접점은, 프로브 카드(34)의 기판(341)에 형성된 배선 패턴이나 스루 홀(through-hole)(모두 도시를 생략한다)에 의해 전기적으로 접속되어 있다.
또, 본 발명의 반도체 기판 시험장치에서는, 프로브 카드(34)와 테스트 헤드(20)를 전기적으로 접속하는 수단은 상술한 제로 삽입력 커넥터에만 한정되지 않고, 다른 종류의 커넥터나 접속단자에서도 아무런 문제가 없다.
한 편, 웨이퍼 스테이지(31)의 상부에는, 반도체 기판 시험장치(1)의 테스트 헤드(20)가 위치하며, 도시는 생략하지만 여기에 퍼포먼스 보드(performance board) 등의 각종 기판이 설치되어 있다. 이 테스트 헤드(20)의 가장 아랫면에는 도 1 및 도 2에 도시한 바와 같이 톱 패널(21)이 고정되어 있고, 또 이 톱 패널(21)의 아랫면에 컨택트 링(22)이 고정되어 있다 또, 이 컨택트 링(22)에는 상술한 제로 삽입력 커넥터의 다른 쪽 (221)이 고정되어 있다. 도 2의 단면도에 이 제로 삽입력 커넥터(221, 344)의 부착상태를 도시한다.
또, 상세한 도시는 생략하지만, 상술한 프로브 카드(34)와 컨택트 링(22)과의 위치결정은, 프로브 카드(34)측에 설치된 가이드 핀을, 컨택트 링(22)측에 설치된 가이드 부시에 걸어 맞추는 등으로 하여 행해진다.
또, 컨택트 링(22)측에 부착된 제로 삽입력 커넥터(221)와, 테스트 헤드(20) 내의 퍼포먼스 보드는, 다수의 배선 또는 도터 보드(daughter board)에 의해 전기적으로 접속되어 있다.
특히, 본 실시형태의 프로버(30)에서는, 도 3에 도시한 측정용 칩(35)이 도 2에 도시한 바와 같이 웨이퍼 스테이지(31)의 플랜지(311)에 위를 향해 설치되어 있다. 이 측정용 칩(35)은, 프로브 카드(34)의 기판(341)과 동일한 세라믹이나 실리콘으로 이루어진 기판(351)을 가지고, 이 기판(351)의 일주면(도 1 및 도 2에서는 윗면, 도 3의 왼쪽 도면에서는 아랫면, 동도 오른쪽 도면에서는 윗면)에, 하나의 니들(352)(본 발명의 제2 침형상 접점에 상당한다)과, 어스에 접속된 하나의 접촉부(353)의 패턴이 형성되어 있다. 이들 니들(352)과 접촉부(353)의 간격은, 상술한 프로브 카드(34)의 니들(342)과 접지부(343)의 간격과 거의 같게 설정되어 있고, 도 2에 도시한 바와 같이, 측정용 칩(35)을 프로브 카드(34)의 한 쌍의 니들(342) 및 접지부(343)에 근접시키면, 측정용 칩의 니들(353)이 프로브 카드(34)의 접지부(343)에, 프로브 카드(34)의 니들(342)이 측정용 칩(35)의 접촉부(353)에 각각 동시에 접촉한다.
또, 측정용 칩(35)의 니들(352) 및 접촉부(353)는 도 3의 오른쪽 도면에 도시한 바와 같이, 케이블 등을 통해 오실로스코프(40)에 접속되어, 그 측정된 테스트 신호의 파형이 관측된다.
다음에 작용을 설명한다.
웨이퍼(W)를 테스트하는 경우에는, 먼저 그 웨이퍼(W)를 웨이퍼 척에 위치결정하면서 흡착유지한 상태에서, 목적으로 하는 웨이퍼(W)의 디바이스부의 접점에 프로브 카드(34)의 니들(342)이 접촉하도록, 웨이퍼 스테이지(31)를 XY 평면에서 위치결정하면서 상승시킨다. 이에 따라, 소정 몇개의 디바이스부의 테스트가 실행되는데, 여기에서의 테스트가 종료되면, 웨이퍼 스테이지(31)를 약간 하강시켜, 다음의 디바이스 접점에 프로브 카드(34)의 니들(342)이 접촉하도록, 웨이퍼 스테이지(31)를 XY 평면에서 위치결정하면서 다시 상승시킨다. 순차적으로 이 동작을 반복하여, 모든 영역에서의 웨이퍼(W)의 디바이스부의 테스트를 행한다. 또, 이 웨이퍼(W)에 대해 고온 테스트를 행하는 경우에는, 웨이퍼 척에 내장된 히터를 작동시켜 웨이퍼(W)를 예컨대 100℃까지 가열승온시킨다.
특히, 본 실시형태의 반도체 기판 시험장치(1)에서는 상술한 웨이퍼 테스트를 행하기 전에, 또는 웨이퍼 테스트를 행하는 도중에 필요가 발생한 때에, 테스터 본체(10)로부터 테스트 헤드(20)를 통해 디바이스부로 송출되는 테스트 신호의 파형을 측정하여, 각 테스트 신호의 위상보정을 행한다.
즉, 웨이퍼 스테이지(31)를 XY 평면내에서 이동시켜, 플랜지(311)에 고정된 측정용 칩(35)을 프로브 카드(34)의 아래쪽에 위치시킨다. 여기에서, 프로브 카드(34)의 하나의 니들(342)과, 그 근방에 형성된 접지부(343) 각각에 측정용 칩의 접촉부(353)와 니들(352)이 접촉하도록 웨이퍼 스테이지를 상승시킨다. 그리고, 이 상태에서 테스터 본체(10)로부터 소정 테스트 신호를 송출하여, 이것을 오실로스코프로 관측한다.
본 예에서는, 실제 테스트 신호가 입력된 웨이퍼(W)의 디바이스부와 거의 같은 위치에서, 즉 프로브 카드(34)의 니들(342)의 선단을 테스트 신호의 오실로스코프(40)로의 입력부로 하고 있기 때문에, 상기 오실로스코프에서 관측된 테스트 신호의 파형은 실제로 입력되는 것과 거의 같아진다. 또, 프로브 카드(34)에는 니들(342)의 근방에 접지부(343)가 설치되어 있기 때문에, 오실로스코프(40)에서 관측된 신호파형에 노이즈 등이 혼입하는 것도 최대한 억제되며, 그 결과, 정확한 테스트 신호파형을 얻을 수 있다.
또, 본 예에서는 측정용 칩(35)의 기판(351)으로서, 프로브 카드(34)의 기판(341)과 동일한 재료를 채용하고 있는데, 이렇게 함으로써, 적어도 프로브 카드(34)와 동일한 미세한 니들 및 접지부가 형성가능하기 때문이다. 따라서, 프로브 카드(34)의 니들 및 접지부의 패턴에 따른 미세한 것을 제조할 수 있으면, 특별히 재질은 한정되지 않는 취지이다.
또, 이상 설명한 실시형태는 본 발명의 이해를 용이하게 하기 위해 기재된 것으로, 본 발명을 한정하기 위해 기재된 것은 아니다. 따라서, 상기 실시형태에 개시된 각 요소는, 본 발명의 기술적 범위에 속하는 모든 설계변경이나 균등물도 포함하는 취지이다.
도 1은 본 발명의 반도체 기판 시험장치를 도시하는 전체도,
도 2는 도 1의 반도체 기판 시험장치의 주요부를 도시하는 단면도,
도 3은 도 1의 프로브 카드를 도시하는 평면도,
도 4는 IC시험장치(테스터 본체)로부터 출력된 테스트 신호의 일례를 도시하는 파형도,
도 5는 본 발명의 과제를 설명하기 위한 파형도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 테스터 본체 20 : 테스트 헤드
30 : 프로버 31 : 웨이퍼 스테이지
33 : 카드 홀더 34 : 프로브 카드
40 : 오실로스코프 341 : 기판
342 : 니들 343 : 접지부
221, 344 : 제로 삽입력 커넥터(zero insersion connector)

Claims (12)

  1. 반도체 기판에 형성된 디바이스부에 다수의 테스트 신호를 송출하여 테스트를 행하고, 그 결과에 따라 상기 디바이스부의 좋고 나쁨을 판별하는 반도체 기판 시험장치에 있어서,
    상기 디바이스부에 전기적으로 접촉하는 다수의 제1 침형상 접점과, 이 제1 침형상 접점의 근방에 설치된 접지부가 일주면에 설치되어, 테스트 헤드 기판에 전기적으로 접속된 프로브 카드와,
    상기 제1 침형상 접점에 전기적으로 접촉하는 접촉부와, 상기 접지부에 전기적으로 접촉하는 제2 침형상 접점이 일주면에 설치된 측정용 칩을 구비한 것을 특징으로 하는 반도체 기판 시험장치.
  2. 제 1항에 있어서, 상기 측정용 칩은 상기 프로브 카드의 상기 제1 침 형상 접점 및 접지부의 배열에 따라, 하나 또는 2이상의 쌍을 이루는 제2 침 형상 접점 및 접촉부를 가지는 것을 특징으로 하는 반도체 기판 시험장치.
  3. 제 1항에 있어서, 상기 측정용 칩을 상기 프로브 카드의 제1 침형상 접점 및 접지부에 대해 이동시키는 측정용 칩 스테이지를 더 구비한 것을 특징으로 하는 반도체 기판 시험장치.
  4. 제 1항에 있어서, 상기 반도체 기판을 유지하여 상기 프로브 카드의 제1 침형상 접점에 상기 디바이스부를 접촉시키는 기판 스테이지를 더 구비하고,
    상기 측정용 칩은 상기 기판 스테이지에 설치되어 있는 것을 특징으로 하는 반도체 기판 시험장치.
  5. 제 1항에 있어서, 상기 측정용 칩의 출력단자에 접속되어, 상기 테스트 신호의 특성을 출력하는 신호특성장치를 더 구비한 것을 특징으로 하는 반도체 기판 시험장치.
  6. 제 5항에 있어서, 상기 테스트 신호의 특성은 신호파형인 것을 특징으로 하는 반도체 기판 시험장치.
  7. 삭제
  8. 제1항에 있어서, 상기 프로브 카드의 상기 접지부는 상기 다수의 제1 침형상 접점에 공통하여 설치되어 있는 것을 특징으로 하는 반도체 기판 시험장치.
  9. 반도체 기판 시험장치용 프로브 카드에 설치된 제1 침형상 접점에 전기적으로 접촉하는 접촉부와, 상기 제1 침형상 접점의 근방에 설치된 접지부에 전기적으로 접촉하는 제2 침형상 접점을 구비한 것을 특징으로 하는 반도체 기판 시험장치의 측정용 칩.
  10. 반도체 기판에 형성된 디바이스부에 다수의 테스트 신호를 송출하여 테스트를 행하고, 그 결과에 따라 상기 디바이스부의 좋고 나쁨을 판별하는 반도체 기판 시험장치의 상기 테스트 신호의 특성을 측정하는 방법에 있어서,
    상기 반도체 기판시험장치는 상기 디바이스부에 테스트 신호를 송신하는 침형상 접점과, 상기 침형상 접점의 근방에 설치된 접지부를 가지며,
    이들 침형상 접점 및 접지부를 입력부로 하여 상기 테스트 신호의 특성을 측정하는 단계를 포함하는 것을 특징으로 하는 반도체 기판 시험장치에서 테스트 신호특성의 측정방법.
  11. 제 10항에 있어서, 상기 테스트 신호의 특성은, 신호파형인 것을 특징으로 하는 반도체 기판시험장치에서 테스트 신호특성의 측정방법.
  12. 삭제
KR10-2000-0051602A 1999-09-02 2000-09-01 반도체 기판 시험장치 KR100478261B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24890599A JP4183859B2 (ja) 1999-09-02 1999-09-02 半導体基板試験装置
JP99-248905 1999-09-02

Publications (2)

Publication Number Publication Date
KR20010050313A KR20010050313A (ko) 2001-06-15
KR100478261B1 true KR100478261B1 (ko) 2005-03-23

Family

ID=17185185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0051602A KR100478261B1 (ko) 1999-09-02 2000-09-01 반도체 기판 시험장치

Country Status (4)

Country Link
JP (1) JP4183859B2 (ko)
KR (1) KR100478261B1 (ko)
DE (1) DE10043193B4 (ko)
TW (1) TW541430B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319335B2 (en) 2004-02-12 2008-01-15 Applied Materials, Inc. Configurable prober for TFT LCD array testing
US7332916B2 (en) 2005-03-03 2008-02-19 Semiconductor Technology Academic Research Center On-chip signal waveform measurement apparatus for measuring signal waveforms at detection points on IC chip
US7535238B2 (en) 2005-04-29 2009-05-19 Applied Materials, Inc. In-line electron beam test system
US7786742B2 (en) 2006-05-31 2010-08-31 Applied Materials, Inc. Prober for electronic device testing on large area substrates
CN101689522B (zh) 2007-06-29 2011-11-02 爱德万测试株式会社 测试装置
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP4773549B2 (ja) 2009-07-01 2011-09-14 株式会社半導体理工学研究センター タイミング信号発生回路
JP4457180B1 (ja) 2009-08-07 2010-04-28 株式会社アドバンテスト ウエハトレイおよび試験装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139142A (ja) * 1994-11-09 1996-05-31 Tokyo Electron Ltd プローブ装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8515025D0 (en) * 1985-06-13 1985-07-17 Plessey Co Plc Calibration apparatus
JP2576233Y2 (ja) * 1991-08-05 1998-07-09 株式会社アドバンテスト Ｉｃ試験装置のテストヘッドと試料との接続機構
US5565788A (en) * 1994-07-20 1996-10-15 Cascade Microtech, Inc. Coaxial wafer probe with tip shielding
JP3188935B2 (ja) * 1995-01-19 2001-07-16 東京エレクトロン株式会社 検査装置
US5729150A (en) * 1995-12-01 1998-03-17 Cascade Microtech, Inc. Low-current probe card with reduced triboelectric current generating cables

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139142A (ja) * 1994-11-09 1996-05-31 Tokyo Electron Ltd プローブ装置

Also Published As

Publication number Publication date
DE10043193B4 (de) 2007-05-03
JP2001077160A (ja) 2001-03-23
KR20010050313A (ko) 2001-06-15
JP4183859B2 (ja) 2008-11-19
DE10043193A1 (de) 2001-04-12
TW541430B (en) 2003-07-11

Similar Documents

Publication Publication Date Title
US7046027B2 (en) Interface apparatus for semiconductor device tester
EP0962776A2 (en) Probe card suitable for inspection of multi-pin devices
JPH11125646A (ja) 垂直針型プローブカード、その製造方法およびその不良プローブ針の交換方法
JP2001124833A (ja) ピンブロック・ストラクチャ
US6836130B2 (en) Method and apparatus for wafer scale testing
JPH09304436A (ja) プローブカード
KR100478261B1 (ko) 반도체 기판 시험장치
US20130021052A1 (en) Wafer prober integrated with full-wafer contacter
JPH11125645A (ja) 垂直針型プローブカードおよびその製造方法
KR100482733B1 (ko) 집적회로 시험장치용 프로브 카드
US7535239B1 (en) Probe card configured for interchangeable heads
JP2009270835A (ja) 半導体部品の検査方法及び装置
JP2737774B2 (ja) ウェハテスタ
JP2768310B2 (ja) 半導体ウェハ測定治具
US7285973B1 (en) Methods for standardizing a test head assembly
KR20090075515A (ko) 프로브 카드 및 이를 포함하는 테스트 장비
JP2003050262A (ja) 高周波ｉｃソケット、半導体試験装置および半導体試験方法ならびに半導体装置の製造方法
US5220278A (en) Fixing card for use with high frequency
US7459925B1 (en) Probe card
JPH06308155A (ja) プローブ装置
JPH0758168A (ja) プローブ装置
JPH02216467A (ja) プローバ
JPS6137776B2 (ko)
KR0181100B1 (ko) 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치
JPH0945740A (ja) 半導体基板の評価方法及びそれに用いるチェック用ボード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090225

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee