KR100474241B1 - 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식콘택트 헤드와 반도체 부품 실장모듈 - Google Patents

회로기판과 그 제조방법, 그 회로기판을 사용한 범프식콘택트 헤드와 반도체 부품 실장모듈 Download PDF

Info

Publication number
KR100474241B1
KR100474241B1 KR1020040003148A KR20040003148A KR100474241B1 KR 100474241 B1 KR100474241 B1 KR 100474241B1 KR 1020040003148 A KR1020040003148 A KR 1020040003148A KR 20040003148 A KR20040003148 A KR 20040003148A KR 100474241 B1 KR100474241 B1 KR 100474241B1
Authority
KR
South Korea
Prior art keywords
layer
circuit
conductor
bump
conductive
Prior art date
Application number
KR1020040003148A
Other languages
English (en)
Inventor
신가이노보루
와다타츠오
아오시마카츠로
Original Assignee
주식회사 제이.엠에이씨씨
메이코 일렉트로닉스 컴파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 제이.엠에이씨씨, 메이코 일렉트로닉스 컴파니 리미티드 filed Critical 주식회사 제이.엠에이씨씨
Application granted granted Critical
Publication of KR100474241B1 publication Critical patent/KR100474241B1/ko

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G21/00—Preparing, conveying, or working-up building materials or building elements in situ; Other devices or measures for constructional work
    • E04G21/32—Safety or protective measures for persons during the construction of buildings
    • E04G21/3204—Safety or protective measures for persons during the construction of buildings against falling down
    • E04G21/3223—Means supported by building floors or flat roofs, e.g. safety railings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G21/00—Preparing, conveying, or working-up building materials or building elements in situ; Other devices or measures for constructional work
    • E04G21/32—Safety or protective measures for persons during the construction of buildings
    • E04G21/3204—Safety or protective measures for persons during the construction of buildings against falling down
    • E04G21/3252—Protections, e.g. cover, caps, against impaling on starter reinforcement bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Architecture (AREA)
  • Ceramic Engineering (AREA)
  • Structural Engineering (AREA)
  • Civil Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 표면에 높이의 편차가 작은 범프의 패턴이 형성되어 있고, 거기에 반도체 부품을 고밀도 실장하는 것이 가능한 회로기판에 관한 것으로, 레지스터층과 절연기판으로 이루어진 절연기재 가운데 전기도금법으로 형성된 도체회로가 매설되고, 그 표면에는 범프가 표출하고, 이들 사이에는 어느 쪽이나 진기도금법으로 형성되는 기둥모앙 도체로 전기적으로 접속되어 있고, 또 범프는 다른 도전재료를 전기도금법 2층 이상 적층된 다층구조체인 회로기판을 제공하는 것으로, 이 회로기판은 범프의 형성 개소에 탄성부재를 배치하면 콘택트 헤드로서 응용할 수 있다.

Description

회로기판과 그 제조방법, 그 회로기판을 사용한 범프식 콘택트 헤드와 반도체 부품 실장모듈{CIRCUIT AND METHOD OF PRODUCING THE SAME, BUMP TYPED CONTACT HEAD AND SEMICONDUCTOR COMPONENT PACKAGING MODULE USING THE SAME}
본 발명은 적어도 한쪽 표면에 높이의 편차가 매우 작은 범프의 패턴이 돌설되어 있는 회로기판과 그 제조방법에 관한 것으로, 더욱 상세하게는, 회로기판의 전체적인 입출력 단자와 도체회로 사이에 신뢰성이 높은 도통구조(導通構造)가 형성되어 있고, 또 반도체소자의 고밀도 실장이 가능한 회로기판, 또 그 회로기판을 이용하여 얻어진 범프식 콘택트 헤드로, LSI, 액정 패널, TAB, PDP 등 회로부품의 배선회로에 대한 장해발생점의 유무를 검사할 때, 그 회로부품이 파인(pine) 피치이더라도 충분히 대응할 수 있고, 검사단자간의 피치정밀도가 높으며, 또 고주파특성이 우수한 범프식 콘택트 헤드와 그것을 높은 생산성 하에서 저렴한 비용으로 제조하는 방법에 관한 것이다.
또, 본 발명은 상기한 회로기판을 실장용 기판으로써, 여기에 각종 반도체 부품을 다이본드 방식으로 실장한 신규한 접속구조의 반도체 부품 실장 모듈에 관한 것이다.
컴퓨터, 휴대용 통신기기, 액정 패널 등 각종 전자기기에 실장된 반도체소자패키지는 도체회로의 소정 패턴이 형성되어 있는 회로기판상에 베어칩과 같은 반도체소자를 일반적으로 1개 탑재하고, 이 소자와 도체회로의 입출력 단자간의 도통을 통하여 반도체소자를 실장하며, 전체가 수지몰드한 구조로 되어 있는 것이 보통이다.
그리고, 반도체소자의 실장에 관해서는, 회로기판에 반도체소자를 다이본드하고, 회로기판의 입출력 단자와 반도체소자의 단자(랜드부)를 와이어본딩하는 방법, 플립칩(flip chip)을 회로기판의 입출력 단자에 예를 들어, 납땜을 이용하여 접속하는 방법, 회로기판의 입출력 단자와 반도체소자의 리드단자를 직접 납땜으로 접속하는 방법 등이 실시되고 있다.
이와 같이해서 제조된 반도체소자 패키지는, 소정 패턴의 도체회로가 배선되어 있는 마더보드(실장용 기판)에 실장되어 실제 기기에 삽입된다. 그 경우, 1개의 반도체소자 패키지의 마더보드에 대한 면적비는 보통 1/10∼1/5 정도이고, 이때문예 마더보드에 복수 개의 반도체소자 패키지가 실장된다.
마더보드의 실장에 관해서, 종래에는 와이어본딩법이 일부 적용되었지만, 최근에는 고밀도 실장의 요청에 대응하기 위해 마더보드의 랜드부에 크롬납땜을 패턴 인쇄하고, 거기에 반도체소자 패키지의 단자(리드단자나 볼그리드어레이)를 위치시키고, 그 다음에 전체를 리플장치를 통하여 일괄 납땜을 행하는 방법이 널리 채용되고 있다.
그런데, 최근에는 전자기기의 소형화, 고속화, 다기능화가 진전되고 있다. 그에 수반하여 전체형상은 소형이면서도 반도체 부품의 고밀도 실장을 가능케 하는 회로기판의 요청이 한층 강화되고 있다.
그것을 위해서는, 회로기판이 다층 회로기판이고, 형성된 도체회로가 파인패턴으로 되어 있는 것이 바람직하다. 그러나, 종래부터 알려져 온 다층 회로기판은, 일반적으로 모두 빌드업 방식으로 제조되어 있기 때문에 다음과 같은 문제가 있다.
빌드업 방식으로 다층 회로기판을 제조하는 경우에는, 우선 최하층의 절연기판의 표면에 신호패턴으로서 동작하는 도체회로를 형성하고 단위 회로기판을 제조하여, 그 위에 다른 신호패턴으로써 동작하는 도체회로가 형성된 다른 단위 회로기판을 겹쳐서 일체화시키는 작업을 순차 행하고, 하방에서 상방으로 순차 조립해 간다.
그 경우, 상층의 도체회로와 하층의 도체회로의 도통구조는, 보통 단위 회로기판의 두께 방향으로 복수의 스루홀을 소정의 평면 패턴으로 천설(穿設)하고 이 스루홀의 벽면에 예를 들어 무전해도금을 행하여 도전성을 부여한 다음, 하층의 도체회로를 도전로로 하여 전기도금을 행하고, 그 도금층에서 상층의 도체회로의 랜드부와 하층의 도체회로의 랜드부를 전기적으로 접속한다.
따라서, 고밀도 실장을 실현하기 위해서는 상기한 스루홀을 세경화하는 것이 필요하지만, 실제 문제로는 그 구멍직경(孔徑)에 한계가 있다.
우선, 스루홀은 일반적으로 드릴연삭에 의해서 천설되어 있기 때문에, 드릴강도와의 관계도 있고 그 구멍직경을 너무 소경으로 할 수 없다. 드릴연삭에 의한 구멍직경은 보통 150∼200㎛ 정도이다. 또 히스테리시스 그래프를 적용한 경우에도 100∼150㎛ 정도이다.
또 천설한 스루홀의 벽면에 상기한 무전해도금과 전기도금을 조합하여 도금층을 형성할 경우, 이 도금층의 두께가 너무 얇으면, 하층의 도체회로와 상층의 도체회로와의 전기적인 도통은 만족할 만한 상태로 되지 않기 때문에 이 도금층의 두께는 어느 정도 두께가 확보되어 있지 않으면 안된다. 회로기판의 종류에 따라서도 다르지만, 도체회로 간에 양호한 도통을 실현하기 위해서, 도금층의 두께는 보통 20∼30㎛ 정도로 설정되어 있다.
따라서, 스루홀에 의한 도통구조에는 구멍직경 150∼200㎛ 의 스루홀의 벽면에 두께 15∼20㎛의 도금층이 형성되어 있는 것이 보통이지만, 그 경우 스루홀의 중심부에는 도체회로간의 도통에 전혀 관계가 없는 직경이 100∼150㎛ 정도의 빈 공간이 존재하게 된다.
또, 이너 바이어 홀의 경우에도, 그 구멍직경이 예를 들어 100㎛이면 빈 공간의 구멍은 60∼70㎛ 정도이다. 즉, 종래의 스루홀이나 이너 바이어 홀의 경우는, 그 세경화의 실현에 한계가 있고, 게다가 도체회로간의 도통에 의해서도 쓸모없는 구멍직경이 되지 않을 수 없게 된다.
또, 빌드업되어 가는 각 내층의 스루홀의 벽면에 도금층을 형성할 경우에는 보통 다음과 같은 조작이 행해진다. 즉 우선 대상으로 하는 내층 표면(형성되어 있는 스루홀이나 이너 바이어 홀의 벽면도 포함한다)의 전면에 걸쳐서 무전해도금을 행하여 도전성을 부여한 다음 거기에 전기도금을 행하여 얇은 도금층을 형성한다. 그 도금층의 표면을 피복하여 예를 들어 드라이필름을 점착하고, 그에 노광·현상처리를 행하여 스루홀의 개소(個所)만을 표출시켜 다른 개소는 마스킹한 상태로 하고, 또 전기도금을 행하여 스루홀의 벽면(및 랜드부)에 소정 두께의 도금층을 형성한다. 그리고 상기한 드라이필름을 박리하고, 표출한 내층의 표면에 얇은 도금층과 무전해도금을 가령 소프트에칭하여 제거한다.
따라서, 각 내층을 빌드업하여 다층 회로기판을 제조할 경우, 각 내층마다 상기 조작을 반복할 필요가 있고, 그 제조공정은 복잡하다. 그 때문에 제조에 많은 시간이 필요하고, 제조 비용이 높아질 수 밖에 없다.
그런데, 이너 바이어 홀의 경우, 바이어 홀의 벽면에 도금층을 형성한다음, 그 중앙에 남아있는 상기 빈 공간사이에 가령 도전 페이스트를 채워서 각층간에 주요 도전구조를 형성하는 것도 행해지고 있다.
그 경우, 상기 도전 페이스트를 채우는 것을 대신하여 전기도금으로 모든 바 이어 홀안에 동시에 도전부재를 전착·충전함에 의해 상기 주요 도통구조를 형성하는 것도 생각할 수 있지만, 빌드업 방식의 경우에는 전기도금용의 입력단자용 도전로를 제조시 최초의 단계에서 별도로 설치해 가는 것이 필요하고, 제조공정은 한층 복잡해진다.
또, 반도체소자 패키지등 실장용기판이나, 마더보드와 같이 그 실장면에 범프패턴이 돌설되어 있는 회로기판을 빌드업 방식으로 형성할 경우에는 빌드업해 온도전회로 가운데 최상층 도체회로의 소정 개소에, 가령 전기도금법으로 범프용의 재료를 전착하여 목적으로 하는 높은 범프패턴을 형성하게 된다.
그러나, 실제 전기도금에 있어서는, 도금 조건이 미묘한 변동을 하고, 또 각 범프형성 개소에 전류의 흐름 사항이 각각 다르는 등 영향을 끼쳐서, 범프패턴을 구성하는 각 범프의 전체가 같은 높이로 형성되지 않고, 각각 범프의 높이에 편차가 발생한다. 예를 들어, 높이 0.03mm을 목표로 하는 범프의 경우, 그 높이의 편차는 일반적으로 ±0.003mm 정도가 된다.
이 범프의 높이 편차가 크게 되면, 여기에 반도체소자 패키지의 랜드부를 위치 결정해 두고 리플로 처리를 가하더라도 상기 랜드부와 접속하지 않은 범프도 존재하게 된다. 즉, 신뢰성이 높은 실장의 실현은 할 수 없게 된다.
이와 같이, 실장면에 범프패턴이 형성되어 있는 회로기판에 있어서는, 형성되어 있는 범프의 높이 편차를 극히 작게 하는 것이 요청된다.
그런데, LSI나 액정패널 등에 대한 배선회로의 장해발생점의 유무를 검사하는 콘택트 헤드도 1종의 회로기판이고 그것은 종래, 절연성의 리짓트재료로 펌프로프나 L형침을 채워서, 이들 선단이 검사대상의 배선회로에 대한 소정의 검사 개소에 접촉할 수 있도록 소정의 피치로 헤드본체에 고정하고, 다른 단에는 배선을 납땜하여 거기에서 검사 개소에 대한 신호를 검출하여 사용하는 것이다. 또 한편으로는 소정의 회로패턴을 갖는 회로기판에 대한 소정의 회로 개소에 가령 전기도금으로 범프를 형성하기도 하고 또는 반도체분야에서 사용되는 성막법등에 의해서 범프를 형성하고, 이 범프를 상기한 펌프로프나 L형침에 대신하여 동작시키는 범프방식의 것도 있다.
그런데, 최근에는 검사대상인 각종 회로부품에 대한 회로패턴의 파인(pine)이 진전되고, 그에 수반하여 검사 개소 상호간의 피치도 파인(pine)화되고 있다.
이와 같은 검사 개소의 파인피치화에 대해서, 핌프로프식 헤드의 경우는, 핌프로프의 선단을 돌출시키기 위한 구멍을 헤드면에 미소간격을 이루어 천조(千鳥)모양으로 형성하여 대응한다. 또, L형침을 이용한 헤드의 경우는 고정한 L형침을 계층구조로 하여 대응하고 있다.
그러나, 상기한 이들 대책의 경우, 어느 것이나 검사 개소의 파인피치화에 대응하여 현저하게 증가해 가는 핌프로프나 L형침의 하나 하나를 일정한 피치로 고정하는 작업이 필요하고, 또 그 하나 하나에 배선을 납땜하는 작업도 필요하기 때문에, 제품의 완성에는 고도의 숙련과 많은 작업시간을 필요로 하고 얻어진 헤드는 불가피하게 매우 고가가 되어 버린다. 더우기, 핌프로프나 L형침을 헤드에 고정한 후더라도 각 선단의 정확한 위치 확인과 그를 위한 수정작업이 필요하고, 또 출하까지 보관시에는 상기 선단을 다른 물품에 부딪히지 않도록 하는 세심한 주의를 기울일 필요가 있다.
그리고, 계층구조로 되어 있는 L형침을 갖는 헤드의 경우, 각 L형침은 길이부분이 평행하여 배열된 상태에 있기 때문에 가령 검사 속도를 높이기 위해서 입출력 신호의 고주파화를 진전하면, 얻어진 신호특성에 악영향을 미치고, 검사오차를 일으키는 일이 있다.
한편, 범프방식의 헤드에 있어서, 그 범프를 전기도금법으로 형성할 경우에는, 상기한 바와 같이 범프의 높이에 편차가 커진다. 이 범프 높이의 편차가 큰것은 배선회로의 조사 개소에 모든 범프를 확실하게 접촉시키는 것을 지상과제로 하는 헤드에 있어서, 치명적인 문제가 된다.
또, 반도체 분야에서 사용되고 있는 박막제조장치에서 범프를 형성할 경우에는 상기 박막제조장치는 매우 고가이기 때문에, 얻어진 헤드도 또한 매우 고가이고 게다가 프로브카드와 일체화하기 위한 기구가 필요하고 또 검사시에는 배선회로의 검사 개정에 접촉시키기 위한 범프를 상방으로 이동시켜서 검사종료후 범프를 상방으로 이동시키기 위한 구동기구가 필요하다. 그 때문에 얻어진 헤드는 그 기구가 복잡하고 또한 가격이 비싸다.
또, 실장용기판에 있어서는, 거기에 반도체 부품을 고밀도 실장하려고 해도, 부품을 실장한 개소가 증가하면 할수록 종래의 기판에서 그 도통구조가 상기한 바와 같이 스루홀이나 이너 바이어 홀을 주체로 하기 때문에 불가피하게 빈 공간이 증대한다. 그 때문에 어느 규격 사이즈의 실장용기판에 있어서는 부품의 실장에 필요한 범프패턴(또는 랜드부)의 형성 개소나 그 넓이는 한정되고, 고밀도 실장을 위한 노력이 제한될 수 밖에 없다. 그리고, 고밀도 실장의 실현을 의도한 경우, 다른 신호패턴의 작용(引回)등이 필요하고, 그를 위해서 기판은 한층 다층화하지 않을 수 없으며, 이것에 의해 신호패턴의 배선은 한층 길게 되고 그 결과로서 얻어진 실장용기판의 전기 특성면에 대한 신뢰성이 저하된다.
본 발명의 목적은, 적어도 한쪽의 표면에 범프패턴이 형성되어 있고, 그것을 베어칩 또는 반도체소자 패키지의 실장면으로 함으로써 반도체소자 패키지용의 기판 또는 마더보드로서 동작시킬 수 있는 회로기판을 제공한다.
본 발명의 다른 목적은, 범프 높이의 편차가 매우 작은 회로기판을 제공한다.
본 발명의 또 다른 목적은, 도체회로간의 도통구조를 확실하게 계속 보지하고 그것이 세경화(細經化)되기 때문에, 베어칩이나 반도체소자 패키지의 고밀도 실장이 가능한 회로기판을 제공한다.
본 발명의 또 다른 목적은, 베어칩이나 반도체소자 패키지를 직접 범프를 통하여 실장할 수 있기 때문에, 부품의 실장시 생력화(省力化)를 가능하게 하는 회로 기판을 제공한다.
본 발명의 다른 목적은, 종래의 빌드업 방식에서 다층 회로기판을 제조할 때 채용된 기계가공을 행하지 않고, 소위 역빌드업 방식이라고 할 만한 방법으로, 적어도 한쪽의 표면에 높이의 편차가 작은 범프패턴이 형성되어 있는 회로기판의 제조방법을 제공한다.
본 발명의 다른 목적은, 도체회로나 도통구조의 형성을 전류밀도가 높은 전기도금법으로 가할 수 있기 때문에, 목적으로 하는 회로기판을 높은 생산성하에서 제조할 수 있는 회로기판의 제조방법을 제공한다.
본 발명의 목적은, 검사대상이 파인피치화하고 있더라도 용이하게 그에 대처할 수 있고, 고주파검사시 검사착오가 발생하지 않고, 게다가 저렴한 비용으로 제조할 수 있는 범프식 콘택트 헤드와 그 제조방법을 제공한다.
본 발명의 다른 목적은, 범프를 통하여 베어칩이나 반도체소자 패키지가 실장되어 있는 반도체 부품 실장 모듈에 있어서, 범프, 베어칩이나 반도체소자 패키지의 랜드부가 기계적으로 접촉하여 도통하는 신규한 구조의 반도체 부품 실장 모듈을 제공한다.
상기한 목적을 달성하기 위해서는, 본 발명에 있어서 다음으로 이루어진 회로기판이 제공된다 :
절연기재의 적어도 한면에 적어도 범프가 형성된다 ;
상기 절연기재의 적어도 한면 또는/및 내부에는 적어도 1층의 도체회로가 배선된다 ;
상기 범프와 도체회로 사이 또는/및 각 도체회로 사이에는 그것을 전기적으로 접속하는 도통구조가 형성된다 ; 그리고,
적어도 상기 범프는, 적어도 2 종류의 도전재료를 순차 전착하여 이루어진 다층구조체이다.
특히, 상기 도통구조는 기둥모양 도체로 이루어지고, 또 상기 범프는, 외층부가, 금, 니켈, 니켈합금 등 내식성을 갖춘 도전재료로 이루어지며, 내층부가 동(銅)으로 이루어진 2층구조체인 회로기판이 제공된다.
본 발명에 있어서는, 하기 공정에서 이루어진 회로기판의 제조방법이 제공된다 :
도전기판과, 상기 도전기판의 적어도 한면에 형성된 도체박층과, 상기 도체박층의 표면에 형성된 전착층(電着層), 상기 전착층의 소정 개소에 매설하여 형성되고, 적어도 2종류의 도전부재를 순차 전착하여 이루어진 다층구조체의 범프와, 상기 전착층을 피복하여 형성된 레지스터부(A), 상기 레지스터부(A)에 매설하여 형성되고, 상기 범프에 접속하는 제 1의 기둥모양 도체, 또는 도체회로 혹은 랜드부회로와 상기 레지스터부(A)에 매설하여 형성되고, 상기 도체회로 또는 상기 랜드부회로에 접속하고 그 단면은 상기 레지스터부(A)의 표면에 표출된 제 2 기둥모양 도체로 이루어진 부재 A를 제조하는 공정 A :
상기 부재 A의 레지스터부(A)의 표면에 1층의 도체회로가 형성되어 있는 부재B(1), 또는, 복수층의 도체회로와 그 도체회로간을 접속하는 기둥모양 도체가 다른 레지스터부(B)에 매설하여 형성되고 가령 최후의 도체회로는 상기 레지스터부(B)의 표면에 형성되어 있는 부재 B(2)를 제조하는 공정 B ;
상기 부재 B(1) 또는 부재 B(2)의 상기 도체회로측의 표면을 절연기재의 표면에 열압착하고, 상기 도체회로가 상기 절연기재에 매설되어 이루어진 일체화물(C)을 제조하는 공정C ; 및
상기 일체화물(C)에서 상기 도전기판을 박리(剝離)한 다음, 상기 도체박층 및 상기 전착층을 순차 에칭제거하여 범프를 표출시키는 공정 D.
특히, 상기한 공정 A가 아래의 공정으로 이루어진 회로기판의 제조방법이 제공된다.
전기도금법으로 도전기판의 적어도 한면을 피복하여 도체박층을 형성하는 공정 A1 ;
상기 도체박층을 피복하여 레지스터층(a1)을 형성한다음 노광출·현상처리를 행하여, 상기 레지스터층(a1)을 범프 형성 예정 개소에만 잔류(殘置)시켜서 상기 도체박층의 다른 표면을 노출시키는 공정 A2 ;
상기 도체박층의 노출표면에, 전기도금법으로 상기 범프 형성 예정 개소에 잔류한 레지스터층(a1)과 동일면(同一面)에 도전재료를 전착하여 전착층을 형성하는 공정 A3 ;
상기 범프 형성 예정 개소에 잔류한 상기 레지스터층(a1)을 제거하고, 상기 전착층에 상기 도체박층의 표면이 노출된 범프용 홈을 형성한 공정 A4 ;
상기 전착층의 표면을 피복하여 레지스터층(a2)을 형성한다음 노광·현상처리를 행하여, 상기 레지스터층(a2)에 상기 범프용 홈에 연통하는 제 1 구멍과, 형성해야 할 랜드부의 회로 패턴에 상당하는 평면 패턴을 형성하는 공정 A5 ;
전기도금을 행하여, 상기 범프용 홈과 상기 제 1 구멍과 상기 평면 패턴에 제1의 도전재료를 층상으로 전착하고, 이어서 형성된 층상체 상에 상기 제 1의 도전재료와는 다른 적어도 1종의 도전재료를 또 순차 전착하고, 상기 범프용 홈(凹)과 상기 제 1 구멍과 상기 평면 패턴을 2종 이상의 도전재료가 적층하여 이루어진 다층구조체로 충전하여 범프와 제 1의 기둥모양 도체, 랜드부 회로를 일괄하여 형성하는 공정 A6 ;
상기 레지스터층(a2)을 제거하고 상기 전착층의 표면을 노출시키는 공정 A7 ;
상기 전착층의 노출표면을 피복하고 상기 제 1 기둥모양 도체의 단면이 표출되는 두께로 레지스터층(a3)을 형성하는 공정 A8 ;
상기 레지스터층(a3)과 상기 제 1 기둥모양 도체의 단면을 피복하고, 무전해도금법으로 도금박막을 형성하는 공정 A9 ;
상기 도금박막을 피복하고 레지스터층(a4)을 형성한다음 노광·현상처리를 행하여, 상기 레지스터층(a4)에 형성해야 할 도체회로의 회로패턴에 상당하는 평면패턴 및 상기 랜드부 회로에 연통하는 구멍의 평면 패턴을 형성하고, 그 평면 패턴으로 상기 도금박막의 표면을 노출시키는 공정 A10 ;
전기도금을 행하여, 상기 평면 패턴에 도전재료를 전착하고 도체회로 및 상기 랜드부 회로에 접속하는 기둥모양 도체를 일괄하여 형성하는 공정 A11 ;
상기 레지스터층(a4)을 제거하고, 노출된 상기 도금박막을 에칭제거하여 상기 레지스터층(a3)을 노출시키는 공정 A12 ;
상기 도체회로, 랜드부회로에 접속하는 상기 기둥모양 도체 및 상기 레지스터층(a3)을 레지스터층(a5)으로 피복하여 상기 레지스터층(a3)과 상기 레지스터층(a5)으로 이루어진 레지스터부(A)를 형성한다음 노광·현장처리를 행하여 상기 도체회로 및 랜드부 회로에 접속하는 상기 기둥모양 도체에 연통하는 제 2 구멍을 형성하는 공정 A13 ; 및
전기도금을 행하여, 상기 제 2 구멍안에 도전부재를 충전하여 제 2 기둥모양도체를 형성하는 공정 A14 ;
또, 본 발명에 있어서는, 상기한 공정 B(1)가 아래의 공정으로 이루어진 회로기판의 제조방법을 제공한다:
상기 부재 A에 대한 상기 레지스터층(a5) 전면(全面)을 피복하여, 무전해도금법으로, 도금박막을 형성하는 공정 B1 ;
상기 도금박막을 피복하여 레지스터층(b1)을 형성한다음 노광·현상처리를 행하고, 형성해야 할 도체회로의 회로패턴에 상당하는 평면 패턴을 형성하여, 그 평면 패턴으로 상기 도금박막의 표면을 노출시키는 공정 B2 ;
전기도금을 행하여, 상기 도금박막의 노출표면에 도전재료를 전착하여 도체회로를 형성하는 공정 B3 ; 및,
상기 레지스터층(b1)을 제거하고, 노출된 상기 도금박막을 에칭제거하여 상기 레지스터층(a5)를 노출시키는 공정 B4 ;
또 본 발명에 있어서는, 상기 공정 B(2)가 다음으로 이루어진 회로기판의 제조방법이 제공된다:
상기 부재 B(1)에 대해서,
레지스터층(a5)과 상기 도전회로를 피복하여 레지스터층(b2)을 형성한다음 노광·현상처리를 행하여 상기 레지스터층(b2)에 상기 도체회로에 연통하는 구멍을 형성하는 공정 B5 ;
전기도금을 행하여, 상기 구멍 안에 도전재료를 전착하고 기둥모양 도체를 형성하는 공정 B6 ;
상기 레지스터층(b2)전면을 피복하여 무전해도금법으로, 도금박막을 형성하는 공정 B7 ;
상기 도금박막을 피복하여 레지스터층(b3)을 형성한다음 노광·현상처리를 행하여, 상기 레지스터층( b3)에, 형성해야 할 도체회로의 회로패턴에 상당하는 평면 패턴을 형성하여, 그 평면 패턴으로 상기 도금박막의 표면을 노출시키는 공전 B8 ;
전기도금을 행하여 상기 평면 패턴에 도전재료를 전착하고 도체회로를 형성하는 공정 B9 ; 및,
상기 레지스터층(b3)을 제거하고, 노출된 상기 도금박막을 에칭제거하여 상기 레지스터층(b2)를 노출시킨 공정 B10 ; 을 적어도 1회 행한다.
더욱이 본 발명에서는, 상기 공정 A가 아래의 공정으로 이루어진 회로기판의 제조방법을 제공한다.
도전기판의 적어도 한면을 피복하고, 전기도금법으로, 도체박층을 형성하는 공정 A1 ;
상기 도체박층을 피복하여 레지스터층(a1)을 형성한다음 노광·현상처리를 행하고, 상기 레지스터층(a1)을, 범프 형성 예정 개소에만 잔류시키고, 상기 도체박층의 다른 표면을 노출시키는 공정 A2 ;
상기 도체박층의 노출표면에, 전기도금법으로, 상기 범프 형성 예정 개소에 잔류한 상기 레지스터층(a1)과 동일면에 도전재료를 전착하여 전착층을 형성한 공정 A3 ;
상기 범프 형성 예정 개소에 잔류한 레지스터층(a1)을 제거하고, 상기 전착층에, 상기 도체박층의 표면이 노출된 범프용 홈을 형성한 공정 A4 ;
상기 전착층의 표면을 피복하여 레지스터층(a2)을 형성한다음 노광·현상처리를 행하여, 상기 레지스터층(a2)에, 상기 범프용 홈에 연통하는 평면 패턴, 형성해야 할 도체회로의 회로 패턴에 상당하는 평면 패턴, 및 필요에 따라서는 랜드부 회로의 회로패턴에 상당하는 평면 패턴을 형성하는 공정 A15 ;
전기도금을 행하여, 상기 범프용 홈과 상기 평면 패턴에 제 1 도전재료를 층상으로 전착하고, 그 다음에 형상된 층상체상에 상기 제 1 도전재료와는 다른 적어도 1종의 도전재료를 순차 전착하고, 상기 범프용 홈과 상기 도체회로와 필요에 따라서 상기 랜드부 회로를 2종 이상 도전재료가 적층하여 이루어진 다층구조체로 충전하고, 범프와 도체회로를 필요에 따라서는 랜드부 회로를 일괄하여 형성하는 공정 A16 ;
상기 도체회로 및 필요에 따라서는 랜드부 회로를 피복하여 레지스터층(a3)을 형성한다음 노광·현상처리를 행하여, 상기 레지스터층(a3)에, 상기 도체회로 및 필요에 따라서는 랜드부 회로에 연통하는 제 1 구멍을 형성하는 공정 A17 ; 및,
전기도금을 행하고, 상기 제 1 구멍안에 도전부재를 전착하고 기둥모양 도체를 형성하는 공정 A18
또 본 발명에서는, 다음으로 이루어진 범프방식 콘택트 헤드를 제공한다:
절연기판의 소정 개소에는, 적어도 상면이 상하이동가능한 가동부위가 형성된다 ;
상기 가동부위의 상면은 상기 절연기판의 상면과 동일면 상태에 있다.
상기 절연기판의 상면 또는/및 내부에는, 상기 가동부위에까지 연재하는 복수개의 신호도체가 배선되어 적어도 그 선단은 상기 가동부위에 위치한다 ; 그리고
상기 신호도체의 상기 선단의 상면에는, 적어도 2종류의 도전재료를 순차 전착하여 이루어진 다층구조체의 범프가 돌설되어 있다 ;.
특히, 상기 가동부위는,
상기 절연기판의 두께 방향으로 형성된 관통구멍 ;
상기 관통구멍에 배설된 탄성부재 ; 그리고,
상기 탄성부재의 상면은 상기 관통구멍의 상부개구에서 표출된 범프식 콘택트 헤드를 제공하며,
또, 상기 가동부위는,
상기 절연기판의 상면측이 박육부가 되도록 상기 절연기판의 두께 방향으로 단차 구조를 만들어 형성된 관통구멍의 상기 박육부이다 ; 그리고,
상기 관통구멍의 상부개구의 평면에서 본 형상은 사각형이고, 그 사각형의 네 모퉁이에는 상기 절연기판의 주연부 방향으로 연장한 스릿트가 적어도 상기 단차구조에 대한 상기 박육부의 기부에까지 각설되고, 상기 박육부의 평면에서 본 형상은 설편(舌片)형상을 이루고 있는 범프식 콘택트 헤드를 제공하고,
또 상기 가능부위는 상기 절연기판 상면측이 박육부가 되도록 상기 절연기판의 두께방향으로 단차구조를 만들어 형성되고, 상부개구의 평면에서 본 형상은 사각형이며, 그 사각형의 네 모퉁이에는 상기 절연기판의 주연부 방향으로 연장한 스릿트가 적어도 상기 단차구조에 대한 상기 박육부의 기부에까지 각설되어, 상기 박육부의 평면에서 본 형상은 설편형상을 이루는 관통구멍 ;
상기 관통구멍에 배설된 탄성부재 ; 그리고,
상기 탄성부재의 상면은 상기 관통구멍의 상부개구에서 표출되고, 상기 탄성부재의 상면에까지 신호도체가 배선되는 범프식 콘택트 헤드가 제공된다.
또 본 발명에서는, 하기 공정으로 이루어진 범프식 콘택트 헤드의 제조방법을 제공한다:
도전박판의 표면을 피복하고 제 1 레지스터층을 형성한다음 노광·현상처리를 행하여, 형성해야 할 범프의 위치에 상당하는 개소에 상기 도전박판의 표면을 노출 시키는 공정 ;
상기 도전박판의 노출표면에 에칭처리를 행하고 상기 도전박판의 노출표면에 범프용 홈을 형성한다음, 상기 제 1 레지스터층을 제거하는 공정 :
표출된 도전박판의 표면을 피복하고 제 2 레지스터층을 형성한다음 노광·현상처리를 행하여, 형성해야 할 신호도체의 패턴에 상당하는 평면 패턴으로 상기 도전박판의 표면을 노출시키는 공정 :
전기도금을 행하고, 상기 범프용 굴곡과 상기 평면 패턴에 제 1 도전재료를 층상으로 전착하고, 이어서 형성된 층상체 상에 상기 제 1 도전재료와는 다른 적어도 1종 도전재료를 또 순차 전착하고, 상기 범프용 홈과 상기 평면 패턴을 2종 이상 도전재료가 적층하여 이루어진 다층구조체로 충전하여 범프와 신호도체를 일괄시켜서 형성되는 공정 ;
상기 제 2의 레지스터층을 제거한 다음, 그 표출면을 소정 형상의 개구를 갖는 관통구멍이 형성된 절연기판의 상기 개구측의 표면에 열압착하는 공정 ; 및,
상기 관통구멍과 상기 도전박판이 형성된 공동부에 탄성부재를 충전한 다음, 상기 도전박판을 에칭제거하여 상기 범프와 상기 신호도체의 상면을 표출시키는 공정.
또 본 발명에 있어서는, 하기 공정에서 이루어진 범프식 콘택트 헤드의 제조방법을 제공한다 :
도전기판의 적어도 한면을 피복하여, 전기도금법으로, 도체박층을 형성하는 공정 :
상기 도체박층을 피복하여 제 1 레지스터층을 형성한다음 노광·현상처리를 행하여, 상기 제 1레지스터층을 범프 형성 예정 개소에만 잔류시키고 상기 도체박층의 다른 표면을 노출시키는 공정 ;
상기 도체박층의 노출표면에, 전기도금법으로, 상기 범프 형성 예정 개소에잔류한 상기 제 1 레지스터층과 동일면(同一面)에 도전재료로 전착층을 형성하는 공정 ;
상기 범프 형성 예정 개소에 잔류한 상기 제 1 레지스터층을 제기하여, 상기 전착층에 상기 도체박층의 표면이 노출된 범프용 홈을 형성하는 공정 ;
상기 전착층의 표면을 피복하여 제 2 레지스터층을 형성한다음 노광·현상처리를 행하고, 상기 제 2레지스터층에 형성해야 할 신호도체의 패턴에 상당하는 평면 패턴으로 상기 전착층의 표면을 노출시키는 공정 ;
전기도금을 행하고, 상기 범프용 홈과 상기 평면 패턴에 제 1 도전부재를 층상으로 전착하고 이어서 형성된 층상체 상에 상기 제 1 도전재료와는 다른 적어도 1종 도전재료를 또 순차 전착하고, 상기 범프용 홈과 상기 평면 패턴을 2종 이상도전재료가 적층하여 이루어진 다층구조체로 충전하여 범프와 신호도체를 일괄시켜서 형성된 공정 ;
상기 제 2 레지스터층을 한 다음, 그 표출면을, 소정 형상의 개구를 갖는 관통구멍이 형성되어 있는 절연기판의 상기 개구측의 표면에 열압착하는 공정 ;
상기 관통구멍과 상기 전착층이 형성된 공동부에 탄성부재를 충전한 다음, 상기 도전기판을 벗기고, 이어서 상기 도체박층 및 전착층을 순차 에칭제거하여 범프및 신호도체를 표출시키는 공정
그리고, 본 발명에 있어서는, 다음으로 이루어진 반도체 부품 실장 모듈을 실장 모듈을 제공한다 :
절연기재의 적어도 한면에, 적어도 2종류 도전재료를 층상으로 전착하여 이루어진 다층구조체의 범프가 형성되고 있는 회로기판 ; 및,
상기 회로기판에 접착체를 이용하여 실장된 반도체 부품 ; 그리고,
상기 반도체 부품의 랜드부는, 상기 범프와 기계적으로 접촉한다. 특히, 실장시에 이용하는 접착제는 경화시에 치수가 수축하는 접착제의 반도체 부품 실장 모듈을 제공한다.
이하, 도면에 입각하여, 우선, 본 발명의 회로기판과 그 제조방법에 대해서 상세하게 설명한다.
제 1도와 제 1도의 Ⅱ-Ⅱ선에 따른 단면도인 제 2도는, 본 발명의 회로기판 M1을 도시하고, 또 제 3도와 제 3도의 Ⅳ-IV선에 따른 단면도인 제 4도는, 본 발명의 다른 회로기판 M2을 도시하고 있다.
그리고, 제 5도는 본 발명의 또 다른 회로기판(멀티칩 범프 보드)M3을 도시한 사시도이며, 제6도는 본 발명의 다른 회로기판(멀티칩 범프 보드)M4를 도시한 사시도이다. ,
이 회로기판 M1, M2, M3, M4은 모두 동일하고 절연기재(1)의 표면(1a)에 소정의 평면 패턴을 형성하고 범프(3)가 돌설되어 있다. 그리고, 회로기판 M1, M2, M3 는 모두 절연기재(1)의 표면(1a)에 랜드부 회로(4)가 표출되고 있다. 그러나, 회로기판 M4에서는 상기 랜드부 회로는 표출되지 않고 절연기재(1)의 배부에 형성된다.
또, 회로기판 M1, M2을 비교하면, 회로기판 M1의 경우는, 절연기재(1)의 표면(1a)에 후술한 도체회로는 표출되지 않지만, 회로기판 M2의 경우는 절연기재(1)의 표면(1a)에 도체회로(2a)가 표출되는 구조로 되어 있다.
이들 회로기판 가운데, 그 기본구조는 회로기판 M1, M2로 대표될 수 있다. 회로기판(멀티칩 범프 보드) M3는 회로기판 M1에 비교하면 범프 패턴의 수가 다를 뿐이지만, 회로기판 M1의 변형예로서 자리메길 수 있으며 또 회로기판(멀티칩 범프보드) M4는, 후술한 제조방법에 있어서, 랜드부 회로(4)를 절연기판(1)에 소정의 패턴으로 내설함으로써 얻을 수 있다.
이들 중에서, 우선 회로기판 M1, M2에 대해서 상세하게 설명한다.
우선, 회로기판 M1, M2의 경우, 모두 절연기재(1)의 내부에는 복수층(도면에서는 2층)의 도체회로(2a,2b)이 상기 절연기재(1)의 두께방향에 대해서 서로 소정의 간격을 두고 매설된다.
그리고, 회로기판 M1의 경우는, 절연기재(1)의 표면(1a)에 범프(3)가 돌출되고, 또는 랜드부 회로(4)가 표출되며, 표면측에 위치한 최상층의 도체회로(2a)는 표면(1a)에 표출되지 않고, 범프(3)와 도체회로(2a), 랜드부 회로(4)와 도체회로 (2b), 각 도체회로(2a,2b)간은 모두 후술한 기둥모양 도체(51,5)로 전기적으로 접속되어 있다.
그 경우, 범프(3)와 최상층의 도체회로(2a)의 도통구조를 형성한 최초의 기둥모양 도체(51)는, 후술한 제조방법과의 관계에서, 그 단면의 크기가 범프(3)의 단면의 크기보다도 크다. 그러나, 그 이외의 기둥모양 도체는 모두 직경이 작다.
또 회로기판 M2의 경우는 최상층의 도체회로(2a)와 랜드부 회로(4)가 절연기재(1)의 표면(1a)에 모두 표출되고, 또한 상기 도체회로(2a)의 선단에 범프(3)가 일체적으로 형성된다.
이 구조의 회로기판 M2은, 도체회로를 복수층 형성하지 않고 최상층의 도체회로 (2a)의 1층으로만 함으로써 후술한 본 발명의 범프식 콘택트 헤드로서 사용할 수 있다.
이 회로기판 M1, M2는 모두 도면의 가상선에서 도시한 바와 같이, 범프 패턴의 개소에 소정의 반도체 부품(S)이 실장된다. 그 경우, 반도체 부품(S)이 베어칩이면, 이 회로기판 M1, M2는 반도체소자 패키지를 조립할 때 실장용 기판으로서 사용할 수 있고, 또 반도체 부품(S)이 이미 조립된 반도체소자 패키지이면, 이 회로기판 M1, M2을 마더 보드로서 사용할 수 있다.
그리고, 회로기판 M1의 경우, 제 7도에 도시한 바와 같이, 범프(3)는 별종의 도전재료를 순차 전착하여 형성된 층상체(3a, 3b)가 적층하여 이루어진 다층구조체(도면에서는 2층구조체)로 되어 있고, 또 랜드부 회로(4)도 별종의 도전부재를 순차 전착하여 형성된 층상체(4a,4b)가 적층하여 이루어진 다층구조체(도면에서는 2층구조체)로 되어 있다. 그리고 범프(3)에 대한 외층부를 형성한 층상체(3a)의 도전재료와 랜드부 회로(4)에 대한 외층부를 형성한 층상체(4a)의 도전재료와는 모두 동일한 재료로 구성되어 있고, 범프(3)에 대한 내층부를 형성한 층상체(3b)의 도전재료와 랜드부 회로(4)에 대한 내층부를 형성하는 층상체(4b)의 도전재료와는 모두 동일한 재료로 되어 있다.
그 경우, 외층부(3a, 4a)는 후술한 제조방법으로 사용한 부식액에 대한 배리어층으로써 동작시킴에 따라, 그것을 구성하는 도전재료는 그 부식액에 대한 내식성을 갖는 재료로 되어 있다. 예를 들어 상기 부식액로써 동(銅)을 에칭제거하는 것으로 사용할 경우, 외층부(3a,4a)를 구성하는 도전재료로서 금, 니켈, 니켈코발트와 같은 니켈 합금을 적당한 예로서 들 수 있다. 또 내층부(3b, 4b)는 도전성이 우수한 동(銅)으로 형성하는 것이 바람직하다.
더우기, 최초의 기둥모양 도체(51)의 경우, 범프(3)보다도 단면 형상이 크기때문에, 범프(3)간에 형성된 단차구조의 경계부 부근은 상기한 외출부(3a)를 형성한 도전부재의 층이 형성되지만, 다른 부분은 모두 내층부(3b)와 같은 도전부재를 갖고 형성된다.
한편, 회로기판 M2의 경우는, 제 8도에 도시한 바와 같이 절연기재(1)의 표면(1a)에 표출된 범프(3)와 도체회로(2a)는, 모두 회로기판 M1의 경우와 같이 외층부3a(4a)와 내층부 3b(4b)의 다층구조체로 되어 있고, 동시에 표면(1a)에 표출된 랜드부 회로(4)도 또한, 그 상면은 상기한 외층부 3a(4a)와 같은 재료로 구성되어 있고, 그 아래에 위치하는 부분이 상기한 내층부 3b(4b)로 동일한 재료로 구성된다.
더우기, 상기 다층구조체의 설명에 있어서는, 다층구조체가 2층구조체인 경우에 대해서 행하지만, 이 다층구조체는 2층구조에 한정된 것이 아니라, 가령 외층부가 다른 도전재료를 2종 이상 층상으로 전착하여 형성된 2층 이상의 층상체여도 좋다. 그러나 그 경우에도 최상층을 구성하는 층은 상기한 바와 같이 후술한 공정으로 이용하는 부식액에 대한 내식성을 갖춘 도전재료인 것이 필요하다.
이 회로기판 M1, M2에 있어서, 기둥모양 도체(51,5)는 후술한 방법으로 형성된 구멍 안에 도전부재를 전기도금법으로 전착함으로써 그 도전재료를 충전한 것이다. 따라서, 예를 들어 상기 구멍이 종래의 스루홀이나 이너 바이어 홀과 동일한 경우에는 종래와 같이 스루홀이나 이너 바이어 홀벽면에 도금층을 형성하여 이루어진 도통구조에 비교해서, 그 전류용량은 매우 커진다. 바꾸어 말하면, 회로기판을 동작시키기 위해 필요한 전류용량을 확보하려고 할 경우에도, 종래의 스루홀이나 이너 바이어 홀의 구조에 비하여, 기둥모양 도체(5)의 직경을 작게 할 수 있다.
이것은 종래의 스루홀이나 이너 바이어 홀의 구조와 같은 도통구조에 비교하여 상기 빈 공간사이를 극소화하는 것이 가능하기 때문에, 회로기판의 표면에 형성할 수 있는 범프(3)의 분포밀도를 높이는 것이 가능하게 되고, 심지어는 반도체 부품의 고밀도 실장을 가능하게 한다.
또, 회로기판 M1, M2, 의 경우, 상기한 기둥모양 도체(5)로 도체회로간의 도통을 통하기 때문에, 그 제조에 관해서는 종래와 같이 도체회로간을 관통하는 스루홀이나 이너 바이어 홀을 드릴연삭에 의하여 형성하는 기계가공이 불필요하게 된다. 그 때문에, 도체회로의 평면 패턴을 파인화할 수 있고, 이로부터도, 반도체 부품의 고밀도 실장이 가능하게 된다.
본 발명의 회로기판의 제조방법에 대한 최대의 특징은, 우선 처음에 범프가 형성되고 그 범프하에 상기한 기둥모양 도체를 통하여 복수층의 도체회로가 순차 형성되어 가는 점에 있다.
그 경우, 본 발명의 회로기판은 상기한 공정 A, 공정 B, 공정 C, 그리고 공정 D를 이 순서로 진전하는 것에 의해 제조되지만, 공정 A에서는, 범프와 제 1 기둥모양 도체와 최상층의 도체회로 또는/및 랜드부 회로가 레지스터부에 매설되어 후술한 부재 A가 제조되고 공정 B에서 상기 부재 A에 다른 도체회로와 기둥모양 도체가 부가된 후술한 부재 B(1) 또는 B(2)가 제조되고 공정 C에서 상기 B(1) 또는 B(2)와 절연기판을 일체화시킨 일체화물(C)이 제조되고, 그리고 마지막으로, 공정 D에서 목적으로 하는 회로기판이 제조된다.
그 경우, 공정 A를 상기한 공정 A1∼공정 A14로서 구성함으로써, 회로기판 M1을 제조할 수 있고, 또 공정 A로서 상기한 공정 A1∼공정 A14에 있어서 공정 A5 이후를 공정 A15∼공정 A18에 대체함으로써 회로기판 M2를 제조할 수 있다.
마지막으로, 회로기판 M1 의 제조방법을 설명한다.
우선, 부재 A는 다음과 같이 해서 제조된다. 이하, 각 공정에 따라 순차 설명한다.
공정 A1 :
제 9도에 도시한 바와 같이, 예를 들어 스탠레스 강판과 같은 도전기판(6)의 한면(6a)에, 일반적인 전기도금법에 의하여 가령 동(銅)을 도금하고 두께가 2∼3㎛정도의 도체박층(7)을 형성한다. 또, 도전기판으로서 동판이여도 좋다.
공정 A2 :
그 다음에, 도체박층(7)의 표면(7a)을 피복하여 레지스터층(a1)을 형성한다(제10도).
이 레지스터층(a1)의 형성에 관해서는, 예를 들어 공지의 드라이 필름을 사용하거나, 또한 액체 레지스터를 인쇄하여 형성한다. 그리고, 이 레지스터층(a1)의 두께는 형성해야 할 범프의 높이와 거의 같은 두께에 설정된다.
그리고, 이 레지스터층(a1)에 노광·현상처리를 행하여 범프 형성 예정 개소에 레지스터층은 남기고, 그 이외의 상기 레지스터층(a1)을 제거하며, 제 11도에 도시한 바와 같이, 상기 레지스터층(a1)을 제거한 개소에 도체박층(7)의 표면(7a)을 노출시킨다.
공정 A3 :
다음으로, 도전기판(6)을 마이너스극 상태에서 전기도금을 행하고, 도체박층(7)의 노출표면(7a)에, 잔류한 레지스터층(a1)과 동일면(同一面)이 되도록 소정의 도전재료를 전착하여 전착층(8)을 형성한다(제 12도).
이 때 사용하는 도전재료는 각별히 한정된 것이 아니라, 예를 들어 동(銅), 은(銀), 알루미늄, 금등을 들 수 있다. 보통, 동(銅)이 적당하다.
공정 A4 :
다음으로, 범프 형성 예정 개소에 잔류한 레지스터층(a1)을 제거한다. 그 결과, 제 13도에 도시한 바와 같이, 전착층(8)에는 도체박층(7)의 표면(7a)이 노출된 범프용 홈(3A)이 소정의 평면 패턴을 이루어 형성된다.
공정 A5 :
다음으로, 전착층(8)의 표면(8a)에, 형성해야 할 제 1 기둥모양 도체의 높이와 거의 같은 두께로 레지스터층(a2)을 형성하고 거기에 노광·현상처리를 행하고, 제 14도에 도시한 바와 같이, 범프용 홈(3A)에 연통하는 제 1 구멍(5A1)과, 형성해야 할 랜드부 회로 패턴에 상당하는 평면 패턴(4A)를 상기 레지스터층(a2)에 동시에형성한다.
더우기, 이 때 형성된 제 1 구멍 (5A1)의 단면형상은, 범프용 홈 (3A)의 단면 형상보다 크다. 따라서, 이 제 1 구멍(5A1)과 범프용 홈 (3A)은 전체적으로 1개의 공등(空洞)으로 되어 있다. 그리고, 범프용 홈(3A)의 저부에는 도체박층(7)의 표면(7a)과 전착층(8)의 측벽(8b)이 표출되고 또 평면 패턴(4A)으로부터는 전착층(8)의 표면(8a)가 노출된다. 또 제 1 구멍(5A1)의 단면형상은 그것이 연통하는 범프용 홈(3A)보다 크기 때문에 범프용 홈(3A)과 제 1 구멍(5A1)으로 된 공동은 단차구조를 만들어 그 경계부에는 전착층(8)의 일부 표면(8C)이 제 1 구멍(5A1)에 표출하게 된다. 더우기, 이 공정 A5에 대한 레지스터층(a2)의 형성에 관해서는 액체 레지스터를 사용해도 좋지만, 보통 드라이 필름이 이용된다.
더우기, 이 공정 A5에 있어서, 영구 레지스터로 레지스터층(a2)을 형성할 경우에는 후술한 공정 A7과 공정 A8을 행하는 것이 반드시 필요한 것은 아니다.
공정 A6 :
다음에 전체적으로 소정의 도금조에 침지하여, 도전기판(6)을 마이너스극 상태에서 전기도금을 가한다.
그 때 전기도금은, 도금조를 바꾸어 적어도 2회 행한다. 즉, 전착층(8)이 동(銅)으로 된 경우에 최초의 전기도금에는 금, 니켈, 니켈코발트합금과 같이, 후술한 공정 D에서 행한 에칭처리시에 이용한다. 부식액에 의해서 침식되지 않는 내식성을 갖춘 제 1 도전재료의 전착을 행한다. 이 최초의 전기도금으로 상기한 범프용 홈(3A)과 제 1 구멍(5A1)으로 된 공동에서는 도체박층(7)의 노출표면(7a), 전착층(8)의 측벽(8b), 및 단착부에 대한 전착층(8)의 일부 표면(8c)에 상기한 제1 도전재료가 층상으로 전착한다.
또 평면 패턴(4A)에서도 같은 전착이 진행한다.
그리고 상기한 최초의 전기도금에 있어서, 다시 다음의 전기도금을 행하여 상기한 제 1 도전재료로 형성되어 있는 층상체 상에 다른 도전재료를 전착한다. 이때 전착된 도전재료는 도전성이 우수한 것이라면 뭐든지 좋다. 가령 동(銅), 알루미늄등을 적당한 재료로써 들 수 있다.
이 전기도금과정에서, 범프용 홈(3A)와 제 1 구멍(5A1)으로 된 공등, 및 평면 패턴(4A)에서는 우선 처음에 공정 D에서 이용한 부식액에 대해서 내식성을 갖춘 제1 도전재료가 층상에 퇴적되고 그 위에 또다른 도전재료가 퇴적되어 가는 그 결과로서 상기 공동과 평면 패턴이 이들 도전재료로 충전하게 된다.
따라서, 공정 A6의 종료시 제 15도에 도시한 바와 같이 범프용 홈(3A)안에는 층상체[(외층부) 3a] 와 층상체 [(내층부) 3b] 가 적층하여 이루어진 2층구조체가 충전된 상태로 범프(3)가 형성되고, 또 평면 패턴(4A)에도 상기 층상체(3a)와 같은 재료로 이루어진 층상체[(외층부) 4a]와 상기 층상체(3b)와 같은 재료로 이루어진 층상체 [(내층부)4b] 가 적층하여 이루어진 2층 구조체가 랜드부 회로(4)로서 형성된다. 그리고 제 1 구멍(5A1)안에는 단착부 근방은 층상체(3a)로 이루어지고 그 아래는 모든 층상체(3b)와 같은 재료로 이루어진 2층구조체로써 제 1 기둥모양도체(51)가 일괄하여 형성된다.
이 전기도금과정에서는 제 1 구멍(5A1)쪽이 범프용 홈(3A)보다도 단면형상이 크기 때문에 각각 도전재료의 전착에 관해서는 범프용 홈에의 퇴적, 그 다음에 제 1 구멍의 퇴적이 원활하게 진행된다. 더우기, 이 전기도금 과정에서 도금조에 초음파진동을 가하면, 제 1 구멍 (5A1)이나 범프용 홈(3A)이 소형상이더라도 그 안에 도금조를 확실하게 침입시킬 수 있고 또 전기도금 과정에서 발생하는 가스는 제 1 구멍(5A1)이나 범프용 홈(3A)에서 급속히 제거되기 때문에 신뢰성이 높은 도금을 가할 수 있다.
이 전기도금시에 대한 도전로는 큰 면적의 도전기판(6), 도체박층(7) 및 전착층(8)이다. 그 때문에, 대전류가 흐를 수 있고, 전기 도금시 전류 밀도를 높일 수 있다. 그 결과, 범프용 홈(3A)과 제 1 구멍(5A1)와 평면 패턴(4)은 단시간에 도전재료에 의해서 피복된다.
더우기, 이 공정 A6에 있어서, 전기도금은 2회 가하는 것에 한정된 것이 아니라 필요에 따라서는 2회 이상 가해도 좋다. 그러나 그 경우에도, 처음 전기도금에는 상기한 바와 같은 내식성을 갖춘 제 1 도전재료를 층상으로 전착하는 것이 필요하다.
공정 A7 :
범프용 홈(3A)과 제 1 구멍(5A1)과 평면 패턴(4A)이 도전재료의 다층구조체로 피복된 시점, 즉 전체의 도금면이 레지스터층(a2)과 동일면 상태로 된 시점에서 전기도금을 정지하고, 계속하여 레지스터층(a2)을 제거한다. 그 결과 제 16도에 도시한 바와 같이 전착층(8)의 표면(8a)은 노출되고, 그 소정 개소에서는 범프용 홈에 충전된 도전재료의 다층구조체로 이루어진 범프(3)와, 이 범프에서 돌설된 상태로 제 1 기둥모양 도체(51)가 일체적으로 형성되고, 동시에 도전재료의 다층구조체로 이루어진 랜드부 회로(4)가 형성된다.
공정 A8 :
다음에, 제 17도에 도시한 바와 같이, 전착층(8)의 노출표면(8a)을 피복하여 제 2 기둥모양 도체(51)의 단면과 랜드부 회로(4)의 표면이 표출되는 두께로 레지스터층(a3)을 형성한다. 구체적으로 예를 들어 액체 레지스터를 도포하고 노광·현상처리를 행하여 절연층으로 한다.
공정 A9 :
이 레지스터층(a3)의 표면을 조면화한 다음, 거기에 가령 동(銅)에 무전해 도금을 가함에 따라 제 18도에 도시한 바와 같이 레지스터층(a3)과 제 1 기둥모양 도체(51)와 랜드부 회로(4)의 표면을 피복하여 도금 박막(9)을 형성한다.
공정 A10 :
다음에, 상기 도금박막(9)의 표면을 피복하여 형성해야 할 도체회로의 두께와 대략 같은 두께로 레지스터층(a4)을 형성하고 여기에 노광·현상처리를 행하여 형성해야 할 도체회로의 회로 패턴에 상당하는 평면 패턴(2A), 랜드부 회로(4)에 도통할 만한 기둥모양 도체에 상당하는 평면 패턴(5A1')을 동시에 형성한다. 그 결과 제 19도에 도시한 바와 같이, 도금 박막(9)의 표면에는 소정의 평면 패턴을 이루어 도체회로와 기둥모양 도체의 평면 패턴(2A, 5A1')이 형성되고, 그들의 평면 패턴으로 도금박막(9)의 표면(9a)이 노출된다. 또 이 공정에 대한 레지스터층(a4)의 형성에 관해서는 드라이 필름과 액체 레지스터 어느 것을 사용해도 행할 수 있다.
공정 A11 :
다음에, 도전기판(6)을 마이너스극 상태에서 전기도금을 행하고, 평면패턴(2A), 정면 패턴(5A1')에서 노출된 도금박막(9)의 표면(9a)에 가령 동(銅)과 같은 도전성이 우수한 도전재료를 제 20도에 도시한 바와 같이 상기 레지스터층(a4)의 표면과 동일면이 되도록 도체회로(2a)로써 전착한다.
공정 A12 :
다음에, 레지스터층(a4)을 제거하여 도금박막(9)의 표면(9a)이 노출된 다음, 그 노출 표면만을 예를 들어 소프트에칭하여 제거한다. 그 결과, 제 21도에 도시한 바와 같이 레지스터층(a3)의 표면이 표출되고 거기에 도체회로(2a)와 랜드부 회로(4)에 접속한 기둥모양 도체(51')가 형성된다.
공정 A13 :
다음으로, 제 22도에 도시한 바와 같이, 레지스터층(a3)의 노출표면과 도체회로(2a) 및 기둥모양 도체(51')의 전체를 피복하여 레지스터층(a5)을 형성한다.
이 레지스터층(a5)의 형성에 관해서는 드라이 필름, 액체 레지스터 어느 것이나 사용해도 좋지만, 액체 레지스터를 사용하는 것이 적당하다.
따라서, 이미 형성되어 있는 레지스터층(a3)과 상기 레기스터층 (a5)과는 일체화시키고 1개의 절연층인 레지스터부(A)를 형성하고 이 안에 도체회로(2a)와 기둥모양 도체(51')가 매설된 상태로 된다. 이 경우, 도체회로(2a)와 기둥모양 도체(51')의 개소에 대한 레지스터층(a5)의 두께는 형성해야 할 제 2 기둥모양 도체(후술)의 높이와 대략 같은 두께로 설정된다.
그 후, 레지스터층(a5)에 노광·현상처리를 행하여 제 23도에 도시한 바와 같이 도체회로(2a)와 기둥모양 도체(51')에 연통하는 제 2 구멍(5A2)을 레지스터 표면과 기둥모양 도체(51')의 단면에 노출된다.
공정 A14 :
그리고 마지막으로, 도전기판(6)을 마이너스 상태에서 전기도금을 행하고 제 2 구멍(5A2)에서 노출된 도체회로(2a)와 기둥모양 도체(51')의 각 표면에 도전재료를 전착하고 이 제 2 구멍(5A2)에 충전하여 제 2 기둥모양 도체(52)를 형성하여 공정 A를 종료한다. 이 경우, 랜드부 회로(4)에 도통한 제 2 기둥모양 도체(52)는 이미 형성되어 있는 기둥모양 도체(51')와 함께 이루어진 상태로 형성된다.
이상의 공정 A가 종료한 시점에서, 제 24도에 도시한 바와 같이 범프(3)는 전착층(8)안에 위치하고 제 1 기둥모양 도체(51)와 랜드부 회로(4)와 도체회로(2a)와 제 2 기둥모양 도체(52)는 레지스터층(a3, a5)에서 이루어진 레지스터부(A)안에 매설되어 레지스터층(a5)의 표면에는 제 2 기둥모양 도체(52)의 단면이 소정의 패턴을 이루어 표출된 부재(A)가 제조된다.
따라서 이 부재 A에 있어서는 범프(3)-제 1 기둥모양 도체(51)-도금박막(9)-도체회로(2a)-제 2 기둥모양 도체(52) 사이와 랜드부 회로(4)-도금박막(9)-제 2 기둥모양 도체(52)로 각각 도통구조가 형성된다.
다음에, 얻어진 부재 A에 대해서 다음과 같은 공정 B를 행함에 따라 부재 A에 또 다른 도체회로가 부가된다.
그 경우, 공정 B는 상기한 공정 B(1) 또는 공정 B(2) 둘 중에서 어느 하나를 가지고 구성되며 후술한 공정 B1-공정 B4로 된 공정 B(1)을 채용한 경우에는 제 1도와 제 2도에 도시한 바와 같이 2개의 도체회로가 매설되어 있는 회로기판 M1용의 중간부재 B(1)를 제조할 수 있고 또 공정 B5-공정 B10로 된 공정 B(2)을 채용한 경우에는 3개 이상의 도체회로가 매설되어 있는 회로기판 M1용 중간부재 B(2)를 제조할 수 있다.
우선, 공정 B(1)에 대해서 설명한다.
공정 B1 :
우선, 제 25도에 도시한 바와 같이, 공정 A에서 제조된 부재 A 레지스터층(a5)의 표면에 무전해도금을 가한다. 그 전면을 피복한 도금박막(10)을 형성한다.
공정 B2 :
다음에, 이 도금박막(10)의 표면(10a)을 피복하여 레지스터층(b1)을 형성하고, 여기에 노광·현상처리를 행하여 형성해야 할 도체회로의 회로패턴에 상당하는 평면패턴(2B)을 형성한다. 그 결과 제 26도에 도시한 바와 같이 도금박막(10)의 표면(10a)은 소정의 평면 패턴을 이루고 도체회로의 패턴(2B)이 형성되어 거기에서 도금박막(10)의 표면(10a)이 노출된다. 또 이 때 레지스터층(b1)의 형성에 관해서는 드라이 필름, 액체 레지스터 어느 것이나 사용할 수 있다.
공정 B3 :
다음에 도전기판(6)을 마이너스극 상태에서 전기도금을 행하고 도금박막(10)의 상기 노출표면(10a)에 가령 동(銅)과 같이 도전성이 우수한 도전재료를 상기 레지스터층(b1)과 동일면이 되는 두께로 전착한다. 그 결과, 제 27도에 도시한 바와 같이 상기 평면패턴(2B)에는 도체회로(2b)가 형성된다.
공정 B4 :
그 다음에, 레지스터층(b1)을 제거한다. 그 결과, 제 28도에 도시한 바와 같이 레지스터층(b1)이 존재해 있는 개소에는 도금박막(10)의 표면(10a)이 노출된다.
그리고 이 노출된 도금박막(10)을, 예를 들어 소프트에칭하여 제거한다. 그 결과 제 29도에 도시한 바와 같이 레지스터층(a5)의 표면에 소정의 평면 패턴을 만들어 도체회로(2b)가 형성되어 있는 부재 B(1)가 제조된다.
이 부재 B(1)에서는 범프(3)-제 1 기둥모양 도체(51)-도금박막(9)-도체회로(2a)-제 2 기둥모양 도체(52)-도금박막(10)-도체회로(2b) 사이와 랜드부 회로(4)-도금박막(9)-제 2 기둥모양 도체(52)-도금박막(10)-도체회로(2b) 사이로 각각 도통구조가 형성된다.
이 부재 B(1)에 대해서 다음에 공정 C를 행하여 얻어진 회로기판 M1은 2개의 도체회로가 매설된 것이지만, 더욱 더 많은 도체회로를 매설한 경우에는 이 부재B(1)에 이하에서 설명한 공정 B(2)를 행하면 좋다.
공정 B5 :
우선, 제 30도에 도시한 바와 같이 부재 B(1)에 대한 도체회로(2b)와 레지스터층(a5)의 전체를 피복하여 레지스터층(b2)을 형성한다. 또 이 레지스터층(b2 )을 드라이 필름, 액체 레지스터 어느 것이나 사용해도 형성할 수 있지만, 액체 레지스터을 사용하는 것이 적당하다.
따라서, 부재 B(1)의 레지스터층(a3, a5)과 상기 레지스터층(b2)과는 일체화시키고 여기에 1개의 절연층이 형성되고 이 안에 도체회로(2a), 랜드부 회로(4)와 도체회로(2b)가 매설된 상태가 된다. 그리고 이 경우, 도체회로(2b)를 매설하고 있는 개소에 대한 레지스터층(b2)의 두께는, 다음에 형성해야 할 기둥모양 도체(후술)의 높이와 대략 같은 두께로 매설된다.
다음에, 레지스터층(b2)에 노광·현상처리를 행하여 제 31도에 도시한 바와 같이 도체회로(2b)에 연통하는 구멍(5B1)을 레지스터층(b2)에 형성한다. 따라서, 이 구멍(5B1)에서는 도체회로(2b)의 표면이 노출된다.
공정 B6 :
다음에 도전기판(6)을 마이너스극 상태에서 전기도금을 행하여 구멍(5B1)에서 노출된 도체회로(2b)의 표면에 도전재료를 전착하여 이 구멍(5B1)안에 도전재료를 충전한다. 그 결과, 제 32도에 도시한 바와 같이 도체회로(2b)와 일체화시킨 기둥모양 도체(53)가 그 표면을 레지스터층(b2)에 표출된 상태로 형성한다.
공정 B7 :
그리고 이 레지스터층(b2)의 전면을 피복하여 무전해도금법으로 도금박막(11)을 형성한다(제 33도)
공정 B8 :
다음에 이 도금박막(11)의 표면(11a)을 피복하여 레지스터층(b3)을 형성하여, 여기에 노광·현상처리를 행하여 도체회로(2b)의 하층에 형성해야 할 도체회로의 회로패턴에 상당하는 평면 패턴(2C)를 형성한다. 그 결과, 제 34도에 도시한 바와 같이 형성된 평면 패턴(2C)에는 도금박막(11)의 표면(11a)이 노출된다. 또 레지스터층(b3)의 형성에 관해서는 드라이 필름, 액체 레지스터 어느 것이나 사용해도 좋다.
공정 B9 :
그리고 도전기판(6)을 마이너스극 상태에서 전기도금을 행하고 도금박막(11)의 상기 노출표면(11a)에 가령 동(銅)과 같은 도전재료를 잔류(殘置)한 레지스터층(b3)의 두께만큼 전착한다.
그 결과, 제 35도에 도시한 바와 같이, 도금박막(11)의 표면(11a)에는 소정의 평면 패턴을 이루어 도체회로(2c)가 형성된다.
공정 B10 :
다음에, 레지스터층(b3)을 제거한다. 그 결과는 제 36도에 도시한 바와 같이 제거한 레지스터층(b3)의 개소에는 도금박막(11)의 표면(11a)이 노출된다.
다음에, 노출된 이 도금박막을 예를 들어 소프트에칭하여 제거한다. 그 결과는 제 37도에 도시한 바와 같이 레지스터층(b2)의 표면에 소정의 평면 패턴을 만들어 도체회로(2c)가 형성되어 있는 부재 B(2)가 제조된다.
이 부재 B(2)에서는 레지스터층(a3,a5)안에 2개의 도체회로(2a,2b)가 매설되고 도체회로(2c)는 레지스터층(b2)의 표면에 형성된다.
그 경우, 부재 A에 부가된 새로운 도체회로(2b)와 새로운 기둥모양 도체(53)는 레지스터층(b2)으로 이루어진 레지스터부(B)안에 매설된다. 그리고 범프(3)-제 1 기둥모양 도체(51)-도금박막(9)-도체회로(2a)-제 2 기둥모양 도체(52)-도금박막(10)-도체회로(2b)-기둥모양 도체(53)-도금박막(11)-도체회로(2c)간과 랜드부회로(4)-도금박막(9)-제 2 기둥모양 도체(52)-도금박막(10)-도체회로(2b)-기둥모양 도체(53)-도금박막(11)-도체회로(2c) 사이로 각각 도통구조가 형성된다.
이 도체회로(2c)에 또 도체회로를 부가할 경우에는 제 30도에서 제 37도에 의거하여 설명한 방법으로 원하는 횟수만 반복하여 가하면 된다.
이와 같이, 공정 B를 종료한 시점에서는 공정 B(1), 공정 B(2)의 어느 것이나 마지막으로 형성된 레지스터층의 표면에 소정의 도체회로가 형성되어 있는 중간부재가 제조된다.
그리고 이 중간부재에 대해서 다음과 같은 공정 C가 적용된다.
그것을 제 29도에 도시한 부재 B(1)의 경우를 예로 들어 설명한다.
즉, 제 38도에 도시한 바와 같이, 절연기판(12)을 준비하고 구 한쪽면(12a)과 부재 B(1)의 도체회로(2b)가 형성되어 있는 쪽의 면을 열압착한다. 그 결과 도체회로(2b)는 절연기판(12)안에 매설되어, 제 39도에 도시한 바와 같이, 부재 B(1)와 절연기판(12)을 일체화시킨 일체화물(C)가 제조된다.
또 이 때 사용하는 절연기판(12)으로써는, 상온하에서 반경화 상태에 있고, 가열하면 경화되는 재료가 적당하다. 가령, 프리프랙(prepreg)이 바람직하다. 그 이유는 도체회로(2b)의 패턴은 레지스터(a5)의 표면에 돌기한 상태에서 형성되었기 때문에 여기에 절연기판(12)이 압착될 때 상기 도체회로(2b)의 패턴은 그 시점에서 가소성을 갖는 이 절연기판(12)의 상면(12a)에 매설될 수 있고 그 후 기판이 열경화하여 고정되기 때문이다. 그러나 절연기판(12)이 리짓트한 재료인 경우더라도 예를 들어 상기한 부재 B(1)의 도체회로(2b)의 패턴이 형성되어 있는 면에 가령 미경화의 에폭시수지층을 형성하고 도체회로(2b)의 패턴전체를 피복하여 여기에 리짓트한 절연기판(12)을 열압착하여 부재 B(1)와 절연기판(12)을 일체화시킬 수 있다.
이 경우, 양자를 압착한 시점에서, 가령 에폭시수지층은 미경화로 연질 상태이기 때문에, 여기에 도체회로(2b)의 패턴을 매설시킬 수 있고 동시에 상기 층은 절연기판(12)의 상면(12a)과 접착한다. 그리고 층이 열경화함에 따라, 도체회로(2b)의 패턴은 열경화한 층에 매설된 상태로 절연기판(12)과 일체화한다.
이 공정 C에서 사용하는 절연기판으로서는 전기절연성의 것이라면 뭐든지 좋다. 가령 글라스에폭시수지기판, 플렉시블프린트기판, 에폭시수지계, 폴리이미드계, 폴리에스테르계, 우레탄수지계, 페놀수기계 등 수지 기판이나 시트, 또 세라믹판 등을 들 수 있다. 이들 가운데 상기한 바와 같이, 도체회로(2b)의 패턴을 열압학시에 매설시킨다고 한다면 연한 재질의 글라스에폭시수지인 프리프랙이 적당하다. 또 상기한 절연기판은 예를 들어 복수개의 프리프랙을 적층하여 적당한 두께로 형성해도 좋다.
이와 같이 제조된 일체화물(C)에 대해서, 다음으로 공정 D가 적용된다.
즉, 공정 D에 있어서는, 우선 도전기판(6)을 박리한다. 얻어진 부재의 표면은 제 40도에 도시한 바와 같이 도체박층(7)으로 피복한 상태에 있다.
그 다음에, 도체박층(7)과 그 아래에 위치한 전착층(8)을 순차 에칭하여 제거한다. 그 결과는 제 41도에 도시한 바와 같이 도체회로(2a,2b)가 어느 것이나 레지스터층(a3)과 레지스터층(a5)과 절연기판(12)으로 된 절연기재(1)안에 매설되고, 레지스터층(a3)의 표면에만 범프(3)가 돌출하고, 또 랜드부 회로(4)가 표출된 회로기판 M1을 제조한다.
또, 상기한 도체박층(7)과 전착층(8)의 에칭제거시에, 범프(3)와 랜드부 회로(4)의 표면은 부식액과 접촉한다. 그러나, 범프(3)의 외층부(3a)와 랜드부 회로(4)의 외층부(4a)는 상기한 바와 같이, 어느 것이나 부식액에 대해서 내식성을 갖춘 상기 제 1 도전재료로 형성되어 있기 때문에 범프나 랜드부 회로가 이 에칭과정에서 부식액에 의해서 침식되는 문제는 일어나지 않는다.
그리고, 모든 범프(3)는 소정 두께의 전착층(8)에 각설된 같은 깊이의 범프용 홈안에 충전된 다층구조체이기 때문에 그 높이는 상기 범프용 홈의 깊이와 같고, 높이의 편차는 극히 적어진다.
다음에, 회로기판 M2의 제조방법에 대해서 설명한다.
이 제조방법에 있어서는, 상기한 공정 A를 후술한 공정으로 변화시키는 것을 제외하고, 다른 공정 즉, 공정 B, 공정 C, 공정 D는 회로기판 M1의 경우와 동일하게 진행된다.
그래서 회로기판 M2을 제조하는 공정 A에 대하여 도면에 입각해서 설명한다.
우선, 회로기판 M1의 제조시와 같이 공정 A1∼공정 A4가 진행되어, 제 42도에 도시한 바와 같이, 도체박층(7)의 표면(7a)의 범프 형성 예정 개소에 레지스터층(a1)을 잔류시킨 다음 다른 표면에 전기도금법으로 전작층을 형성한다음, 상기 레지스터층(a1)을 제거함에 따라, 제 43도에 도시한 바와 같이, 전착층(8)에 범프용 홈(3A)을 형성하여 도체박층(7)의 표면(7a)을 노출시킨다.
더우기, 이 공정에서 레지스터층(a1)은 액체 레지스터, 드라이 필름의 어느 쪽을 사용해도 좋다.,
그 후, 이하 공정 A15∼공정 A18을 순차 진행함에 따라, 부재 A가 진행된다.
공정 A15 :
이 전착층(8)의 표면(8a)을 피복하여 레지스터층(a1)을 형성하고, 거기에 노광·현상처리를 행하여, 제 44도에서 도시한 바와 같이, 형성해야 할 도체회로의 회로 패턴에 상당하는 평면패턴(2A)을 범프용 홈(3A)과 연통하는 상태에서 형성하고. 동시에 형성해야 할 랜드부 회로의 회로 패턴에 상당하는 평면패턴(4A)을 형성한다. 따라서, 평면패턴(2A)과 평면패턴(4A)에서는 전착층(8)의 표면(8a)가 노출되고, 또 범프용 홈(3A)에서는 도체박층(7)의 표면(7a)과 전착층(8)의 측벽(8b)이 노출된다.
더우기, 이 공정에 있어서, 상기 레지스터층(a2)의 형성에 있어서는 일반적으로 드라이 필름이 사용된다.
공정 A16 :
다음으로, 회로기판 M1의 제조시에 대한 공정 A6와 같은 양상으로 전체를 도금조로 침지하고, 도전기판(6)을 마이너스극 상태에서 적어도 2회 전기도금을 행하고 다른 도전재료의 다층구조체를 형성한다.
이 전기도금을 종료한 시점에서는, 제 45도에서 도시한 바와 같이, 랜드부 회로의 평면패턴(4A)은 내식성을 갖춘 제 1 도전재료의 층상체(4a)와 다른 도전재료의 층상체(4b)의 2층구조체가 충전되어서 랜드부 회로(4)가 형성된다.
그리고, 범프용 홈(3A)과 도체회로의 패턴(2A)에서는, 최초의 전기도금에 따라서 내식성을 갖춘 제 1 도전재료가 전착층(8)의 표면(8a)과 범프용 홈의 측벽(8b)과 도체박층(7)의 표면(7a)에 층상으로 전착하여 층상체 [(외층부)3a] 를 형성하고, 그 다음 전기도금으로 이 층상체(3a)위에 다른 도전재료가 전착하여 층상체[(내층부)3b] 를 형성하고, 여기에 이 층상체의 2층구조체인 범프(3)와 도체회로(2a)가 일괄하여 형성된다.
공정 A17 :
그 다음으로, 제 46도에 도시한 바와 같이, 도체회로(2a)와 랜드부회로(4)를 피복하여 레지스터층(a3)을 형성하고, 여기에 노광·현상처리를 행하여 각각 도체회로(2a) (또는 랜드부 회로 4 )에 연통하는제 1 구멍(5A1)을 이 레지스터층(a3)에 형성한다. 따라서, 제 1 구멍(5A1)에서는 도체회로(2a)(혹은 랜드부 회로4)의 표면이 노출된다. 더우기, 이 때 레지스터층(a3)의 두께는 형성해야 할 기둥모양 도체의 높이와 대략 동일하도록 설정되었고, 또 레지스터층(a3)의 형성에 있어서는 드라이필름, 액체 레지스터 어느 것이나 사용해도 좋다.
공정 A18 :
그리고 마지막으로, 도전기판(6)을 마이너스극 상태에서 전기도금을 행하고, 제 1 구멍(5A1)에서 노출된 도체회로(2a) (혹은 랜드부 회로4)의 표면에 도전재료를 전착하고, 이 제 1 구멍(5A1)안에 충전하여 기둥모양 도체를 형성한다.
그 결과는 제 47도에 도시한 바와 같이, 레지스터층(a3)의 표면에는 제 1 기둥모양 도체(51)의 단면이 소정의 패턴을 이루어 표출한 부재 A가 제조된다. 이 부재 A에 있어서는, 범프(3)-도체회로(2a)-제 1 기둥모양 도체(51)사이에서 연통구조가 형성된다.
이후, 이 부재 A에 상기한 공정 B, 공정 C, 공정 D를 순차 행함으로써 절연기판의 표면에는 소정의 평면패턴으로 표출된 도체회로(2a)와 랜드부 회로(4), 및 도체회로(2a)의 선단 표면에 돌설된 범프(3)를 갖춘 회로기판 M2(제 3도)가 제조된다.
더우기, 제 6도에 도시한 회로기판 M4, 즉 절연기재(1)의 표면(1a)에 랜드부회로가 표출되지 않은 회로기판을 제조할 경우에는, 회로기판 M1의 제조에 있어서, 공정 A5(제 14도)를 실시할 때, 랜드부 회로의 회로 패턴에 상당한 평면패턴(4A)을 형성할 필요없이, 그 이후의 공정, 가령 공정 B로 상기 평면패턴(4A)을 형성하고, 거기에 도전재료를 전착하여 랜드부 회로로 하고, 그 랜드부 회로를 표출한 범프패턴과 접속하도록 레지스터부에 내설하면 좋다.
이상의 설명은, 어느 것이나 편면 실장의 회로기판을 제조할 경우이지만, 필요에 따라서는 다음과 같이 양면 실장용의 회로기판을 제조할 수 있다. 그것을, 회로기판 M1의 제조시에 얻을 수 있는 부재 B(1)와 부재 B(2)를 사용한 경우를 예로 들어 설명한다.
즉, 제 48도에 도시한 바와 같이, 부재 B(1)와 부재B(2)는 각각 도체회로측의 면을 절연기판(12)의 각 한면에 우선 열압착하여, 부재 B(1)와 부재 B(2)와 절연기판(12)을 일체화시킨다. 그 다음에, 일체화물의 양면에 있는 도전기판을 박리하고, 도체박층, 전착층을 순차 에칭제거한 다음, 도시하지 않은 스루홀을 형성함에 따라, 제 49도에 도시한 바와 같이 양면 실장용 회로기판 M5을 얻을 수 있디.
또 제 39도에서 도시한 부재에 대해서, 그 절연기판(12)에 종래의 서브트랙티브법이나 애디트브법등을 적용하여 다른 도체회로를 빌드업시킨 다음, 도전기판(6)을 박리하고, 도체박층(7)과 전착층(8)을 순차 에칭제거함에 따라서도, 목적으로 하는 양면 실장용 회로기판으로 할 수 있다.
게다가, 제 48도에 도시한 바와 같은 절연기판(12)을 사용하지 않고 예를 들어 부재 B(1)의 도체회로(2b)면에 영구 레지스터를 사용하여 소정의 도체회로와 기둥모양 도체를 순차 적층하여 마지막으로 소정의 도체회로나 랜드부 회로를 형성하여 양면 실장용 회로기판으로 할 수 있다.
또 다음과 같이 해도 제조할 수 있다. 즉, 우선 제 50도에 도시한 바와 같이, 예를 들어 부재 B(2)의 도체회로(2c) 측면에 한면으로 접착제층(13a)이 형성된 필름(13)을 점착한다. 그 다음에 필름(13)과 접착제층(13a)에 대해서, 예를 들어 레저가공, 기계가공 등을 실시하여 이 필름에 기둥모양 도체용의 구멍 패턴을 형성하여 여기에 전기도금을 가해 기둥모양 도체를 형상하고 전면에 무전해도금을 행하여 그 표면에 일반적인 방법, 예를 들여 시브트랙티브법이나 애디티브법등으로 소정의 회로 패턴을 형성한다음, 도전기판(6)을 마이너스극 상태에서 전기도금에 따라 도전재료를 전착하고, 도전기판(6)을 박리하고, 도체반층(7), 전착층(8)을 제거한다. 그 결과는 제 51도에 도시한 바와 같이, 하면(1b)에 랜드부 회로가 형성된 양면 실장용회로기판 M6을 얻을 수 있다.
또, 제 37도에 도시한 부재 B(2)의 도체회로(2c)를 형성할 때, 이 도체회로(2c)를 대신하여 기둥모양 도체를 형성하고, 거기에 열경화형이 연한 수지시트를 핫프레스하여 상기 기둥모양 도체를 이 수지시트에 삽입하여 반대면에 돌출시키거나 또 돌출시키지 않은 경우에도 수지 시트의 표면을 기계 연마하여 기둥모양 도체의 표면을 표출시킨 다음, 그 전면에 무전해도금을 실시하고, 그 다음에 상기한 일반적인 방법으로 소정의 회로 패턴을 형성함에 따라, 양면 실장용 회로기판 M6을 제조할 수 있다.
또, 본 발명의 방법에 의하면, 제 52도에서 도시한 바와 같이, 반도체 부품을 접속한 범프(3)의 위치에 히트 싱크(14)가 형성되고, 또 절연기재(1)의 표면(1a)에 그라운드선회로(15)의 패턴이 표출된 회로기판 M7을 얻을 수 있다.
예를 들어, 제 14도에서 제 16도에 도시한 공정에 있어서, 랜드부회로(4)을 형성할 즈음하여, 동시에 히트 싱크(14)를 함께 형성하고, 그 이후의 공정에 있어서는 도체회로와 기둥모양 도체를 형성할 즈음하여, 동시에 도전재료인 주요 기둥을 전기도금법으로 형성하여 그것을 전열로(16)로 하고, 이 전열로(16)를 절연기재(1)의 다른 쪽 면(1b)에까지 표출시키도록 형성하면 좋다. 이 경우, 범프(3)과 히트 싱크(14)와 랜드부 회로(4)는 어느 것이나 적어도 2회 전기도금으로 동시에 형성되기 때문에 히트 싱크(14)도 또한 도전재료가 다층구조체로 된다.
더우기, 제 52도에 도시한 바와 같이, 도중에 주요 전열로(16)를 형성하고, 그 후 두께 100㎛ 정도의 도체막부(16c)를 형성하고, 절연기재(1)의 다른 쪽면(1b)에는 예를 들어 기계가공에 의한 도체막부(16c)에 이르기 까지 구멍(16a)을 천설하고, 그 벽면에 동일하게 전기도금법으로 도전재료를 가령 두께 10∼30㎛ 정도 도금하여 도금층(16b)을 형성하면 전체 방열 면적은 증가하여 우수한 방열효과를 얻을 수 있기 때문에 바람직하다.
이 회로기판 M7의 경우, 범프(3)에 반도체 부품을 예를 들어 다이보드한 때, 반도체 부품의 발열을, 히트 싱크(14)-주요한 전열로(16)-도체막부(16c)-도금층(16b)을 전달시킴에 따라 회로기판 M7의 면(1b)에서 방열시킬 수 있다.
또, 그라운드선회로(15)는 제 14도에서 제 16도에 도시한 공정에 있어서, 랜드부 회로(4)를 형성할 때, 동시에 소정의 패턴으로써 형성하면 좋다. 그 경우, 그라운드선회로(15)도 또한 도전재료가 다층구조체가 된다. 그리고, 이후 공정에 있어서, 도체회로와 기둥모양 도체를 형성할 때, 동시에 신호도체(15a)와 신호 그라운드(15b)를 소정의 패턴으로 형성하면 좋다.
이와 같이, 회로기판 M7에서 그라운드선회로(15)를 기판 표면에 설치함에 따라, EMS 대책이 설치할 수 있게 된다. 특히, 회로기판이 제 5도에서 도시한 바와 같은 멀티칩 범프보드(M3)인 경우에는, 부품 실장측면에는 범프가 돌출되어 있기만 하기 때문에 나머지 표면 개소에 신호도체회로(信號導體回路)를 형성할 필요는 없게 되고, 따라서 나머지 표면 개소의 전체에 걸쳐 이 그라운드선회로(15)를 형성할 수 있으며, 절연기재(1)에 매설된 신호도체(15a)와 신호 그라운드(15b)와 함께 전자파 대책을 세울 수 있게 된다.
이것은 현재 멀티칩 범프보드의 전자파 대책이 실장회로 기판을 축이나 케이스에 고정하는 방법인 것에 비교하면 어셈블리 구멍수의 저감을 실현하는 것이 가능하게 되어 유용하다.
이와 같이, 본 발명의 회로기판에 있어서, 그 표면에 돌설된 범프는 균일한 두께로 형성된 전착층의 소정 개소에 그 전착층의 두께와 동일한 치수의 높이를 갖는 다층구조체로써 형성된다. 그를 위해 범프의 높이 편차는 극히 작고 거기에 반도체 부품을 접속할 때 실장 신뢰성은 매우 높다.
그리고, 본 발명의 회로기판은 기계가공을 전혀 가하지 않고 종래 회로기판의 제조시에 적용되는 노광·현상처리, 그리고 무전해도금이나 전기도금을 조합하여 제조할 수 있기 때문에, 도체회로나 도체회로간의 도통구조를 파인화할 수 있고 반도체 부품의 고밀도 실장이 가능하게 된다. 특히, 도체회로간을 기둥모양 도체로 접속하기 때문에 그 전류용량은 종래 스루홀 구조에 비교하면 크게 되고 범프의 분포밀도 향상, 그리고 그에 입각한 반도체 부품의 고밀도 실장을 실현할 수 있으며 게다가 범프에 의한 실장부품을 직접 접할 수 있기 때문에, 부품 실장의 생력화(省力化)가 가능하게 된다. 또 이너바이어홀 내를 공동으로 하는 것이 불필요하게 되기 때문에, 홀을 종래와 비교하여 한층 소경화(예를 들어 30∼50㎛)할 수 있다.
전기도금은 어느 경우에 있어서도 큰 면적의 도전기판을 마이너스극 상태에서 행할 수 있기 때문에, 작은 구멍은 모두 일괄하여 도전재료로 채울 수 있고, 스루홀도금의 경우에 비교하여 현저하게 생산성이 높아진다.
다음으로, 상기한 회로기판을 사용한 본 발명의 범프식 콘택트헤드와 그 제조방법에 대해서 도면에 입각하여 상세하게 설명한다.
제 53도는 본 발명 헤드의 1예 C1을 도시한 사시도이고 제 54도는 제 53도의 Y1-Y1선에 따른 단면도이다.
이 헤드 C1의 경우, 원판형상을 절연기판(17)의 소정개소(도면에서는 중앙부)에, 절연기판(17)의 상면(17a)에서 하면(17b)에 걸쳐서 관통한 관통구멍(18)이 형성되고 상부에는 적절한 형상(도면에서는 사각형)의 상부개구(18A)가 형성된다. 이 관통구멍(18)에는 탄성부재(19)가 충전되어서 그 탄성부재(19)의 상면(19a)은 절연기판(17)의 상면(17a)과 동일면 상태로 된다.
따라서, 상기한 탄성부재(19)에 상방에서 하방에 걸쳐서 소정의 윗방향으로 힘을 가하면, 이 탄성부재(19)는 변형하여 그 상면(19a)이 상방으로 팽창하고, 그 윗방향의 힘을 해제하면, 탄성부재(19)의 상면(19a)은 원래 위치에 복원하여 절연기판(17)의 상면(17a)과 동일면 상태로 돌아온다.
즉, 상기 탄성부재(19)는 적어도 그 상면(19a)이 상하이동가능한 가동부위(E)로써 동작한다.
절연기판(17)의 상면(17a)에는 소정의 폭과 길이를 갖는 신호도체(20)와, 신호도체(20)에 고주파 입력할 때 노이즈 발생을 경감하기 위한 그라운드선(20')이 소정의 피치로 배선되어 이 신호도체(20)와 그라운드선(20') 중에, 신호도체(20)는 절연기판의 상면(17a)에서 탄성부재(19)의 상면(19a)에까지 소정의 길이만 연재하여 배선되고, 그 연재부(20a)의 선단상면(20b)에는 소정 높이의 범프(21)가 돌설된다.
이 헤드 C1에 있어서는, 신호도체(20)는 제 54도에 도시한 바와 같이 그 상면(20c)을 제거한 부분은 절연기판(17)과 탄성부재(19)안에 매설하고, 또한 상면(20c)만이 절연기판(17)의 상면(17a)과 탄성부재(19)의 상면(19a)과 동일면상태를 이루어 노출하도록 배선된다. 그리고 신호도체(20)의 다른 단에 위치한 단부(20d)는 신호도체(20)의 단자로써 도시하지 않은 신호처리장치의 단자에 접속된다.
더우기, 신호도체(20)의 연재부(20a)는 탄성부재(19)의 상면(19a)에 2∼3mm 정도 상호 평행하게 배선되고, 절연기판(17)의 상면(17a)에서는 상호 평행하지 않도록 근방사상(近放射狀)에 배선된다. 이와 같은 배선형태를 채용함에 따라 절연기판(17)의 상면(17a)에서는 신호도체(20)사이에 그라운드(20')로 된 패턴(라인)을 설치가 가능하게 되고, 그에 의해서 가동부위(E)에 위치한 신호도체의 연재부(20a)가 상호평행하는 길이를 2∼3mm 정도에까끼 짧게 할 수 있으며, 검사시 입출력신호가 고주파화하더라도, 얻어진 검사신호의 오차는 종래 L형침의 헤드에 비교하면 현저하게 작거나, 헤드의 고주파특성은 우수하다.
탄성부재(19)의 상면(19a)을 상방으로 팽출시키면 그에 수반하여 탄성부재(19)의 상면(19a)에 배선된 신호도체(20)의 연재부(20a)와 그 선단상면(20b)에 형성된 범프(21)와는 상방으로 동작한다. 그리고, 범프(21)는 소정의 검사통소와 접촉함에 따라 접속단자로써 동작하고, 거기에서 검사신호를 취할 수 있다. 그리고, 탄성부재에 윗방향 힘을 해소하면 탄성부재의 상면은 원래 위치까지 복원함에 따라 상기 범프는 하방으로 이동하여 검사 개소의 접촉상태가 해소된다.
또, 이 헤드 C1의 경우, 탄성부재(19)의 상면(19a)에 배열한 다수 범프(21)는 서로 규제하지 않고 각각 독립하여 상하이동할 수 있는 자유도가 큰 특징을 갖추고 있다.
예를 들어 제 55도에 있어서, 가령 범프21(2)가 화살표와 같이 상하이동하더라도 그 상하이동 주위의 영향은 탄성부재(19)의 탄성에 의해서 흡수되고, 인접한 범프 21(1), 21(3)의 전요는 크게 감퇴한다. 따라서, 범프 21(1), 21(3)는 범프21(2)가 상하이동하더라도, 그 상하이동이 느려져서 함께 상하이동하는 일은 일어나기 힘들다.
이것은 검사 개소에 높이 편차가 있다하더라도, 개개의 범프의 높이 편차에 대응하여, 각각 자유롭게 독립하여 상하이동할 수 있고 게다가 인접한 범프에 악영향을 미치지 않고 상하이동할 수 있는 것을 의미하는 종래 헤드에는 볼 수 없는 특징이다.
이 헤드 C1는, 검사대상이 배선회로의 소정 개소에 배치되어 후술한 밀어올리는 수단으로 탄성부재(19)의 상면(19a)을 탄성적으로 밀어올리고 팽창시킴에 따라 범프(21)을 검사 개소에 접촉시키고 실생활에 공급된다. 검사 종료후에는 탄성부재(19)를 원래의 상태로 복원시킴에 따라 검사 개소의 범프(21)의 접촉을 해제한다.
또 미리 윗방향의 힘이 작용하도록 밀어올리는 수단을 탄성부재(19)의 하부에 배치함에 따라 관통구멍(18)의 상부개구(18A)에는 범프(21)가 소정량만 상부에 끌어올리는 상태에서 헤드를 제조하고 그 헤드를 측정장치에 그대로 세트하여 실생활에 공급해도 좋다.
이 밀어올리는 수단으로써는 제 56도에 도시한 바와 같이, 탄성부재(19)하에 형성된 밀폐공기실(22)을 들 수 있다. 구체적으로는, 절연기판(17)의 하부에 소정 체적의 밀폐공기를 형성하고 거기에 압축공기를 압입한 구조로 해도 좋다. 또, 그 밀폐공간에 예를 들어 풍선주머니를 수용하고, 그 풍선주머니에 압축공기를 압입한 구조로 해도 좋다.
이 밀폐공기실(22)을 가압상태로 함에 따라, 탄성부재(19)는 그자체 탄성에 의해 변형해서 상방으로 팽창하고 그것에 의해 신호도체의 연재부(20a)와 범프(21)는 상방으로 작동한다. 일반적으로 범프(21)가 상방에 200∼300㎛ 정도 이동하는 처치를 취한다. 밀폐공기실(22)의 내부 가압상태를 해제하면 탄성부재(19)는 그자체의 탄성으로 원래 상태에 복원하고, 범프(21)와 검사 개소의 접촉은 해제된다.
제 57도는 다른 밀어올리는 수단을 도시한 단면도이다.
이 경우에는, 제 53도에 도시한 헤드 C1가 소정경의 관통구멍(23a)을 갖는 마더보드(23)의 관통구멍(23a)상에 배치되어, 신호도체(20)의 다른 단은 마더보드(23)에 배선된 회로의 단자에 접속된다.
그리고, 관통구멍(23a)아래에는, 다수의 활성핀(24a)이 탄성부재(19)의 하면 과 접촉한 상태로 임립한 활성치구(24)를 고정하고 이 활성핀(24a)으로 탄성부재(19)을 상방으로 200∼300㎛ 정도 팽창시킨다. 더우기, 활성핀(24a)은 탄성부재(19)의 상면에 소정의 피치로 배열한 범프예를 일괄하여 밀어올릴 수 있도록 배열하는 것이 바람직하다.
그런데, 상기한 밀어올리는 수단을 동작시키면, 탄성부재(19)의 상면(19a)은 상하이동하고 그에 따라 이 상면에 매설된 신호도체의 연재부(20a)는 탄성부재(19)와 절연기판(17)의 경계, 즉 관통구멍(18)의 상부개구(18A) 사방을 형성한 절연기판의 연부(18a)의 위치를 지점으로 하여 상하방향으로 굴곡운동을 한다. 그 때문에, 탄성부재(19)에 매설된 신호도체의 연재부(20a)에는 상기 탄성부재(19)에서 박리하는 힘이 작용한다.
그러나, 헤드 C1의 경우, 신호도체(20)는 그 상면(20c)을 제거한 부분이 절연기판과 탄성부재의 상면에 매설되기 때문에, 상기 굴곡운동을 받아도, 연재부(20a)는 다른 3면이 탄성부재(19)로 확보됨에 따라 탄성부재(19)에서 박리하는 사태는 큰 폭으로 억제된다.
따라서, 본 발명구조의 헤드에 있어서, 헤드 C1의 경우와 같이 신호도체(20)를 절연기판과 탄성부재의 상면에 매설시키는 것은 실제 사용에 있어서 유용하다.
더우기, 신호도체(20)를 상기한 바와 같이 매설하면 다음과 같은 효과를 얻을 수 있다.
즉 헤드 C1를 실제 사용할 때, 환경온도는 보통 70∼80℃이기 때문에, 실제로 사용과정에서 범프(21)와 검사 개소의 접촉 개소나 신호도체의 주변 온도상승이 진행된다. 그리고, 그 온도상승에 따라서, 절연기판, 탄성부재, 신호도체와 범프는 각각 열팽창계수에 대응하여 특유한 길이로 열팽창하기 때문에 예를 들어 신호도체가 절연기재나 탄성부재 사이에서 박리하는 일도 일어날 수 있다.
그러나, 헤드 C1의 경우, 예를 들어 절연기판(17)으로써 글라스에폭시수지 기판을 사용하고, 탄성부재로서 각종 고무재를 사용할 경우, 글라스에폭시수지 기판쪽이 고무보다도 열팽창계수가 작기 때문에, 고무재의 열팽창은 그 주위에 위치한 글라스에폭시수지 기판에 의해서 억제된다. 그 때문에, 탄성부재에 매설된 신호도체(열팽창계수가 가장 큰 금속)가 피치방향으로 열팽창이 억제되거나, 피치정도의 열변화는 억제되도록 한다.
제 58도는, 본 발명의 다른 헤드예 C2를 도시한 단면도이다.
이 헤드 C2는 절연기판(17)과 탄성부재(19)의 상면에 매설된 신호도체(4)의 타단에, 절연기판(17)을 두께 방향으로 관통한 스루홀(25)을 천설하고, 그 내벽에는 공지의 방법으로 도전성을 부여함에 따라, 절연기판(17)의 하면(17b)에까지 신호도체(20)를 끌어내서 그 도출 랜드에 다른 범프(21')를 천설한 구조로 된다. 더우기, 이 범프(21')의 형성에 관해서는, 예를 들어 범프재료로서 납땜을 선택하면, 형성해야 할 범프(21')가 다수이더라도 일괄 납땜처리에 의해서 동시에 형성할 수 있다.
이 헤드 C2는 제 59도에 도시한 바와 같이, 소정 직경의 관통구멍(23a)이 형성된 마더보드(23)나 서브보드의 소정의 단자(도시하지 않음)위에 상기 범프(21')가 접촉하도록 헤드 C2를 직접 재치(載置)하고 또 예를 들어 나사와 같은 치구(26)로 헤드 C2를 마더보드(23)에 고정한 상태에서 신호도체(20)와 범프(5)에 소정의 입출력신호를 통신하여 실제 사용에 공급할 수 있다.
이 헤드 C2의 경우는 상기한 사용이 가능하기 때문에 예를 들어 검사기종이 변경되어 헤드교환이 필요한 때에도 치구(26)에 의한 고정을 해제하여 헤드 C2를 마더보드(23)에 박리하여 다른 헤드에 교환할 수 있는 이점이 있다.
제60도는 다른 헤드예 C3를 도시한 단면도이다.
이 헤드 C3의 경우, 절연기판(17)의 두께 방향으로 형성된 관통구멍(18)의 단면형상은, 상부개구(18A)쪽이 하부개구(18B)보다 소경인 단차구조로 된 것을 제거하면 상기 헤드 C1와 같은 구조가 된다.
즉, 상기한 단차구조에 관통구멍(18)이 형성되었기 때문에, 절연기판(17)의 상면측은 전체 두께보다 얇은 박육부(17c)가 되어 다른 부분보다도 상하방향으로 탄성변형을 일으키기 쉬운 구조로 된다.
그리고, 이 관통구멍(19)에 탄성부재(19)가 충전됨에 따라, 상기 박육부(17c)와 탄성부재(19)를 갖고 자동부위(E)가 형성된다.
탄성부재(19)를 상방으로 팽출시킨 경우, 신호도체(20)의 연재부(20a)와 범프(21)는, 탄성부재(19)의 상면(19a)에 의해 상방으로 밀어 올리는 힘을 받음과 함께 단차부(段差部)(18b)의 상방에 위치한 박육부(薄肉部)(17c)에서도 상방으로 밀어올리는 힘을 받을 수 있는 상태로 되기 때문에 헤드 C1의 경우보다도 범프(21)의 상하이동은 원활하게 동작한다.
이 헤드 C3에 관해서는, 탄성부재의 하부에 제 56도에 도시한 바와 같은 밀폐공기실을 형성함과 함께 제 61도에서 제 63도에 도시한 바와 같은 구조로 하는 것은 바람직하다.
제 61도에서 제 63도에 있어서, 제 61도는 헤드 C3를 도시한 사시도이고, 제 62도는 제 61도의 동그라미 표시(Y2)의 영역을 도시한 부분확대도이며, 제 63도는 제 61도의 Y3-Y3선에 따른 단면도이다.
이 헤드 C3의 경우, 관통구멍(18)의 상부개구(18A)의 평면에서 본 형상은 사각형으로 되어, 그 네 모퉁이에는, 제 61도, 제 62도에 도시한 바와 같이, 소정의 폭과 길이를 갖는 스릿트(27)가 절연기판(17)의 주연부 방향을 향하여 상기한 박육부(17c) 기부까지 각설된다.
이 헤드 C3에 대한 관통구멍(18)은 제 63도에 도시한 바와 같이, 그 단면형상이 제 60도에 도시한 바와 같은 단차구조로 되어 있고, 그 상부개구(18A)에는, 충전된 탄성부재(19)의 상면(19a)이 절연기판(17)의 상면과 동일면 상태를 이루어 표출되고. 하부에는 밀폐공기실(22)과 같은 밀어올리는 수단이 배치된다.
따라서, 상부개구(18A)의 연부(18a)에는, 절연기판(17) 가운데, 제 62도와 제 63도에 도시한 길이(l1)의 부분이 박육부(17c)의 설편부(舌片部)로써 형성된다. 그리고, 절연기판(17)에 배선된 신호도체(20)는, 설편부분 [(박육부)(17c)] 의 상면을 통하여, 탄성부재(19)의 상면(19a)에까지 연재하고 그 선단에는 범프(21)가 돌설된다.
이 구조 헤드 C3의 경우, 단차부(18b)상에 위치한 절연기판의 설편부분(17c)은 얇은 층이기 때문에 탄성적으로 상하이동이 가능하며, 상부개구(18A)의 연부(18a)에서 길이(l1)만큼 떨어져 있는 개소 [(박육부의 기부)P]를 지점으로써 연부(18a)는 제63도 화살표(p)로 나타낸 바와 같은 원호운동을 할 수 있고, 설편부분 [(박육부) 17c] 에는 전체로써 판용수철작용을 발휘한다. 즉, 밀폐공기실(22)내를 가공상태로 하여 탄성부재(19)를 상방으로 팽출시킨 경우, 탄성부재의 상면(19a)도 상방으로 팽출하여, 신호도체의 연재부(20a)는 상방으로 밀어올릴 수 있음과 함께, 설편부분 [(박육부:제 62도, 제 63도에 대한 길이(l1)의 부분) 17c] 도 상방으로 밀어올릴 수 있고, 그에 대응하여 신호도체(20)의 연재부(20a)도 상방으로 밀어올릴 수 있다.
따라서, 범프(21)의 상하이동 정도는 탄성부재(19)가 상면(19a)의 팽출과 복원에 의해 규정된 것뿐만 아니라, 그에 더하여 절연기판(17)의 설편부분 [(박육부)17c] 이 굴곡과 복원에 의해서도 규정되기 때문에 이 설편부분 [(박육부)17c]이 존재하지 않은 경우에 비교하면, 범프(21)의 상하이동에 대한 조정작용은 향상된다. 예를 들어, 범프(21)의 높이에 편차가 있을 경우에도, 설편부분 [(박육부)17c] 의 길이(l1)나 두께를 적절하게 선정하여 굴곡의 정도를 조절함에 따라 범프(21)의 모든 것을 검사 개소에 확실하게 접촉시킬 수 있다.
또, 이 개편부분 [(박육부)17c] 은 전체가 얇은 층이고, 그 때문에 매우 굴곡되기 쉬운 상태에 있기 때문에 상기한 원호운동(p)뿐만 아니라, 제 62도에 도시한 바와 같이, 연부(18a)의 변방향에 대한 임의의 개소(Q)라도 독립한 상하이동이 가능하다.
따라서, 예를 들어 검사 개소에 큰 요철이 있는 경우라도, 그 요철상태에 대응하여, 4개 설편부분 [(박육부)17c] 은, 변방향에 있어서도 상하방향에 있어서도 각각 독립하여 탄성변형할 수 있으며, 그 때문에 검사 개소에 확실하게 범프(21)의 모두를 접촉시킬 수 있다. 또, 검사 개소가 작은 요철에 대해서도, 탄성부재(19)의 상하이동만이더라도 충분히 범프(21)를 검사 개소에 접촉시킬 수 있다.
또한, 헤드 C3의 경우, 밀폐공기실(22)을 가압상태에서 탄성부재(19)나 설편(舌片)부분 [(박육부)17c] 을 미리 상방으로 팽출시킨 상태에서 검사 개소와 접촉시키고 검사 개소만을 상하이동하여 사용할 수 있다.
또, 이 구조의 헤드일 경우에는, 범프(21)을 검사 개소에 접촉하여 실제 사용할 때에 상기 범프(21)와 검사 개소의 접촉저항을 안정화할 수 있는 효과를 들 수 있다.
예를 들어, 제 64도에 도시한 바와 같이, 탄성부재(19)를 상방으로 팽출시키고 그 상면(19a)을 가상선에서 도시한 바와 같이 높이(h)만 상방으로 이동시킨다.
이 때, 길이(l1)의 설편부분 [(박육부)17c]은 개소(P)를 지점으로 하여 p방향으로 원호운동을 행함에 따라 상방으로 휘어지고, 그에 수반하여 범프(21)도 높이 (h)만 상방으로 이동한다. 이 때, 범프(21)도 p방향으로 원호운동을 하기 때문에 이 범프(21)는 가상선으로 도시한 바와 같이, 수평 위치는 거리(d)만 원래 위치보다도 벗어난다.
즉, 범프(21)는, 높이(h)만 상방으로 이동해 가는 과정에서 거리(d)만 수평이동한다.
따라서, 범프(21)가 검사 개소에 접촉한 경우에는. 상기한 과정에서 범프(21)는 검사 개소에 압접하면서 거리(d)만 검사 개소를 강하게 긁는다.
그 때문에 검사 개소와 범프(21)와의 전기적인 접촉은 확실하게 되고, 예를 들어 검사 개소에 먼지나 산화막 등 저항증가 요소가 존재한 경우이더라도 상기한 바와 같은 강한 효과에 의해 범프(21)는 이 저항증가 요소를 제거하고 검사 개소와 접촉할 수 있기 때문에, 접촉저항은 안정화된다.
제 65도는 본 발명의 또 다른 헤드 C4를 도시한 단면도이다.
상기한 헤드 C1∼C3의 경우는 절연기판(17)과 탄성부재(19)를 다른 재료로 구성하는 것을 전제로 하지만, 제 65도에 도시한 헤드 C4의 경우는 절연기판과 탄성부재를 동일재료로 구성한다.
즉, 신호도체(20)가 배선된 재료는 전체가 탄성부재(19)로 구성되어 그 상면(19a)에는 소정의 패턴으로 신호도체(20)가 매설되어서, 그 선단 상면(20b)에 범프(21)가 돌설된다.
이 헤드의 경우, 상기한 헤드 C1∼C3와 같이 관통구멍은 형성되어 있지 않지만, 신호도체(20)의 선단은 예를 들면 제 53도에 도시한 바와 같은 평면 패턴을 이루어 배선되고 이 신호도체(20)의 배선개소전체, 적어도 그 선단이 배선된 개소전체에서 범프(21)의 상하이동이 가능한 가동부위(E)를 형성한다.
이 헤드 C4의 경우, 탄성부재(19)를 얇은 시트형상으로 하면 전체가 가소성이 풍부하고 자유롭게 굴곡시킬 수 있기 때문에, 그 하면(19b)을 소정형상의 베이스부재에 점착하여 사용할 수 있고, 각종 형상의 콘택트 헤드를 제조할 때 설계자유도를 높일 수 있다.
예를 들면, 제 66도에 도시한 바와 같이, 신호도체(20)의 다른 단에 범프(21')를 형성한 상태에서, 이 헤드 C4의 시트 하면(19b)을 가령 표면이 사다리꼴형상을 한 리짓트한 베이스부재(28)에 점착하여 콘택트 헤드로 할 수 있다.
또한, 제 65도에 도시한 헤드 C4를 사용하면 제 67도에 도시한 바와 같은 구조의 콘택트 헤드 C5를 제조할 수 있다.
우선, 탄성부재(19)는 얇은 시트를 사용하여 제 65도에 도시한 헤드 C4를 제조하고, 범프(21)를 상하이동시키기 위한 개소, 즉 가동부위(E)로써 동작시킬 만한 개소를 개구상태로 둔다.
한편, 탄성부재(19)는 상기한 개구부에 상당한 개소에, 단차구조을 한 관통구멍(29a)이 형성되어, 전체형상은 상기한 탄성부재(19)의 시트형상보다도 작은 리짓트한 절연판(29)을 준비한다. 그리고, 이 절연판(29)의 표면(29b)에 탄성부재(19)의 시트 하면(19b)을 점착하여 일체화시키고, 형성된 공동부(29a)안에 다른 탄성부재(19A)를 충전하고, 또한 그 하부에 밀폐공기실(22)을 배치하여 헤드 C5로 한다.
따라서, 이 헤드 C5의 경우, 절연기판(29)의 주연으로부터는, 신호도체(20)가 매설된 가소성이 풍부한 탄성부재(19)의 시트가 내민 구조로 되어서, 다른 탄성부재(19A)가 충전되어 있는 개소가 범프(21)를 상하이동가능한 가동부위(E)로 되어있다.
이 헤드 C5는 제 68도에 도시한 바와 같이 해서 실생활에 공급할 수 있다.
즉, 신호도체(20) 의 다른 단에 다른 범프(21')를 형성하고, 절연기판(29)은 이면(29c)의 주연에 베이스부재(28)을 예를 들어 나사를 사용하여 기계적으로 고정시키고, 또 그 베이스부재(28) 상에 다른 베이스부재(28a)를 기계적으로 고정시키고 상기한 탄성부재(19)의 시트가 내민 부분을 굴곡시켜서 그 이면(19b)을 상기한 다른 베이스부재(28a)에 겹쳐서 그것을 나사멈춤과 같은 기계적 수단으로 고정하고, 범프(21C)를 도시하지 않은 마더보드와 접속하여 사용한다.
더우기, 이 때, 베이스부재(28,28a)의 한쪽을 연질 상태의 재료로 하면 쿠션 효과를 얻을 수 있어서 적당하다.
헤드 C5를 이와 같이 사용함에 따라, 범프(21)와 범프(21')를 접속하기 때문에 스루홀을 탄성부재(19)에 천설하는 것도 필요없게 되고 또한 검사기종의 변환에 따른 헤드의 교환에 있어서도 베이스부재(28,28a)를 용이하게 분해하여 헤드교환을 행할 수 있다.
제 69도는 본 발명의 다른 헤드 C6를 도시한 사시도이고, 제 70도는 제 69도의 Y4-Y4선에 따른 단면도이다.
이 헤드 C6는, 제 60도에서 제 63도에 도시한 헤드 C3에 있어서, 관통구멍(18)에 탄성부재를 충전하지 않은 구조이다.
즉, 절연기판(17)의 두께 방향으로는 단차구조의 관통구멍(18)이 형성된다. 이 관통구멍(18)은 상부개구(18A)의 평면에서 본 형상은 사각형이고, 그 네모퉁이에는 스릿트(27)가 각설되어 있음에 따라 헤드 C3의 경우와 동일하게 절연기판(17)의 상면측은 박육부 [(설편부분)17c] 로 되어 있다.
그리고, 이 박육부 [(설편부분)17c] 의 주연근처까지 신호도체(20)가 배선되어, 그 선단상면(20b)에 범프(21)가 돌설된다.
따라서, 이 헤드 C6에는 가소성이 풍부한 박육부 [(설편부분)17c] 그 자체로 범프(21)의 상하이동을 가능하게 하는 가동부위(E)를 구성한다.
즉, 박육부 [(설편부분)17c] 의 두께나 내민 길이 [(스릿트(27)의 길이)] 등을 적당하게 조절함에 따라서, 그리고 관통구멍 [(구멍동)18] 안에 예를 들어 풍선주머니등을 배치하고, 그 풍선주머니를 팽창시키거나 수축시키면 박육부 [(설편부분)17c] 는 상하이동하고, 그 결과 범프(21)의 상하이동을 행할 수 있다.
상기 열거한 헤드 C1∼C6에 있어서, 가동부위(E)에 위치한 적어도 범프(21)는, 상기한 회로기판 M1∼M6에 대한 범프(3)의 경우와 동일하게, 외층부가 내식성을 갖춘 제 1 도전재료로 된 다층구조체로 형성된다.
다음으로, 본 발명의 범프식 콘택트 헤드 제조방법을 설명한다.
우선, 제 1 제조방법은 하기와 같고, 그것을 도면에 입각하여 설명한다.
제 71도에 도시한 바와 같이, 예를 들어 린 청동으로 두께가 100∼150㎛ 정도의 도전박층(30A)을 준비하고, 거기에 공지의 드라이필름을 점착하거나 혹은 액체레지스터를 도포함에 따라 표면(30a)의 전면을 피복하여 소정 두께의 제 1 레지스터층(31A)을 형성한다.
그 다음에, 이 레지스터층(31A)에, 노광·현상처리를 행하여, 제 72도에 도시한 바와 같이, 범프를 형성해야 할 개소에 상당한 개소의 레지스터층(31A)에 소정형상의 관통구멍(31a)을 형성하여 거기에서 도전박판(30A)의 표면(30a)을 노출시킨다. 계속하여, 관통구멍(31a)에서 노출한 표면(30a)에 에칭처리를 행하고, 관통구멍(31a)에서 노출된 표면(30a)부분만을 소정의 깊이만 에칭한다음, 레지스터층(31A)을 제거한다.
그 결과, 제 73도에 도시한 바와 같이, 도전박판(30A)의 표면(30a) 가운데, 범프를 형성해야 할 개소에는 소정 깊이의 범프용 홈(21a)이 형상된다.
그 다음에, 상기한 표면(30a)의 전면에 공지의 드라이 필름을 점착하거나 혹은 액체 레지스터를 도포하여 소정 두께의 레지스터층(31B)을 형성한다음 노광·현상처리를 행하고, 제 74도에 도시한 바와 같이, 형성해야 할 신호도체의 패턴에 상당한 개소의 레지스터층(31B)을 제거하고, 깊이가 도전박판(30A)의 표면(30a)에까지 이르는 구 패턴 [(평면 패턴)31b] 을 형성하여 도전박판(30A)의 표면을 부분적으로 노출시킨다. 형성한 구(溝) 패턴(31b)의 선단에서는 범프용 홈(21a)이 표출 한다. 이 때, 레지스터층(31B)의 두께는 형성해야 할 신호도체의 두꼐와 대략 동일한 두께로 설정된다.
또, 구 패턴(31b)의 폭은, 그 아래에 위치한 범프용 홈(21a)보다도 크게 설정한다. 따라서, 범프용 홈(21a)과 구 패턴(31b)으로 형성된 요부의 단면형상은 단차구조로 되어 있어서, 구 패턴(31b)에는 단차구조의 저부, 즉 도전박판(30A)의 부분이 노출된다.
그 다음에, 전체를 소정의 도금조에 침지하고, 도전박판(30A)을 마이너스극 상태에서 전기도금을 행한다.
그 때 전기도금은 도금조를 바꾸어 적어도 2회 행한다. 즉, 최초의 전기도금에는 금, 니켈, 니켈 코발트합금과 같이, 후술한 에칭처리시에 사용한 부식액에 의해서 침식되지 않도록 내식성을 갖춘 제 1 도전재료의 전착을 행한다. 이 최초의 전기도금으로 상기한 범프용 홈(21a)과 구 패턴(31b)으로 된 요부에서는, 도전박판(30A)의 노출표면에 상기한 제 1 도전재료가 층상으로 전착한다.
그리고, 상기한 최초의 전기도금에 계속하여, 다른 전기도금을 행하고, 상기한 내식성을 갖춘 도전재료로 형성된 층상체상에 다른 도전재료를, 레지스터층(31B)과 동일면상태가 되도록 전착한다. 이 때 전착된 도전재료는, 도전성이 우수한 것이라면 뭐든지 좋다. 가령 동(銅), 알루미늄등을 적당한 재료로써 들 수 있다.
이 전기도금 과정에서, 범프용 홈(21a)과 구 패턴(31b) 요부에는 우선 처음에, 범프용 홈(21a)에 제 1 도전재료가 층상에 퇴적되고, 그 위에 다른 도전재료가 퇴적되어 가며, 결과로써 상기 요부가 이들 도전재료로 충전된다.
따라서, 전기도금 종료시에 있어서는, 제 75도에서 도시한 바와 같이, 범프용 홈안에는 도전박판(30A)의 노출표면을 피복하는 층상체(21b)와 그 위에 형성된 층상체(21c)가 적층하여 2층구조체가 충전된 상태에서 범프(21)가 형성되고, 또 구패턴에도 도전박판(30A)의 노출표면에 층상으로 전착한 층상체와 그 위에 퇴적된 다른 도전재료로 2층구조체가 형성된다.
그 다음에 레지스터층(31B)을 제거한다.
그 결과, 제 76도에 도시한 바와 같이, 도전박판(30A)의 표면(30a)에는 표면(30a)에서 돌기한 상태에서 소정의 패턴을 갖는 신호도체(20)와, 그 선단에는 신호도체(20)와 일체화시킨 상태에서 도전박판(30A)안에 매설된 범프(21)가 형성된다.
그 다음에, 제 77도에 도시한 바와 같이, 단면형상이 단차구조로 되어 있어서, 상방으로 평면에서 본 형상이 사각형으로 그 네모퉁이에는 스릿트가 각설된 관통구멍(18)이 상면(17a)에서 하면(17b)까지 형성된 절연기판(17)의 상면(17a)과, 신호도체(20)의 패턴이 형성된 도전박판(30A)의 표면(30a)을 열압착하여 양자를 일체화시킨다. 신호도체(20)의 패턴 가운데 범프(21)가 형성된 선단부분은 관통구멍(18)이 상부개구(18A)의 개소에 위치하고, 남은 부분은 절연기판(17)안에 매설되어, 관통구멍(18)자체는 공동부로써 존재한다.
더우기, 이 때 사용한 절연기판(17)으로써는, 상온 하에서는 반경화 상태에 있고, 가열하면 연화되는 재료가 적당하다. 예를 들어 프리프랙이 적당하다. 그 이유는 신호도체(20)의 패턴은 도전박판(30A)의 표면(30a)에 돌기한 상태로 형성되기 때문에 여기에 절연기판(17)이 압착되었을 때, 상기 신호도체(20)의 패턴은 그 시점에서는 가소성을 갖는 절연기판(17)의 상면(17a)에 매설될 수 있고, 그 후 기판이 열경화하여 고정되기 때문이다.
그러나, 절연기판(17)이 리짓트한 재료인 경우더라도 예를 들어 제 78도에 도시한 바와 같이, 도전박판(30A)의 표면(30a)에, 신호도체(20)의 패턴을 매설하도록 하여 예를 들어 미경화의 에폭시수지층(17A)을 형성하고, 여기에 상부개구(18A)가 소정 형상을 한 관통구멍(18)을 갖는 리짓트한 절연기판(17)을 열압착하여 일체화시킬 수 있다.
이 경우, 양자를 압착한 시점에서는, 층(17A)은 미경화로 연질 상태에 있기 때문에 여기에 신호도체(20)의 패턴은 매설될 수 있고, 동시에 상기 층(17A)은 절연기판(17)의 상면(17a)과 접착한다. 그리고, 층(17A)이 열경화함에 따라, 신호도체(20)의 패턴은 열경화한 층(17A)에 매설한 상태로 절연기판(17)과 일체화시킨다.
이 때 절연기판으로서는, 전기절연성이면 무엇이든지 좋은데, 예를 들어 글라스에폭시수지기판, 플렉시블프린트기판, 에폭시수지계, 폴리이미드계, 폴리에스테르계, 우레탄수지계, 페놀수지계 등 수지 기판이나 시트, 또 세라믹판 등을 들 수 있다. 이들 중, 상기한 바와 같이 도전박판(30A)상에 형성된 신호도체(20)의 패턴은 열압착시에 매설시킨다고 하면 연한 글라스에폭시수지인 프리프랙이 적당하다.
또, 상기한 절연기판은 예를 들면 복수장의 프리프랙을 적층하여 적당한 두께에 형성해도 좋다.
도전박판(30A)과 절연기판(17)의 일체화를 종료한 다음, 도전박판(30A)과 절연기판(17)의 관통구멍(18)에 의해서 형성된 공동부(18C)에 탄성부재(19)가 충전된다.
예를 들면, 제 79도에 도시한 바와 같이, 절연기판(17)의 하면(17b)에 소정의 탄성부재(19)을 배치하고, 이 탄성부재(19)를 예를 들어 화살표(p)방향으로 이동한 스키지(32)에서 공동부(18C)에 충전하고 그것을 고화하면 좋다. 또 제 80도에 도시한 바와 같이, 공동부(18C)의 하부를 밀폐구조로 하고, 여기에 감압장치(33a)를 배치하고 상기 밀폐공간 내를 감압하고 또한 탄성부재(19)의 수용용기(33b)를 상기 밀폐공간에 접속하고, 수용되고 있는 탄성부재(19)를 밀폐공간안에 차압주입하고 나서 고화해도 좋다.
이와 같은 충전처리를 가함에 따라, 제 81도에 도시한 바와 같이 공동부(18C)의 안에는 상면(19a)이 도전박판(30A)의 표면(30a)과 접촉하고, 단차부(18b)에 절연기판(17)의 박육부 [(설편부분)17c] 하면과 접촉하고, 또한 관통구멍(18)의 상부개구(18A)에는 신호도체(20)의 선단과 범프(21)가 매설된 상태에서 탄성부재(19)가 충전된다.
더우기, 제 63 도에 도시한 바와 같이, 탄성부재(19)의 하부에 밀폐공기실(22)을 형성한 경우에는, 제 82도에 도시한 바와 같이 공동부(18C)에 충전된 탄성부재(19)를 피복하는 크기의 관통구멍(22A)이 형성된 다른 절연기판(17B)을 절연기판(17)의 하면에 접착 또는 열압착하면 좋다.
이 때 사용하는 탄성부재의 재료로써, 상기한 공동부에 충전하여 고화한 후에도 알맞은 탄성을 갖추는 것이 바람직하다. 예를 들어, 플루오르고무, 실리콘고무, 아크릴고무, 히드린고무, 에틸렌프로필렌고무, 에틸렌초산비닐고무, 클로로필고무, 에트릴고무, 스틸렌브다지엔고무, 천연고무와 같은 것을 사용한다. 또, 액상 폴리프타지엔, 액상 실리콘과 같은 액상 고무나, 폴리스틸렌, 폴리브타지엔과 같은 열가소성 엘라스토머도 사용할 수 있다.
또, 신호도체인 탄성부재의 매설에 관해서는, 상기한 바와 같이, 도전박판(30A)과 절연기판(17)을 열압착하고, 그 때 형성된 공동부(18C)에 탄성부재를 충전하는 방법에 한하지 않고 예를 들어 제 76도에 도시한 바와 같은 도전박판(30A)에 있어서, 신호도체(20)의 선단부를 포함한 소정의 개소를 탄성부재에서 선택하여 몰드형성하고, 또 고화한 다음 탈형하여, 제 77도에 도시한 바와 같이 절연기판(17)과 열압착하여 일체화시켜도 좋다.
마지막으로, 공동부(18C)에 충전된 탄성부재(19)를 고화한 다음, 전체를 소정의 부식액에 침지하여 도전박판(30A)을 에칭제거한다.
이리하여, 제 83도에 도시한 바와 같이, 신호도체(20)는 그 상면만이 노출된 상태로 절연기판(17)의 상면(17a)과 탄성부재(19)의 상면(19a)에 매설된 상태에서 전사(轉寫)되어 그 신호도체(20) 선단의 소정 위치에는 범프(21)가 상방으로 돌설된 헤드를 얻을 수 있다. 그리고, 표출된 신호도체의 패턴의 상면을 전기도금이나 무전해도금법으로 가령 Au로 피복함에 따라, 목적으로 하는 헤드를 얻을 수 있다.
이 때, 범프(21)의 외출부(21b)는 사용한 부식액에 침식되지 않은 도전재료로 형성되어 있어, 부식액에 대한 배리어층으로써 동작하기 때문에, 이 부식액처리시에 범프(21)가 에칭되어 버리는 사태는 일어나지 않는다.
또한, 상기한 제조방법은 제 71도에 도시한 바와 같이 도전박판(30A)을 준비하고, 여기에 범프용 홈과 신호도체의 패턴을 형성한 예이다.
그러나, 본 발명의 범프식 콘택트 헤드는 상기한 회로기판 M2의 제조방법으로도 제조할 수 있다.
즉 우선, 제 42도 내지 제 45도에 도시한 바와 같이, 회로기판 M2의 공정 A에 따라서, 전착층(8)에 범프용 홈(3A)을 형성하고, 그 아래 레지스터층(a2)에 신호도체용의 평면 패턴 [(구(溝) 패턴)2A] 을 형성한다음, 적어도 2회 전기도금을 행하여 범프용 홈에 다층구조체의 범프(3)를 형성하고, 동시에 구 패턴에 다층구조체인 도체회로(2a)를 형성한다.
그리고, 얻어진 부재를, 제 77도에 도시한 바와 같이, 절연기판과 일체화시킨 다음 절연기판의 관통구멍이 형성한 공동부에 탄성부재를 충전하고, 그 후, 도전기판을 박리하고 계속해서 도체박층과 그 아래에 위치한 전착층을 순차 에칭제거하면 좋다.
또, 제 65에 도시한 헤드 C4를 제조할 경우에는, 제 77도에 도시한 일체화처리시에, 절연기판(17)으로써 탄성부재로 된 시트를 사용하면 좋다.
또한, 제 69도에 도시한 헤드 C6를 제조할 경우에는, 제 77도에 도시한 일체화 처리를 행할 때에, 도전박판(30A)의 표면(30a)에 형성된 신호도체(20)는, 절연기판(17)의 박육부 [(설편부분)17c] 의 상면에 위치 일체화시키고 또한, 절연기판(17)의 관통구멍(18)에는 탄성부재를 충전하지 않으면 좋다.
이상의 설명에서 명백하게 한 바와 같이, 본 발명의 범프식 콘택트 헤드는 절연기판과 동일면상태에 있는 가동부위에까지 신호도체를 연재(延在)하고 배선되어 그 선단에 범프가 형성되었기 때문에, 상기 가동부위의 상면을 밀어올리는 것에 의해 범프를 검사 개소에 접촉시키고, 또 밀어올리는 것을 해제함에 따라 범프의 접촉을 해제할 수 있다.
본 발명의 헤드는 어느 것이나 신호도체의 상면만이 표출되고, 다른 부분은 절연기판과 탄성부재(가동부위)에 매설된 상태에 있기 때문에, 검사시 범프의 상하 이동에 따라 발생한 신호도체의 박리응력에 대한 강한 저항을 보이고, 사용시 신뢰성이 높고 또한 사용수명도 길다.
헤드 C3의 경우는, 관통구멍의 상부개구 근방에 위치한 절연기판의 부분이 스릿트에서 획분(劃分)된 얇은 층이 독립한 설편 형상을 하고 있기 때문애, 그 설편부분은 각각 독립한 상태에서 자유도가 높은 판스프링작용을 발휘할 수 있다. 그 때문에, 범프의 상하이동 조절기능은 향상된다.
또, 본 발명의 헤드는 탄성부재를 밀어올리는 수단을 내장하고 있고, 전체 구조는 간단하며, 또한 종래와 같은 복잡한 기구를 필요로 하지 않는다.
그리고 본 발명의 헤드의 경우, 탄성부재(가동부위)의 작동에 의해, 그 상면에 배열해 있는 범프는 각각 독립하여 상하이동할 수 있다.
더우기, 본 발명의 헤드는, 스루홀을 통하여 신호도체를 반대측면에 도출하고, 거기에 범프를 형성한 구조로 할 수 있고, 이 범프를 마더보드에 착탈자재(着脫自在)로 취부하여 실제로 사용할 수 있으며 검사시 기종 변경에 따라서, 간단하게 헤드교환이 가능한 이점이 있다.
또 헤드 C4는 절연기판이 탄성부재로 구성되어 있기 때문에 가소성이 풍부하고 각종 형상의 베이스부재에 취부하는 것이 용이하며, 설계 자유도를 높일 수 있는 헤드로써 유용하다.
또, 이들 헤드는 어느 것이나 종래의 회로기판의 제조시에 적용되어 있는 노과·현상처리, 그리고 진기도금법을 조합하여 제조할 수 있기 때문에, 신호도체나 범프를 파인 피치로 다수 형성할 경우이더라도 높은 피치정밀도에서 설계기준대로 그것들을 일괄하여 형성할 수 있다. 그리고, 종래와 같은 수리작업 등은 필요없게 된다. 또 제조에 즈음하여, 종래부터 프린트기판의 제조에 사용되어 왔던 설비등은 전용하는 것이 가능하고, 종래의 헤드제조시에 비교하여, 전반적으로 제조비용을 큰 폭으로 줄일 수 있다.
또 본 발명구조의 헤드의 경우, 제 84도에 도시한 바와 같이, 절연기판(17)의 관통구멍 상부개구(18A)의 평면형상을 직사각형으로 하고, 거기에서 탄성부재(19)의 표면(19a)을 절연기판(17)과 동일면 상태로 표출시키고, 거기에 복수개의 신호도체(20)와 그라운드선(20')을 평행배치하여 선단에 범프(21)를 형성한 것으로 해도 좋다. 이 구조의 헤드의 경우, 액정 패널, PDP, TAB등 회로부품의 검사에 사용하기 쉽기 때문에 적당하다.
다음에, 본발명의 반도체 부품 실장 모듈에 관해서 설명한다.
제 85도는 본 발명의 회로기판 M1에 제 1도에 도시한 바와 같이 반도체 부품(S)을 실장한 상태를 도시한 단면도이다.
즉, 이 모듈에 있어서는 반도체 부품(S)은 집착제(34)로 회로기판 M1의 표면에 다이본드되고, 도면의 가상선에 나타낸 바와 같이 실장 개소는 수지모딩되어 있다.
그리고 회로기판 M1의 표면(1a)에 소정의 패턴을 형성하고 돌설된 범프(3)와 반도체 부품(S)의 하면에 형성된 랜드부(S1)와는 단순히 기계적으로 접촉한 구조로 되어 있다.
이것은 반도체 부품(S)을 다이본드할 때 사용하는 접착제(34)로써, 경화시에 치수가 수축하는 접착제를 사용함에 따라 실현할 수 있다.
즉, 반도체 부품(S)을 그라운드부(S1)와 범프(3)를 서로 위치시킨 상태에서 상기한 성질을 갖는 접착제(34)를 사용하여 절연기재(1)의 표면에 접착하면 상기 접착제(34)는 경화해 가는 과정에서 접착제(34)의 치수 수축에 의해, 반도체 부품(S)은 상방으로 끌려서, 반도체 부품(S)의 랜드부(S1)와 범프(3)와는 상기 접착제(34)가 발휘하는 수축력에 의해, 직접 기계적으로 접촉하여 여기에 도통구조가 형성된다.
그 경우, 회로기판 M1에 대한 범프(3)의 높이 편차는 매우 작기 때문에, 모든 범프(3)는 반도체 부품(S)의 모든 랜드부(S1)와 확실하게 기계적인 접촉을 실현한다. 즉, 수많은 범프와 반도체 부품의 랜드부 가운데, 서로 접촉하지 않는 사태는 사실상 없어지고 모두 확실하게 접촉하기 때문에, 실장시 접속신뢰성은 매우 높다.
이와 같은 동작을 하는 접착제(34)로써는 경화시 치수가 수축하는 것이라면 무엇이든지 좋다. 예를 들어 보통 다이본드방식으로 사용되고 있는 접착제이면 좋다.
또 모듈 동작시에 반도체 부품(S)과 회로기판 M1의 열팽창차에 의해 랜드부(S1)와 범프(3)의 접촉 개소에는 열부하가 첨가된다. 그러나, 그 경우에도 랜드부(S1)와 범프(3)사이에 서로 스치는 힘이 동작하는 것뿐이고, 반도체 부품(S)과 범프(3)를 박리하는 힘은 동작하지 않기 때문에 양자간의 도통구조가 파괴되는 사태는 일어나지 않는다.
이 모듈은 반도체 부품을 회로기판에 접착제로 다이본드한 것만으로 조립할 수 있고, 종래의 다이본드방식과 같이 반도체 부품의 랜드부와 회로기판의 접속단자(가령 범프)를 예를 들어 용융납땜을 통하여 간접적으로 접촉하고 있지 않기 때문에, 제조는 매우 간편하다.
더우기, 상기 설명은 실장용의 기판으로써 회로기판 M1,의 경우에서 가하지만, 본 발명의 모듈은 이에 한정되지 않을 뿐만 아니라 표면에 범프패턴이 돌설한 회로기판이면, 상기한 바와 같은 회로기판을 포함하여 모든 회로기판을 사용해도 조립할 수 있다.
.
.
.
제 1도는 본 발명의 회로기판 M1을 도시한 사시도;
제 2도는 제 1 도의 Ⅱ-Ⅱ선에 따른 단면도;
제 3도는 본 발명의 다른 회로기판 M2를 도시한 사시도;
제 4도는 제 3도의 Ⅳ-Ⅳ선에 따른 단면도;
제 5도는 회로기판 M1의 변형예인 멀티칩 범프보드 M3을 도시한 사시도;
제6도는 본 발명의 다른 멀티칩 범프보드 M4를 도시한 사시도;
제 7도는 회로기판 M1의 상면 근방의 단면구조를 도시한 부분단면도;
제 8도는 회로기판 M2의 상면 근방의 단면구조를 도시한 부분단면도;
제9도는 도전기판의 표면을 피복하여 도체박층을 형성한 상태를 도시한 단면도;
제 10도는 도체박층의 표면에 레지스터층(a1)을 잔류시킨 상태를 도시한 단면도;
제 11도는 범프 형성 예정 개소에 레지스터층(a1)을 잔류시킨 상태를 도시한 단면도;
제 12도는 도체박층의 표면에 전착층을 형성한 상태를 도시한 단면도;
제 13도는 전착층(電着層)에 범프용 홈을 형성한 상태를 도시한 단면도;
제 14도 레지스터층(a2)을 형성하고 거기에 범프용 홈에 연통하는 제 1공과 랜드부 회로에 상당하는 평면 패턴을 형성한 상태를 도시한 단면도;
제 15도는 범프와 제 1 기둥모양 도체와 랜드부회로를 형성한 상태를 도시한 단면도;
제 16도는 레지스터층(a2)을 제거하고 전착층의 표면을 노출시킨 상태를 도시한 단면도;
제 17도는 전착층의 표면을 피복하여 레지스터층(a3)을 형성한 상태를 도시한 단면도;
제 18도는 래지스터층(a3)의 표면과 제 1 기둥모양 도체의 단면과 랜드부 회로의 표면에 무전해도금을 행하여 도금박막을 형성한 상태를 도시한 단면도 ;
제 19도는 제 18 도의 도금박막에 레지스터층(a4)을 형성하고, 거기에 형성해야 할 도체회로와 같은 패턴의 평면 패턴, 및 기둥모양 도체용의 구멍을 형성한 상태를 도시한 단면도;
제 20도는 제 19 도의 평면 패턴과 기둥모양 도체용의 구멍에 도전재료를 전기도금한 상태를 도시한 단면도;
제 21도는 레지스터층(a4)을 제거하고, 아울러 도금박막을 에칭제거하고 레지스터층(a3)에 도체회로와 기둥모양 도체를 형성한 상태를 도시한 단면도;
제 22도는 도체회로와 기둥모양 도체를 피복하고 레지스터층(a5)을 형성한 상태를 도시한 단면도 ;
제 23도는 레지스터층(a5)에 구멍을 형성한 상태를 도시한 단면도 ;
제 24도는 제 23 도의 구멍에 전기도금법으로 도전재료를 충전하여 기둥모양 도체를 형성하여 이루어진 부재 A를 도시한 단면도 ;
제 25도는 부재 A 레지스터층(a5)과 기둥모양 도체의 단면을 피복하여 무전해도금법으로 도금박막을 형성한 상태를 도시한 단면도;
제 26도는 도금박막에 레지스터층(b1)을 형성하고, 거기에 형성해야 할 도체회로와 같은 패턴의 평면 패턴을 형성한 상태를 도시한 단면도;
제 27도는 제 26도의 평면 패턴에 도전재료를 전기도금 한 상태를 도시한 단면도;
제 28도는 레지스터층(b1)을 제거한 상태를 도시한 단면도;
제 29도는 레지스터층(a5)에 도체회로를 형성하여 이루어진 부재 B(1)를 도시한 단면도 ;
제 30도는 제 29도의 도체회로를 피복하여 레지스터층 (b2)을 형성한 상태를 도시한 단면도 ;
제 31도는 레지스터층(b2)에 기둥모양 도체용의 구멍을 형성한 상태를 도시한 단면도 ;
제 32도는 제 31 도의 구멍에 전기도금법으로 도전재료를 충전하고 기둥모양 도체를 형성한 상태를 도시한 단면도;
제 33도는 레지스터층(b2)의 표면과 기둥모양 도체의 단면에 무전해도금법으로 도금박막을 형성한 상태를 도시한 단면도;
제 34도는 제 33 도의 도금박막에 레지스터층(b3)을 형성하고, 거기에 형성해야 할 도체회로와 같은 패턴으로 평면 패턴을 형성한 상태를 도시한 단면도;
제 35도는 제 34 도의 평면 패턴에 도전재료를 전기도금한 상태를 도시한 단면도;
제 36도는 레지스터층(b3)을 제거한 상태를 도시한 단면도;
제 37도는 레지스터층(b2)에 도체회로를 형성하여 이루어진 부재 B(2)를 도시한 단면도 ;
제 38도는 부재 B(1)의 표면과 절연기판을 열압착하는 상태를 도시한 상태를 나타낸 단면도 ;
제 39도는 부재 B(1)와 절연기판의 일체화물(C)을 도시한 단면도;
제 40도는 일체화물(C)에서 도전기판을 박리한 상태를 도시한 단면도;
제 41도는 본 발명의 회로기판 M1을 도시한 단면도;
제 42도는 도체박층의 범프 형성 예정 개소에 레지스터층(a1)을 잔류시킨 상태를 도시한 단면도 ;
제 43도는 전착층에 범프용 홈을 형성한 상태를 도시한 단면도;
제 44도는 레지스터층(a2)을 형성하고, 거기에 범프용 홈에 연통하는 도체회로용 평면 패턴과 랜드부 회로용의 각 평면 패턴을 형성한 상태를 도시한 단면도;
제 45도는 제 44 도의 평면 패턴에 전기도금하고 범프와 도체회로, 랜드부 회로를 형성한 상태를 도시한 단면도 ;
제 46도는 도체회로와 랜드부회로, 레지스터층(a2)을 피복하여 래지스터층(a3)을 형성한다음, 거기에 기둥모양 도체용의 구멍을 형성한 상태를 도시한단면도;
제 47도는 제 46도의 기둥모양 도체용의 구멍에 전기도금법으로 도전재료를 충전하고 기둥모양 도체를 형성하여 이루어진 부재 A를 도시한 단면도 ;
제 48도는 부재 B(1)와 부재 B(2)를 절연기판에 열압착한 상태를 도시한 단면도 ;
제 49도는 본 발명방법으로 제조한 양면 실장용 회로기판 M5을 도시한 단면도 ;
제 50도는 양면 실장용 회로기판을 제조하는데 있어서, 부재 B(2)에 필름을 점착한 상태를 도시한 단면도;
제 51도는 본 발명의 회로기판을 이용하여 제조한 양면 실장용 회로기판예 M6을 도시한 사시도;
제 52도는 히트 싱크와 전열로를 갖춘 본 발명의 회로기판 M7을 도시한 단면도 ;
제 53도는 본 발명의 헤드 C1를 도시한 사시도;
제 54도는 제 53 도의 Y1-Y1선에 따른 단면도;
제 55도는 탄성부재의 상면에 대한 범프의 배열상태를 도시한 부분 단면도;
제 56도는 헤드 C1에 밀어올리는 수단(밀폐공기실)을 배설한 상태를 도시한 단면도 ;
제 57도는 헤드 C1에 다른 밀어올리는 수단을 배설한 상태를 도시한 단면도;
제 58도는 본 발명의 헤드 C2를 도시한 단면도;
제 59도는 헤드 C2를 마더보드에 배설한 상태를 도시한 단면도;
제60도는 본 발명의 헤드 C3를 도시한 단면도;
제61도는 본 발명의 헤드 C3의 적당한 예를 도시한 사시도;
제62도는 제61도의 동그라미 표시 영역 Y2의 부분 확대도;
제63도는 제61도의 Y3-Y3선에 따른 부분 단면도;
제64도는 헤드 C3에 대한 범프동작을 도시한 부분단면도;
제65도는 본 발명의 헤드 C4를 도시한 단면도;
제66도는 제65도; 헤드 C4를 이용하여 제조한 콘택트헤드의 단면도;
제67도는 본 발명의 헤드 C5를 도시한 단면도;
제68도는 제 67 도의 헤드 C5를 마더보드에 취부한 상태를 도시한 단면도;
제69도는 본 발명의 헤드 C6를 도시한 사시도;
제 70도는 제 69 도의 Y4-Y4선에 따른 단면도;
제 71도는 도전박판에 제 1 레지스터층을 형성한 상태를 도시한 단면도;
제 72도는 제 1도의 레지스터층에 관통 구멍을 형성한 상태를 도시한 단면도;
제 73도는 도전박판에 범프용 홈을 형성한 상태를 도시한 단면도;
제 74도는 도전박판에 제 2 레지스터층을 형성하고, 거기에 형성해야 할 신호도체의 구 패턴에 상당하는 패턴을 형성한 상태를 도시한 단면도;
제 75도는 범프용 홈과 신호도체용의 구 패턴에 도전재료를 전착한 상태를 도시한 단면도 ;
제 76도는 도전박판의 표면에 범프와 신호도체를 형성한 상태를 단면도;
제 77도는 제 76도의 도전박판의 표면과 절연기판을 열압착한 상태를 도시한 단면도;
제 78도는 도전박판과 절연기판을 열압착한 다른 상태를 도시한 단면도;
제 79도는 제 76도의 도전박판과 절연기판을 일체화시켰을 때 형성된 공동부에 탄성부재를 충전한 상태를 도시한 단면도 ;
제 80도는 탄성부재의 다른 충전방법을 도시한 단면도;
제 81도는 제 79도에 도시한 공동부에 탄성부재가 충전된 상태를 도시한 단면도;
제 82도는 제 81도에 도시한 부재에 또 다른 절연기판을 배치한 상태를 도시한 단면도;
제 83도는 도전박판을 박리제거한 상태를 도시한 단면도;
제 84도는 본 발명의 다른 콘택트 헤드 C7를 도시한 부분 평면도;
제 85도는 본 발명의 반도체 부품 실장 모듈의 일례를 도시한 단면도이다.

Claims (15)

  1. 회로기판에 있어서,
    절연기재의 적어도 한면에는 적어도 범프가 형성되어 있고;
    상기 절연기재의 적어도 편면 또는 내부에는 적어도 1층의 도체회로가 배선되어 있으며;
    상기 범프와 도체회로의 사이 또는 각 도체회로 사이에는 그것들을 전기적으로 접속하는 도통구조(導通構造)가 형성되어 있고; 및,
    적어도 상기 범프는 적어도 2종류의 도전재료를 순차 전착(電着)하여 이루어진 다층구조체인 것을 특징으로 하는 회로기판.
  2. 제 1항에 있어서,
    상기 도통구조는 기둥모양 도체로 이루어진 것을 특징으로 하는 회로기판.
  3. 제 1항에 있어서,
    상기 다층구조체는 2층구조체이고, 상기 2층구조체의 외층부는 금, 니켈, 니켈합금의 군에서 선택된 어느 1종으로 이루어지고, 내층부는 동으로 이루어진 것을 특징으로 하는 회로기판.
  4. 제 1항에 있어서,
    상기 절연기재의 적어도 한면에는 범프와 랜드부 회로가 표출하여 형성되어 있는 것을 특징으로 하는 회로기판.
  5. 제 1항에 있어서,
    상기 절연기재의 적어도 한면에는 범프와 랜드부 회로와 도체회로가 표출하여 형성되어 있는 것을 특징으로 하는 회로기판.
  6. 제 1항에 있어서,
    상기 범프가 형성되어 있는 상기 절연기재의 표면에는 그라운드선 회로 또는 히트싱크가 형성되어 있는 것을 특징으로 하는 회로기판.
  7. 제 6항에 있어서,
    상기 절연기재의 내부에는, 상기 히트싱크에서 다른 방향면에 걸쳐 상기 다른 방향면에 표출하는 전열로가 형성되어 있는 것을 특징으로 하는 회로기판.
  8. 회로기판의 제조방법에 있어서,
    도전기판과 상기 도전기판의 적어도 한면에 형성된 도체박층과, 상기 도체박층의 표면에 형성된 전착층과 상기 전착층의 개정개소에 매설하여 형성되고, 적어도 2종류의 도전재료를 순차 전착하여 이루어진 다층구조체의 범프와, 상기 전착층을 피복하여 형성된 레지스터부(A)와, 상기 레지스터부(A)에 매설하여 형성되고, 상기 범프에 접속하는 제 1 기둥모양 도체, 혹은 도체회로 또는 랜드부회로와, 상기 레지스터부(A)에 매설하여 형성되고, 상기 도체회로 또는 상기 랜드부회로가 접속하고, 그 단면은 상기 레지스터부(A)의 표면에 표출하고 있는 제 2 기둥모양 도체로 이루어진 부재(A)를 제조하는 공정 A;
    상기 부재 A의 레즈스터부(A)의 표면에 1층의 도체회로가 형성되어 있는 부재 B(1), 혹은 복수층의 도체회로와 그 도체회로 사이를 접속하는 기둥모양 도체가 별개의 레지스터부(B)에 매설하여 형성되고, 또 마지막 도체회로는 상기 레지스터부(B)의 표면에 형성되어 있는 부재 B(2)를 제조하는 공정 B;
    상기 부재 B(1) 또는 부재 B(2)의 상기 도체회로측의 표면을 절연기재의 표면에 열압착하여, 상기 도체회로가 상기 절연기재에 매설되어 이루어진 일체화물(C)을 제조하는 공정 C; 및
    상기 일체화물(C)로부터 상기 도전기판을 박리한 다음, 상기 도체박층 및 전착층을 순차 에칭제거하여 범프를 표출시키는 공정 D로 구성되는 것을 특징으로 하는 회로기판의 제조방법.
  9. 제 8항에 있어서, 공정 A는
    전기도금법으로, 도전기판의 적어도 한면을 피복하여 도체박층을 형성하는 공정 A1:
    상기 도체박층을 피복하여 레지스터층(a1)을 형성한 다음 노광ㆍ현상처리를 행하고, 상기 레지스터층(a1)에 범프 형성 예정 개소에만 잔류시키고 상기 도체박층의 다른 표면을 노출시키는 공정 A2;
    상기 도체박층의 노출표면에 전기도금법으로, 상기 범프 형성 예정 개소에 잔류하는 레지스터층(a1)과 한면에 도전재료를 전착하여 전착층을 형성하는 공정 A3;
    상기 범프 형성 예정 개소에 잔류하는 상기 레지스터층(a1)을 제거하고, 상기 전착층에 상기 도체박층의 표면이 노출된 범프용 홈을 형성하는 공정 A4;
    상기 전착층의 표면을 피복하여 레지스터층(a2)에 상기 범프용 홈에 연통하는 제 1 구멍과, 형성해야 할 랜드부 회로의 회로패턴에 상당하는 평면 패턴을 형성하는 공정 A5:
    전기 도금을 행하여 상기 범프용 홈과 상기 제 1구명과 상기 평면 패턴에 제 1 도전재료를 층상으로 전착하고 이어서 형성된 층상체 위에 상기 제 1 도전재료와는 다른 적어도 1종의 도전재료를 추가 순차 전착하여, 상기 범프용 홈과 상기 제 1 구멍과 상기 평면 패턴을, 2종 이상의 도전재료가 적층하여 이루어진 다층구조체로 충전하여 범프와 제 1 기둥모양 도체와 랜드부회로를 일괄하여 형성하는 공정 A6;
    상기 레지스터층(a2)을 제거하고 상기 전착층의 표면을 노출시키는 공정 A7 ;
    상기 전착층의 노출표면을 피복하여 상기 제 1 기둥모양 도체의 단면이 표출하는 두께로 레지스터층(a3)을 형성하는 공정 A8 :
    상기 레지스터층(a3)과 상기 제 2 기둥모양 도체의 단면을 피복하여, 무전해도 금법으로 도금박막을 형성하는 공정 A9 ;
    상기 도금박막을 피복하여 레지스터층(a4)을 형성한다음 노광·현상처리를 행하고, 상기 레지스터층(a4)에 형성해야 할 도체회로의 회로패턴에 상당하는 평면패턴, 및 상기 랜드부회로에 연통하는 구멍의 평면패턴을 형성하여, 그 평면패턴으로부터 상기 도금박막의 표면을 노출시키는 공정 A10 ;
    전기도금을 행하여, 상기 평면 패턴에 도전재료를 전착하여 도체회로, 및 상기 랜드부회로에 접속하는 주상상태를 일괄하여 형성하는 공정 A11 ;
    상기 레지스터층(a4)을 제거하고, 노출된 상기 도금박막을 에칭제거하여 상기 레지스터층(a3)을 노출시키는 공정 A12 ;
    상기 도체회로, 랜드부회로에 접속하는 상기 기둥모양 도체, 및 상기 레지스터층(a3)을 레지스터층(a5)으로 피복하여 상기 레지스터층(a3)과 상기 레지스터층(a5)에서 이루어진 레지스터부(A)를 형성한다음 노광·현상처리를 행하여, 상기 도체회로, 및 랜드부회로에 접속하는 상기 기둥모양 도체에 연통하는 제 2 구멍을 형성하는 공정 A13 ; 및
    전기도금을 행하여, 상기 제 2 구멍 안에 도전재료를 충전하여 제 2 기둥모양 도체를 형성하는 공정 A14.
  10. 제 8항에 있어서, 공정 B(1)가 하기 공정에서 이루어지는 방법 :
    상기 부재 A에서의 상기 레지스터층(a5)의 전면(全面)을 피복하여, 무전해도금법으로 도금박막을 형성하는 공정 B1 ;
    상기 도금박막을 피복하여 레지스터층(b1)을 형성한다음 노광·현상처리를 행하여, 형성해야 할 도체회로의 회로패턴에 상당하는 평면 패턴을 형성하고, 그 평면패턴으로부터 상기 도금박막의 표면을 노출시키는 공정 B2 ;
    전기도금을 행하여, 상기 도금박막의 노출표면에 도전재료를 전착하여 도체회로를 형성하는 공정 B3 ; 및
    상기 레지스터층(b1)을 제거하고, 노출된 상기 도금박막을 에칭제거하여 상기 레지스터층(a5)을 노출시키는 공정 B4.
  11. 제 8 항에 있어서, 공정 B(2)가 하기 공정으로 이루어지는 방법:
    상기 부재 B(1)에 대해서,
    레지스터층(a5)과 상기 도체회로를 피복하여 레지스터층(b2)을 형성한다음 노광·현상처리를 행하여, 상기 레지스터층(b2)에 상기 도체회로에 연통하는 구멍을 형성하는 공정 B5 ;
    전기도금을 행하여, 상기 구멍 안에 도전재료를 전착하여 기둥모양 도체를 형성하는 공정 B6 ;
    상기 레지스터층(b2)의 전면을 피복하여, 무전해도금법으로 도금박막을 형성하는 공정 B7 ;
    상기 도금박막을 피복하여 레지스터층(b3)을 형성한다음 노광·현상처리를 행하여, 상기 레지스터층(b3)에 형성해야 할 도체회로의 회로패턴에 상당하는 평면패턴을 형성하고, 그 평면패턴으로부터 상기 도금박막의 표면을 노출시키는 공정 B8 ;
    전기도금을 행하여, 상기 평면패턴에 도전재료를 전착하여 도체회로를 형성하는 공정 B9 ; 및,
    상기 레지스터층(b3)을 제거하고, 노출된 상기 도금박막을 에칭제거하여 상기 레지스터층(b2)을 노출시키는 공정 B10 ;을 적어도 1회 행한다.
  12. 제 8 항에 있어서, 공정 A가 하기 공정에서 이루어지는 방법:
    도전기판의 적어도 한면을 피복하고, 전기도금법으로 도체박층을 형성하는 공정 A1 ;
    상기 도체박층을 피복하여 레지스터층(a1)을 형성한다음 노광·현상처리를 행하여, 상기 레지스터층(a1)을, 범프 형성 예정 개소에만 잔류시켜서 상기 도체박층의 다른 표면을 노출시키는 공정 A2 ;
    상기 도체박층의 노출표면에, 전기도금법으로 상기 범프 형성 예정 개소에 잔류하는 상기 레지스터층(a1)과 동일면에 도전재료를 전착하여 전착층을 형성하는 공정 A3 ;
    상기 범프 형성 예정 개소에 잔류하는 레지스터층(a1)을 제거하여, 상기 전착층에 상기 도체박층의 표면이 표출된 범프용 홈을 형성하는 공정 A4 ;
    상기 전착층의 표면을 피복하여 레지스터층(a2)을 형성한다음 노광·현상처리를 행하고, 상기 레지스터층(a2)에, 상기 범프용 홈에 연통하는 평면패턴이며, 형성해야할 도체회로의 회로패턴에 상당하는 평면패턴, 및 필요에 따라서 랜드부 회로의 회로 패턴에 상당하는 평면패턴을 형성하는 공정 A15;
    전기도금을 행하여, 상기 범프용 홈과 평면 패턴에 제 1 도전재료를 전착하고, 이어서 형성된 층상체 상에 상기 제 1 도전재료와는 다른 적어도 1종의 도전재료를 순차 전착하고, 상기 범프용 홈과 상기 도체회로와 필요에 따라서 상기 랜드부회로를 2종 이상의 도전재료가 적층하여 이루어진 다층 구조체로 충전하고, 범프와 도체회로와 필요에 따라서는 랜드부 회로를 일괄하여 형성하는 공정 A16;
    상기 도체회로 및 필요에 따라서는 랜드부 회로를 피복하여 레지스터층(a3)을 형성한 다음 노광ㆍ현상처리를 행하여, 상기 레지스터층(a3)에 상기 도체회로 및 필요에 따라서는 랜드부 회로에 연통하는 제 1 구멍을 형성하는 공정 A17; 및
    전기도금을 행하고, 상기 제 1 구멍 안에 도전재료를 전착하여 기둥모양 도체를 형성하는 공정 A18을 포함하여 구성되는 것을 특징으로 하는 회로기판의 제조방법.
  13. 반도체 부품 실장 모듈에 있어서,
    절연기재의 적어도 한면에 범프가 형성되어 있는 회로기판; 및
    상기 회로기판에 접착제를 사용하여 실장된 반도체 부품으로서 상기 반도체 부품의 랜드부는 상기 범프와 기계적으로 접촉하는 반도체 부품을 포함하여 구성되는 것을 특징으로 하는 반도체 부품 실장 모듈.
  14. 제 13항에 있어서,
    상기 접착제는 경화시에 치수 수축하는 접착제인 것을 특징으로 하는 반도체 부품 실장 모듈.
  15. 제 13항에 있어서,
    상기 범프가 적어도 2종류의 도전재료를 층상으로 전착하여 이루어진 다층구조체인 것을 특징으로 하는 반도체 부품 실장 모듈.
KR1020040003148A 1995-10-13 2004-01-15 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식콘택트 헤드와 반도체 부품 실장모듈 KR100474241B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP26570195 1995-10-13
JPJP-P-1995-00265701 1995-10-13
JPJP-P-1996-00047744 1996-03-05
JP4774496 1996-03-05
JPJP-P-1996-00088265 1996-04-10
JP8826596 1996-04-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019960045308A Division KR100458754B1 (ko) 1995-10-13 1996-10-11 회로기판과그제조방법,그회로기판을사용한범프식콘택트헤드와반도체부품실장모듈

Publications (1)

Publication Number Publication Date
KR100474241B1 true KR100474241B1 (ko) 2005-03-14

Family

ID=27293073

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960045308A KR100458754B1 (ko) 1995-10-13 1996-10-11 회로기판과그제조방법,그회로기판을사용한범프식콘택트헤드와반도체부품실장모듈
KR1020040003148A KR100474241B1 (ko) 1995-10-13 2004-01-15 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식콘택트 헤드와 반도체 부품 실장모듈

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019960045308A KR100458754B1 (ko) 1995-10-13 1996-10-11 회로기판과그제조방법,그회로기판을사용한범프식콘택트헤드와반도체부품실장모듈

Country Status (5)

Country Link
US (3) US5886877A (ko)
EP (1) EP0768712B1 (ko)
KR (2) KR100458754B1 (ko)
DE (1) DE69635603T2 (ko)
TW (1) TW310370B (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
JP3704864B2 (ja) 1997-02-12 2005-10-12 株式会社デンソー 半導体素子の実装構造
IT1291779B1 (it) * 1997-02-17 1999-01-21 Magnetek Spa Procedimento per la realizzazione di circuiti stampati e circuiti stampati cosi'ottenuti
JP2956647B2 (ja) * 1997-04-21 1999-10-04 日本電気株式会社 半導体装置用キャリヤ及びそれを用いた半導体装置
JP3314939B2 (ja) * 1997-04-30 2002-08-19 日立化成工業株式会社 半導体装置及び半導体素子搭載用基板並びにそれらの製造方法
US6288347B1 (en) * 1997-05-30 2001-09-11 Kyocera Corporation Wiring board for flip-chip-mounting
JP2002520856A (ja) * 1998-07-08 2002-07-09 シーメンス アクチエンゲゼルシヤフト 回路装置およびその製造方法
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
JP2000100985A (ja) * 1998-09-17 2000-04-07 Nitto Denko Corp 半導体素子実装用基板およびその製造方法と用途
US6078103A (en) * 1998-10-29 2000-06-20 Mcdonnell Douglas Corporation Dimpled contacts for metal-to-semiconductor connections, and methods for fabricating same
SE516087C2 (sv) * 1999-02-02 2001-11-19 Ericsson Telefon Ab L M Anordning vid ledningsbärare och förfaranden för tillverkning av sådana ledningsbärare
JP3756723B2 (ja) * 1999-07-27 2006-03-15 松下電工株式会社 プリント配線板の加工方法
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
JP2001267449A (ja) 2000-03-15 2001-09-28 Nec Corp Ｌｓｉパッケ−ジ及びそれに用いる内部接続工法
JP3864029B2 (ja) * 2000-03-24 2006-12-27 松下電器産業株式会社 半導体パッケージ及び半導体パッケージの製造方法
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
JP4555436B2 (ja) * 2000-06-29 2010-09-29 富士通株式会社 薄膜樹脂基板への樹脂モールド方法及び高周波モジュール
US6651324B1 (en) * 2000-11-06 2003-11-25 Viasystems Group, Inc. Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US6902098B2 (en) * 2001-04-23 2005-06-07 Shipley Company, L.L.C. Solder pads and method of making a solder pad
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
JP3787295B2 (ja) * 2001-10-23 2006-06-21 ローム株式会社 半導体装置
MY140754A (en) * 2001-12-25 2010-01-15 Hitachi Chemical Co Ltd Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
DE10223738B4 (de) * 2002-05-28 2007-09-27 Qimonda Ag Verfahren zur Verbindung integrierter Schaltungen
DE10234951B4 (de) * 2002-07-31 2009-01-02 Qimonda Ag Verfahren zur Herstellung von Halbleiterschaltungsmodulen
FI20030293A (fi) * 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US20040200061A1 (en) * 2003-04-11 2004-10-14 Coleman James P. Conductive pattern and method of making
US7930815B2 (en) * 2003-04-11 2011-04-26 Avery Dennison Corporation Conductive pattern and method of making
US20090014897A1 (en) * 2003-05-15 2009-01-15 Kumamoto Technology & Industry Foundation Semiconductor chip package and method of manufacturing the same
US7332805B2 (en) * 2004-01-06 2008-02-19 International Business Machines Corporation Electronic package with improved current carrying capability and method of forming the same
EP1677349A4 (en) * 2004-02-24 2010-12-01 Ibiden Co Ltd SUBSTRATE FOR MOUNTING A SEMICONDUCTOR
JP2005328025A (ja) * 2004-04-13 2005-11-24 Matsushita Electric Ind Co Ltd 面実装電子部品の製造方法とこの製造方法で製造した面実装電子部品とこれを用いた電子機器
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP4351129B2 (ja) * 2004-09-01 2009-10-28 日東電工株式会社 配線回路基板
JP4319976B2 (ja) * 2004-12-27 2009-08-26 日本シイエムケイ株式会社 多層プリント配線板及びその製造方法
JP4146864B2 (ja) 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
KR100771862B1 (ko) * 2005-08-12 2007-11-01 삼성전자주식회사 메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리
JP4979214B2 (ja) * 2005-08-31 2012-07-18 日本発條株式会社 プローブカード
JP5164362B2 (ja) * 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
JP4715798B2 (ja) * 2007-04-10 2011-07-06 ブラザー工業株式会社 電子装置
US20090009197A1 (en) * 2007-07-02 2009-01-08 Kabushiki Kaisha Nihon Micronics Probe for electrical test
JP4447631B2 (ja) * 2007-11-05 2010-04-07 東京エレクトロン株式会社 位置検出用治具
KR101491138B1 (ko) * 2007-12-12 2015-02-09 엘지이노텍 주식회사 다층 기판 및 이를 구비한 발광 다이오드 모듈
WO2009147936A1 (ja) * 2008-06-02 2009-12-10 イビデン株式会社 多層プリント配線板の製造方法
KR100997524B1 (ko) 2008-10-28 2010-11-30 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP5379065B2 (ja) 2010-04-21 2013-12-25 新光電気工業株式会社 プローブカード及びその製造方法
US8797053B2 (en) * 2011-05-24 2014-08-05 Intel Corporation Positioning and socketing for semiconductor dice
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
CN105097758B (zh) * 2014-05-05 2018-10-26 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造方法
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP2016152262A (ja) * 2015-02-16 2016-08-22 イビデン株式会社 プリント配線板
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
JP6652443B2 (ja) * 2016-05-06 2020-02-26 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
US10070536B2 (en) * 2016-07-05 2018-09-04 Unimicron Technology Corp. Manufacturing method of circuit board structure
JP2019121311A (ja) * 2018-01-11 2019-07-22 シャープ株式会社 基板、表示装置及び基板の製造方法
KR102445562B1 (ko) * 2018-03-29 2022-09-21 삼성디스플레이 주식회사 인쇄 회로 기판 패키지 및 이를 포함하는 표시 장치
CN108684134B (zh) * 2018-05-10 2020-04-24 京东方科技集团股份有限公司 线路板和显示装置
TWI692639B (zh) * 2019-10-03 2020-05-01 佳世達科技股份有限公司 超音波探頭
DE102019132852B4 (de) * 2019-12-03 2021-12-30 Schweizer Electronic Ag Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
CN114040590B (zh) * 2021-10-22 2023-06-16 重庆康佳光电技术研究院有限公司 双面电路基板、显示面板及其制备方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3826984A (en) * 1969-02-28 1974-07-30 Licentia Gmbh Measuring device for the dynamic measurement of semiconductor parameters and method of making such a device
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US4332343A (en) * 1978-09-20 1982-06-01 International Business Machines Corporation Process for in-situ modification of solder comopsition
US4649339A (en) * 1984-04-25 1987-03-10 Honeywell Inc. Integrated circuit interface
JPH06101616B2 (ja) * 1986-02-21 1994-12-12 名幸電子工業株式会社 導体回路板の製造方法
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
EP0259163A3 (en) * 1986-09-05 1989-07-12 Tektronix, Inc. Semiconductor wafer probe
US4912399A (en) * 1987-06-09 1990-03-27 Tektronix, Inc. Multiple lead probe for integrated circuits in wafer form
JPH01160029A (ja) * 1987-12-17 1989-06-22 Matsushita Electric Ind Co Ltd 半導体装置
US4922192A (en) * 1988-09-06 1990-05-01 Unisys Corporation Elastic membrane probe
EP0361779A1 (en) * 1988-09-26 1990-04-04 Hewlett-Packard Company Micro-strip architecture for membrane test probe
US4968589A (en) * 1988-10-26 1990-11-06 General Signal Corporation Probe card for integrated circuit chip and method of making probe card
SG49842A1 (en) * 1988-11-09 1998-06-15 Nitto Denko Corp Wiring substrate film carrier semiconductor device made by using the film carrier and mounting structure comprising the semiconductor
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
US4930001A (en) * 1989-03-23 1990-05-29 Hughes Aircraft Company Alloy bonded indium bumps and methods of processing same
JPH02310941A (ja) * 1989-05-26 1990-12-26 Mitsui Mining & Smelting Co Ltd バンプを有するプリント回路基板およびバンプの形成方法
JP2753746B2 (ja) * 1989-11-06 1998-05-20 日本メクトロン株式会社 Ｉｃ搭載用可撓性回路基板及びその製造法
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5090118A (en) * 1990-07-31 1992-02-25 Texas Instruments Incorporated High performance test head and method of making
US5172050A (en) * 1991-02-15 1992-12-15 Motorola, Inc. Micromachined semiconductor probe card
US5225037A (en) * 1991-06-04 1993-07-06 Texas Instruments Incorporated Method for fabrication of probe card for testing of semiconductor devices
JP2873409B2 (ja) * 1991-06-07 1999-03-24 ティーディーケイ株式会社 薄膜磁気ヘッドの製造方法
US5177438A (en) * 1991-08-02 1993-01-05 Motorola, Inc. Low resistance probe for semiconductor
US5310965A (en) * 1991-08-28 1994-05-10 Nec Corporation Multi-level wiring structure having an organic interlayer insulating film
KR100196195B1 (ko) * 1991-11-18 1999-06-15 이노우에 쥰이치 프로우브 카드
JPH05206201A (ja) * 1992-01-28 1993-08-13 Furukawa Electric Co Ltd:The 半導体装置とその製造方法
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5367195A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JP2710544B2 (ja) * 1993-09-30 1998-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション プローブ構造、プローブ構造の形成方法
US5583747A (en) * 1993-11-01 1996-12-10 Baird; John H. Thermoplastic interconnect for electronic device and method for making
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
US5513430A (en) * 1994-08-19 1996-05-07 Motorola, Inc. Method for manufacturing a probe
JPH0883825A (ja) * 1994-09-09 1996-03-26 Tokyo Electron Ltd プローブ装置
US5854558A (en) * 1994-11-18 1998-12-29 Fujitsu Limited Test board for testing a semiconductor device and method of testing the semiconductor device
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5825192A (en) * 1995-07-14 1998-10-20 Tokyo Electron Limited Probe card device used in probing apparatus
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board

Also Published As

Publication number Publication date
DE69635603D1 (de) 2006-01-26
KR100458754B1 (ko) 2005-09-30
EP0768712A2 (en) 1997-04-16
EP0768712B1 (en) 2005-12-21
DE69635603T2 (de) 2006-09-14
KR970023931A (ko) 1997-05-30
TW310370B (ko) 1997-07-11
EP0768712A3 (en) 1999-01-07
US5886877A (en) 1999-03-23
US6239983B1 (en) 2001-05-29
US6350957B1 (en) 2002-02-26

Similar Documents

Publication Publication Date Title
KR100474241B1 (ko) 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식콘택트 헤드와 반도체 부품 실장모듈
KR100591216B1 (ko) 집적 장치를 갖는 마이크로 전자 기판
US7376318B2 (en) Circuit board and its manufacturing method
US9615447B2 (en) Multilayer electronic support structure with integral constructional elements
US5412539A (en) Multichip module with a mandrel-produced interconnecting decal
US20100142170A1 (en) Chip embedded printed circuit board and manufacturing method thereof
JP2006189430A (ja) マイクロマシンプローブを搭載した薄膜回路及びその製造法と応用
US20030066679A1 (en) Electrical circuit and method of formation
US20090242238A1 (en) Buried pattern substrate
US7498205B2 (en) Method for manufacturing substrate with cavity
US20050041398A1 (en) Integrated circuit substrate having embedded back-side access conductors and vias
KR20070117991A (ko) 반도체 장치 및 그 제조 방법
EP0843357B1 (en) Method of manufacturing a grid array semiconductor package
US6905589B2 (en) Circuitized substrate and method of making same
US20130029500A1 (en) Connector and fabrication method thereof
US20120247822A1 (en) Coreless layer laminated chip carrier having system in package structure
KR100633852B1 (ko) 캐비티가 형성된 기판 제조 방법
KR20040065308A (ko) 접속 기판, 및 이 접속 기판을 이용한 다층 배선판과반도체 패키지용 기판 및 반도체 패키지, 및 이들의 제조방법
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JP2977124B2 (ja) 回路基板とその製造方法、その回路基板を用いたバンプ式コンタクトヘッド
US6303988B1 (en) Wafer scale burn-in socket
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
JP3112885B2 (ja) 半導体部品実装モジュール
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
KR100355798B1 (ko) 반도체패키지용 회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130121

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee