KR100457057B1 - 금속막 형성 방법 - Google Patents

금속막 형성 방법 Download PDF

Info

Publication number
KR100457057B1
KR100457057B1 KR10-2002-0055970A KR20020055970A KR100457057B1 KR 100457057 B1 KR100457057 B1 KR 100457057B1 KR 20020055970 A KR20020055970 A KR 20020055970A KR 100457057 B1 KR100457057 B1 KR 100457057B1
Authority
KR
South Korea
Prior art keywords
metal film
film
recess
substrate
forming
Prior art date
Application number
KR10-2002-0055970A
Other languages
English (en)
Other versions
KR20040024375A (ko
Inventor
이종명
전종식
박인선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0055970A priority Critical patent/KR100457057B1/ko
Priority to US10/367,916 priority patent/US6844627B2/en
Priority to TW092103516A priority patent/TW200404343A/zh
Priority to CNA031196039A priority patent/CN1482655A/zh
Priority to DE10314534A priority patent/DE10314534A1/de
Priority to JP2003272988A priority patent/JP2004111924A/ja
Publication of KR20040024375A publication Critical patent/KR20040024375A/ko
Priority to US10/945,992 priority patent/US20050035458A1/en
Application granted granted Critical
Publication of KR100457057B1 publication Critical patent/KR100457057B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

콘택홀 또는 비아홀과 같은 리세스를 갖는 기판 상에 금속막을 형성하기 위한 방법이 개시되어 있다. 상기 리세스를 갖는 기판 상에 장벽 금속막을 연속적으로 적층한다. 이에 따라, 상기 기판의 표면, 상기 리세스의 저면 및 측면에 상기 장벽 금속막이 연속적으로 형성된다. 그리고, 상기 기판의 표면 상에만 제1금속막을 형성한 후, 상기 제1금속막을 질소 플라즈마로 처리하여 상기 제1금속막을 질소를 포함하는 절연막으로 형성한다. 이어서, 상기 리세스 내의 장벽 금속막의 저면 및 측면에만 제2금속막을 연속적으로 적층하여 라이너를 형성한 후, 상기 리세스 및 절연막을 갖는 기판 상에 제3금속막을 적층하여 상기 리세스를 완전히 필링시킨다.

Description

금속막 형성 방법{Method for forming a metal layer in semiconductor fabricating}
본 발명은 금속막 형성 방법에 관한 것으로서, 보다 상세하게는 콘택홀(contact hole) 또는 비아홀(via hole)과 같은 리세스(recess)를 갖는 기판 상에 금속막을 형성하기 위한 방법에 관한 것이다.
최근, 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
상기 제조 기술이 발전함에 따라 금속 배선에 대한 요구도 엄격해지고 있다. 상기 금속 배선은 전기적 저항이 낮아야 할 뿐만 아니라 경제적이고 신뢰성이 높아야 한다. 따라서, 상기 금속 배선으로서는 알루미늄 배선이 가장 많이 선택되고 있다. 그리고, 최근의 반도체 장치는 0.15㎛이하의 디자인룰(design rule)을 요구하기 때문에 높은 종횡비(aspect ratio)를 갖는 콘택홀 또는 비아홀에서의 프로파일(profile)에 대한 요구 수준도 높아지고 있다. 이에 따라, 상기 알루미늄 배선을 상기 콘택홀 또는 비아홀 내에 충분하게 필링시키는 공정 기술도 계속 개발 중에 있다.
상기 알루미늄막을 필링시키는 일 공정 기술로서 콘택홀 또는 비아홀과 같은 리세스를 갖는 기판 상에 상기 알루미늄막을 직접 적층하여 상기 리세스를 필링시키는 방법이 있다. 상기 방법은 알루미늄의 리플로우(reflow) 특성을 최대한 활용한 방법이다. 그러나, 상기 방법의 경우에는 상기 리세스에 보이드(void)가 빈번하게 발생하는 문제점이 있다. 이는, 상기 리세스가 높은 종횡비를 가질 경우 상기 리세스의 입구 부분에 상기 알루미늄막이 빠르게 적층됨으로서 상기 리세스의 입구를 막아버리기 때문이다.
그리고, 상기 알루미늄을 필링시키는 다른 공정 기술로서 절연막과, 장벽 금속막과 같은 도전막 상에 알루미늄이 선택적으로 적층되는 특성을 이용하여 상기 리세스에 상기 알루미늄막을 필링시키는 방법이 있다. 그러나, 상기 방법은 비아홀에만 적용이 가능한 것으로, 장벽 금속막과 같은 도전막을 갖는 콘택홀의 경우에는 적용하지 못하는 문제점이 있다.
따라서, 최근에는 콘택 저항 및 배선 저항을 낮출 수 있고, 콘택홀 내에 완전한 필링이 가능한 금속막을 형성하는 방법이 요구되고 있다. 상기 방법은 기판 상에 선택적으로 금속 증착 방지막(anti-nucleation layer : ANL)을 형성하는 것에 의해 달성된다. 상기 금속 증착 방지막의 선택적 형성에 의해 금속막을 필링하는 방법에 대한 예는 미합중국 특허 6,001,420호(issued to Mosely et al), 대한민국 특허 등록 269,878호, 대한민국 특허 공개 2001-73825호 및 일본국 특허 공개 2001-168101호에 개시되어 있다.
상기 대한민국 특허 등록 269,878호에 의하면, 리세스를 제외한 기판 상에 상기 금속 증착 방지막을 형성한 후, 상기 리세스의 저면 및 측벽에 알루미늄막을 연속적으로 형성하고, 계속해서 상기 리세스를 갖는 기판 상에 스퍼터링을 통하여 알루미늄막을 형성한다. 이에 따라, 상기 리세스 내에 상기 알리미늄막이 완전히 필링된다. 여기서, 상기 금속 증착 방지막은 산화성이 강한 금속막을 형성한 후, 상기 금속막을 자연 산화시키는 방법에 의해 형성한다. 때문에, 상기 방법은 자연 산화를 위한 별도의 공정을 진행하여야 한다. 따라서, 상기 방법은 생산성이 저하되는 결함이 있다.
상기 생산성의 저하를 극복하기 위한 방법이 상기 미합중국 특허 6,001,420호에 개시되어 있다. 상기 미합중국 특허 6,001,420호에 의하면, 상기 금속 증착 방지막과, 상기 리세스의 필링을 위한 알루미늄막의 형성을 인-시튜(in-situ)로 수행한다. 상기 미합중국 특허 6,001,420호는 플라즈마를 사용하지 않고, 디메틸알루미늄하이드리드(Dimethylalumiunmhydride : DMAH) 및 질소 가스를 사용하여 상기금속 증착 방지막을 형성한다. 그러나, 플라즈마를 사용하지 않을 경우에는 상기 금속 증착 방지막이 용이하게 형성되지 않는다. 또한, 상기 리세스의 필링을 위한 알루미늄막을 화학기상증착에 의해 형성한다. 그러나, 상기 화학기상증착에 의해 상기 알루미늄막을 형성할 경우 상기 리세스 내에 상기 알루미늄막이 완전히 필링되지 않는 것이 일반적이다. 즉, 상기 화학기상증착에 의해 형성되는 알루미늄막은 상기 리세스의 저면 및 측벽에 연속적으로 적층되는 라이너(liner) 형태를 갖는다. 상기 미합중국 특허 6,001,420호는 생산성의 향상을 꾀할 수 있으나, 공정 상에 몇가지 결함이 발생할 수 있는 가능성이 있다.
따라서, 최근에는 콘택 저항 및 배선 저항을 낮출 수 있고, 콘택홀 내에 완전한 필링이 가능하고, 생산성이 높고, 공정 상의 결함이 발생하지 않는 금속 배선의 형성 방법이 요구되고 있다.
본 발명의 제1목적은, 플라즈마 처리에 의해 형성되는 금속 적층 방지막으로서의 절연막을 인-시튜로 형성하기 위한 방법을 제공하는데 있다.
본 발명의 제2목적은, 금속 적층 방지막으로서의 절연막 및 금속막을 인-시튜로 형성하기 위한 방법을 제공하는데 있다.
도 1a 내지 도 1f는 본 발명의 시험예 1에 따른 금속막 형성 방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2e는 본 발명의 시험예 2에 따른 금속막 형성 방법을 설명하기 위한 단면도들이다.
상기 제1목적을 달성하기 위한 본 발명은, 리세스를 갖는 기판 상에 장벽 금속막을 연속적으로 적층함으로서 상기 기판의 표면, 상기 리세스의 저면 및 측면에 상기 장벽 금속막을 연속적으로 형성하는 단계와, 상기 기판의 표면 상에만 제1금속막을 형성하는 단계와, 상기 제1금속막을 질소 플라즈마로 처리하여 상기 제1금속막을 질소를 포함하는 절연막으로 형성하는 단계와, 상기 리세스 내의 장벽 금속막의 저면 및 측면에만 제2금속막을 연속적으로 적층하여 라이너를 형성하는 단계와, 상기 리세스 및 절연막을 갖는 기판 상에 제3금속막을 적층하여 상기 리세스를 완전히 필링시키는 단계를 포함한다. 여기서, 상기 제1금속막 형성 단계와, 상기 질소 플라즈마 처리 단계와, 상기 라이너 형성 단계는 동일한 공간에서 인시튜(in-situ) 방식으로 수행된다.
상기 제2목적을 달성하기 위한 본 발명은, 리세스를 갖는 기판 상에 장벽 금속막을 연속적으로 적층함으로서 상기 기판의 표면, 상기 리세스의 저면 및 측면에 상기 장벽 금속막을 연속적으로 형성하는 단계와, 질소 플라즈마 처리에 의해 상기 기판의 표면 상에만 질소를 포함하는 절연막을 형성하는 단계와, 상기 리세스 내의 장벽 금속막의 저면 및 측면에만 제1금속막을 연속적으로 적층하여 라이너를 형성하는 단계와, 상기 리세스 및 절연막을 갖는 기판 상에 제2금속막을 적층하여 상기 리세스를 완전히 필링시키는 단계를 포함한다. 여기서, 상기 장벽 금속막 형성 단계와, 절연막 형성 단계와, 라이너 형성 단계는 동일한 공간에서 인시튜 방식으로 수행된다.
상기 방법들에 의하면, 금속 적층 방지막으로서의 절연막을 질소 플라즈마 처리를 실시하여 형성한다. 따라서, 금속막을 선택적인 영역 상에 형성하는 공정 및 리세스 내에 라이너를 형성하는 공정을 인-시튜로 실시할 수 있다. 이에 따라,상기 금속막을 형성할 때 공정 상의 결함없이 생산성의 향상을 꾀할 수 있다. 특히, 상기 금속막으로서 알루미늄막을 선택할 경우 콘택 저항 및 배선 저항을 충분히 낮출 수 있다.
이하, 본 발명을 상세히 설명하기로 한다.
실시예 1
상기 기판은 리세스를 갖는다. 상기 리세스는 콘택홀 또는 비아홀을 포함한다. 상기 콘택홀 또는 비아홀은 기판 상에 층간 절연막을 형성한 후, 상기 층간 절연막을 패터닝함으로서 형성된다. 따라서, 상기 기판은 콘택홀 또는 비아홀을 포함하는 층간 절연막 패턴을 갖는다. 그리고, 상기 리세스가 비아홀인 경우에는 종래의 방법에 의해서도 상기 금속막의 필링이 충분히 가능하다. 따라서, 실시예 1에서는 상기 리세스가 콘택홀인 것이 바람직하다.
그리고, 상기 기판 상에 제1금속막을 직접 접촉하도록 형성할 경우 상기 기판과 제1금속막 사이에는 물질 이동이 일어난다. 따라서, 상기 물질 이동을 방지하기 위하여 상기 기판 상에 장벽 금속막을 형성하는 것이 바람직하다. 그리고, 상기 장벽 금속막은 상기 기판의 표면, 상기 리세스의 저면 및 측면에 연속적으로 형성되는 것이 바람직하다. 상기 장벽 금속막의 예로서는 티타늄막, 질화 티타늄막 및 이들이 순차적으로 적층되는 다층막 등을 들 수 있다.
상기 기판의 표면 상에만 제1금속막을 적층한다. 이때, 상기 제1금속막은 화학기상증착을 통하여 상기 리세스를 제외한 영역의 기판 상에만 선택적으로 적층하는 것이 바람직하다. 상기 제1금속막은 전기적 저항이 낮아야 할 뿐만 아니라 경제적이고 신뢰성이 높아야 한다. 특히, 상기 제1금속막은 질소 플라즈마 처리에 의해 용이하게 변환되어야 한다. 따라서, 상기 제1금속막은 알루미늄막인 것이 바람직하다. 상기 제1금속막이 알루미늄막인 경우, 상기 제1금속막을 형성하기 위한 소스 가스의 예로서는 디메틸에틸아미네알넨(dimethylethylaminealane : DMEAA), 메틸파이로리딘알레인(methylprroridinealane : MPA), 디메틸알루미늄하이드리드(dimethylaluminumhydride : DMAH) 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하지만, 2 이상을 혼합하여 사용할 수도 있다. 그리고, 상기 소스 가스의 종류에 따라 상기 제1금속막을 형성하기 위한 공정 조건은 변경될 수 있다. 여기서, 상기 메틸파이로리딘알레인을 소스 가스로 사용할 경우의 공정 조건은 다음과 같다. 상기 메틸파이로리딘알레인은 1 내지 10sccm 정도로 제공되는 것이 바람직하다. 그리고, 상기 제1금속막을 120℃ 미만에서 형성할 경우 상기 메틸파이로리린알레인의 분해가 용이하게 이루어지지 않는다. 또한, 상기 제1금속막을 160℃ 초과에서 형성할 경우 후속 공정에서의 온도 조절이 용이하지 않다. 따라서, 상기 제1금속막은 120 내지 160℃의 온도에서 형성하는 것이 바람직하다. 그리고, 상기 120℃ 내지 160℃의 온도에서 제1금속막을 형성할 때 3 내지 10 Torr의 압력인 것이 바람직하다. 또한, 상기 제1금속막을 형성하는 공정을 1초 미만 또는 10초를 초과하여 수행할 경우에는 상기 제1금속막이 원하는 두께로 형성되지 않는다. 따라서, 상기 제1금속막을 형성하는 공정은 1 내지 10초 동안 수행하는 것이 바람직하다. 그리고, 상기 제1금속막은 다소 열악한 스텝 커버리지를 갖고, 100Å 이하의 두께를 갖도록 공정 조건을 조절하는 것이 바람직하다.
상기 제1금속막을 질소 플라즈마를 사용하여 처리한다. 상기 처리를 수행함으로서 상기 제1금속막은 질소를 포함하는 절연막으로 형성된다. 즉, N2 또는 NH3 플라즈마를 사용하여 처리할 경우, 상기 제1금속막은 질화 알루미늄막으로 변환되는 것이다. 이때, 상기 질화 알루미늄막은 금속 증착 방지막의 기능을 갖는다. 그리고, 120℃ 미만 또는 160℃ 초과의 온도에서 상기 질소 플라즈마 처리를 실시할 경우 전,후 공정에서의 온도 조절이 용이하지 않다. 따라서, 상기 질소 플라즈마 처리는 120 내지 160℃의 온도 분위기에서 실시하는 것이 바람직하다. 상기 120℃ 내지 160℃의 온도에서 질소 플라즈마 처리를 실시할 경우, 압력은 1 내지 10 Torr인 것이 바람직하다. 그리고, 상기 질소 플라즈마는 50 내지 500 Watt의 플라즈마 파워를 인가하여 형성하는 바람직하다. 또한, 상기 질소 플라즈마 처리를 1초 미만으로 실시할 경우에는 질소 플라즈마 처리의 효율이 저하되고, 60초를 초과하여 실시할 경우에는 공정 시간이 길어지기 때문에 생산성이 저하된다. 따라서, 상기 질소 플라즈마 처리는 1 내지 60초 동안 실시하는 것이 바람직하다. 이와 같이, 실시예 1에서는 상기 질소 플라즈마 처리를 통하여 제1금속막을 금속 증착 방지막으로서의 절연막으로 형성한다. 때문에, 실시예 1은 종래와 같이 플라즈마 처리를 실시하지 않음으로서 나타날 수 있는 공정 상의 결함을 극복할 수 있다.
이와 같이, 상기 질소 플라즈마 처리를 실시함으로서, 상기 기판의 표면 상에는 금속 증착 방지막으로서의 절연막이 형성되고, 리세스의 저면 및 측면에는 장벽 금속막이 형성된다.
상기 장벽 금속막이 형성되어 있는 리세스 내에 제2금속막을 적층한다. 상기제2금속막은 화학기상증착을 통하여 형성하는 것이 바람직하다. 이때, 상기 기판의 표면 상에는 금속 증착 방지막이 형성되어 있기 때문에 상기 리세스 내에만 제2금속막이 라이너 형태로 적층된다. 상기 제2금속막 또한 전기적 저항이 낮아야 할 뿐만 아니라 경제적이고 신뢰성이 높아야 한다. 따라서, 상기 제2금속막은 알루미늄막인 것이 바람직하다. 상기 제2금속막이 알루미늄막인 경우, 상기 제2금속막을 형성하기 위한 소스 가스의 예로서는 디메틸에틸아미네알넨(dimethylethylaminealane : DMEAA), 메틸파이로리딘알레인(methylprroridinealane : MPA), 디메틸알루미늄하이드리드(dimethylaluminumhydride : DMAH) 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하지만, 2 이상을 혼합하여 사용할 수도 있다. 그리고, 상기 소스 가스의 종류에 따라 상기 제1금속막을 형성하기 위한 공정 조건은 변경될 수 있다. 여기서, 상기 메틸파이로리딘알레인을 소스 가스로 사용할 경우의 공정 조건은 다음과 같다. 상기 메틸파이로리딘알레인은 10 내지 100sccm 정도로 제공되는 것이 바람직하다. 그리고, 상기 제2금속막을 120℃ 미만에서 형성할 경우 상기 메틸파이로리딘알레인의 분해가 용이하게 이루어지지 않는다. 또한, 상기 제2금속막을 160℃ 초과에서 형성할 경우 후속 공정에서의 온도 조절이 용이하지 않다. 따라서, 상기 제2금속막은 120 내지 160℃의 온도에서 형성하는 것이 바람직하다. 그리고, 상기 120℃ 내지 160℃의 온도에서 제2금속막을 형성할 때 0.2 내지 5.0 Torr의 압력인 것이 바람직하다. 또한, 상기 제2금속막을 형성하는 공정을 20초 미만 또는 180초를 초과하여 수행할 경우에는 상기 제2금속막이 원하는 두께로 형성되지 않는다. 따라서, 상기 제2금속막을 형성하는 공정은 20 내지 180초 동안 수행하는 것이 바람직하다. 그리고, 상기 제2금속막은 상기 제1금속막에 비해 우수한 스텝 커버리지를 갖고, 300 내지 1,000Å 정도의 두께를 갖도록 공정 조건을 조절하는 것이 바람직하다.
여기서, 실시예 1은 상기 화학기상증착에 의해 상기 알루미늄막을 제2금속막으로 형성할 경우 상기 리세스 내에 상기 알루미늄막이 완전히 필링되지 않는다는 공정 특성을 충분하게 이용한다. 이에 따라, 기판의 표면 상에는 절연막이 형성되어 있고, 리세스 내에는 제2금속막이 라이너 형태로 형성되어 있다.
특히, 실시예 1에서는 상기 제1금속막의 형성, 질소 플라즈마의 처리 및 제2금속막의 형성을 인-시튜로 수행할 수 있다. 즉, 압력 조건만 변화하는 공정 조건을 갖기 때문에 보다 용이하게 인-시튜로 공정을 수행할 수 있다.
상기 결과물 상에 스퍼터링을 통하여 제3금속막을 적층한다. 상기 제3금속막은 스퍼터링을 통하여 형성하기 때문에 알루미늄막인 것이 바람직하다. 이와 같이, 상기 제3금속막을 형성할 경우 상기 리세스 내에 상기 제3금속막이 충분하게 필링된다. 그리고, 상기 절연막 상에도 상기 제3금속막이 적층된다. 이때, 상기 절연막은 핵형성을 방지하는 기능을 갖기 때문에 스퍼터링에 의한 적층은 방지하지 못한다. 그리고, 상기 제3금속막을 적층한 후, 400 내지 600℃의 온도로 리플로우를 수행한다. 상기 리플로우를 통하여 상기 리세스 내에 제3금속막이 보다 충분하게 필링된다. 그리고, 화학기상증착으로 금속막을 적층하는 것 보다 스퍼터링으로 금속막을 적층할 경우 보다 우수한 균일도를 갖는다. 따라서, 실시예 1에서와 같이 제3금속막을 형성할 경우 균일도에 대한 염려를 없앨 수 있다.
이와 같이, 본 발명의 실시예 1과 동일한 방법으로 금속막을 형성할 경우, 알루미늄막을 사용하기 때문에 콘택 저항 및 배선 저항을 낮출 수 있다. 또한, 금속막을 선택적으로 적층하기 때문에 상기 리세스 내에 완전한 필링이 가능하다. 특히, 장벽 금속막이 형성되어 있는 콘택홀에도 그 적용이 가능하다. 그리고, 인-시튜로 공정을 수행하기 때문에 생산성이 높다. 또한, 공정 특성을 충분히 이해하고 있기 때문에 공정 상의 결함이 발생하지 않는다.
실시예 2
실시예 2의 기판은 실시예 1과 동일하다. 따라서, 기판은 리세스를 갖는다.
그리고, 실시예 1과 동일한 방법을 통하여 장벽 금속막을 형성한다. 이에 따라, 상기 장벽 금속막은 상기 기판의 표면, 상기 리세스의 저면 및 측면에 연속적으로 형성된다.
질소 플라즈마 처리를 통하여 상기 기판의 표면 상에 금속 증착 방지막으로서의 기능을 갖는 절연막을 형성한다. 상기 절연막은 화학기상증착 및 질소 플라즈마 처리에 의해 형성되기 때문에 질소를 포함하는 것이 바람직하다. 그리고, 상기 절연막을 형성할 때 사용되는 소스 가스의 예로서는 디메틸에틸아미네알넨, 메틸파이로리딘알레인, 디메틸알루미늄하이드리드 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하지만, 2 이상을 혼합하여 사용할 수도 있다. 그리고, 상기 소스 가스의 종류에 따라 상기 절연막을 형성하기 위한 공정 조건은 변경될 수 있다. 여기서, 상기 메틸파이로리딘알레인을 소스 가스로 사용할 경우의 공정 조건은 다음과 같다. 상기 메틸파이로리딘알레인은 1 내지 10sccm 정도로 제공되는 것이 바람직하다. 그리고, 상기 절연막을 120℃ 미만에서 형성할 경우 상기 메틸파이로리딘알레인의 분해가 용이하게 이루어지지 않는다. 또한, 상기 절연막을 160℃ 초과에서 형성할 경우 후속 공정에서의 온도 조절이 용이하지 않다. 따라서, 상기 절연막은 120 내지 160℃의 온도에서 형성하는 것이 바람직하다. 그리고, 상기 120℃ 내지 160℃의 온도에서 절연막을 형성할 때 1 내지 10 Torr의 압력인 것이 바람직하다. 또한, 상기 절연막을 형성하는 공정을 1초 미만 또는 10초를 초과하여 수행할 경우에는 상기 절연막이 원하는 두께로 형성되지 않는다. 따라서, 상기 절연막을 형성하는 공정은 1 내지 10초 동안 수행하는 것이 바람직하다. 그리고, 상기 절연막은 다소 열악한 스텝 커버리지를 갖고, 100Å 이하의 두께를 갖도록 공정 조건을 조절하는 것이 바람직하다. 실시예 2는 N2 또는 NH3 플라즈마를 사용하기 때문에 금속을 포함하는 소스 가스를 사용하여도 금속막이 아닌 절연막이 형성된다. 따라서, 상기 질소 플라즈마는 50 내지 500 Watt의 플라즈마 파워가 인가하여 형성하는 것이 바람직하다. 특히, 실시예 2는 직접 절연막을 형성하는 것으로서 종래와 같이 플라즈마 처리를 실시하지 않음으로서 나타날 수 있는 공정 상의 결함을 충분하게 극복할 수 있다.
이와 같이, 상기 질소 플라즈마 처리가 이루어지는 화학기상증착을 실시함으로서, 상기 기판의 표면 상에는 금속 증착 방지막으로서의 절연막이 형성되고, 리세스의 저면 및 측면에는 장벽 금속막이 형성된다.
상기 장벽 금속막이 형성되어 있는 리세스 내에 제1금속막을 적층한다. 상기 실시예 2의 제1금속막은 상기 실시예 1의 제2금속막을 형성하는 방법과 동일하다.이에 따라, 기판의 표면 상에는 절연막이 형성되어 있고, 리세스 내에는 제1금속막이 라이너 형태로 형성된다. 이때, 상기 제1금속막의 스텝 커버리지는 상기 절연막의 스텝 커버리지에 비해 우수하다.
특히, 실시예 2에서는 상기 절연막이 형성 및 제1금속막의 형성을 인-시튜로 수행할 수 있다. 즉, 압력 조건 및 플라즈마 처리 조건만을 변화하는 공정 조건을 갖기 때문에 보다 용이하게 인-시튜로 공정을 수행할 수 있다.
상기 결과물 상에 스퍼터링을 통하여 제2금속막을 적층한다. 상기 실시예 2의 제2금속막은 상기 실시예 1의 제3금속막을 형성하는 방법과 동일하다.
이와 같이, 본 발명의 실시예 2와 동일한 방법으로 금속막을 형성할 경우, 알루미늄막을 사용하기 때문에 콘택 저항 및 배선 저항을 낮출 수 있다. 또한, 금속막을 선택적으로 적층하기 때문에 상기 리세스 내에 완전한 필링이 가능하다. 특히, 장벽 금속막이 형성되어 있는 콘택홀에도 그 적용이 가능하다. 그리고, 인-시튜로 공정을 수행하기 때문에 생산성이 높다. 또한, 공정 특성을 충분히 이해하고 있기 때문에 공정 상의 결함이 발생하지 않는다.
이하, 본 발명의 방법으로 적층하는 금속막들을 첨부한 도면에 따라서 상세히 설명하기로 한다.
시험예 1
도 1a 내지 도 1f는 금속막 형성 방법을 나타낸다.
도 1a 및 도 1b 참조하면, 기판(10) 상에 층간 절연막을 형성한 후, 사진식각공정을 실시하여 콘택홀(13)을 갖는 층간 절연막 패턴(12)을 형성하였다. 그리고, 상기 층간 절연막 패턴(12)을 갖는 기판(10) 상에 티타늄막 및 질화 티타늄막을 포함하는 장벽 금속막(14)을 순차적으로 형성하였다. 그 결과, 상기 장벽 금속막(14)은 층간 절연막 패턴(12)의 표면, 콘택홀(13)의 저면 및 측면에 연속적으로 형성됨을 확인할 수 있었다.
도 1c를 참조하면, 화학기상증착을 통하여 상기 콘택홀(13)을 제외한 영역의 장벽 금속막(14)의 표면에만 알루미늄막(16)을 형성하였다. 상기 알루미늄막(16)은 140℃의 온도 및 5 Torr의 압력하에서 3초 동안 수행하여 형성하였다. 그리고, 소스 가스로서는 5sccm 정도의 유량으로 제공되는 메틸파이로리딘알레인을 사용하였다. 그 결과, 스텝 커버리지가 열악하고, 100Å 이하의 두께를 갖는 알루미늄막(16)을 형성됨을 확인할 수 있었다.
도 1d를 참조하면, 상기 소스 가스의 제공을 중단시키고, 질소 플라즈마 처리를 실시하였다. 그 결과, 상기 장벽 금속막(14)의 표면 상에만 형성되어 있는 알루미늄막(16)이 질화 알루미늄막(17)으로 형성됨을 확인할 수 있었다. 상기 질화 알루미늄막(17)은 금속 증착 방지막의 기능을 갖는다. 상기 질소 플라즈마 처리는 100 Watt의 플라즈마 파워를 인가하고, 140Å의 온도 및 5 Torr의 압력하에서 10초 동안 실시하였다.
도 1e를 참조하면, 화학기상증착을 통하여 상기 장벽 금속층(14)을 갖는 콘택홀(19) 내에 알루미늄막(18)을 형성하였다. 상기 알루미늄막(18)은 140℃의 온도 및 1 Torr의 압력하에서 60초 동안 형성하였다. 그리고, 소스 가스로서는 30sccm 정도의 유량으로 제공되는 메틸파이로리딘알레인을 사용하였다. 그 결과, 스텝 커버리지가 우수하고, 500Å 정도의 두께를 갖는 알루미늄막(18)이 형성됨을 확인할 수 있었다. 특히, 상기 알루미늄막(18)은 상기 콘택홀(19) 내의 저면 및 측면에 연속적으로 형성되는 라이너 형태를 가짐을 확인할 수 있었다.
도 1f를 참조하면, 스퍼터링을 통하여 상기 결과물 상에 알루미늄막(20)을 형성하였다. 그리고, 상기 스퍼터링을 실시한 후, 500℃의 온도분위기에서 리플로우를 수행하였다. 그 결과, 상기 알루미늄막(20)이 상기 콘택홀(19) 내에 충분하게 필링됨과 아울러 상기 결과물의 표면 상에도 균일하게 형성됨을 확인할 수 있었다.
시험예 2
도 2a 내지 도 2e는 금속막 형성 방법을 나타낸다.
도 2a 및 도 2b를 참조하면, 기판(30) 상에 층간 절연막을 형성한 후, 사진식각공정을 실시하여 콘택홀(33)을 갖는 층간 절연막 패턴(32)을 형성하였다. 그리고, 상기 층간 절연막 패턴(32)을 갖는 기판(30) 상에 티타늄막 및 질화 티타늄막을 포함하는 장벽 금속막(34)을 순차적으로 형성하였다. 그 결과, 상기 장벽 금속막(34)은 층간 절연막 패턴(32)의 표면, 콘택홀(33)의 저면 및 측면에 연속적으로 형성됨을 확인할 수 있었다.
도 2c를 참조하면, 질소 플라즈마 처리가 이루어지는 화학기상증착을 통하여 상기 콘택홀(33)을 제외한 영역의 장벽 금속막(34)의 표면에만 질화 알루미늄막(36)을 형성하였다. 상기 질화 알루미늄막(36)은 140℃의 온도 및 5 Torr의 압력하에서 3초 동안 공정을 수행하여 형성하였다. 또한, 질소 플라즈마의 처리를 위하여 100 Watt 정도의 플라즈마 파워를 인가하였다. 그리고, 상기 질화알루미늄막(36)을 형성하기 위한 소스 가스로는 5sccm 정도의 유량으로 제공되는 메틸파이로리딘알레인을 사용하였다. 그 결과, 스텝 커버리지가 열악하고, 100Å 이하의 두께를 갖는 질화 알루미늄막(36)이 형성됨을 확인할 수 있었다.
도 2d를 참조하면, 화학기상증착을 통하여 상기 장벽 금속층(34)을 갖는 콘택홀(39) 내에 알루미늄막(38)을 형성하였다. 상기 알루미늄막(38)은 140℃의 온도 및 1 Torr의 압력하에서 60초 동안 형성하였다. 그리고, 소스 가스로서는 30sccm 정도의 유량으로 제공되는 메틸파이로리딘알레인을 사용하였다. 그 결과, 스텝 커버리지가 우수하고, 500Å 정도의 두께를 갖는 알루미늄막(38)이 형성됨을 확인할 수 있었다. 특히, 상기 알루미늄막(38)은 상기 콘택홀(39) 내의 저면 및 측면에 연속적으로 형성되는 라이너 형태를 가짐을 확인할 수 있었다.
도 2e 참조하면, 스퍼터링을 통하여 상기 결과물 상에 알루미늄막(40)을 형성하였다. 그리고, 상기 스퍼터링을 실시한 후, 500℃의 온도분위기에서 리플로우를 수행하였다. 그 결과, 상기 알루미늄막(40)이 상기 콘택홀(39) 내에 충분하게 필링됨과 아울러 상기 결과물의 표면 상에도 균일하게 형성됨을 확인할 수 있었다.
본 발명에 의하면, 높은 종횡비를 갖는 리세스 내에 금속막을 완전하게 필링시킬 수 있다. 특히, 비아홀 뿐만 아니라 콘택홀에도 상기 방법을 적용할 수 있다. 또한, 상기 금속막으로서 알루미늄막을 형성하기 때문에 콘택 저항 및 배선 저항을 낮출 수 있다. 그리고, 인시튜로 공정을 수행할 수 있기 때문에 생산성을 높일 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (21)

  1. a) 리세스를 갖는 기판 상에 장벽 금속막을 연속적으로 적층함으로서 상기 기판의 표면, 상기 리세스의 저면 및 측면에 상기 장벽 금속막을 연속적으로 형성하는 단계;
    b) 상기 기판의 표면 상에만 제1금속막을 형성하는 단계;
    c) 상기 제1금속막을 질소 플라즈마로 처리하여 상기 제1금속막을 질소를 포함하는 절연막으로 형성하는 단계;
    d) 상기 리세스 내의 장벽 금속막의 저면 및 측면에만 제2금속막을 연속적으로 적층하여 라이너를 형성하는 단계; 및
    e) 상기 리세스 및 절연막을 갖는 기판 상에 제3금속막을 적층하여 상기 리세스를 완전히 필링시키는 단계를 포함하되,
    상기 b) 내지 d) 단계들은 인-시튜(in-situ)로 수행하는 것을 특징으로 하는 금속막 형성 방법.
  2. 제1항에 있어서, 상기 제1금속막은 120 내지 160℃의 온도 및 3 내지 10 Torr의 압력으로 1 내지 10초 동안 수행함에 의해 형성하는 것을 특징으로 하는 금속막 형성 방법.
  3. 제1항에 있어서, 상기 질소 플라즈마 처리는 120 내지 160℃의 온도, 1 내지 10 Torr의 압력 및 50 내지 500 Watt의 플라즈마 파워로 1 내지 60초 동안 수행함에 의해 달성되는 것을 특징으로 하는 금속막 형성 방법.
  4. 제1항에 있어서, 상기 제2금속막은 120 내지 160℃의 온도 및 0.2 내지 5.0 Torr의 압력으로 30 내지 180초 동안 수행함에 의해 형성하는 것을 특징으로 하는 금속막 형성 방법.
  5. 제1항에 있어서, 상기 제1금속막은 디메틸에틸아미네알넨, 메틸파이로리딘알레인 및 디메틸알루미늄하이드리드로 구성되는 그룹으로부터 선택되는 적어도 어느 하나를 제1소스 가스로 사용하는 화학기상증착에 의해 형성되고, 상기 제2금속막은 디메틸에틸아미네알넨, 메틸파이로리딘알레인 및 디메틸알루미늄하이드리드로 구성되는 그룹으로부터 선택되는 적어도 어느 하나를 제2소스 가스로 사용하는 화학기상증착에 의해 형성되는 것을 특징으로 하는 금속막 형성 방법.
  6. 제5항에 있어서, 상기 제2소스 가스는 상기 제1소스 가스보다 8 내지 12배 많이 사용하는 것을 특징으로 하는 금속막 형성 방법.
  7. 제1항에 있어서, 상기 제2금속막은 상기 제1금속막보다 3 내지 10배 두껍게 형성되는 것을 특징으로 하는 금속막 형성 방법.
  8. 삭제
  9. 제1항에 있어서, 상기 제1금속막, 제2금속막 및 제3금속막은 알루미늄막인 것을 특징으로 하는 금속막 형성 방법.
  10. 제1항에 있어서, 상기 제3금속막은 스퍼터링 및 리플로우를 연속적으로 수행함에 의해 형성되는 것을 특징으로 하는 금속막 형성 방법.
  11. 제1항에 있어서, 상기 장벽 금속막은 티타늄막, 질화 티타늄막 또는 이들이 순차적으로 적층되는 다층막인 것을 특징으로 하는 금속막 형성 방법.
  12. 제1항에 있어서, 상기 제1금속막의 스텝 커버리지는 상기 제2금속막의 스텝 커버리지에 비해 열악한 것을 특징으로 하는 금속막 형성 방법.
  13. a) 리세스를 갖는 기판 상에 장벽 금속막을 연속적으로 적층함으로서 상기 기판의 표면, 상기 리세스의 저면 및 측면에 상기 장벽 금속막을 연속적으로 형성하는 단계;
    b) 질소 플라즈마 처리에 의해 상기 기판의 표면 상에만 질소를 포함하는 절연막을 형성하는 단계;
    c) 상기 리세스 내의 장벽 금속막의 저면 및 측면에만 제1금속막을 연속적으로 적층하여 라이너를 형성하는 단계; 및
    d) 상기 리세스 및 절연막을 갖는 기판 상에 제2금속막을 적층하여 상기 리세스를 완전히 필링시키는 단계를 포함하되,
    상기 a) 내지 c) 단계들은 인-시튜(in-situ)로 수행하는 것을 특징으로 하는 금속막 형성 방법.
  14. 제13항에 있어서, 상기 질소 플라즈마 처리는 120 내지 160℃의 온도, 3 내지 10 Torr의 압력 및 50 내지 500 Watt의 플라즈마 파워로 1 내지 10초 동안 수행함에 의해 달성되는 것을 특징으로 하는 금속막 형성 방법.
  15. 제13항에 있어서, 상기 제1금속막은 120 내지 160℃의 온도 및 0.2 내지 5.0 Torr의 압력으로 30 내지 180초 동안 수행함에 의해 형성하는 것을 특징으로 하는 금속막 형성 방법.
  16. 제13항에 있어서, 상기 절연막은 디메틸에틸아미네알넨, 메틸파이로리딘알레인 및 디메틸알루미늄하이드리드로 구성되는 그룹으로부터 선택되는 적어도 어느 하나를 제1소스 가스로 사용하는 화학기상증착에 의해 형성하고, 상기 제1금속막은 디메틸에틸아미네알넨, 메틸파이로리딘알레인 및 디메틸알루미늄하이드리드로 구성되는 그룹으로부터 선택되는 적어도 어느 하나를 제2소스 가스로 사용하는 화학기상증착에 의해 형성하는 것을 특징으로 하는 금속막 형성 방법.
  17. 제16항에 있어서, 상기 제2소스 가스는 상기 제1소스 가스보다 8 내지 12배 많이 사용하는 것을 특징으로 하는 금속막 형성 방법.
  18. 제13항에 있어서, 상기 제1금속막은 상기 절연막보다 3 내지 10배 두껍게 형성되는 것을 특징으로 하는 금속막 형성 방법.
  19. 삭제
  20. 제13항에 있어서, 상기 제2금속막은 스퍼터링 및 리플로우를 연속적으로 수행함에 의해 형성되는 것을 특징으로 하는 금속막 형성 방법.
  21. 제13항에 있어서, 상기 절연막의 스텝 커버리지는 상기 제1금속막의 스텝 커버리지에 비해 열악한 것을 특징으로 하는 금속막 형성 방법.
KR10-2002-0055970A 2002-09-14 2002-09-14 금속막 형성 방법 KR100457057B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR10-2002-0055970A KR100457057B1 (ko) 2002-09-14 2002-09-14 금속막 형성 방법
US10/367,916 US6844627B2 (en) 2002-09-14 2003-02-19 Metal film semiconductor device and a method for forming the same
TW092103516A TW200404343A (en) 2002-09-14 2003-02-20 A metal film semiconductor device and a method for forming the same
CNA031196039A CN1482655A (zh) 2002-09-14 2003-03-14 金属膜半导体器件及其制造方法
DE10314534A DE10314534A1 (de) 2002-09-14 2003-03-31 Metallfilm-Halbleitervorrichtung und Verfahren zur Herstellung derselben
JP2003272988A JP2004111924A (ja) 2002-09-14 2003-07-10 金属膜形成方法、半導体装置、および半導体装置の製造方法
US10/945,992 US20050035458A1 (en) 2002-09-14 2004-09-22 Metal film semiconductor device and a method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0055970A KR100457057B1 (ko) 2002-09-14 2002-09-14 금속막 형성 방법

Publications (2)

Publication Number Publication Date
KR20040024375A KR20040024375A (ko) 2004-03-20
KR100457057B1 true KR100457057B1 (ko) 2004-11-10

Family

ID=31944875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0055970A KR100457057B1 (ko) 2002-09-14 2002-09-14 금속막 형성 방법

Country Status (6)

Country Link
US (2) US6844627B2 (ko)
JP (1) JP2004111924A (ko)
KR (1) KR100457057B1 (ko)
CN (1) CN1482655A (ko)
DE (1) DE10314534A1 (ko)
TW (1) TW200404343A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100457057B1 (ko) * 2002-09-14 2004-11-10 삼성전자주식회사 금속막 형성 방법
KR100541814B1 (ko) * 2003-09-15 2006-01-11 삼성전자주식회사 화학기상증착장치
EP1739739A4 (en) * 2004-03-26 2010-02-24 Fujikura Ltd TRAVERSATION WIRING PLATE AND METHOD OF PRODUCING THE SAME
JP4373866B2 (ja) * 2004-07-16 2009-11-25 三洋電機株式会社 半導体装置の製造方法
US20060060977A1 (en) * 2004-09-22 2006-03-23 Kabushiki Kaisha Toshiba Semiconductor device
US20080174021A1 (en) * 2007-01-18 2008-07-24 Samsung Electronics Co., Ltd. Semiconductor devices having metal interconnections, semiconductor cluster tools used in fabrication thereof and methods of fabricating the same
CN101937864B (zh) * 2009-07-03 2012-03-07 中芯国际集成电路制造(上海)有限公司 接触孔填充方法
WO2011059036A1 (ja) * 2009-11-12 2011-05-19 株式会社 アルバック 半導体装置の製造方法
US9559001B2 (en) * 2010-02-09 2017-01-31 Xintec Inc. Chip package and method for forming the same
US9255324B2 (en) * 2012-08-15 2016-02-09 Up Chemical Co., Ltd. Aluminum precursor composition
KR102383501B1 (ko) * 2015-01-08 2022-04-07 삼성전자주식회사 다층 박막, 그 제조 방법 및 이를 포함하는 전자 제품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052353A (ko) * 1995-12-26 1997-07-29 김주용 반도체 소자의 콘택홀 형성방법
KR19990017335A (ko) * 1997-08-22 1999-03-15 윤종용 반도체소자의 금속배선 형성방법
KR20010048302A (ko) * 1999-11-26 2001-06-15 박종섭 반도체소자의 컨택 형성방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57181172A (en) * 1981-04-30 1982-11-08 Toshiba Corp Schottky barrier diode and manufacture thereof
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
US5847463A (en) * 1997-08-22 1998-12-08 Micron Technology, Inc. Local interconnect comprising titanium nitride barrier layer
KR100363086B1 (ko) 2000-01-20 2002-11-30 삼성전자 주식회사 반도체소자의 금속배선 형성방법 및 그에 의해 제조된콘택 구조체
US6277737B1 (en) * 1998-09-02 2001-08-21 Micron Technology, Inc. Semiconductor processing methods and integrated circuitry
JP2001168101A (ja) 1999-11-29 2001-06-22 Texas Instr Inc <Ti> 窒化アルミニウム障壁を形成する方法
US6617689B1 (en) * 2000-08-31 2003-09-09 Micron Technology, Inc. Metal line and method of suppressing void formation therein
US6518648B1 (en) * 2000-09-27 2003-02-11 Advanced Micro Devices, Inc. Superconductor barrier layer for integrated circuit interconnects
JP4053226B2 (ja) * 2000-10-18 2008-02-27 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6674170B1 (en) * 2000-12-18 2004-01-06 Advanced Micro Devices, Inc. Barrier metal oxide interconnect cap in integrated circuits
JP2002343859A (ja) * 2001-05-15 2002-11-29 Mitsubishi Electric Corp 配線間の接続構造及びその製造方法
US6693356B2 (en) * 2002-03-27 2004-02-17 Texas Instruments Incorporated Copper transition layer for improving copper interconnection reliability
KR100457057B1 (ko) * 2002-09-14 2004-11-10 삼성전자주식회사 금속막 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052353A (ko) * 1995-12-26 1997-07-29 김주용 반도체 소자의 콘택홀 형성방법
KR19990017335A (ko) * 1997-08-22 1999-03-15 윤종용 반도체소자의 금속배선 형성방법
KR20010048302A (ko) * 1999-11-26 2001-06-15 박종섭 반도체소자의 컨택 형성방법

Also Published As

Publication number Publication date
DE10314534A1 (de) 2004-03-25
KR20040024375A (ko) 2004-03-20
TW200404343A (en) 2004-03-16
JP2004111924A (ja) 2004-04-08
US6844627B2 (en) 2005-01-18
US20040051175A1 (en) 2004-03-18
US20050035458A1 (en) 2005-02-17
CN1482655A (zh) 2004-03-17

Similar Documents

Publication Publication Date Title
US6803310B2 (en) Method for forming a plug metal layer
US6955983B2 (en) Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer
US20090081863A1 (en) Method of forming metal wiring layer of semiconductor device
KR100457057B1 (ko) 금속막 형성 방법
KR20050011479A (ko) 반도체 소자의 텅스텐 콘택플러그 형성방법
US6905960B2 (en) Method of forming a contact in a semiconductor device
US10373867B2 (en) Cobalt contact and interconnect structures
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
US7129164B2 (en) Method for forming a multi-layer low-K dual damascene
US7531902B2 (en) Multi-layered metal line of semiconductor device having excellent diffusion barrier and method for forming the same
US9659817B1 (en) Structure and process for W contacts
TWI803510B (zh) 用於銅互連件之晶種層
US6673718B1 (en) Methods for forming aluminum metal wirings
US20040094838A1 (en) Method for forming metal wiring layer of semiconductor device
KR100465093B1 (ko) 반도체 소자의 제조 방법
US6596629B2 (en) Method for forming wire in semiconductor device
KR100463178B1 (ko) 반도체 소자의 금속배선 적층구조 형성 방법
US7488681B2 (en) Method for fabricating Al metal line
KR100373357B1 (ko) 다단계 알루미늄 스퍼터링을 이용한 반도체 소자의 금속배선형성방법
JPH1074709A (ja) 半導体装置とその製造方法
KR100564426B1 (ko) 반도체 소자의 금속배선 형성방법
JPH10233444A (ja) 半導体装置の製造方法
US20060138667A1 (en) Method for forming an intermetal dielectric layer in a semiconductor device using HDP-CVD, and a semiconductor device manufactured thereby
KR100587600B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR100406562B1 (ko) 금속배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee