JP3329212B2 - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JP3329212B2 JP3329212B2 JP29604596A JP29604596A JP3329212B2 JP 3329212 B2 JP3329212 B2 JP 3329212B2 JP 29604596 A JP29604596 A JP 29604596A JP 29604596 A JP29604596 A JP 29604596A JP 3329212 B2 JP3329212 B2 JP 3329212B2
- Authority
- JP
- Japan
- Prior art keywords
- primary
- pulse
- signal
- clock signal
- phase adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
ス表示装置に関し、特に行状のゲート線と、列状の信号
線と、両者の各交差部に配された行列状の画素と、ゲー
ト線を線順次走査して一水平期間毎に一行分の画素を選
択する垂直走査回路と、一水平期間内で映像信号を信号
線に供給して選択された一行分の画素に点順次で映像信
号の書き込みを行う水平走査回路と、を備えたアクティ
ブマトリクス表示装置に関する。
費電力が小さく、カラー化しやすいといった特徴を持
ち、OA機器等の表示画面に幅広く用いられている。ま
た、近年はアクティブマトリクス液晶ディスプレイ(A
M−LCD:Active Matrix-Liquid Crystal Display)
が主流になっている。これは表示のドット1つひとつに
トランジスタやダイオードなど、電圧を加えるためのス
イッチが配置してあるもので、コントラストや応答速
度、色純度などが優れている。
プレイの構成図である。アクティブマトリクス液晶ディ
スプレイは、行状のゲート線Gと、列状の信号線S1、
S2、S3、…と両者の各交差部に配された行列状の画
素PXLとを備えている。
r等からなるスイッチング素子により駆動される。薄膜
トランジスタTrのゲート電極は対応するゲート線Gに
接続され、ソース電極は対応する信号線Sに接続され、
ドレイン電極は対応する画素PXLに接続されている。
は、画素PXL等に加え、垂直走査回路10及び水平走
査回路20を内蔵している。垂直走査回路10は各ゲー
ト線Gを線順次走査し、一水平期間毎に1行分の画素P
XLを選択する。すなわち垂直走査回路10は、一水平
期間毎に選択パルスを各ゲート線Gに出力し、同一ライ
ン上の薄膜トランジスタTrを導通状態にする。
ビデオラインから映像信号を各信号線S1、S2、S
3、…に順次サンプリングし、選択された一行分の画素
PXLに点順次で映像信号の書き込みを行う。この水平
走査回路20は、フリップフロップFFを多段接続した
シフトレジスタ20aを有している。
る一対の互いに逆相な水平クロックHCK、HCKXに
応じて動作し、同じく外部から供給される水平スタート
信号HSTを順次転送して、各段毎にサンプリングパル
スA1、A2、A3、…を出力する。サンプリングパル
スA1、A2、A3、…は、波形整形用の論路回路70
a、70b、70c、…を介して最終的なサンプリング
パルスB1、B2、B3…、が得られる。
イッチHSW1、HSW2、HSW3、…が各々接続さ
れており、共通のビデオラインを介して外部から映像信
号の供給を受ける。そして、各水平スイッチHSW1、
HSW2、HSW3、…は各々対応するサンプリングパ
ルスB1、B2、B3、…により順次開閉動作し、映像
信号を対応する信号線S1、S2、S3、…に順次サン
プリングする。
プレイの動作を説明するタイミングチャートである。水
平スタート信号HSTは単発のパルスである。これに対
し水平クロック信号HCK、HCKXは互いに逆相の矩
形波であり、シフトレジスタ20aはこれに応じて動作
し、HSTを順次転送してサンプリングパルスA1、A
2、A3、…を順次出力する。
A3、…は、シフトレジスタ20aの各段毎に設けた論
理回路70a、70b、70c、…により波形整形さ
れ、互いに時間的に分離した最終的なサンプリングパル
スB1、B2、B3、…が得られる。
2、HSW3、…は、サンプリングパルスB1、B2、
B3、…に応じて順次開閉し、映像信号を対応する信号
線にサンプリングする。
レベルを設定するためには、サンプリングパルスB1、
B2、B3、…とビデオラインからの映像信号とのそれ
ぞれの位相が整合する必要がある。
スプレイには製造プロセス上で素子間にばらつきがあ
り、また、サンプリングパルスB1、B2、B3、…が
生成する過程では、HCKとHCKXの立ち上がり及び
立ち下がりのエッジからシフトレジスタ20aがサンプ
リングパルスA1、A2、A3、…を出力するまでの間
と、さらに論理回路70a、70b、70c、…を通過
するまでの間とに遅延が生じる。したがって、サンプリ
ングパルスB1、B2、B3…の位相がそれぞればらつ
いてしまう。
い本来の時間からずれた時間でサンプリングしてしまい
解像度劣化やゴースト等を引き起こしてしまう。よっ
て、サンプリングパルスの位相ばらつきを抑制する必要
がある。
ばらつきを除去するアクティブマトリクス液晶ディスプ
レイの簡略構成図である。基本的な構成は図6で説明し
たアクティブマトリクス液晶ディスプレイと同じであ
り、行状のゲート線Gと列状の信号線Sと、両者の各交
差部に配された行列状の画素PXLと、を備えている。
また、垂直走査回路10を内蔵しており、各ゲート線G
を線順次走査し、1水平期間毎に1行分の画素PXLを
選択する。さらに、水平走査回路20を内蔵しており1
水平期間内で映像信号を各信号線に供給し、選択された
1行分の画素PXLに点順次で映像信号の書き込みを行
う。
20aの出力にCKSWを設けている。CKSWは、シ
フトレジスタ20aに接続されサンプリングパルスAに
応じて開閉動作し、HCK、HCKXと同一または別の
クロックであるCK、CKXをサンプリングしてサンプ
リングパルスBを生成する。
続され、サンプリングパルスBに応じて開閉動作し、外
部入力された映像信号を信号線に順次サンプリングす
る。図9は、サンプリングパルスの位相ばらつきを除去
するアクティブマトリクス液晶ディスプレイの動作を説
明するタイミングチャートである。水平スタート信号H
STは単発のパルスである。これに対し水平クロック信
号HCK、HCKXは互いに逆相の矩形波であり、シフ
トレジスタ20aはこれに応じて動作し、HSTを順次
転送してサンプリングパルスAを出力する。
なる。なお、HCKとCK及びHCKXとCKXは、そ
れぞれ同一の波形を有しており共用してもよい。CKS
WはサンプリングパルスAに応じて開閉動作し、サンプ
リングパルスA内に含まれる1個または複数個のCKX
パルスまたはCKパルスを取り出す。図では、サンプリ
ングパルスA内に含まれる1個のCKXパルスを取り出
してサンプリングパルスBを生成している。
ンプリングパルスBは、もとのクロック信号CKまたは
CKXから取り出すため、サンプリングパルスAに比べ
てばらつきは少なくなる。
従来技術では、シフトレジスタ20aの出力であるサン
プリングパルスAとCKXとのそれぞれの位相がずれる
と、サンプリングパルスBの位相ばらつきが発生してし
まう。
らつき発生を説明するタイミングチャートである。サン
プリングパルスAとCKXとの位相がtずれている。サ
ンプリングパルスBは、サンプリングパルスA内に含ま
れるCKXパルスとして取り出されるから、サンプリン
グパルスAが図のようにオフした場合には、サンプリン
グパルスBもオフしてしまう。
つくとサンプリングパルスBの位相もばらついてしま
う。このような位相ばらつきは、解像度劣化やゴースト
等を引き起こす原因となっていた。
のであり、水平スイッチをドライブするサンプリングパ
ルスの位相ばらつきを抑制するアクティブマトリクス表
示装置を提供することを目的とする。
決するために、行状のゲート線と、列状の信号線と、両
者の各交差部に配された行列状の画素と、前記ゲート線
を線順次走査して一水平期間毎に一行分の前記画素を選
択する垂直走査回路と、一水平期間内で映像信号を前記
信号線に供給し、選択された一行分の前記画素に点順次
で前記映像信号の書き込みを行う水平走査回路と、を備
えたアクティブマトリクス表示装置において、前記水平
走査回路内部にあって、外部から入力された一次クロッ
ク信号に応じて動作し、順次一次サンプリングパルスを
出力するシフトレジスタと、薄膜トランジスタとインバ
ータとから構成され、前記一次クロック信号と同一また
は前記一次クロック信号に同期する別の二次クロック信
号に対する前記一次サンプリングパルスの位相調整を行
い、前記位相調整後の一次サンプリングパルスである位
相調整パルスを出力する位相調整部と、前記位相調整部
の各出力段に接続され前記位相調整パルスに応じて開閉
動作をし、前記一次クロック信号または前記二次クロッ
ク信号をサンプリングして順次二次サンプリングパルス
を生成する一次スイッチ群と、前記信号線の一端に接続
され前記二次サンプリングパルスに応じて開閉動作を
し、外部入力された前記映像信号を前記信号線に供給す
る二次スイッチ群と、を有することを特徴とするアクテ
ィブマトリクス表示装置が提供される。
された一次クロック信号に応じて動作し、順次一次サン
プリングパルスを出力する。位相調整部は、一次クロッ
ク信号と同一または別の二次クロック信号に対する一次
サンプリングパルスの位相調整を行い、位相調整後の一
次サンプリングパルスである位相調整パルスを出力す
る。一次スイッチ群は、位相調整部の各出力段に接続さ
れ位相調整パルスに応じて開閉動作をし、一次クロック
信号または二次クロック信号をサンプリングして順次二
次サンプリングパルスを生成する。二次スイッチ群は、
信号線の一端に接続された二次サンプリングパルスに応
じて開閉動作をし、外部入力された映像信号を信号線に
供給する。
を参照して説明する。図1は、本発明のアクティブマト
リクス表示装置の原理図である。アクティブマトリクス
表示装置は、行状のゲート線Gと、列状の信号線Sと、
両者の各交差部に配された行列状の画素6a、6b、…
と、を有している。また、垂直走査回路1は、ゲート線
Gを線順次走査して一水平期間毎に一行分の画素6a、
6b、…を選択する。水平走査回路2は、一水平期間内
で映像信号を信号線Sに供給し、選択された一行分の画
素6a、6b、…に点順次で映像信号の書き込みを行
う。
部にあって、外部から入力された一次クロック信号に応
じて動作し、順次一次サンプリングパルスを出力する。
位相調整部3は、一次クロック信号と同一または一次ク
ロック信号に同期する別の二次クロック信号に対する一
次サンプリングパルスの位相調整を行い、位相調整後の
一次サンプリングパルスである位相調整パルスを出力す
る。図では二次クロック信号に対する一次サンプリング
パルスの位相調整を行っている。
力段に接続され位相調整パルスに応じて開閉動作をし、
一次クロック信号または二次クロック信号をサンプリン
グして順次二次サンプリングパルスを生成する。図では
二次クロック信号をサンプリングして二次サンプリング
パルスを生成している。二次スイッチ群5は、信号線S
の一端に接続された二次サンプリングパルスに応じて開
閉動作をし、外部入力された映像信号を信号線Sに供給
する。
クティブマトリクス表示装置の動作手順を示すフローチ
ャートである。 〔S1〕シフトレジスタ2aは、外部から入力された一
次クロック信号に応じて動作し、一次サンプリングパル
スを順次出力する。 〔S2〕位相調整部3は、一次クロック信号と同一また
は別の二次クロック信号に対する一次サンプリングパル
スの位相調整を行い、位相調整後の一次サンプリングパ
ルスである位相調整パルスを出力する。 〔S3〕一次スイッチ群4は、位相調整部3の各出力段
に接続され一次サンプリングパルスに応じて、開閉動作
し、一次クロック信号と同一または別の二次クロック信
号をサンプリングして順次二次サンプリングパルスを生
成する。 〔S4〕二次スイッチ群5は、各信号線Sの一端に接続
され二次サンプリングパルスに応じて開閉動作し、外部
入力された映像信号を各信号線に順次サンプリングす
る。
装置の詳細構成について説明する。図3は、アクティブ
マトリクス表示装置の構成図である。アクティブマトリ
クス表示装置は、行状のゲート線Gと、列状の信号線S
1、S2、S3…、と両者の各交差部に配された行列状
の画素PXL6a、6b、6c、…とを備えている。ま
た、各交差部にはスイッチング素子として薄膜トランジ
スタTr1、Tr2、Tr3、…が形成されている。
3、…のゲート電極は対応するゲート線Gに接続され、
ソース電極は対応する信号線S1、S2、S3…に接続
され、ドレイン電極は対応する画素PXL6a、6b、
6c、…に接続されている。また、画素PXL6a、6
b、6c、…は微細な液晶セルからなり、この液晶セル
は画素電極と対向電極と両電極の間に保持された液晶と
からなる。
は、垂直走査回路1及び水平走査回路2を含んでいる。
垂直走査回路1は各ゲート線Gを線順次走査し、一水平
期間毎に一行分の画素PXL6a、6b、6c、…を選
択する。具体的には垂直走査回路1は外部から入力され
る互いに逆相の垂直クロック信号VCK、VCKXに応
じて動作し、同じく外部から供給される垂直スタート信
号VSTを順次転送して、一水平期間毎に選択パルスを
各ゲート線Gに出力し、同一ライン上の薄膜トランジス
タTr1、Tr2、Tr3、…を導通状態にする。
ラインからの映像信号を各信号線S1、S2、S3、…
に順次サンプリングし、選択された一行分の画素PXL
に点順次で映像信号の書き込みを行う。この水平走査回
路2はフリップフロップFFを多段接続したシフトレジ
スタ2aを有している。
る一対の互いに逆相な水平クロックHCK、HCKX
(一次クロック信号)に応じて動作し、同じく外部から
供給される水平スタート信号HSTを順次転送して、各
段毎に一次サンプリングパルスA1、A2、A3、…を
順次出力する。
K、HCKXと同一または別のCK、CKX(二次クロ
ック信号)に対する一次サンプリングパルスA1、A
2、A3、…の位相調整を行い、位相調整後の一次サン
プリングパルスである位相調整パルスを出力する。
b、4c、…(一次スイッチ群)は、位相調整部3の各
出力段に接続され、一次サンプリングパルスA1、A
2、A3、…に応じて開閉動作し、HCK、HCKXと
同一または別のCK、CKXをサンプリングして、順次
二次サンプリングパルスB1、B2、B3、…を生成す
る。
c、…(二次スイッチ群)は、各信号線S1、S2、S
3、…の一端に接続され、二次サンプリングパルスB
1、B2、B3、…に応じて開閉動作し、外部入力され
た映像信号を各信号線に順次サンプリングする。
る。図4は、位相調整部3の内部構成図である。位相調
整部3は、P−MOS薄膜トランジスタTr31、Tr
32と、N−MOS薄膜トランジスタTr33と、イン
バータIC34とから構成される。
ート電極はCKSW4の出力端子に接続する。ドレイン
電極はTr32のソース電極に接続する。Tr32のゲ
ート電極はシフトレジスタ2aの出力に接続し、ドレイ
ン電極はTr33のドレイン電極に接続する。
aの出力に接続し、ソース電極はVSSに接続する。イン
バータIC34の入力端子は、Tr32のドレイン電極
とTr33のドレイン電極に接続する。出力端子は、C
KSWスイッチ端子となる。
相調整部3の動作を説明するタイミングチャートであ
る。CKに対してサンプリングパルスAは、図のような
位相を持つパルスであるとする。まず、サンプリングパ
ルスAの立ち上がりから立ち下がりまでは、Tr33が
オンし、インバータIC34の入力はLとなり、インバ
ータ34の出力はHとなる。また、CKSWはCK入力
端子にスイッチが接続するのでTr31のゲート電極に
はCKが入力される。
r32がオン、Tr33がオフするがTr31がオフの
ため、インバータIC34入力はLの状態がサンプリン
グパルスAの立ち下がり以降もつづく。
でTr31がオンになる。すでにTr32はオン、Tr
33はオフのためインバータIC34の入力はHとな
る。したがって、インバータIC34の出力、すなわち
位相調整パルスはサンプリングパルスA内に含まれるC
Kパルスを十分取り出せるHのパルスとなり、この位相
調整パルスからサンプリングパルスB1、B2、B3…
が生成する。
マトリクス表示装置は、一次サンプリングパルスA1、
A2、A3、…の位相調整を行う位相調整部3を設け
て、二次サンプリングパルスB1、B2、B3、…を生
成する構成とした。これにより、二次サンプリングパル
スB1、B2、B3、…のばらつきを抑制でき、解像度
劣化やゴースト等の不良を改善することが可能になる。
ブマトリクス表示装置は、一次サンプリングパルスの位
相調整を行う位相調整部を設けて、二次サンプリングパ
ルスを生成する構成とした。これにより、二次サンプリ
ングパルスのばらつきを抑制し、解像度劣化やゴースト
等の不良を改善できるので高品位な画質の表示が可能に
なる。
図である。
すフローチャートである。
る。
トである。
図である。
を説明するタイミングチャートである。
去するアクティブマトリクス液晶ディスプレイの簡略構
成図である。
アクティブマトリクス液晶ディスプレイの動作を説明す
るタイミングチャートである。
説明するタイミングチャートである。
フトレジスタ、3……位相調整部、4……一次スイッチ
群、5……二次スイッチ群、6a、6b……画素。
Claims (1)
- 【請求項1】 行状のゲート線と、列状の信号線と、両
者の各交差部に配された行列状の画素と、前記ゲート線
を線順次走査して一水平期間毎に一行分の前記画素を選
択する垂直走査回路と、一水平期間内で映像信号を前記
信号線に供給し、選択された一行分の前記画素に点順次
で前記映像信号の書き込みを行う水平走査回路と、を備
えたアクティブマトリクス表示装置において、 前記水平走査回路内部にあって、外部から入力された一
次クロック信号に応じて動作し、順次一次サンプリング
パルスを出力するシフトレジスタと、薄膜トランジスタとインバータとから構成され、 前記一
次クロック信号と同一または前記一次クロック信号に同
期する別の二次クロック信号に対する前記一次サンプリ
ングパルスの位相調整を行い、前記位相調整後の一次サ
ンプリングパルスである位相調整パルスを出力する位相
調整部と、 前記位相調整部の各出力段に接続され前記位相調整パル
スに応じて開閉動作をし、前記一次クロック信号または
前記二次クロック信号をサンプリングして順次二次サン
プリングパルスを生成する一次スイッチ群と、 前記信号線の一端に接続され前記二次サンプリングパル
スに応じて開閉動作をし、外部入力された前記映像信号
を前記信号線に供給する二次スイッチ群と、 を有することを特徴とするアクティブマトリクス表示装
置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29604596A JP3329212B2 (ja) | 1996-11-08 | 1996-11-08 | アクティブマトリクス表示装置 |
KR1019970053040A KR100455883B1 (ko) | 1996-11-08 | 1997-10-16 | 액티브매트릭스 표시장치 |
US08/964,012 US6040816A (en) | 1996-11-08 | 1997-11-04 | Active matrix display device with phase-adjusted sampling pulses |
EP97402679A EP0841653B1 (en) | 1996-11-08 | 1997-11-07 | Active matrix display device |
DE69738475T DE69738475T2 (de) | 1996-11-08 | 1997-11-07 | Aktiv-Matrix-Anzeigevorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29604596A JP3329212B2 (ja) | 1996-11-08 | 1996-11-08 | アクティブマトリクス表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10142573A JPH10142573A (ja) | 1998-05-29 |
JP3329212B2 true JP3329212B2 (ja) | 2002-09-30 |
Family
ID=17828394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29604596A Expired - Lifetime JP3329212B2 (ja) | 1996-11-08 | 1996-11-08 | アクティブマトリクス表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6040816A (ja) |
EP (1) | EP0841653B1 (ja) |
JP (1) | JP3329212B2 (ja) |
KR (1) | KR100455883B1 (ja) |
DE (1) | DE69738475T2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4156075B2 (ja) * | 1998-04-23 | 2008-09-24 | 株式会社半導体エネルギー研究所 | 画像表示装置 |
US6288699B1 (en) * | 1998-07-10 | 2001-09-11 | Sharp Kabushiki Kaisha | Image display device |
KR100563826B1 (ko) * | 1999-08-21 | 2006-04-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 데이타구동회로 |
JP3739663B2 (ja) * | 2000-06-01 | 2006-01-25 | シャープ株式会社 | 信号転送システム、信号転送装置、表示パネル駆動装置、および表示装置 |
KR100769159B1 (ko) * | 2000-12-28 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 장치 및 그 구동방법 |
GB0105148D0 (en) * | 2001-03-02 | 2001-04-18 | Koninkl Philips Electronics Nv | Active Matrix Display Device |
KR100604912B1 (ko) | 2004-10-23 | 2006-07-28 | 삼성전자주식회사 | 소스 라인 구동 신호의 출력 타이밍을 조절할 수 있는액정 표시 장치의 소스 드라이버 |
TWI345693B (en) * | 2007-11-06 | 2011-07-21 | Novatek Microelectronics Corp | Circuit device and related method for mitigating emi |
CN113626355B (zh) * | 2020-05-06 | 2023-11-14 | 华润微集成电路(无锡)有限公司 | 实现串行接口全双工通信的从机芯片的电路结构 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5841430A (en) * | 1992-01-30 | 1998-11-24 | Icl Personal Systems Oy | Digital video display having analog interface with clock and video signals synchronized to reduce image flicker |
JP3277382B2 (ja) * | 1992-01-31 | 2002-04-22 | ソニー株式会社 | 固定重複パタン除去機能付水平走査回路 |
JP2957799B2 (ja) * | 1992-03-31 | 1999-10-06 | シャープ株式会社 | 表示装置の表示駆動用サンプルホールド回路 |
JP2586377B2 (ja) * | 1993-06-08 | 1997-02-26 | 日本電気株式会社 | 液晶表示パネル駆動回路 |
JPH07129124A (ja) * | 1993-10-29 | 1995-05-19 | Sanyo Electric Co Ltd | 画素配列表示装置 |
JPH07319420A (ja) * | 1994-05-19 | 1995-12-08 | Sanyo Electric Co Ltd | 画素同期装置 |
JPH07325551A (ja) * | 1994-06-01 | 1995-12-12 | Sanyo Electric Co Ltd | 画素配列表示装置 |
JPH08171363A (ja) * | 1994-10-19 | 1996-07-02 | Sony Corp | 表示装置 |
JPH08234701A (ja) * | 1995-02-28 | 1996-09-13 | Sony Corp | 映像表示装置 |
JP3329136B2 (ja) * | 1995-04-11 | 2002-09-30 | ソニー株式会社 | アクティブマトリクス表示装置 |
-
1996
- 1996-11-08 JP JP29604596A patent/JP3329212B2/ja not_active Expired - Lifetime
-
1997
- 1997-10-16 KR KR1019970053040A patent/KR100455883B1/ko not_active IP Right Cessation
- 1997-11-04 US US08/964,012 patent/US6040816A/en not_active Expired - Lifetime
- 1997-11-07 DE DE69738475T patent/DE69738475T2/de not_active Expired - Lifetime
- 1997-11-07 EP EP97402679A patent/EP0841653B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0841653A3 (en) | 1998-07-29 |
EP0841653A2 (en) | 1998-05-13 |
EP0841653B1 (en) | 2008-01-23 |
KR19980041942A (ko) | 1998-08-17 |
KR100455883B1 (ko) | 2005-01-17 |
DE69738475D1 (de) | 2008-03-13 |
US6040816A (en) | 2000-03-21 |
JPH10142573A (ja) | 1998-05-29 |
DE69738475T2 (de) | 2009-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3482683B2 (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
US5712653A (en) | Image display scanning circuit with outputs from sequentially switched pulse signals | |
KR100381064B1 (ko) | 시프트 레지스터 및 화상표시장치 | |
US6836269B2 (en) | Precharge circuit and image display device using the same | |
JP4391128B2 (ja) | 表示装置のドライバ回路およびシフトレジスタならびに表示装置 | |
JP3501939B2 (ja) | アクティブマトリクス型画像表示装置 | |
US20020057244A1 (en) | Driver circuit for display device | |
US20070132698A1 (en) | Display apparatus | |
JP2006285118A (ja) | 表示装置 | |
JP2001142045A (ja) | 液晶表示装置の駆動回路とその駆動方法 | |
US8098224B2 (en) | Driver circuit for display device and display device | |
JP3329212B2 (ja) | アクティブマトリクス表示装置 | |
TW495628B (en) | Flat-panel display device, array substrate, and method for driving flat-panel display device | |
JP2003173174A (ja) | 画像表示装置および表示駆動方法 | |
JPH10171421A (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
JP2002169518A (ja) | 液晶表示装置 | |
JPH09182004A (ja) | 走査回路および画像表示装置 | |
JP3329136B2 (ja) | アクティブマトリクス表示装置 | |
JP3341530B2 (ja) | アクティブマトリクス表示装置 | |
JPH09223948A (ja) | シフトレジスタ回路および画像表示装置 | |
JP3329211B2 (ja) | アクティブマトリクス表示装置 | |
JP2835254B2 (ja) | 表示装置の駆動回路 | |
JP2924842B2 (ja) | 液晶表示装置 | |
JPH0830242A (ja) | 液晶駆動装置 | |
JP3775188B2 (ja) | 液晶表示装置及びその液晶表示装置を備えた情報機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |