KR100444308B1 - 반도체 소자의 형성 방법 - Google Patents

반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR100444308B1
KR100444308B1 KR10-2001-0088302A KR20010088302A KR100444308B1 KR 100444308 B1 KR100444308 B1 KR 100444308B1 KR 20010088302 A KR20010088302 A KR 20010088302A KR 100444308 B1 KR100444308 B1 KR 100444308B1
Authority
KR
South Korea
Prior art keywords
slurry
cmp
metal
film
interlayer insulating
Prior art date
Application number
KR10-2001-0088302A
Other languages
English (en)
Other versions
KR20030059441A (ko
Inventor
이우진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0088302A priority Critical patent/KR100444308B1/ko
Priority to TW091125073A priority patent/TW593610B/zh
Priority to US10/288,058 priority patent/US6797624B2/en
Priority to JP2002368510A priority patent/JP4756814B2/ja
Priority to CNB021590451A priority patent/CN1215199C/zh
Publication of KR20030059441A publication Critical patent/KR20030059441A/ko
Application granted granted Critical
Publication of KR100444308B1 publication Critical patent/KR100444308B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00Brightening metals by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/959Mechanical polishing of wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 형성 방법에 관한 것으로, 보다 상세하게 금속 캐패시터 (capacitor) 제조 시에 하부 전극 물질로 증착되는 루테늄 (Ruthenium; Ru) 층에 대한 식각 (etching)용 용액 및 화학적 기계적 연마 (Chemical mechanical process; 이하“CMP”라 칭함)용 용액을 제공하여 반도체 소자를 형성하는 방법에 관한 것이다.
이와 같은 본 발명의 용액을 이용하여 CMP를 실시하면 반도체 공정 상의 단차 제거 및 소자 분리 (isolation) 공정에 대한 기술 진보를 가져올 수 있다.

Description

반도체 소자의 형성 방법{Formation Method of Semiconductor Device}
본 발명은 반도체 소자 형성 방법에 관한 것으로, 보다 상세하게 금속 캐패시터 (capacitor) 제조 시에 하부 전극 물질로 증착되는 루테늄 (Ruthenium; 이하“Ru”이라 칭함) 층에 대한 식각 (etching)용 용액 및 화학적 기계적 연마 (Chemical mechanical process; 이하“CMP”라 칭함)용 용액을 제공하여 반도체 소자를 형성하는 방법에 관한 것이다.
최근 DRAM 소자 내에서 금속층-유전막 (inslutor)-금속층 캐패시터에 대한 전극 물질로 각광받고 있는 루테늄은 화학적 및 기계적으로 안정한 귀금속 (noble metal)물질이면서, 고성능 반도체 소자를 제조하는데 필수적인 물질로, 유전막에 증착되어 하부 전극으로 사용되고 있다.
그러나, 상기 Ru층은 화학적 반응이 낮기 때문에, 식각하는 경우나 CMP 공정을 실시하는 경우 적절하게 사용할 수 있는 슬러리가 없어서, 텅스텐용 슬러리나 알루미늄용 슬러리와 같은 금속용 슬러리를 대신 사용하여 CMP 공정을 실시해 왔다.
또한, 상기 Ru층은 연마 속도가 매우 작기 때문에, 높은 연마 압력을 가하면서 장시간 연마해야 하는 단점이 있다.
상기 Ru층을 연마할 때 사용하는 텅스텐용 슬러리나 알루미늄용 슬러리는 실리콘 기판 위에 생기는 각종 절연막을 평평하게 형성하기 위하여 이용하는 약품으로서, 일반적으로 i) 주 식각 용액으로서, pH 2∼4 가량의 강산 용액과, ii) 산화제로서, 과산화수소 (H2O2) 및 Fe(NO3)2,및 iii) 연마제 (abrasive)로서 알루미나 (Al2O3), 산화망간 (MnO2)등을 포함하는 조성물이며, CMP 특성을 향상하기 위하여 계면 활성제 (surfactant)를 소량 첨가하기도 한다.
그러나, Ru층에 대하여 장시간의 연마 공정을 진행하는 경우, 상기 텅스텐 용이나 알루미늄용 슬러리에 포함된 연마제로 인하여, Ru층 하부에 있던 산화막이 심하게 긁히는 경우 (scratch)나 슬러리 찌꺼기 같은 불순물이 잔존하는 문제점이 발생한다.
또한, Ru층은 산화막과의 부착력 (adhesion)이 불량하므로 높은 연마 압력 하에서 장시간 연마하면 산화막으로부터 Ru층이 떨어져 나가는 현상이 발생하거나, 산화막과 인접한 Ru층에서 심한 디싱 (dishing)과 에로존 (erosion) 현상이 발생하게 되어 소자의 특성을 크게 저하시키는 문제점이 있다.
이에 본 발명은 상기 종래의 Ru층을 연마 시에 발생하는 문제점을 해결하기 위한 CMP 방법을 제공하여 반도체 공정 상의 단자 제거 및 소자 분리 공정에 대한 신뢰성을 향상 시키는 것을 목적으로 한다.
도 1은 패드 CMP 실시 전 단면 사진.
도 2는 본 발명의 용액을 이용한 루테늄 (Ru) 에칭 후 표면 사진.
도 3은 본 발명의 패드 CMP 실시 후 단면 사진
상기 목적을 위한 본 발명에서는 전극 물질로 사용하는 Ru층을 연마하기 위하여 식각용 용액 및 연마 공정에 사용하는 용액을 제공한다.
먼저, 본 발명에서는 연마제 없이, 분산액으로 종래의 과산화수소, Fe(NO3)2또는 페리오딕 산 (H5IO6) 대신에 질산을 사용하고, 산화제를 포함하는 Ru CMP용 슬러리 조성물을 제공한다.
이때, 상기 질산을 슬러리 조성물의 농도가 0.01∼10M이 되도록 포함하여, 용액의 pH가 1∼3이 되도록 하는 것이 바람직하다.
또한, 상기 산화제는 Ru에서 전자를 빼내 산화시키는 물질로 세릭 암모늄 나이트레이트 (Ceric ammonium nitrate; [(NH4)2Ce(NO3)6])를 사용하는데, 이때, 상기 산화제는 상기 질산 수용액의 농도가 0.01∼10M이 되도록 포함한다.
상기 산화제는 질산 이외의 다른 산에서는 안정하게 용해되지 않으며, 쉽게 분해되어 버리는 성질이 있다. 또한, 질산을 슬러리 조성물의 농도가 0.01∼10 M 이하가 되도록 포함하면 상기 산화제가 분해되어 산화제의 역할을 하지 못하므로, 패턴 웨이퍼의 연마 특성을 높이기 위하여 상기 범위로 질산 및 산화제를 유지하여 본 발명의 용액의 안정성 및 취급 용이성을 확보한다.
이와 같이 상기 용액은 pH 1∼3 의 강한 산성으로, Ru층의 표면의 부식 속도 및 용해 속도를 증가시키고, Ru층의 원자간 결합력과 치밀도를 저하시키는 화학적 변화를 일으켜, CMP 공정에서 Ru층이 쉽게 연마될 수 있도록 한다.
또한, 본 발명에서는 CMP 공정 시에 연마제가 포함된 슬러리를 사용하지 않고 패드 (pad) 마찰 만으로 연마하여 반도체 소자를 형성한다.
이하, 본 발명에 따른 Ru CMP용 용액을 제조하는 방법은 다음과 같다.
증류수를 교반하면서 질산을 0.01∼10M이 되도록 첨가한 다음, 상기 질산 수용액 내에 상기 세릭 암모늄 나이트레이트를 농도가 0.01∼10M이 되도록 첨가한다. 혼합물이 완전히 혼합되면서 안정화될 때까지 약 30분 동안 더 교반하여 본 발명의 용액을 제조한다.
또한, 본 발명에서는 연마제를 포함하는 슬러리 대신 질산 및 세릭 암모늄 나이트레이트를 포함하는 Ru CMP용 용액을 이용하여
(a) 반도체 기판 상에 금속 콘택홀을 구비한 층간 절연막을 형성하는 단계;
(b) 상기 결과물 상에 Ru층을 증착하는 단계; 및
(c) 제 1항 기재의 Ru용 슬러리를 사용하여 상기 결과물 전면에 대해 상기 층간 절연막을 식각 정지막으로 하는 CMP 공정을 실시하여, Ru 패턴을 형성하는 단계를 포함하는 금속 패턴 형성 방법을 제공한다.
상기 (a) 단계 후에는 결과물 전면에 금속막을 적층하는 단계를 더 포함한다.
또한, 상기 (c) 단계는 상기 금속막 상부에 Ru층을 형성한 후 (도 1 참조), 배리어 산화막이 노출될 때까지 본 발명의 Ru용 CMP 용액을 이용하여 Ru층을 연마하는데 (도 2 참조), 이때, 연마 속도와 절연막과의 패턴 웨이퍼의 연마 특성을 고려하여 연마 압력을 1∼3 psi로 하고, 회전형 장비의 테이블 회전수를 10∼80 rpm으로, 선형식 장비의 경우 테이블 이동 속도를 100∼600 fpm 의 조건에서 1차 CMP 공정을 진행한다 (도 3 참조). 이 경우 하부 전극으로 Ru층이 증착된 캐패시터는 CMP 장비의 회전 테이블에 형성된 연마 패드에 가압 접착 되는데, 이때 연마 패드는 연마되는 (application) 층, 즉, 본 발명의 Ru층을 연마하는 특성에 따라 다른 성질의 패드를 사용한다. 예를 들어 연마되는 층의 균일도 (uniformity)를 높이고자 할 때는 소프트 (soft) 패드를, 평면화도 (planarity) 를 높이고자 할 때는 하드 (hard) 패드를 사용하며, 또는 두 가지 가 적층된 (stack) 패드를 사용하거나, 이 들을 함께 사용하기도 한다.
또한, 금속막 (barrier metal)용 슬러리를 이용하는 2차 CMP 단계를 진행한다.
또한, 상기 패드를 사용하여 부분적으로 증착되어 있는 Ru층을 연마할 때, 디싱 (dishing) 현상이 발생되므로, 산화막이 노출되는 시점에서 산화막용 슬러리를 이용하여 완충 (buffering)단계로 상기 결과물 전면에 추가적으로 약한 연마공정 (touch polishing)을 수행하여 Ru 패턴을 형성하는 단계를 포함하며, 상기 (c) 단계 후에 금속막용 슬러리를 이용하는 CMP 공정을 수행하여 하부 전극 패턴인 배리어 금속 패턴을 형성하는 단계를 더 포함한다.
통상, 금속막용 CMP 슬러리와 산화막용 CMP 슬러리의 조성물은 연마제로 산화 세슘 (CeO2), 산화망간 (MnO2), 지르코니아 (ZrO2), 알루미나 (Al2O3) 또는 실리카 (SiO2) 중 하나 이상을 포함하고, 산성이나 염기성을 가지도록 불산 (HF) 및 인산 (H2PO4) 또는 암모늄을 포함한 것을 사용한다.
즉, 본 발명에서는 Ru층 하부에 TiN 등의 금속막이 존재하는 경우 2 단계로 일반적인 금속용 슬러리를 적용하여 하부 금속막을 제거한다. 즉, 1 단계로 Ru용 슬러리를 사용하여 Ru층을 CMP 하고, 2 단계로 TiN등의 금속막용 슬러리로 CMP 공정을 진행한다.
이상에서 살펴본 바와 같이, 본 발명의 용액을 Ru층의 화학적 기계적 연마 공정 시에 사용함으로써, Ru층을 연마하여 반도체 공정 상의 단자 제거 및 소자 분리 (isolation) 공정에 대한 기술 진보를 가져올 수 있다.

Claims (10)

  1. 조성물 내에 연마제를 포함하지 않으면서, 슬러리 조성물에서의 농도가 0.01∼10M이 되도록 질산을 포함하고, 상기 질산 수용액에서 산화제를 0.01∼10M이 되도록 첨가한 pH 1∼3의 슬러리인 것을 특징으로 하는 Ru용 CMP 슬러리 조성물.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 산화제는 세릭 암모늄 나이트레이트 [(NH4)2Ce(NO3)6]인 것을 특징으로 하는 Ru용 CMP 슬러리 조성물.
  5. 삭제
  6. (a) 반도체 기판 상에 금속 콘택홀을 구비한 층간 절연막을 형성하는 단계;
    (b) 상기 층간 절연막 상에 Ru층을 증착하는 단계; 및
    (c) 제 1항 기재의 Ru용 슬러리를 사용하여 상기 층간 절연막을 식각 정지막으로 층간 절연막이 노출될 때까지 CMP 공정을 실시함으로써 Ru 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 금속 패턴 형성 방법.
  7. 제 6 항에 있어서,
    상기 (c) 단계의 CMP 공정 이후에 산화막용 슬러리를 이용하여 상기 노출된 층간 절연막 전면에 2차 CMP를 실시하는 단계를 더 포함하는 것을 특징으로 하는 금속 패턴 형성 방법.
  8. (a) 반도체 기판 상에 금속 콘택홀을 구비한 층간 절연막을 형성하는 단계;
    (b) 상기 층간 절연막 상에 금속막(barrier metal)을 적층하는 단계;
    (c) 상기 금속막 상에 Ru층을 증착하는 단계;
    (d) 제 1항 기재의 Ru용 슬러리를 사용하여 상기 금속막을 식각 정지막으로 금속막이 노출될 때까지 CMP 공정을 실시하는 단계; 및
    (e) 상기 노출된 금속막에 대해 금속막용 슬러리를 이용하여 층간절연막이 노출될 때까지 CMP 공정을 실시하여 금속막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 금속 패턴 형성 방법.
  9. 제 8 항에 있어서,
    상기 (e) 단계의 CMP 공정 이후에 산화막용 슬러리를 이용하여 상기 노출된 층간 절연막 전면에 3차 CMP를 실시하는 단계를 더 포함하는 것을 특징으로 하는 금속 패턴 형성 방법.
  10. 제 6 항에 있어서,
    상기 금속 패턴은 하부 전극 패턴인 것을 특징으로 하는 금속 패턴 형성 방법.
KR10-2001-0088302A 2001-12-29 2001-12-29 반도체 소자의 형성 방법 KR100444308B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2001-0088302A KR100444308B1 (ko) 2001-12-29 2001-12-29 반도체 소자의 형성 방법
TW091125073A TW593610B (en) 2001-12-29 2002-10-25 The solution for ruthenium chemical mechanical planarization
US10/288,058 US6797624B2 (en) 2001-12-29 2002-11-05 Solution for ruthenium chemical mechanical planarization
JP2002368510A JP4756814B2 (ja) 2001-12-29 2002-12-19 ルテニウムcmp用溶液及びこれらを利用するルテニウムパターン形成方法
CNB021590451A CN1215199C (zh) 2001-12-29 2002-12-27 用于钌的化学机械抛光的溶液

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088302A KR100444308B1 (ko) 2001-12-29 2001-12-29 반도체 소자의 형성 방법

Publications (2)

Publication Number Publication Date
KR20030059441A KR20030059441A (ko) 2003-07-10
KR100444308B1 true KR100444308B1 (ko) 2004-08-16

Family

ID=19717931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0088302A KR100444308B1 (ko) 2001-12-29 2001-12-29 반도체 소자의 형성 방법

Country Status (5)

Country Link
US (1) US6797624B2 (ko)
JP (1) JP4756814B2 (ko)
KR (1) KR100444308B1 (ko)
CN (1) CN1215199C (ko)
TW (1) TW593610B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7513920B2 (en) * 2002-02-11 2009-04-07 Dupont Air Products Nanomaterials Llc Free radical-forming activator attached to solid and used to enhance CMP formulations
US7161247B2 (en) 2004-07-28 2007-01-09 Cabot Microelectronics Corporation Polishing composition for noble metals
US20060200489A1 (en) * 2005-03-03 2006-09-07 Microsoft Corporation Company modeling
US7917555B2 (en) * 2005-03-03 2011-03-29 Microsoft Corporation Creating, storing and viewing process models
US7900152B2 (en) * 2005-03-03 2011-03-01 Microsoft Corporation Adaptable user interface for business software
JP2008536302A (ja) * 2005-03-25 2008-09-04 デュポン エアー プロダクツ ナノマテリアルズ リミテッド ライアビリティ カンパニー 金属イオン酸化剤を含む、化学的、機械的研磨組成物において使用するジヒドロキシエノール化合物
US8008202B2 (en) * 2007-08-01 2011-08-30 Cabot Microelectronics Corporation Ruthenium CMP compositions and methods
US20100096584A1 (en) * 2008-10-22 2010-04-22 Fujimi Corporation Polishing Composition and Polishing Method Using the Same
KR200454347Y1 (ko) * 2008-12-24 2011-06-29 이랄라 사진인쇄용 시트
US9196283B1 (en) 2013-03-13 2015-11-24 Western Digital (Fremont), Llc Method for providing a magnetic recording transducer using a chemical buffer
CN104576351B (zh) * 2013-10-23 2017-09-22 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法
CN113897611B (zh) * 2020-06-22 2024-01-09 国核锆铪理化检测有限公司 一种含钌锆合金腐蚀剂及腐蚀方法
US11820919B2 (en) 2021-10-19 2023-11-21 Tokyo Electron Limited Ruthenium CMP chemistry based on halogenation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121411A (ja) * 1997-10-09 1999-04-30 Matsushita Electron Corp 研磨用スラリー,白金族系金属膜の研磨方法及び半導体記憶装置のセル形成方法
JP2000038573A (ja) * 1998-05-19 2000-02-08 Showa Denko Kk 半導体装置用金属膜研磨スラリ―
JP2000167764A (ja) * 1998-12-03 2000-06-20 Toshiba Corp 研磨方法及びスラリー
KR20010045427A (ko) * 1999-11-05 2001-06-05 박종섭 전면식각 및 연마를 이용한 반도체 소자의 캐패시터하부전극 형성 방법
KR20010061490A (ko) * 1999-12-28 2001-07-07 박종섭 접착력 저하에 따른 하부전극의 손실을 방지할 수 있는반도체 소자의 캐패시터 하부전극 형성 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980019046A (ko) * 1996-08-29 1998-06-05 고사이 아키오 연마용 조성물 및 이의 용도(Abrasive composition and use of the same)
KR100472882B1 (ko) * 1999-01-18 2005-03-07 가부시끼가이샤 도시바 수계 분산체, 이를 이용한 화학 기계 연마용 수계 분산체조성물, 웨이퍼 표면의 연마 방법 및 반도체 장치의 제조방법
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
JP2001115144A (ja) * 1999-10-15 2001-04-24 Hitachi Chem Co Ltd 研磨材、基板の研磨方法及び半導体装置
JP3805588B2 (ja) * 1999-12-27 2006-08-02 株式会社日立製作所 半導体装置の製造方法
TWI296006B (ko) * 2000-02-09 2008-04-21 Jsr Corp
KR20020086949A (ko) * 2000-04-11 2002-11-20 캐보트 마이크로일렉트로닉스 코포레이션 실리콘 옥사이드의 선택적 제거를 위한 시스템
JP3993369B2 (ja) * 2000-07-14 2007-10-17 株式会社東芝 半導体装置の製造方法
KR100535074B1 (ko) * 2001-06-26 2005-12-07 주식회사 하이닉스반도체 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한연마공정
US20030003747A1 (en) * 2001-06-29 2003-01-02 Jae Hong Kim Chemical mechanical polishing slurry for ruthenium titanium nitride and polishing process using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121411A (ja) * 1997-10-09 1999-04-30 Matsushita Electron Corp 研磨用スラリー,白金族系金属膜の研磨方法及び半導体記憶装置のセル形成方法
JP2000038573A (ja) * 1998-05-19 2000-02-08 Showa Denko Kk 半導体装置用金属膜研磨スラリ―
JP2000167764A (ja) * 1998-12-03 2000-06-20 Toshiba Corp 研磨方法及びスラリー
KR20010045427A (ko) * 1999-11-05 2001-06-05 박종섭 전면식각 및 연마를 이용한 반도체 소자의 캐패시터하부전극 형성 방법
KR20010061490A (ko) * 1999-12-28 2001-07-07 박종섭 접착력 저하에 따른 하부전극의 손실을 방지할 수 있는반도체 소자의 캐패시터 하부전극 형성 방법

Also Published As

Publication number Publication date
CN1215199C (zh) 2005-08-17
JP4756814B2 (ja) 2011-08-24
US6797624B2 (en) 2004-09-28
CN1429930A (zh) 2003-07-16
TW593610B (en) 2004-06-21
KR20030059441A (ko) 2003-07-10
US20030124867A1 (en) 2003-07-03
JP2003218067A (ja) 2003-07-31

Similar Documents

Publication Publication Date Title
EP1064338B1 (en) Chemical mechanical polishing slurry useful for copper substrates
KR100400030B1 (ko) 금속막의 화학 및 기계적 연마용 슬러리 및 그 제조방법과상기 슬러리를 이용한 반도체 소자의 금속 배선 형성 방법
EP1559762B1 (en) Chemical mechanical polishing slurry useful for copper substrates
US6375552B1 (en) Slurries for chemical mechanical polishing
US5773364A (en) Method for using ammonium salt slurries for chemical mechanical polishing (CMP)
KR100444308B1 (ko) 반도체 소자의 형성 방법
CA2431591A1 (en) Composition for chemical mechanical planarization of copper, tantalum and tantalum nitride
KR100535074B1 (ko) 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한연마공정
US7731864B2 (en) Slurry for chemical mechanical polishing of aluminum
TW200301175A (en) Methods for planarization of group VIII metal-containing surfaces using complexing agents
US20060261041A1 (en) Method for manufacturing metal line contact plug of semiconductor device
US7470623B2 (en) Method of forming a platinum pattern
US20030166338A1 (en) CMP slurry for metal and method for manufacturing metal line contact plug of semiconductor device using the same
JP2003051469A (ja) Cmp用スラリー組成物、パターニング方法及び半導体素子
EP1645606A1 (en) Metal CMP slurry compositions that favor mechanical removal of metal oxides with reduced susceptibility to micro-scratching
US20020125460A1 (en) Compositions for chemical mechanical planarization of tungsten
JP3660511B2 (ja) 研磨方法及び半導体装置の製造方法
US20040203227A1 (en) Ceric-ion slurry for use in chemical-mechanical polishing
KR100649807B1 (ko) 루테늄 티타늄 나이트라이드의 화학 기계적 연마용 슬러리및 이를 이용한 연마공정
KR100447975B1 (ko) 씨엠피용 슬러리, 그 제조방법 및 이를 이용한 씨엠피 처리방법
KR20020010032A (ko) Cmp용 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee