KR100447975B1 - 씨엠피용 슬러리, 그 제조방법 및 이를 이용한 씨엠피 처리방법 - Google Patents

씨엠피용 슬러리, 그 제조방법 및 이를 이용한 씨엠피 처리방법 Download PDF

Info

Publication number
KR100447975B1
KR100447975B1 KR10-2001-0087236A KR20010087236A KR100447975B1 KR 100447975 B1 KR100447975 B1 KR 100447975B1 KR 20010087236 A KR20010087236 A KR 20010087236A KR 100447975 B1 KR100447975 B1 KR 100447975B1
Authority
KR
South Korea
Prior art keywords
cmp
slurry
weight
solution
film
Prior art date
Application number
KR10-2001-0087236A
Other languages
English (en)
Other versions
KR20030056895A (ko
Inventor
김재홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0087236A priority Critical patent/KR100447975B1/ko
Publication of KR20030056895A publication Critical patent/KR20030056895A/ko
Application granted granted Critical
Publication of KR100447975B1 publication Critical patent/KR100447975B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1454Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463Aqueous liquid suspensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 캐패시터 제조시 배리어막으로 증착된 티타늄알루미늄나이트라이드막의 CMP(Chemical Mechanical Polishing)에 적합한 CMP용 슬러리, 그 제조방법 및 이를 이용한 CMP 처리방법을 개시한다. 개시된 본 발명에 따른 티타늄알루미늄나이트라이드막의 CMP에 적합한 슬러리는 증류수에 1 내지 10 중량%의 강산용액과, 1 내지 10중량%의 세릭암모늄니트레이트와, 1 내지 5중량%의 연마제, 및 유기산과 유기산염이 1:1로 혼합된 용액 또는 아세트산과 아세트산염이 1:1로 혼합된 용액으로된 완충용액을 첨가하여 제조된 것을 특징으로한다.

Description

씨엠피용 슬러리, 그 제조방법 및 이를 이용한 씨엠피 처리방법{Slurry for CMP and method for fabricating the same and method for treating CMP using the same}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는, 캐패시터 제조시에 배리어막으로 증착된 티타늄알루미늄나이트라이드막의 CMP(Chemical Mechanical Polishing)에 적합한 CMP용 슬러리, 그 제조방법 및 이를 이용한 CMP 처리방법에 관한 것이다.
종래기술에 따른 반도체소자의 CMP 처리방법을 도 1 및 2를 참조하여 설명하면 다음과 같다.
도 1 및 도 2는 종래기술에 따른 반도체소자의 CMP 처리방법을 설명하기 위한 공정단면도이다.
종래기술에 따른 슬러리 및 이를 이용한 CMP 처리방법은, 도 1에 도시된 바와같이, 소자형성영역과 소자분리영역으로 한정된 반도체기판(1)의 소자형성영역 상에 게이트 산화막(3)과 게이트전극(5) 및 마스크절연막(7)를 형성한후 이들 막 측벽에 스페이서 (9)를 형성한다.
그다음, 상기 전체 구조의 상면에 층간절연막(11)을 증착한후 이를 선택적으로 패터닝하여 상기 산화막스페이서(9)의 양측아래의 반도체기판(1)을 노출시키는 콘택홀(미도시)을 형성한다.
이어서, 상기 콘택홀(미도시) 내에 폴리실리콘층(13)을 증착한후 그 위에 티타늄실리사이드(이하, TiSi2)막(15)을 형성한다.
그다음, 상기 TiSi2막(15)을 포함한 전체 구조의 상면에 티타늄알루미늄나이트라이드(이하, TiAlN)막(17)을 형성한다.
이어서, 상기 TiAlN막(17)을 CMP 공정에 의해 평탄화시킨다. 이때, 상기 CMP 공정은 연마압력을 4 내지 7psi, 그리고, 테이블 회전수를 회전형 장비의 경우 80 내지 100rpm으로, 선형식 장비의 경우 600 내지 700fpm(feet per minute)으로 하여 진행한다.
그러나, 이러한 일반적인 공정조건을 적용할 경우, TiAiN의 연마속도가 매우 낮기 때문에 거의 연마가 되지 않아 슬러리의 공급유량을 증가시키고 연마압력을 높게 하여 비교적 장시간동안 CMP공정을 진행시키므로써 연마속도를 증가시켜야 했다.
그결과, 도 2에 도시된 바와같이, 높은 압력에 의해 층간절연막(11)에 심한 긁힘(A)현상이 발생되고, 슬러리 찌꺼기 또는 파티클(B)과 같은 불순물이 잔존할 뿐만 아니라, 층간절연막(11)이 노출되는 시점부터 TiAlN막(17)이 층간절연막(11)보다 과연마(over polishing)되어 디싱(dishing)현상이 심각해지고, 주변 층간절연막(11)의 부식도 심하게 발생한다.
또한, TiAlN막(17)을 CMP 공정으로 연마할 때에 연마후 CMP 공정에 의해 발생된 긁힘(A)과 파타클(B)이 발생하는 문제를 해결하기 위하여 절연막용 슬러리를 별도로 사용해야 했다. 즉, TiAlN막(17)을 연마한 후에 2단계의 공정으로 별도의 슬러리를 사용하여 층간절연막(11) 표면만 조금 연마하여 파티클(B)이 발생되는 문제를 해결해야 하는 번거로움이 있었다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 낮은 연마압력하에서도 TiAlN막의 연마속도를 향상시킬 수 있어 CMP 공정을 단순화시킬 수 있는 TiAlN막의 CMP에 적합한 CMP용 슬러리, 그 제조방법 및 이를 이용한 CMP 처리방법을 제공함에 그 목적이 있다.
또한, 본 발명의 다른 목적은, 공정마진을 증가시키고, 소자수율을 증가시킬 수 있는 CMP 용 슬러리, 그 제조방법 및 이를 이용한 CMP 처리방법을 제공함에 그 목적이 있다.
도 1 및 도 2는 종래기술에 따른 반도체소자의 CMP 처리방법을 설명하기 위한 공정단면도.
도 3 및 도 4는 본 발명에 따른 CMP용 슬러리, 그 제조방법 및 이를 이용한 CMP 처리 방법을 설명하기 위한 공정단면도.
[도면부호의설명]
31 : 반도체기판 33 : 게이트산화막
35 : 게이트전극 37 : 마스크절연막
39 : 스페이서 41 : 층간절연막
43 : 폴리실리콘층 45 : 티타늄실리사이드(TiSi2)막
47 : 티타늄알루미늄나이트라이드(TiAlN)막
상기 목적을 달성하기 위한 본 발명에 따른 CMP용 슬러리는, 배리어막으로 증착된 TiAlN막의 CMP에 적합한 슬러리로서, 증류수에 1 내지 10 중량%의 강산용액과, 1 내지 10중량%의 세릭암모늄니트레이트와, 1 내지 5중량%의 연마제, 및 유기산과 유기산염이 1:1로 혼합된 용액 또는 아세트산과 아세트산염이 1:1로 혼합된 용액으로된 완충용액을 첨가하여 제조된 것을 특징으로한다.
또한, 본 발명에 따른 CMP용 슬러리 제조방법은, 배리어막으로 증착된 TiAlN막의 CMP에 적합한 슬러리 제조방법으로서, 증류수에 연마제를 1 내지 5중량%로 교반하면서 첨가하는 단계; 및 상기 연마제가 첨가된 증류수에 1 내지 10중량%의 강산용액과 1 내지 10중량%의 세릭암모늄니트레이트를 첨가한 후, 혼합물이 안정화되도록 20 내지 30분 동안 교반하는 단계를 포함하는 것을 특징으로한다.
게다가, 본 발명에 따른 CMP용 슬러리를 이용한 CMP 처리방법은, 반도체기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막내에 기판을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀이 완전 매립되지 않는 범위에서 상기 콘택홀 내에 도전층을 매립하는 단계; 상기 기판 결과물의 전면 상에 TiAlN막을 형성하는 단계; 및 상기 TiAlN막을 층간절연막이 노출될 때까지 증류수에 1 내지 10 중량%의 강산용액과 1 내지 10중량%의 세릭암모늄니트레이트와 1 내지 5중량%의 연마제와 유기산과 유기산염이 1:1로 혼합된 용액 또는 아세트산과 아세트산염이 1:1로 혼합된 용액으로된 완충용액을 첨가하여 제조한 슬러리를 이용하여 CMP하는 단계를 포함하는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 CMP 용 슬러리, 그 제조방법 및 이를 이용한 CMP 처리방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 3 및 4는 본 발명에 따른 CMP 용 슬러리 및 이를 이용한 반도체소자의 CMP 처리방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 반도체소자의 CMP 처리방법은, 도 3에 도시된 바와같이, 먼저 소자형성영역과 소자분리영역으로 한정된 반도체기판(31)의 소자형성영역상에 게이트 산화막(33)과 게이트전극(35) 및 마스크절연막(37)를 형성한후 이들 막측벽에 스페이서 (39)를 형성한다.
그다음, 상기 전체 구조의 상면에 층간절연막(41)을 증착한후 이를 선택적으로 패터닝하여 상기 산화막스페이서(39)의 양측아래의 반도체기판(31)을 노출시키는 콘택홀을 형성한다.
이어서, 상기 콘택홀을 완전 매립시키지 않는 범위에서 상기 콘택홀 내에 폴리실리콘층(43)을 형성한 후, 그 위에 TiSi2막(45)을 형성한다.
그다음, 상기 TiSi2막(45)을 포함한 기판 결과물의 전면 상에 배리어막으로서 TiAlN(47)을 형성한다.
이어서, 도 4에 도시된 바와같이, 상기 TiAlN막(47)을 본 발명에 따른 CMP용 슬러리를 이용한 CMP 공정으로 평탄화시킨다.
상기 CMP 공정시 사용되는 슬러리는 증류수에 질산(HNO3) 1 내지 10 중량%, 세릭암모늄니트레이트 1 내지 10 중량%, 그리고, 연마제 1 내지 5 중량%를 첨가하여 제조된다. 이때, 상기 질산 및 세릭암모늄니트레이트는 상기와 같이 슬러리 내에서의 농도가 각각 1 내지 10 중량%으로 유지되므로써 슬러리의 안정성 및 취급 용이성을 확보할 수 있다.
질산은 슬러리의 pH가 1 내지 7이 되도록 역할하며, 바람직하게는 1 내지 3으로 강한 산성이 되도록 하는 역할한다. 이때, 상기 질산 대신에 황산, 염산 또는 인산과 같은 강산 용액을 사용하여 슬러리가 산성이 되도록 할 수도 있으나, 상기 질산이 가장 효과적으로 사용된다.
또한, 상기 세릭 암모늄 니트레이트는 금속원자로부터 전자를 빼내는 산화제 역할을 한다. 이러한 질산 및 세릭암모늄 니트레이트는 농도가 증가할수록 동일한 압력하에서의 TiAlN의 연마속도를 증가시킬 수 있다.
이를 자세히 살펴 보면, 질산 2중량%와 세릭 암모늄 니트레이트 2 중량%의 농도값을 갖는 슬러리는 1 psi의 연마압력하에서 약 250 Å /분의 연마속도를 가지며, 질산 2중량 %와 세릭 암모늄 니트레이트 6중량%의 농도값을 갖는 슬러리는 1psi의 연마압력하에서 약 550 Å/분의 연마속도를 가진다.
또한, 질산 2중량%와 세릭 암모늄 니트레이트 10 중량%의 농도값을 갖는 슬러리는 1 psi의 연마압력하에서 약 850 Å /분의 연마속도를 가지며, 질산 6중량 %와 세릭 암모늄 니트레이트 2중량%의 농도값을 갖는 슬러리는 1psi의 연마압력하에서 약 500 Å/분의 연마속도를 가진다.
그리고, 질산 10중량%와 세릭 암모늄 니트레이트 2 중량%의 농도값을 갖는 슬러리는 1 psi의 연마압력하에서 약 750 Å /분의 연마속도를 가진다.
한편, 질산 2중량 %와 세릭 암모늄 니트레이트 2중량%의 농도값을 갖는 슬러리는 4psi의 연마압력하에서 약 1400 Å/분의 연마속도를 가지는 것과 비교해 보면 알 수 있듯이, 본 발명에서는 1psi의 매우 낮은 연마압력하에서도 질산 및 세릭암모늄니트레이트의 농도를 어느 정도 증가시킨다면 연마속도가 1000 Å/분 이상이 되도록 할 수 있다.
그러나, 슬러리내에서의 질산 및 세릭암모늄 나트레이트의 농도가 10중량 %이상이 되면 슬러리 안정성을 확보하기 어렵고, 패턴 웨이퍼의 연마특성을 악화시키기 때문에 1 내지 10 중량%로 유지하는 것이 필요하고, 이와 더불어 낮은 연마 압력에서 공정을 진행하는 것이 패턴 웨이퍼의 연마특성을 개선시키는데 중요하다.
연마제는 슬러리의 기계적 작용을 증진시키는 역할을 하는 것으로서, 본 발명에서는 입자크기가 1 μm 이하인 산화세륨(CeO2) 또는 산화알루미늄(Al2O3) 등을 사용하여 긁힘 현상을 최소화시킬 수 있다.
아울러, 상기한 본 발명에 따른 슬러리는 pH가 일정하게 유지되도록 하기 위해 완충용액을 더 포함한다. 이때, 완충용액으로는 유기산과 유기산염이 1:1로 혼합된 용액, 또는, 아세트산과 아세트산염이 1:1로 혼합된 용액을 사용하며, 바람직하게는 아세트산과 아세트산염이 1:1로 혼합된 용액을 사용한다.
이상에서 설명한 본 발명에 따른 슬러리는 강한 산성을 띄며, TiAlN의 표면을 부식시켜 금속의 원자결합력과 치밀도를 약화시키므로써 TiAlN의 화학적 특성을 변화시켜 CMP공정에서 쉽게 연마될 수 있도록 조절하여 TiAlN의 연마속도를 향상시킨다.
본 발명에 따른 TiAlN막의 CMP에 적합한 슬러리의 제조방법은, 우선, 증류수에 연마제인 산화세슘 또는 산화알루미늄 1 내지 5 중량%를 교반하면서 첨가한다.
이때, 연마제 입자들이 응집되지 않도록 약 10000 rpm 의 교반속도를 유지하면서 첨가한 다음, 질산 1 내지 10 중량% 및 세릭암모늄 니트레이트 1 내지 10 중량%을 첨가한후 혼합물이 완전히 혼합되면서 안정화될때까지 대략 20 내지 30분 동안 교반한다.
이렇게 제조된 슬러리를 이용한 화학기계적 연마공정을 설명하면, 배리어막으로 TiAlN막이 증착된 반도체기판은 CMP 장비의 회전 테이블에 형성된 연마패드에 가압접착되는데, 이때, 연마패드와 TiAlN막의 계면에 슬러리가 공급되므로써 CMP공정이 진행된다.
이때, TiAlN막의 연마속도와 층간절연막의 연마특성을 고려하여 연마압력을 1 내지 4psi로 하고, 회전형 장비의 경우 테이블 회전수를 10 내지 80rpm으로, 선형식 장비의 경우 테이블 이동속도를 100 내지 600fpm(feet per minute)으로 설정하며, 종료점 감지기(End-Point Detector; EPD)를 사용하여 절연막이 노출되는 시점을 감지할 수 있도록 하여 CMP를 진행한다.
종료점 감지기를 사용하므로써 층간절연막이 노출되는 시점의 감지가 가능하기 때문에 TiAlN막이 층간절연막 보다 과연마되지 않도록 하므로써 디싱 및 주변 층간절연막이 부식하는 것을 방지할 수 있다.
상기에서 설명한 바와같이, 본 발명에 따른 CMP용 슬러리 및 이를 이용한 CMP 처리방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 따른 CMP용 슬러리 및 이를 이용한 CMP 처리방법에 의하면, 층간절연막위에 발생하는 결함과 TiAl막이 떨어져 나가는 현상을 방지하여 연마특성을 개선시킬 수 있게 된다. 즉, 장비 종류에 따라 다르지만 일반적으로 장비가 허용할 수 있는 최소연마압력인 1 내지 4 psi로 CMP 공정을 진행할 경우, 캐패시터의 층간절연막에 잘 부착되어 있는 TiAlN막을 얻을 수 있고, 결함과 긁힘이 발생하는 것도 방지할 수 있다.
또한, 본 발명에 따른 슬러리를 이용하여 TiAlN막을 연마할때는 절연막용 슬러리를 별도로 사용하지 않으면서, 1단계의 공정만으로 연마를 할 수 있어 절연막위의 결함을 감소시킴과 동시에 연마 특성을 개선시킬 수 있어 CMP 공정을 단순화시킬 수 있다.
그리고, 본 발명에 따른 세릭암모늄니트레이트를 포함하는 슬러리를 사용하여 CMP공정을 실시하므로써 낮은 연마압력하에서도 TiAlN막의 연마속도를 향상시킬 수 있다.
따라서, 본 발명에 의해 CMP 공정이 용이하고 단순해지기 때문에 공정마진을 증가시킬 수 있고 이로 인해 소자수율을 증진시킬 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (15)

  1. 배리어막으로 증착된 TiAlN막의 CMP에 적합한 슬러리로서,
    증류수에 1 내지 10 중량%의 강산용액과, 1 내지 10중량%의 세릭암모늄니트레이트와, 1 내지 5중량%의 연마제, 및 유기산과 유기산염이 1:1로 혼합된 용액 또는 아세트산과 아세트산염이 1:1로 혼합된 용액으로된 완충용액을 첨가하여 제조된 것을 특징으로하는 CMP용 슬러리.
  2. 제1항에 있어서, 상기 강산용액으로는 질산, 황산, 염산, 인산 및 이들 혼합용액으로 이루어진 군에서 선택되는 것을 특징으로하는 CMP용 슬러리.
  3. 제1항에 있어서, 상기 연마제로는 산화세륨, 산화알루미늄, 및 이들 혼합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 CMP용 슬러리.
  4. 제1항에 있어서, 상기 연마제의 입자크기는 1μm 이하인 것을 특징으로하는 CMP용 슬러리.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 상기 슬러리의 pH는 1 내지 7인 것을 특징으로하는 CMP용 슬러리.
  8. 배리어막으로 증착된 TiAlN막의 CMP에 적합한 슬러리 제조방법으로서,
    증류수에 연마제를 1 내지 5중량%로 교반하면서 첨가하는 단계; 및
    상기 연마제가 첨가된 증류수에 1 내지 10중량%의 강산용액과 1 내지 10중량%의 세릭암모늄니트레이트를 첨가한 후, 혼합물이 안정화되도록 20 내지 30분 동안 교반하는 단계를 포함하는 것을 특징으로하는 CMP용 슬러리 제조방법.
  9. 제8항에 있어서, 상기 강산용액으로는 질산, 황산, 염산, 인산 및 이들 혼합용액으로 이루어진 군에서 선택되는 것을 특징으로하는 CMP용 슬러리 제조방법.
  10. 제8항에 있어서, 상기 연마제로는 산화세륨, 산화알루미늄, 및 이들 혼합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 CMP용 슬러리 제조방법.
  11. 삭제
  12. 반도체기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막내에 기판을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀이 완전 매립되지 않는 범위에서 상기 콘택홀 내에 도전층을 매립하는 단계;
    상기 기판 결과물의 전면 상에 TiAlN막을 형성하는 단계; 및
    상기 TiAlN막을 층간절연막이 노출될 때까지 증류수에 1 내지 10 중량%의 강산용액과 1 내지 10중량%의 세릭암모늄니트레이트와 1 내지 5중량%의 연마제와 유기산과 유기산염이 1:1로 혼합된 용액 또는 아세트산과 아세트산염이 1:1로 혼합된 용액으로된 완충용액을 첨가하여 제조한 슬러리를 이용하여 CMP하는 단계를 포함하는 것을 특징으로하는 CMP용 슬러리를 이용한 CMP 처리방법.
  13. 제12항에 있어서, 상기 TiAlN막의 CMP는 1 내지 4 psi의 연마압력으로 진행하는 것을 특징으로하는 CMP용 슬러리를 이용한 CMP 처리방법.
  14. 제12항에 있어서, 상기 TiAlN막의 CMP는 테이블 회전수를 10 내지 80rpm으로 하는 회전형 CMP 장비를 이용하거나, 또는, 테이블 이동속도를 100 내지 600fpm으로 하는 선형 CMP 장비를 이용하여 진행하는 것을 특징으로하는 CMP용 슬러리를 이용한 CMP 처리방법.
  15. 제12항에 있어서, 상기 콘택홀 내에 도전층을 매립하는 단계와 상기 기판 결과물의 전면 상에 TiAlN막을 형성하는 단계 사이에 버퍼막으로서 TiSi2막을 형성하는 단계를 더 포함하는 것을 특징으로하는 CMP용 슬러리를 이용한 CMP 처리방법.
KR10-2001-0087236A 2001-12-28 2001-12-28 씨엠피용 슬러리, 그 제조방법 및 이를 이용한 씨엠피 처리방법 KR100447975B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087236A KR100447975B1 (ko) 2001-12-28 2001-12-28 씨엠피용 슬러리, 그 제조방법 및 이를 이용한 씨엠피 처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087236A KR100447975B1 (ko) 2001-12-28 2001-12-28 씨엠피용 슬러리, 그 제조방법 및 이를 이용한 씨엠피 처리방법

Publications (2)

Publication Number Publication Date
KR20030056895A KR20030056895A (ko) 2003-07-04
KR100447975B1 true KR100447975B1 (ko) 2004-09-10

Family

ID=32215043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0087236A KR100447975B1 (ko) 2001-12-28 2001-12-28 씨엠피용 슬러리, 그 제조방법 및 이를 이용한 씨엠피 처리방법

Country Status (1)

Country Link
KR (1) KR100447975B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135467A (ja) * 1997-10-31 1999-05-21 Showa Denko Kk 半導体装置用金属膜研磨スラリー
JP2000038573A (ja) * 1998-05-19 2000-02-08 Showa Denko Kk 半導体装置用金属膜研磨スラリ―
KR20000077020A (ko) * 1999-05-12 2000-12-26 윤종용 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자
KR20010035669A (ko) * 1999-10-01 2001-05-07 윤종용 씨엠피용 비선택성 금속 슬러리 및 이를 이용한 씨엠피 방법
KR20010066115A (ko) * 1999-12-31 2001-07-11 황인길 반도체 소자용 절연막의 평탄화 방법 및 이에 사용되는연마제
US6276997B1 (en) * 1998-12-23 2001-08-21 Shinhwa Li Use of chemical mechanical polishing and/or poly-vinyl-acetate scrubbing to restore quality of used semiconductor wafers
KR20030000568A (ko) * 2001-06-26 2003-01-06 주식회사 하이닉스반도체 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한연마공정

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135467A (ja) * 1997-10-31 1999-05-21 Showa Denko Kk 半導体装置用金属膜研磨スラリー
JP2000038573A (ja) * 1998-05-19 2000-02-08 Showa Denko Kk 半導体装置用金属膜研磨スラリ―
US6276997B1 (en) * 1998-12-23 2001-08-21 Shinhwa Li Use of chemical mechanical polishing and/or poly-vinyl-acetate scrubbing to restore quality of used semiconductor wafers
KR20000077020A (ko) * 1999-05-12 2000-12-26 윤종용 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자
KR20010035669A (ko) * 1999-10-01 2001-05-07 윤종용 씨엠피용 비선택성 금속 슬러리 및 이를 이용한 씨엠피 방법
KR20010066115A (ko) * 1999-12-31 2001-07-11 황인길 반도체 소자용 절연막의 평탄화 방법 및 이에 사용되는연마제
KR20030000568A (ko) * 2001-06-26 2003-01-06 주식회사 하이닉스반도체 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한연마공정

Also Published As

Publication number Publication date
KR20030056895A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
KR100535074B1 (ko) 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한연마공정
US7029373B2 (en) Chemical mechanical polishing compositions for metal and associated materials and method of using same
US6692546B2 (en) Chemical mechanical polishing compositions for metal and associated materials and method of using same
KR101064643B1 (ko) 연마용 조성물 및 연마방법, 그리고 그 제조방법
KR101075491B1 (ko) 반도체 소자의 제조방법
JP2001518948A (ja) 金属膜除去のための平坦化組成物
KR101335946B1 (ko) 텅스텐 연마용 cmp 슬러리 조성물
JP2004512681A (ja) 化学機械的研磨スラリー及び研磨方法
US7731864B2 (en) Slurry for chemical mechanical polishing of aluminum
KR20080058274A (ko) 구리의 화학 기계적 평탄화를 위한 조성물
US20060261041A1 (en) Method for manufacturing metal line contact plug of semiconductor device
KR100750191B1 (ko) 슬러리 조성물, 이를 이용한 화학 기계적 연마 방법 및상기 방법을 이용한 비 휘발성 메모리 소자의 제조 방법
US20030166338A1 (en) CMP slurry for metal and method for manufacturing metal line contact plug of semiconductor device using the same
JP6251765B2 (ja) 研磨スラリー及びこれを用いた基板の研磨方法
CN100468647C (zh) 研磨剂以及研磨方法
KR100447975B1 (ko) 씨엠피용 슬러리, 그 제조방법 및 이를 이용한 씨엠피 처리방법
KR100649807B1 (ko) 루테늄 티타늄 나이트라이드의 화학 기계적 연마용 슬러리및 이를 이용한 연마공정
US6235071B1 (en) Chemical mechanical polishing method for highly accurate in-plane uniformity in polishing rate over position
KR100645841B1 (ko) 연마정지막을 이용한 폴리실리콘 플러그 형성 방법
CN111378366B (zh) 一种化学机械抛光液及其应用
KR100725550B1 (ko) 구리 배선 연마용 슬러리 조성물 및 이를 이용한 금속배선 연마 방법
KR100407296B1 (ko) 티타늄알루미늄나이트라이드의 화학적기계적연마 방법
KR100433937B1 (ko) 반도체 소자의 평탄화 방법
KR100398834B1 (ko) Cmp용 슬러리 조성물
KR100780604B1 (ko) 슬러리 및 그를 이용한 루테늄 하부전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee