KR100438636B1

KR100438636B1 - 플래시에 대한 상부/하부 대칭적 보호 기술

Info

Publication number: KR100438636B1
Application number: KR10-2002-7013098A
Authority: KR
Inventors: 프랭키에 에프. 루파바; 케빈 씨. 위드머
Original assignee: 마이크론 테크놀로지, 인크.
Priority date: 2000-03-30
Filing date: 2001-03-30
Publication date: 2004-07-02
Also published as: EP1269474A2; JP3821431B2; EP2287847A3; EP2287847A2; AU2001255825A1; JP4229946B2; JP4229946B6; EP1269474B1; WO2001075893A2; DE60142959D1; WO2001075893A3; ATE479989T1; KR20020087114A; JP2006164511A; JP2003529881A; DE1269474T1

Abstract

동기 플래시 메모리는 비휘발성 메모리 셀 어레이를 포함한다. 메모리 디바이스는 SDRAM과 호환 가능한 팩키지 구성을 갖는다. 메모리 디바이스는 N개의 어드레스가능한 섹터를 갖는 메모리 셀 어레이, 및 메모리 셀 어레이상의 소거 또는 기록 동작을 제어하는 제어 회로를 포함한다. 보호 회로는 제어 회로에 결합되어 N개의 어드레스가능한 섹터중 최초 및 최종 섹터상에서 수행되는 소거 또는 기록 동작을 선택적으로 방지한다. 보호 회로는 최초 섹터에 대응하는 제1 비트 및 최종 섹터에 대응하는 제2 비트를 갖는 멀티-비트 레지스터를 포함할 수 있다.

Description

플래시에 대한 상부/하부 대칭적 보호 기술{TOP/BOTTOM SYMMETRICAL PROTECTION SCHEME FOR FLASH}

메모리 디바이스는 컴퓨터의 내부 기억 영역들로 통상 제공된다. 메모리라는 용어는 집적 회로 칩들의 형태로 되어 있는 데이터 스토리지와 관계된다. 몇몇 상이한 타입의 메모리들이 있다. 한가지 타입은 RAM(randon-access memory)이다. 이는 통상 컴퓨터 환경에서 메인 메모리로 사용된다. RAM은 판독 및 기록 메모리와 관련된다; 즉, RAM에 데이터를 기록할 수도 있고 RAM으로부터 데이터를 판독할 수도 있다. 이는 ROM과 대조되는 것으로, ROM에서는 데이터 판독만을 허용한다. 대부분의 RAM은 휘발성인데, 이는 콘텐츠를 유지하기 위해 전기의 정상 흐름(steady flow)이 필요함을 의미한다. 전력이 턴 오프되자 마자, RAM의 데이터는 무엇이었던건 간에 손실된다.

컴퓨터들은 거의 항상 컴퓨터를 가동하기 위한 명령들을 홀드하는 소량의 판독 전용 메모리(ROM)를 포함한다. RAM과 달리, ROM에는 기록될 수 없다. EEPROM(electrically erasable programmable read-only memory)은 전기 전하에 노출시킴으로써 소거될 수 있는 특정 타입의 비휘발성 ROM이다. 다른 타입들의 ROM처럼, EEPROM은 전형적으로 RAM만큼 빠르지 않다. EEPROM은 전기적으로 격리된 게이트들(플로팅 게이트들)을 갖는 다수의 메모리 셀들을 포함한다. 데이터는 플로팅 게이트들의 전하 형태로 메모리 셀들에 저장된다. 전하는 각각 프로그래밍 및 소거 동작들에 의해 플로팅 게이트들에 전송되거나 플로팅 게이트들로부터 제거된다.

비휘발성 메모리의 또 다른 타입은 플래시 메모리이다. 플래시 메모리는 한번에 한 바이트 대신 블록들로 소거 및 재프로그램될 수 있는 일종의 EEPROM이다. 다수의 현대 PCS는 플래시 메모리 칩에 저장된 BIOS를 가짐으로써 필요한 경우 쉽게 갱신될 수 있다. BIOS는 종종 플래시 BIOS라고도 한다. 플래시 메모리는 또한 모뎀에서 인기가 있는데 표준화되어서 모뎀 제조자가 새로운 프로토콜들을 지원할 수 있기 때문이다.

전형적인 플래시 메모리는 행 및 열 방식으로 배치된 다수의 메모리 셀들을 포함하는 메모리 어레이를 포함한다. 각각의 메모리 셀들은 전하를 홀드할 수 있는 플로팅 게이트 전계 효과 트랜지스터를 포함한다. 셀들은 통상 블록들로 그룹화된다. 블록 내의 각각의 셀들은 플로팅 게이트를 충전함으로써 임의의 방식으로 전기적으로 프로그램될 수 있다. 전하는 블록 소거 동작에 의해 플로팅 게이트로부터 제거될 수 있다. 셀 데이터는 플로팅 게이트의 전하의 존재 또는 부재에 의해 결정된다.

동기 DRAM(SDRAM)은 종래의 DRAM 메모리 보다 훨씬 높은 클록 속도들로 운영될 수 있는 일종의 DRAM이다. SDRAM은 CPU 버스와 동기화되고 종래의 FPM(Fast Page Mode) RAM 보다 약 3배 더 빠르게, 또한 고속 EDO(Extended Data Ouput) DRAM 및 BEDO(Burst Extended Data Output) DRAM 보다 대략 2배 더 빠르게 100 MHZ로 운영될 수 있다. SDRAM은 신속하게 엑세스될 있지만, 휘발성이다. 다수의 컴퓨터 시스템들은 SDRAM을 사용해서 동작하도록 설계되지만, 비휘발성 메모리를 사용하는 것이 더 유익하다.

상술된 이유들로 인해, 또한 본 명세서를 판독하고 이해할 때 본 기술 분야에 숙련된 자들에게 명백해질 후술된 다른 이유들로 인해, 본 기술 분야에서는 SDRAM 동작과 유사한 방식으로 동작할 수 있는 비휘발성 메모리 디바이스가 필요하다.

<요약>

메모리 디바이스들과 관련된 상술된 문제점들 및 다른 문제점들은 본 발명에 의해 다루어질 것이고 이하의 명세서를 판독 및 연구함으로써 이해될 것이다.

일 실시예에서, 본 발명은 현존 SDRAM 팩키지 핀 할당과 호환 가능한 비휘발성 동기 플래시 메모리를 제공한다. 상세한 설명을 판독할 때 SDRAM 애플리케이션에 대해 알고 있는 시스템 설계자들은 쉽게 본 발명을 구현하여 시스템 동작을 향상시킬 수 있음이 명백하다.

일 실시예에서, 동기 메모리 디바이스는 N개의 어드레스가능한 섹터를 갖는 메모리 셀 어레이, 상기 메모리 셀 어레이에 대한 소거 또는 기록 동작을 제어하는 제어 회로, 및 제어 회로에 결합되어 N개의 어드레스가능한 섹터중의 최초 및 최후섹터에 대해 수행되는 소거 또는 기록 동작을 선택적으로 방지하는 보호 회로를 포함한다.

동기 플래시 메모리 디바이스의 메모리 로케이션을 보호하는 방법이 제공된다. 이 방법은, 제1 또는 제2 데이터 상태에 대한 메모리 로케이션에 대응하는 데이터 비트를 갖는 데이터 레지스터를 프로그래밍하는 단계, 및 대응하는 데이터 비트가 제1 상태인 경우에는 제1 메모리 로케이션에 대해 소거 또는 기록 동작을 방지하는 단계를 포함한다. 이 방법은 또한, 대응하는 데이터 비트가 제2 상태인 경우에는 제1 메모리 로케이션에 대해 소거 또는 기록 동작을 허용하는 단계를 포함한다.

메모리 디바이스의 우발적인 데이터 손실을 방지하는 방법이 제공된다. 이 방법은 제1 데이터 상태에 레지스터 회로를 프로그래밍하는 단계, 제1 데이터 상태에 레지스터 회로가 프로그래밍되는 동안 메모리 디바이스상에 기록 및 소거 동작을 인가하는 단계, 제2 데이터 상태에 대해 레지스터 회로를 프로그래밍 하는 단계를 포함한다. 이 방법은 또한, 제2 데이터 상태에 대해 레지스터 회로를 프로그래밍하는 것에 응답하여 보호 회로를 활성화하는 단계, 및 전자적 키가 보호 회로에 제공되지 않으면 제2 데이터 상태에 대해 레지스터 회로가 프로그래밍되는 동안 메모리 디바이스상에 기록 및 소거 동작을 방지하는 단계를 포함한다.

본 발명은 일반적으로 비휘발성 메모리 디바이스들에 관한 것으로 특히 동기 비휘발성 플래시 메모리에 관한 것이다.

도 1a는 본 발명의 동기 플래시 메모리의 블록도.

도 1b는 본 발명의 일 실시예의 집적 회로 핀 인터커넥트 도면.

도 1c본 발명의 일 실시예의 집적 회로 인터커넥트 범프 그리드 어레이 도면.

도 2는 본 발명의 일 실시예의 모드 레지스터를 도시한 도면.

도 3은 본 발명의 일 실시예에 따른 셀프-타이밍(self-timed) 기록 시퀀스의 플로우챠트.

도 4는 본 발명의 일 실시예에 따른 완전한 기록 상태-체크 시퀀스의 플로우챠트.

도 5는 본 발명의 일 실시예에 따른 셀프-타이밍 블록 소거 시퀀스의 플로우챠트.

도 6은 본 발명의 일 실시예에 따른 완전한 블록 소거 상태-체크 시퀀스의 플로우챠트.

도 7은 본 발명의 일 실시예에 따른 블록 보호 시퀀스의 플로우챠트.

도 8은 본 발명의 일 실시예에 따른 완전한 블록 상태-체크 시퀀스의 플로우챠트.

도 9는 본 발명의 일 실시예에 따른 디바이스 보호 시퀀스의 플로우챠트.

도 10은 본 발명의 일 실시예에 따른 블록 비보호(unprotect) 시퀀스의 플로우챠트.

도 11은 초기화 및 로드 모드 레지스터 동작의 타이밍을 도시한 도면.

도 12는 클록 중단 모드 동작의 타이밍을 도시한 도면.

도 13은 버스트 판독 동작의 타이밍을 도시한 도면.

도 14는 교체 뱅크 판독 엑세스들의 타이밍을 도시한 도면.

도 15는 전 페이지 버스트 판독 동작의 타이밍을 도시한 도면.

도 16은 데이터 마스크 신호를 사용하는 버스트 판독 동작의 타이밍을 도시한 도면.

도 17은 상이한 뱅크에 대한 판독이 이어지는 기록 동작의 타이밍을 도시한 도면.

도 18은 동일한 뱅크에 대한 판독이 이어지는 기록 동작의 타이밍을 도시한 도면.

도 19는 본 발명의 일 실시예의 메모리 어레이 블록 배열을 도시하는 도면.

본 발명의 실시예들의 이하의 상세한 설명에서, 그 일부를 형성하며, 본 발명이 구현될 수도 있는 특정 실시예들이 일례로 도시되어 있는 첨부된 도면들이 참조된다. 본 실시예들은 본 기술 분야에 숙련된 자들이 본 발명을 구현할 수 있도록 충분히 상세하게 기술되며, 다른 실시예들이 사용될 수도 있으며 논리적이고 기계적이며 전기적인 변경들이 본 발명의 원리 및 범위 내에서 이루어질 수도 있음을 알 것이다. 따라서, 이하의 상세한 설명은 제한된 의미가 아니며, 본 발명의 범위는 청구항들에 의해서만 한정된다.

이하의 상세한 설명은 2개의 주요 섹션들로 나뉘어진다. 제1 섹션은 SDRAM 메모리와의 호환성에 대해 상세히 기술한 인터페이스 기능 기술(Interface Functional Description)이다. 제2 주요 섹션은 플래시 아키텍처 기능 커맨드들을기술한 기능 기술(Functional Description)이다.

인터페이스 기능 기술

도 1A를 참조하면, 본 발명의 한 실시예의 블록도가 도시되어 있다. 메모리 디바이스(100)는 비휘발성 플래시 메모리 셀들의 어레이(102)를 포함한다. 어레이는 다수의 어드레스 가능 뱅크들로 배치된다. 한 실시예에서, 메모리는 메모리 뱅크들(104, 106, 108 및 110)을 포함한다. 각각의 메모리 뱅크는 메모리 셀들의 어드레스 가능 섹터들을 포함한다. 메모리에 저장된 데이터는 어드레스 레지스터(112)에 의해 수신된 외부 제공 로케이션 어드레스들을 사용해서 엑세스될 수 있다. 어드레스들은 행 어드레스 멀티플렉스 회로(114)를 사용해서 디코딩된다. 어드레스들은 또한 뱅크 제어 논리(116) 및 행 어드레스 래치 및 디코드 회로(118)를 사용해서 디코드된다. 메모리의 적합한 열에 엑세스하기 위해, 열 어드레스 카운터 및 래치 회로(120)는 수신된 어드레스들을 열 디코드 회로(122)에 결합한다. 회로(124)는 입출력 게이팅, 데이터 마스크 논리, 판독 데이터 래치 회로 및 기록 드라이버 회로를 제공한다. 데이터는 데이터 입력 레지스터들(126)을 통해 입력되고 데이터 출력 레지스터들(128)을 통해 출력된다. 커맨드 실행 논리(130)는 메모리 디바이스의 기본 동작들을 제어하기 위해 제공된다. 상태 기계(132)도 또한 메모리 어레이들 및 셀들에서 실행되는 특정 동작들을 제어하기 위해 제공된다. 상태 레지스터(134) 및 식별 레지스터(136)도 또한 데이터를 출력하기 위해 제공될 수 있다. 커맨드 회로(130) 및/또는 상태 기계(132)는 일반적으로 판독, 기록 및 다른 메모리 동작을 제어하는 제어회로로 명칭될 수 있다.

도 1B는 본 발명의 한 실시예의 인터커넥트 핀 할당을 도시한 도면이다. 메모리 팩키지(150)는 54개의 인터커넥트 핀들을 갖는다. 핀 구성은 유효 SDRAM 팩키지들과 거의 유사하다. 본 발명에 특정한 2개의 인터커넥트들은 RP#(152) 및 Vccp(154)이다. 본 발명이 SDRAM과 동일하게 나타나는 인터커넥트 라벨들을 공유할 수도 있지만, 인터커넥트들에 제공된 신호들의 기능은 본 명세서에 기술되고 본 명세서에 기술되지 않는 한 SDRAM과 동일하지 않다. 도 1C는 도 1C의 핀 커넥션들 대신 범프 커넥션들을 갖는 메모리 팩키지(160)의 한 실시예를 도시한 것이다. 따라서, 본 발명은 특정 팩키지 구성으로만 제한되지 않는다.

메모리 디바이스의 동작 특징들을 기술하기에 앞서, 인터커넥트 핀들 및 각각의 신호들이 보다 상세한 설명된다. 입력 클록 커넥션은 클록 신호(CLK)를 제공하는데 사용된다. 클록 신호는 시스템 클록에 의해 구동될 수 있으며, 모든 동기 플래시 메모리 입력 신호들은 CLK의 포지티브 에지에서 샘플링된다. CLK는 또한 내부 버스트 카운터를 증가시키고 출력 레지스터를 제어한다.

입력 클록 인에이블(CKE) 커넥션은 CLK 신호 입력을 활성화(HIGH 상태) 및 비활성화(LOW 상태)하는데 사용된다. 클록 입력을 비활성화해서, POWER-DOWN 및 STANDBY 동작(모든 메모리 뱅크들이 유휴 상태임), ACTIVE POWER-DWON(메모리 행이 다른 뱅크에서 ACTIVE함) 또는 CLOCK SUSPEND 동작(버스트/엑세스 진행중)을 제공한다. CKE는 디바이스가 파워-다운 모드들이 된 후를 제외하고 동기적이며, 동일한 모드에서 빠져 나올 때까지 CKE는 비동기적이 된다. CLK를 포함해서 입력 버퍼들은 로우 예비 전력을 제공하기 위해 파워-다운 모드 동안 디스에이블된다. 파워-다운 모드들(RP# 딥(deep) 파워-다운이 아님)이 요구되지 않는 시스템들에서 CKE는 HIGH가 될 수도 있다.

칩 선택(CS#) 입력 커넥션은 커맨드 실행 논리에 제공된 커맨드 디코더를 인에이블(LOW 등록) 및 디스에이블(HIGH 등록)하는 신호를 제공한다. 모든 커맨드들은 CS#가 HIGH로 등록될 때 마스킹된다. 또한, CS#는 시스템의 외부 뱅크 선택을 위해 다수의 뱅크들을 제공하며, CS#는 커맨드 코드의 일부라 생각될 수 있지만; 반드시 그럴 필요는 없다.

RAS#, CAS# 및 WE#(CAS#, CS#와 함께)를 위한 입력 커맨드 입력 커넥션들은 상세히 후술된 바와 같이 메모리에 의해 실행되는 커맨드를 정의한다. 입출력 마스크(DQM) 커넥션들은 기록 엑세스를 위해 입력 마스크 신호들을 제공하고 판독 엑세스를 위해 출력 인에이블 신호를 제공하는데 사용된다. 입력 데이터는 DQM이 WRITE 사이클 동안 HIGH로 샘플링될 때 마스킹된다. READ 사이클 동안 DQM이 HIGH로 샘플링될 때 (2-클록 레이턴시 후) 출력 버퍼들은 하이 임피던스(High-Z) 상태가 된다. DQML은 데이터 커넥션들 DQ0-DQ7에 대응하고, DQMH는 데이터 커넥션들 DQ8-DQ15에 대응한다. DQML 및 DQMH는 DQM으로 기술될 때 동일한 상태로 간주된다.

어드레스 입력들(133)은 주로 어드레스 신호들을 제공하는데 사용된다. 본 실시예에서, 메모리는 12개의 라인들(A0-A11)을 갖는다. 다른 신호들이 후술된 바와 같이 어드레스 커넥션들을 통해 제공될 수 있다. 어드레스 입력들은 각각의 메모리 뱅크의 하나의 로케이션을 선택하기 위해 ACTIVE 커맨드(행-어드레스 A0-A11)및 READ/WRITE 커맨드(열-어드레스 A0-A7) 동안 샘플링된다. 어드레스 입력들은 또한 후술된 LOAD COMMAND REGISTER 동작 중에 연산 코드(OpCode)를 제공하는데 사용된다. 어드레스 라인들(A0-A11)은 또한 LOAD MODE REGISTER 동작 중에 모드 세팅들을 입력하는데 사용된다.

입력 리셋/파워-다운(RP#) 커넥션(140)은 리셋 및 파워-다운 동작을 위해 사용된다. 초기 디바이스 파워-업 때, 실행 가능 커맨드를 발행하기에 앞서, 내부 디바이스 초기화를 위한 한 실시예에서 RP#가 LOW에서 HIGH로 전이된 후 100 ㎲ 지연이 요구된다. RP# 신호는 상태 레지스터를 클리어하고, 내부 상태 기계(ISM)(132)를 어레이 판독 모드로 설정하고, LOW일 때 디바이스가 딥(deep) 파워-다운 모드가 되게 한다. 파워-다운 중에, CS#(142)를 포함해서 모든 입력 커넥션들은 "Don't Care"가 되고 모든 출력들은 High-Z 상태가 된다. RP# 신호가 VHH 전압(5V)과 동일할 때, WRITE 및 ERASE 동안 모든 보호 모드들이 무시된다. RP# 신호는 또한 VHH가 될 때 디바이스 보호 비트가 1(보호)로 설정되게 하고, 16 비트 레지스터의 블록 보호 비트들이 로케이션들 0 및 15에서 0(비보호)으로 설정되게 한다. 보호 비트들은 보다 상세히 후술된다. 모든 다른 동작 모드들 동안 RP#는 HIGH로 홀드된다.

뱅크 어드레스 입력 커넥션들, BA0 및 BA1은 ACTIVE, READ, WRITE, 또는 BLOCK PROTECT 커맨드가 적용되는 뱅크를 정의한다. DQ0-DQ15 커넥션들(143)은 양방향 데이터 통신을 위해 사용되는 데이터 버스 커넥션들이다. 도 1B를 참조하면, VCCQ 커넥션은 잡음 면역성(noise immunity)을 향상시키기 위해 DQ 커넥션들에 격리 전력을 제공하는데 사용된다. 한 실시예에서, VCCQ = Vcc 또는 1.8V ± 0.15V 이다. VSSQ 커넥션은 향상된 잡음 면역성을 위해 DQ에 격리 접지를 제공하는데 사용된다. VCC 커넥션은 3V와 같은 전원을 제공한다. 접지 커넥션은 Vss 커넥션을 통해 제공된다. 다른 선택적 전압은 VCCP 커넥션(144)을 통해 제공된다. VCCP 커넥션은 외부적으로 VCC가 될 수 있고, 디바이스 초기화, WRITE 및 ERASE 동작 중에 전류를 공급한다. 즉, 메모리 디바이스 기록 또는 소거는 VCCP 전압을 사용해서 실행될 수 있으며, 다른 모든 동작들은 VCC 전압으로 실행될 수 있다. Vccp 커넥션은 고전압 스위치/펌프 회로(145)에 결합된다.

이하의 섹션들은 동기 플래시 메모리의 동작에 대해 보다 상세히 기술한다. 본 발명의 한 실시예는 16 비트들로 4,194,304 워드들로 조직화된 67,108,864 비트들을 포함하는 비휘발성, 전기적 섹터-소거 가능 (플래시), 프로그램 가능 판독 전용 메모리이다. 다른 밀도들(population densities)도 예상되며, 본 발명은 본 일례의 밀도로만 제한되지 않는다. 각각의 메모리 뱅크는 4개의 독립 소거 가능 블록들(총 16)로 조직화된다. 크리티컬 펌웨어가 우연한 소거 또는 겹쳐 쓰기로부터 보호됨을 보장하기 위해, 메모리는 16개의 256K-워드 하드웨어 및 소프트웨어 잠금 가능 블록들을 포함할 수 있다. 메모리의 4-뱅크 아키텍처는 동시 동작들을 지원한다.

임의의 뱅크에 대한 판독 엑세스가 임의의 다른 뱅크에 대한 배경 WRITE 또는 ERASE 동작과 동시에 발생할 수 있다. 동기 플래시 메모리는 동기 인터페이스를 갖는다(모든 신호들은 클록 신호, CLK의 포지티브 에지에서 등록된다). 메모리에 대한 판독 엑세스들은 버스트 지향적일 수 있다. 즉, 메모리 엑세스는 선택된 로케이션에서 시작되어 프로그램된 시퀀스로 프로그램된 수의 로케이션들에 대해 계속된다. 판독 엑세스들은 ACTIVE 커맨드의 등록으로부터 시작해서 READ 커맨드에 대해 이어진다. ACTIVE 커맨드와 동시에 등록된 어드레스 비트들은 엑세스될 뱅크 및 행을 선택하는데 사용된다. READ 커맨드와 동시에 등록된 어드레스 비트들은 버스트 엑세스를 위한 개시 열 로케이션 및 뱅크를 선택하는데 사용된다.

동기 플래시 메모리는 1, 2, 4 또는 8 로케이션들의 프로그램 가능 판독 버스트 길이들 또는 전 페이지 동안 버스트 종료 옵션을 제공한다. 또한, 동기 플래시 메모리는 고속 동작을 달성하기 위해 내부 파이프라인 아키텍처를 사용한다.

동기 플래시 메모리는 3 볼트로 동작하는 시스템과 같은 저전력 메모리 시스템들에서 동작할 수 있다. 딥 파워-다운 모드가 전력 절약 예비 모드와 함께 제공된다. 모든 입력들 및 출력들은 저 전압 트랜지스터-트랜지스터 논리(LVTTL) 호환 가능하다. 동기 플래시 메모리는 자동 열 어드레스 생성으로 높은 데이터 전송 속도로 데이터를 동기 버스트하는 기능 및 버스트 엑세스 중에 각각의 클록 사이클에서 열 어드레스들을 임의로 변경하는 기능을 포함해서 플래시 동작 성능을 상당히 진보시킨다.

일반적으로, 동기 플래시 메모리는 저 전압으로 동작하고 동기 인터페이스를 포함하는 멀티-뱅크 DRAM과 유사하게 구성된다. 각각의 뱅크들은 행 및 열로 조직화된다. 정상 동작에 앞서, 동기 플래시 메모리는 초기화된다. 이하의 섹션들은 디바이스 초기화, 레지스터 정의, 커맨드 기술 및 디바이스 동작에 관한 상세한 정보를 제공한다.

동기 플래시는 선정된 방식으로 파워 업 및 초기화된다. 전력이 VCC, VCCQ 및 VCCP에 (동시에) 인가되고, 클록 신호가 안정적이 된 후, RP#(140)는 LOW 상태에서 HIGH 상태가 된다. RP#가 HIGH로 전이된 후에 내부 디바이스 초기화를 완료하기 위해 100㎲ 지연과 같은 지연이 필요하다. 지연 시간이 경과된 후에, 메모리는 어레이 판독 모드가 되고 모드 레지스터 프로그래밍 또는 실행 가능 커맨드를 대기한다. 비휘발성 모드 레지스터(147)(NVMode 레지스터)의 초기 프로그래밍 후에, 콘텐츠는 초기화 중에 자동으로 휘발성 모드 레지스터(148)에 로드된다. 디바이스는 프로그램된 상태로 파워 업하게 되며 동작 커맨드들을 발행하기에 앞서 비휘발성 모드 레지스터(147)의 재로딩을 요구하지 않는다. 이는 보다 상세히 후술된다.

모드 레지스터(148)는 동기 플래시 메모리의 특정 동작 모드를 정의하는데 사용된다. 정의는 도 2에 도시된 바와 같이 버스트 길이, 버스트 타입, CAS 레이턴시 및 동작 모드의 선택을 포함한다. 모드 레지스터는 LOAD MODE REGISTER 커맨드를 통해 프로그램되고 재프로그램될 때까지 저장된 정보를 보유한다. 모드 레지스터의 콘텐츠는 NVMode 레지스터(147)에 복사될 수도 있다. NVMode 레지스터 세팅은 초기화 중에 모드 레지스터(148)를 자동으로 로드한다. ERASE NVMODE REGISTER 및 WRITE NVMODE REGISTER 커맨드 시퀀스들이 상세히 후술된다. 본 기술 분야에 숙련된 자들은 SDRAM이 각각의 초기화 동작 중에 모드 레지스터가 외부적으로 반드시 로드될 것을 요구함을 알 것이다. 본 발명은 디폴트 모드가 NV 모드 레지스터(147)에 저장되게 한다. 그 후 NV 모드 레지스터의 콘텐츠는 메모리 동작 중에 엑세스를 위해 휘발성 모드 레지스터(148)에 복사된다.

본 실시예에서 모드 레지스터 비트들 M0-M2는 버스트 길이를 명시하고, M3는 버스트 타입(순차적 또는 인터리빙), M4-M6은 CAS 레이턴시를 명시하고, M7 및 M8은 동작 모드를 명시하고, M9는 1로 설정되며, M10 및 M11은 예약된다. WRITE 버스트들이 현재 구현되지 않기 때문에, M9는 논리 1로 설정되고 기록 엑세스들은 싱글 로케이션(논-버스트) 엑세스들이다. 모드 레지스터는 모든 뱅크들이 유휴 상태일 때 로드되어야만 하고, 컨트롤러는 차후 동작을 개시하기 전에 지정된 시간을 대기해야만 한다.

표 1에 도시된 바와 같이, 동기 플래시 메모리에 대한 판독 엑세스들이 버스트 지향적일 수 있으며, 버스트 길이는 프로그램될 수 있다. 버스트 길이는 소정의 READ 커맨드를 위해 자동으로 엑세스될 수 있는 열 로케이션들의 최대 수를 결정한다. 1, 2, 4 또는 8 로케이션들의 버스트 길이들은 순차적 인터리빙 버스트 타입들에 유용하고, 전 페이지 버스트는 순차적 타입에 유용하다. 전 페이지 버스트는 임의의 버스트 길이들을 생성하기 위해 BURST TERMINATE 커맨드와 함께 사용될 수 있다. 즉, 버스트는 맞춤 길이 버스트들을 제공하도록 선택적으로 종료될 수 있다. READ 커맨드가 발행될 때, 버스트 길이와 동일한 열들의 블록이 효율적으로 선택된다. 상기 버스트에 대한 모든 엑세스들은 상기 블록 내에서 발생하는데, 이는 버스트가 경계에 도달한 경우 블록 내에서 순환(wrap)하게 됨을 의미한다. 버스트 길이가 2로 설정될 때 A1-A7에 의해, 버스트 길이가 4로 설정될 때A2-A7에 의해, 버스트 길이가 8로 설정될 때 A3-A7에 의해 블록은 고유하게 선택된다. 나머지 (최하위) 어드레스 비트(들)는 블록 내의 개시 로케션을 선택하는데 사용된다. 전 페이지 버스트들은 경계에 도달되면 페이지 내에서 순환한다.

소정의 버스트 내의 엑세스들은 순차적이거나 또는 인터리빙되도록 프로그램될 수도 있는데; 이는 버스트 타입과 관련되며 비트 M3를 통해 선택된다. 표 1에 도시된 바와 같이 버스트 내의 엑세스 순서는 버스트 길이, 버스트 타입 및 개시 열 어드레스에 의해 결정된다.

다음의 진리표는 본 발명의 메모리에 관한 일 실시예에 따른 메모리 어레이의 보호에 관한 몇몇 동작 커맨드에 대해 더욱 자세히 설명한다.

진리표 1

플래시 메모리 커맨트 시퀀스

기능 기술

동기 플래시 메모리는 SDRAM 버스의 코드 스토리지 및 적합한 실행(execute-in-place) 애플리케이션들에 이상적으로 적합한 다수의 특징들을 사용한다. 메모리 어레이는 개별 소거 블록들로 분할된다. 각각의 블록은 다른 블록들에 저장된 데이터에 영향을 주지 않으면서 소거될 수도 있다. 상기 메모리 블록들은 커맨드 실행 논리(130)(CEL)에 커맨드들을 발행함으로써 판독, 기록 및 소거된다. CEL은내부 상태 기계(132)(ISM)의 동작을 제어하는데, 모든 ERASE NVMODE REGISTER, WRITE NVMODE REGISTER, WRITE, BLOCK ERASE, BLOCK PROTECT, DEVICE PROTECT, UNPROTECT ALL BLOCKS 및 VERIFY 동작들을 완전히 제어한다. ISM(132)은 각각의 메모리 로케이션을 오버-이레이저(over-erasure)로부터 보호하고 최대 데이터 보존을 위해 각각의 메모리 로케이션을 최적화한다. 또한, ISM은 시스템 내의 또는 외부 프로그래머의 장치를 기록하는데 필요한 제어를 매우 간단하게 한다.

동기 플래시 메모리는 16개의 독립적으로 소거 가능한 메모리 블록들로 조직화되어서, 나머지 메모리 데이터에 영향을 주지 않고 메모리 위치들이 소거되게 한다. 임의의 블록은 우발적인 소거 또는 기록에 대해서 하드웨어-보호(hardware-protect)될 수도 있다. 보호 블록은 수정되기 전에 RP# 핀이 VHH(비교적 높은 전압)로 구동될 것을 요구한다. 로케이션들 0 및 15의 256K-워드 블록들은 추가의 하드웨어 프로텍션을 가질 수 있다. PROTECT BLOCK 커맨드가 상기 블록들에 대해 실행되었으면, RP# 핀이 VHH 상태가 아닌 한, UNPROTECT ALL BLOCKS 커맨드가 로케이션들 0 및 15의 블록들을 제외한 모든 블록들을 언로크하게 된다. 비고의적 전력 손실 또는 시스템 리셋이 발생하면, 이는 인-시스템 펌웨어 갱신 중에 크리티컬 코드에 대한 추가 보안성을 제공한다.

파워-업 초기화, ERASE, WRITE 및 PROTECT 타이밍들은 메모리 어레이의 모든 프로그래밍 알고리즘들을 제어하기 위해 ISM을 사용해서 단순화된다. ISM은 오버-이레이저에 대한 프로텍션을 보장하고 각각의 셀에 대한 기록 마진을 최적화한다. WRITE 동작 중에, ISM은 자동으로 증가하고 WRITE 시도를 모니터하고, 각각의 메모리 셀에 대한 기록 마진을 검증하고 ISM 상태 레지스터를 갱신한다. BLOCK ERASE 동작이 실행될 때, ISM은 전체 어드레스 블록을 자동으로 겹쳐 쓰기(오버-이레이저를 제거하고), 증가하며 ERASE 시도를 모니터하고 ISM 상태 레지스터의 비트들을 설정한다.

8-비트 ISM 상태 레지스터(134)는 외부 프로세서(200)가 WRITE, ERSAE 및 PROTECT 동작 중에 ISM의 상태를 모니터하게 한다. 8-비트 상태 레지스터의 한 비트(SR7)는 ISM에 의해 전체적으로 설정 및 클리어된다. 상기 비트는 ISM이 ERSAE, WRITE 또는 PROTECT 태스크에 의해 사용중인지를 나타낸다. 추가 에러 정보는 3개의 다른 비트들(SR3, SR4 및 SR5)로 설정된다: 기록 및 보호 블록 에러, 소거 및 비보호 모든 블록 에러, 및 장치 보호 에러. 상태 레지스터 비트들 SR0, SR1 및 SR2는 진행중인 ISM 동작에 대한 상세한 정보를 제공한다. 사용자는 디바이스-레벨 또는 뱅크-레벨 ISM 동작(어떤 뱅크가 ISM 제어 하에 있는지도 포함)이 진행중인지를 모니터할 수 있다. 6개의 비트들(SR3-SR5)은 호스트 시스템에 의해 클리어되어야만 한다. 상태 레지스터는 표 2를 참조해서 보다 상세히 후술된다.

최대 전력 보존을 허용하기 위해, 동기 플래시 메모리는 매우 낮은 전류의 딥 파워-다운 모드를 특징으로 한다. 상기 모드에 들어가기 위해, RP# 핀(140)(리셋/파워-다운)은 VSS±0.2V가 된다. 우발적인 RESET을 방지하기 위해, RP#는 디바이스가 리셋 모드가 되기 전에 100ns 동안 Vss로 홀드되어야만 한다. RP#가 Vss로홀드될 때, 디바이스는 딥 파워-다운 모드가 된다. 디바이스가 딥 파워-다운 모드가 된 후에, RP#의 LOW로부터 HIGH로의 전이는 본 명세서에 기술된 바와 같이 디바이스 파워-업 초기화 시퀀스를 야기하게 된다. 리셋 모드가 된 후에 그러나 딥 파워-다운 모드가 되기 전의 RP#의 LOW로부터 HIGH로의 전이는 실행 가능 커맨드를 발행하기 전에 1㎲ 지연을 필요로 한다. 디바이스가 딥 파워-다운 모드가 될 때, RP# 버퍼를 제외한 모든 버퍼들은 디스에이블되고 전류 드로(current draw)는 예를 들어 3.3V VCC일 때 최대 50㎂로 로우가 된다. RP# 입력은 딥 파워-다운 동안 Vss로 남아야만 한다. RESET 모드가 되면 상태 레지스터(134)를 클리어하고 ISM(132)을 어레이 판독 모드로 설정한다.

동기 플래시 메모리 어레이 아키텍처는 어레이 나머지를 교란하지 않고 섹터들이 소거되도록 설계된다. 어레이는 독립적으로 소거될 수 있는 16개이 어드레스 가능 "블록들"로 분할된다. 전체 어레이가 아닌 블록들을 소거함으로써, 시스템 유연성과 함께, 총 디바이스 내구성(endurance)이 강화된다. ERSAE 및 BLOCK PROTECT 기능들 만이 블록 지향적이다. 16개의 어드레스 가능 블록들은 4개의 블록들 각각의 4개의 뱅크들(104, 106, 108 및 110)로 동일하게 분할된다. 4개의 뱅크들은 동시 판독-기록 기능을 갖는다. 임의의 뱅크에 대한 ISM WRITE 또는 ERSAE 동작은 임의의 다른 뱅크에 대한 READ 동작과 동시에 발생할 수 있다. 상태 레지스터(134)는 어떤 뱅크가 ISM 동작 중인지를 결정하기 위해 폴링될 수도 있다. 동기 플래시 메모리는 파워-업 초기화, ERSAE, WRITE 및 PROTECT 동작들을 제어하기 위해 싱글 배경 동작 ISM을 갖는다. 하나의 ISM 동작만이 임의의 시간에 발생할 수있다; 그러나, READ 동작들을 포함해서 특정 다른 커맨드들이 ISM 동작이 발생하는 동안 실행될 수 있다. ISM에 의해 제어되는 동작 커맨드는 뱅크-레벨 동작 또는 디바이스-레벨 동작으로 정의된다. WRITE 및 ERSAE는 뱅크-레벨 ISM 동작들이다. ISM 뱅크 동작이 개시된 후에, 뱅크의 임의의 로케이션에 대한 READ가 무효 데이터를 출력할 수도 있는 반면, 임의의 다른 뱅크에 대한 READ는 어레이를 판독하게 된다. READ STATUS REGISTER 커맨드는 상태 레지스터(134)의 콘텐츠를 출력하게 된다. ISM 상태 비트는 ISM 동작이 완료될 때(SR7 = 1)를 나타내게 된다. ISM 동작이 완료될 때, 뱅크는 자동으로 어레이 판독 모드가 된다. ERASE NVMODE REGISTER, WRITE NVMODE REGISTER, BLOCK PROTECT, DEVICE PROTECT, 및 UNPROTECT ALL BLOCKS은 디바이스-레벨 ISM 동작들이다. ISM 디바이스-레벨 동작이 개시되었으면, 임의의 뱅크에 대한 READ는 어레이의 콘텐츠를 출력하게 된다. READ STATUS REGISTER 커맨드는 ISM 동작의 완료를 결정하기 위해 발행될 수도 있다. SR = 1일 때, ISM 동작은 완료되고 다음 ISM 동작이 개시될 수도 있다. 후술된 바와 같이, WRITE 또는 ERASE가 개시되기 전에 RP# 핀이 VHH로 구동되도록 요구하는 하드웨어 회로에 의해 임의의 블록은 비의도적인 ERSAE 또는 WRITE로부터 보호될 수 있다.

임의의 블록은 펌웨어의 가장 민감한 부분들에 대한 여분의 보안성을 제공하도록 하드웨어-보호될 수도 있다. 하드웨어 보호 블록의 WRITE 또는 ERASE 중에, RP# 핀은 WRITE 또는 ERASE가 완료될 때까지 VHH로 홀드되어야만 한다. RP# = VHH가 아닐 때의 보호 블록에 대한 임의의 WRITE 또는 ERASE 시도가 방지되고 기록 또는 소거 에러가 야기된다. 로케이션들 0 및 15의 블록들은 우발적인 WRITE 또는ERASE 동작을 방지하기 위해 추가의 하드웨어 프로텍션을 가질 수 있다. 본 실시예에서, 상기 블록들은 RP# = VHH가 아닌 한 UNPROTECT ALL BLOCKS 커맨드를 통해 소프트웨어-언로크될 수 없다. 임의의 블록의 보호 상태는 READ STATUS REGISTER 커맨드에 의해 블록 보호 비트를 판독함으로써 체크될 수 있다. 또한, 블록을 보호하기 위해, 3-사이클 커맨드 시퀀스가 블록 어드레스와 함께 발행되어야만 한다.

디바이스 보호 상태 및 블록 보호 상태는 READ DEVICE CONFIGURATION(90H) 커맨드를 발행함으로써 판독될 수 있다. 원하는 레지스터를 판독하기 위해서는, 특정 어드레스가 가정되어야 한다. 이러한 모드 동안, 특정 어드레스들은 희망 정보를 판독하기 위해 발행된다. 디바이스 보호 비트는 000003H에서 판독되고, 블록 보호 비트들 각각은 각각의 블록(xx0002H) 내의 제3 어드레스 로케이션에서 판독된다. 디바이스 및 블록 보호 비트들은 DQ0에서 출력된다. 다양한 디바이스 구성 레지스터(136)의 자세한 설명에 대해서는 표 3을 참조한다.

연속 클록 에지들의 3개의 연속 커맨드들은 어레이에 데이터를 입력하는데필요하다(NOP들 및 COMMAND INHIBIT들은 사이클들 사이에 허용됨). 제1 사이클에서, LOAD COMMAND REGISTER 커맨드는 A0-A7에서 WRITE SETUP(40H)를 제공받고, 뱅크 어드레스는 BA0, BA1에서 발행된다. 다음 커맨드는 행 어드레스를 활성화하고 뱅크 어드레스를 확인하는 ACTIVE이다. 제3 사이클은 WRITE이며, 상기 사이클 중에 개시 열, 뱅크 어드레스 및 데이터가 발행된다. ISM 상태 비트는 이하의 클록 에지에서 설정된다(CAS 레이턴시의 영향을 받음). ISM이 WRITE를 실행하는 동안, ISM 상태 비트(SR7)는 0에 있게 된다. ISM 제어하의 뱅크에 대한 READ 동작은 무효 데이터를 생성할 수도 있다. ISM 상태 비트(SR7)가 논리 1로 설정될 때, WRITE는 완료되었고, 뱅크는 어레이 판독 모드이며 실행 가능 커맨드들 위해 대기하게 된다. 하드웨어-보호 블록들에 대한 기록은 RP# 핀이 제3 사이클(WRITE) 전에 VHH로 설정될 것을 요구하고 RP#는 ISM WRITE 동작이 완료될 때까지 VHH로 홀드되어야만 한다. LCR-ACTIVE-WRITE 커맨드 시퀀스가 연속 사이클들에 완료되지 않거나 뱅크 어드레스가 3개의 사이클들 중 임의의 사이클 동안 변경되면 기록 및 소거 상태 비트들(SR4 및 SR5)이 설정된다. ISM이 WRITE를 개시한 후에, RESET 또는 파트 파워 다운에 의한 것을 제외하고는 중지될 수 없다. WRITE 중의 실행은 기록중인 데이터를 오염시킬 수도 있다.

ERASE 시퀀스 실행은 블록 내의 모든 비트들을 논리 1로 설정한다. ERASE를 실행하는데 필요한 커맨드 시퀀스는 WRITE와 유사하다. 우연적인 블록 소거에 대한 추가 보안성을 제공하기 위해, 연속 클록 에지들에서의 3개의 연속 커맨드 시퀀스들은 블록의 ERASE를 개시하는데 필요하다. 제1 사이클에서, LOAD COMMANDREGISTER는 A0-A7에서 ERASE SETUP(20H)를 제공받고, 소거될 블록의 뱅크 어드레스는 BA0, BA1에서 발행된다. 다음 커맨드는 ACTIVE이며, 여기서 A10, A11, BA0, BA1이 소거될 블록의 어레이 판독 모드를 제공한다. 제3 사이클은 WRITE이며, 상기 사이클 중에 ERASE CONFIRM(DOH)가 DQ0-DQ7에서 제공되고 뱅크 어드레스가 재발행된다. ISM 상태 비트는 이하의 클록 에지에서 설정된다(CAS 레이턴시의 영향을 받음). ERASE CONFIRM(DOH)이 발행된 후에, ISM은 어드레스 블록의 ERASE를 개시한다. 어드레스 블록이 존재하는 뱅크에 대한 임의의 READ 동작은 무효 데이터를 출력할 수도 있다. ERASE 동작이 완료될 때, 뱅크는 어레이 판독 모드가 되며 실행 가능 커맨드들 위해 대기하게 된다. 하드웨어-보호 블록들에 대한 소거는 RP# 핀이 제3 사이클(WRITE) 전에 VHH로 설정될 것을 요구하고 RP#는 ERASE가 완료될 때까지(SR7 = 1) VHH로 홀드되어야만 한다. LCR-ACTIVE-WRITE 커맨드 시퀀스가 연속 사이클들에 완료되지 않거나(NOP들 및 COMMAND INHIBIT들은 사이클들 사이에 허용됨) 뱅크 어드레스가 커맨드 사이클들 중 하나 이상의 사이클 동안 변경되면, 기록 및 소거 상태 비트들(SR4 및 SR5)이 설정되고 동작이 금지된다.

BLOCK PROTECT 시퀀스 실행은 소정의 블록에 대한 소프트웨어/하드웨어-프로텍션의 제1 레벨을 인에이블한다. 메모리는 16개의 보호 가능 블록들에 대응하는 1 비트를 갖는 16-비트 레지스터를 포함한다. 메모리는 또한 전체 디바이스를 기록 및 소거 동작들로부터 보호하는데 사용되는 디바이스 비트를 제공하는 레지스터를 갖는다. BLOCK PROTECT를 실행하는데 필요한 커맨드 시퀀스는 WRITE와 유사하다. 우연적인 블록 보호에 대한 추가 보안성을 제공하기 위해, 연속 커맨드 사이클들이 BLOCK PROTECT를 개시하는데 필요하다. 제1 사이클에서, LOAD COMMAND REGISTER에는 A0-A7에서 PROTECT SETUP(60H) 커맨드가 발행되고, 보호될 블록의 뱅크 어드레스는 BA0, BA1에서 발행된다. 다음 커맨드는 보호될 블록의 행을 활성화하고 뱅크 어드레스를 확인하는 ACTIVE이다. 제3 사이클은 WRITE이며, 상기 사이클 중에 BLOCK PROTECT CONFIRM(01H)가 DQ0-DQ7에서 제공되고 뱅크 어드레스가 재발행된다. ISM 상태 비트는 이하의 클록 에지에서 설정된다(CAS 레이턴시의 영향을 받음). 그 후 ISM은 PROTECT 동작을 개시한다. LCR-ACTIVE-WRITE가 연속 사이클들에 완료되지 않거나(NOP들 및 COMMAND INHIBIT들은 사이클들 사이에 허용됨) 뱅크 어드레스가 변경되면, 기록 및 소거 상태 비트들(SR4 및 SR5)이 설정되고 동작이 금지된다. ISM 상태 비트(SR7)가 논리 1로 설정될 때, PROTECT는 완료되었고, 뱅크는 어레이 판독 모드가 되며 실행 가능 커맨드들 위해 대기하게 된다. 블록 보호 비트가 1(보호)로 설정되었으면, UNPROTECT ALL BLOCKS 커맨드가 발행될 때만 0으로 리셋될 수 있다. UNPROTECT ALL BLOCKS 커맨드 시퀀스는 BLOCK PROTECT 커맨드와 유사하지만; 제3 사이클에서, WRITE는 UNPROTECT ALL BLOCKS CONFIRM(D0H) 커맨드를 발행받으며 어드레스들은 "Don't Care"이다.

로케이션들 0 및 15의 블록들은 추가 보안성을 갖는다. 로케이션들 0 및 15의 블록 보호 비트들이 1(보호)로 설정되었으면, UNPROTECT 동작의 제3 사이클 전에 RP#이 VHH로 되어서 동작이 완료될 때(SR7=1)까지 VHH로 홀드되는 경우에만 각각의 비트는 0으로 리셋될 수 있다. 또한, 디바이스 보호 비트가 설정되면, RP#는 제3 사이클 전에 VHH로 설정되어 BLOCK PROTECT 또는 UNPROTECT ALL BLOCKS 동작이완료될 때까지 VHH로 홀드되어야만 한다. 블록의 보호 상태를 체크하기 위해, READ DEVICE CONFIGURATION(90H) 커맨드가 발행될 수도 있다.

DEVICE PROTECT 시퀀스를 실행하여 디바이스 보호 비트를 1로 설정하고 블록 보호 비트 변경을 방지한다. DEVICE PROTECT를 실행하는데 필요한 커맨드 시퀀스는 WRITE와 유사하다. 3개의 연속 커맨드 사이클들은 DEVICE PROTECT 시퀀스를 개시하는데 필요하다. 제1 사이클에서, LOAD COMMAND REGISTER는 A0-A7에서 PROTECT SETUP(60H)를 제공받고, 뱅크 어드레스는 BA0, BA1에서 발행된다. 뱅크 어드레스는 "Don't Care"이지만 동일한 뱅크 어드레스가 3개의 모든 사이클 동안 사용되어야만 한다. 다음 커맨드는 ACTIVE이다. 제3 사이클은 WRITE이며, 상기 사이클 중에 DEVICE PROTECT(F1H) 커맨드가 DQ0-DQ7에서 발행되며, RP#가 VHH로 된다. ISM 상태 비트는 이하의 클록 에지에서 설정된다(CAS 레이턴시의 영향을 받음). 실행 가능 커맨드가 디바이스에 발행될 수 있다. RP#는 WRITE 동작이 완료될 때(SR7=1)까지 VHH로 홀드되어야만 한다. 현 ISM 동작이 완료될 때까지 새로운 WRITE 동작은 허용되지 않는다. 디바이스 보호 비트가 설정되면, 0으로 리셋될 수 없다. 디바이스 보호 비트가 1로 설정된 경우, RP#가 임의의 동작 중에 VHH로 유지되는 한 BLOCK PROTECT 또는 BLOCK UNPROTECT는 방지된다. 디바이스 보호 비트는 WRITE 또는 ERASE 동작들에는 영향을 주지 않는다. 블록 및 디바이스 보호 동작들에 대한 상세한 정보를 위해서는 표 4를 참조하라.

ISM 상태 비트(SR7)가 설정된 후에, 디바이스/뱅크(SR0), 디바이스 보호(SR3), 뱅크A0(SR1), 뱅크A1(SR2), 기록/보호 블록(SR4) 및 소거/비보호(SR5) 상태 비트들이 체크될 수도 있다. SR3, SR4, SR5 중 하나의 상태 비트 또는 결합 상태 비트가 설정되었으면, 동작 중에 에러가 발생했다. ISM은 SR3, SR4 또는 SR5 비트들을 리셋할 수 없다. 상기 비트들을 클리어하기 위해, CLEAR STATUS REGISTER(50H) 커맨드가 제공되어야만 한다. 표 5는 에러들의 결합들을 열거한 것이다.

도 3을 참조하면, 본 발명의 한 실시예에 따른 셀프-타임 시퀀스의 플로우챠트가 도시되어 있다. 시퀀스는 커맨드 레지스터(코드 40H)를 로드하는 단계, 액티브 커맨드 및 행 어레이를 수신하는 단계, 및 기록 커맨드 및 열 어드레스를 수신하는 단계를 포함한다. 그 후 기록이 완료되는지를 결정하기 위해 상태 레지스터 폴링을 위한 시퀀스가 제공된다. 폴링은 1로 설정되었는지를 결정하기 위해 상태 레지스터 비트 7(SR7)를 모니터한다. 선택 상태 체크가 포함될 수 있다. 기록이 완료될 때, 어레이는 어레이 판독 모드가 된다.

도 4를 참조하면, 본 발명의 한 실시예에 따른 상태-체크 시퀀스의 플로우챠트가 도시되어 있다. 시퀀스는 0으로 설정되었는지를 결정하기 위해 상태 레지스터 비트 4(SR4)를 검사한다. SR4가 1이면, 기록 동작 중에 에러가 있었던 것이다. 시퀀스는 0으로 설정되었는지를 결정하기 위해 상태 레지스터 비트 3(SR3)를 검사한다. SR3이 1이면, 기록 동작 중에 무효 기록 에러가 있었던 것이다.

도 5를 참조하면, 본 발명의 한 실시예에 따른 셀프-타임 블록 소거 시퀀스의 플로우챠트가 도시되어 있다. 시퀀스는 커맨드 레지스터(코드 20H)를 로드하는 단계, 및 액티브 커맨드 및 행 어레이를 수신하는 단계를 포함한다. 그 후 메모리는 블록이 보호되는지를 결정한다. 보호되지 않으면, 메모리는 블록에 대한 기록 동작(D0H)을 실행하고, 완료에 대해 상태 레지스터를 모니터한다. 선택 상태 체크가 실행될 수 있으며 메모리는 어레이 판독 모드가 된다. 블록이 보호되면, RP# 신호가 높은 전압(VHH)일 때까지 소거는 허용되지 않는다.

도 6은 본 발명의 한 실시예에 따른 완전한 블록 소거 상태-체크 시퀀스의 플로우챠트를 도시한 것이다. 시퀀스는 커맨드 시퀀스 에러가 발생했는지(SR4 또는 SR5 = 1)를 결정하기 위해 상태 레지스터를 모니터한다. SR3이 1로 설정되면, 무효 소거 또는 비보호 에러가 발생했다. 마지막으로, SR5가 1로 설정되면 블록 소거 또는 비보호 에러가 발생했다.

도 7은 본 발명의 한 실시예에 따른 블록 보호 시퀀스의 플로우챠트이다. 시퀀스는 커맨드 레지스터(코드 60H)를 로드하는 단계, 및 액티브 커맨드 및 행 어드레스를 수신하는 단계를 포함한다. 그 후 메모리는 블록이 보호되는지를 결정한다. 보호되지 않으면, 메모리는 블록에 대한 기록 동작(01H)를 실행하고, 완료에 대해 상태 레지스터를 모니터한다. 선택 상태 체크가 실행될 수 있으며 메모리는 어레이 판독 모드가 된다. 블록이 보호되면, RP# 신호가 높은 전압(VHH)이지 않는 한 소거는 허용되지 않는다.

도 8을 참조하면, 본 발명의 한 실시예에 따른 완전한 블록 상태-체크 시퀀스의 플로우챠트가 도시되어 있다. 시퀀스는 에러가 검출되었는지를 결정하기 위해 상태 레지스터 비트들 3, 4 및 5를 모니터한다.

도 9는 본 발명의 한 실시예에 따른 디바이스 보호 시퀀스의 플로우챠트이다. 시퀀스는 커맨드 레지스터(코드 60H)를 로드하는 단계, 및 액티브 커맨드 및 행 어드레스를 수신하는 단계를 포함한다. 그 후 메모리는 RP#가 VHH인지를 결정한다. 메모리는 기록 동작(F1H)을 실행하고, 완료에 대해 상태 레지스터를 모니터한다. 선택 상태 체크가 실행될 수 있으며 메모리는 어레이 판독 모드가 된다.

도 10은 본 발명의 한 실시예에 따른 블록 비보호 시퀀스의 플로우챠트이다. 시퀀스는 커맨드 레지스터(코드 60H)를 로드하는 단계, 및 액티브 커맨드 및 행 어드레스를 수신하는 단계를 포함한다. 그 후 메모리는 메모리 디바이스가 보호되는지를 결정한다. 보호되지 않으면, 메모리는 부트 로케이션들(블록들 0 및 15)이 보호되는지를 결정한다. 블록들이 보호되지 않으면, 메모리는 블록에 대한 기록 동작(D0H)을 실행하고, 완료에 대해 상태 레지스터를 모니터한다. 선택 상태 체크가 실행될 수 있으며 메모리는 어레이 판독 모드가 된다. 디바이스가 보호되면, RP# 신호가 높은 전압(VHH)이지 않는 한 소거는 허용되지 않는다. 유사하게, 부트 로케이션들이 보호되면, 메모리는 모든 블록들이 비보호 상태인지를 결정한다.

도 11은 초기화 및 로드 모드 레지스터 동작의 타이밍을 도시한 것이다. 모드 레지스터는 로드 모드 레지스터 커맨드를 제공하고 어드레스 라인들에서 연산 코드(opcode)를 제공함으로써 프로그램된다. 연산 코드는 모드 레지스터에 로드된다. 상술된 바와 같이, 비휘발성 모드 레지스터의 콘텐츠는 파워-업시 모드 레지스터에 자동으로 로드되고 로드 모드 레지스터 동작은 필요하지 않을 수도 있다.

도 12는 클록 중단 모드 동작의 타이밍을 도시한 것이고, 도 13은 다른 버스트 판독 동작의 타이밍을 도시한 것이다. 도 14는 교체 뱅크 판독 엑세스들의 타이밍을 도시한 것이다. 여기서 액티브 커맨드가 뱅크 어드레스들을 변경하기 위해 필요하다. 전 페이지 버스트 판독 동작은 도 15에 도시되어 있다. 전 페이지 버스트는 자가 종료되지 않으면, 종료 커맨드를 필요로 함을 주지하라.

도 16은 데이터 마스크 신호를 사용하는 판독 동작의 타이밍을 도시한 것이다. DQM 신호가 Dout m+1이 DQ 커넥션들을 통해 제공되지 않도록 데이터 출력을 마스크하는데 사용된다.

도 17을 참조하면, 상이한 뱅크에 대한 판독이 이어지는 기록 동작의 타이밍이 도시되어 있다. 본 동작에서, 기록은 뱅크 a에 대해 실행되고 다음 판독은 뱅크 b에 대해 실행된다. 동일한 행은 각각의 뱅크에서 엑세스된다.

도 18을 참조하면, 동일한 뱅크에 대한 판독이 이어지는 기록 동작의 타이밍이 도시되어 있다. 본 동작에서, 기록은 뱅크 a에 대해 실행되고 다음 판독도 뱅크 a에 대해 실행된다. 상이한 행은 판독 동작중에 엑세스되고, 메모리는 기록 동작이 완료되기 전에 대기해야만 한다. 이는 기록 동작으로 인해 판독이 지연되지 않는 도 17의 판독과 상이하다.

상부/하부 대칭적 보호.

전술한 바와 같이, 플래시 메모리 디바이스는 프로그램 코드 또는 디바이스세팅과 같은 중요한 정보를 저장하는데 빈번하게 이용된다. 결과적으로, 상이한 데이터 보호 기술은 여러가지 시스템상에서 구현된다. 메모리 공간의 하나의 단부에서 전용 부트 블록 영역을 갖는 것이 하나의 접근 방법이다. 파워업시(시스템에 영향을 받음)에 프로세서는 로케이션 0000 또는 FFFF 에서 부팅하기 때문에, 그 코드의 세크먼트에는 데이터를 보호하기 위한 하드웨어 보호 기술이 채용된다. 이러한 보호 기술은 데이터 공간이 보호될 수 있도록 예약 블록 상에 기록 또는 소거 동작이 수행되기 위해 몇몇 외부 커넥션에 제공되는 고전압을 필요로 할 수 있다.

인텔에 의해 설계된 어떤 프로세서들은, 파워업시에 로케이션 0000에서부터 데이터 판독을 시작한다. 모토롤라에 의해 설계된 다른 프로세서들은 메모리 공간의 단부(FFFF)에서부터 데이터 판독을 시작한다. 메모리에 대한 설계를 줄이기 위해, 메모리 판매업자는 전형적으로 하나의 제품을 제조하고, 메탈(metal) 옵션으로 알려진, 2개의 조립 옵션을 제공한다. 메탈 옵션은 상부-부트 또는 하부-부트로서 그것을 정의한다. 이것은 설계상의 문제를 해결하지만, 제조과정 중의 문제를 야기한다.

조립 옵션에 관한 2가지 주요한 문제는, 시장 수요의 계획 및 정확한 제조 확인이다. 첫번째 문제는 조립 옵션 이전에 시장 수요가 예측될 필요가 있는 것이다. 이것은 다소 어려울 수 있고, 제조품의 초과 또는 부족을 초래할 수 있다. 두번째 문제는 제조 옵션이 사용된것을 정확하게 반영하도록 제조품에 라벨을 붙이는 것이다. 일부에 잘못 라벨이 붙여지면, 제조품은 폐기되어 경제적 손실을 초래할 수 있다.

본 발명은 도 19에 도시된 바와 같이, 메모리 어드레스의 상부(210) 및 하부(220) 모두에 위치한 부트 섹션을 갖는다. 따라서, 메모리의 적은 공간이 단부 또는 부트 섹션상에 예약된다. 이러한 2개의 세크먼트 중의 하나에 기록하는 것은 특별한 하드웨어를 필요로 할 수 있다. 즉, 전자적 키 또는 슈퍼전압과 같은 보안 시스템이 부트 섹터의 컨텐츠를 보호하는데 사용될 수 있다. 따라서, 프로세서 설계에 있어서는 하나의 부분 유형 및 번호가 있으며 그 중 하나는 동일한 부분을 이용할 수 있다. 동작시에, 프로세서는 부트 섹터중의 하나에 엑세스한다. 그 후, 추가적인 기억 공간이 필요하면, 프로세서는 제2 부트 섹터로 도약할 수 있다.

본 발명은 또한 소프트웨어로 제어되는 섹터 보호 기술도 제공한다. 이 보호 시스템은 도 1a의 X-비트 레지스터(149)를 사용한다. 이 레지스터 각각의 비트는 메모리의 섹터를 보호하는데 사용된다. 예컨대, 16-비트 레지스터는 메모리의 16섹터를 보호하는데 사용될 수 있다. 각각의 비트는 섹터가 기록/소거 보호되는지를 나타낸다. 일 실시예에서, 섹터는 레지스터 비트가 논리 1일때 보호된다. 다른 실시예에서, 논리 0는 대응하는 섹터가 보호됨을 나타낸다.

동작시에, 메모리 제어회로는 기록 또는 소거 동작이전에 섹터 보호 레지스터를 판독한다. 레지스터가 섹터가 보호되는 것을 나타내면, 동작은 거부된다.

보호 레지스터는 초기에 비보호 상태로 설정된다. 따라서, 어떠한 동작도 부트 섹터를 포함한 모든 섹터에 대해 수행될 수 있다. 일단 부트 섹터에 대응하는 레지스터 비트가 "보호" 상태로 설정되면, 메모리는 전술한 바와 같이 하드웨어 보호 시스템을 활성화시킨다. 따라서, 메모리는 부트 섹터의 초기 비보호 프로그래밍을 허용하지만, 보호 레지스터 컨텐츠에 기초하여 하드웨어 보호로 스위칭한다.

보호 레지스터(149)는 비휘발성 메모리, 및 파워업 시퀀스동안 비휘발성 레지스터로부터 전송된 데이터를 저장하는 쉐도우 휘발성 레지스터를 포함할 수 있다. 휘발성 레지스터는 디폴트 세팅이 비휘발성으로 저장되도록 하며, 동작중에 빠른 엑세스를 제공한다.

결론

비휘발성 메모리 셀들의 어레이를 포함하는 동기 플래시 메모리가 기술되었다. 메모리 디바이스는 SDRAM과 호환 가능한 팩키지 구성을 갖는다. 메모리 디바이스는 N개의 어드레스가능한 섹터를 갖는 메모리 셀 어레이 및 상기 메모리 셀 어레이상에 소거 또는 기록 동작을 제어할 수 있는 제어 회로를 포함할 수 있다. 보호 회로는 제어 회로에 결합되어 N개의 어드레스가능한 섹터중의 최초 및 최종 섹터상에 수행되는 소거 또는 기록 동작을 선택적으로 방지할 수 있다. 보호 회로는 최초 섹터에 대응하는 제1 비트 및 최종 섹터에 대응하는 제1 비트를 갖는 멀티-비트 레지스터를 포함할 수 있다.

Claims

동기 메모리 디바이스에 있어서,

N개의 어드레스가능한 섹터를 갖는 메모리 셀 어레이;

상기 메모리 셀 어레이상의 소거 또는 기록 동작을 제어하는 제어 회로; 및

상기 제어 회로에 결합되어 상기 N개의 어드레스가능한 섹터중의 최초 및 최종 섹터상에서 수행되는 소거 또는 기록 동작을 선택적으로 방지하는 보호 회로

를 포함하는 것을 특징으로 하는 동기 메모리 디바이스.
제1항에 있어서,

상기 최초 또는 최종 섹터는 프로세서 부트 데이터를 포함하는 것을 특징으로 하는 동기 메모리 디바이스.
제1항에 있어서,

상기 보호 회로는 외부 커넥션상에 나타나는 승압된 전압 신호에 응답하여 상기 최초 또는 최종 섹터상에서 소거 또는 기록 동작이 수행되도록 하는 것을 특징으로 하는 동기 메모리 디바이스.
제1항에 있어서,

상기 보호 회로는 상기 최초 섹터에 대응하는 제1 비트 및 상기 최종 섹터에대응하는 제2 비트를 갖는 멀티-비트 레지스터를 포함하고, 상기 제어 회로는 상기 제1 및 제2 비트가 제1 데이터 상태로 프로그램되는 경우에는 상기 최초 및 최종 섹터에 대한 소거 또는 기록 동작을 방지하는 것을 특징으로 하는 동기 메모리 디바이스.
제4항에 있어서,

상기 멀티-비트 레지스터는 비휘발성 레지스터인 것을 특징으로 하는 동기 메모리 디바이스.
제4항에 있어서,

상기 멀티-비트 레지스터는 멀티-비트 비휘발성 레지스터에 결합된 휘발성 레지스터인 것을 특징으로 하는 동기 메모리 디바이스.
제1항에 있어서,

상기 보호 회로는,

외부 커넥션에 결합되고, 상기 외부 커넥션상에 나타나는 임계 전압 레벨 이상인 전압을 검출하는 전압 검출 회로; 및

상기 최초 섹터에 대응하는 제1 비트 및 상기 최종 섹터에 대응하는 제2 비트를 갖는 멀티-비트 레지스터를 포함하고,

상기 소거 및 기록 동작은, 상기 최초 및 최종 비트가 제1 데이터 상태인 경우에 제어 회로에 의해 수행될 수 있고, 상기 외부 커넥션상에 제공되는 전압이 상기 임계 전압 레벨 이상이 아니면, 상기 최초 및 최종 비트가 제2 데이터 상태인 경우에 상기 제어 회로에 의해 상기 소거 및 기록 동작이 방지되는 것을 특징으로 하는 동기 메모리 디바이스.
제7항에 있어서,

상기 외부 커넥션은 상기 동기 메모리 디바이스의 어드레스 커넥션인 것을 특징으로 하는 동기 메모리 디바이스.
제1항에 있어서,

상기 보호 회로는,

외부 커넥션에 결합되고, 상기 외부 커넥션상에 나타나는 임계 전압 레벨 이상인 전압을 검출하여 출력 신호를 제공하는 전압 검출 회로; 및

상기 최초 섹터에 대응하는 제1 비트 및 상기 최종 섹터에 대응하는 제2 비트를 갖는 멀티-비트 레지스터를 포함하고,

상기 제1 및 제2 비트는 제1 또는 제2 데이터 상태로 프로그램될 수 있고, 상기 제어 회로는 상기 제1 및 제2 비트가 상기 제1 데이터 상태로 프로그램되는 경우에는 상기 최초 및 최종 섹터에 대해 소거 및 기록 동작을 허용하고, 상기 제1 및 제2 비트가 상기 제2 데이터 상태인 경우에는 전압 검출회로로부터의 출력 신호에 응답하여 소거 및 기록 동작을 방지하는 것을 특징으로 하는 동기 메모리 디바이스.
제1항에 있어서,

상기 보호 회로는 소프트웨어 커맨드가 사용자에 의해 발행될 때까지, N개의 어드레스가능한 섹터중의 최초 및 최종 섹터상의 소거 또는 기록 동작을 허용하는 것을 특징으로 하는 동기 메모리 디바이스.
제10항에 있어서,

상기 소프트웨어 커맨드는 상기 보호 회로를 트리거하는 것을 특징으로 하는 동기 메모리 디바이스.
동기 메모리 디바이스에 있어서,

N개의 어드레스가능한 섹터를 갖는 메모리 셀 어레이;

상기 메모리 셀 어레이상의 소거 또는 기록 동작을 제어하는 제어 회로; 및

상기 제어 회로에 결합되어 상기 N개의 어드레스가능한 섹터중의 가장 덜 중요한 섹터 및 가장 중요한 섹터상에서 수행되는 소거 또는 기록 동작을 선택적으로 방지하는 보호 회로

를 포함하는 것을 특징으로 하는 동기 메모리 디바이스.
제12항에 있어서,

상기 보호 회로는 N-비트 레지스터를 포함하고, 상기 N-비트 레지스터 각각은 상기 N개의 섹터중의 하나에 대응하여 제1 또는 제2 데이터 상태로 프로그래밍될 수 있는 것을 특징으로 하는 동기 메모리 디바이스.
제13항에 있어서,

상기 제어 회로는 상기 대응하는 레지스터 비트가 상기 제1 상태이면 섹터에 대한 소거 또는 기록 동작을 허용하고, 상기 대응하는 레지스터 비트가 상기 제2 상태이면 상기 섹터에 대한 소거 또는 기록 동작을 방지하는 것을 특징으로 하는 동기 메모리 디바이스.
제12항에 있어서,

상기 보호 회로는 전자적 키가 상기 동기 메모리 디바이스에 제공되는지를 판정하는 신호 감시 회로를 포함하는 것을 특징으로 하는 동기 메모리 디바이스.
제15항에 있어서,

상기 전자적 키는 외부 커넥션상에 제공되는 승압된 전압인 것을 특징으로 하는 동기 메모리 디바이스.
동기 플래시 메모리 디바이스내의 메모리 로케이션을 보호하는 방법에 있어서,

제1 또는 제2 데이터 상태에 대한 메모리 로케이션에 대응하는 데이터 비트를 갖는 데이터 레지스터를 프로그래밍하는 단계;

상기 대응하는 데이터 비트가 상기 제1 데이터 상태이면, 상기 제1 메모리 로케이션에 대한 소거 또는 기록 동작을 방지하는 단계; 및

상기 대응하는 데이터 비트가 상기 제2 데이터 상태이면, 상기 제1 메모리 로케이션에 대한 소거 또는 기록 동작을 허용하는 단계를 포함하는 것을 특징으로 하는 방법.
제17항에 있어서,

상기 동기 플래시 메모리 디바이스는, 메모리 로케이션을 정의하는 복수의 어드레스가능한 섹터들을 갖는 메모리 어레이를 포함하는 것을 특징으로 하는 방법.
제17항에 있어서,

상기 데이터 레지스터는 휘발성 레지스터이고, 상기 데이터 레지스터를 프로그래밍하는 단계는 비휘발성 레지스터로부터 데이터를 전송하는 단계를 포함하는 것을 특징으로 하는 동기 플래시 메모리 디바이스내의 메모리 로케이션을 보호하는 방법.
메모리 디바이스내의 우발적인 데이터 손실을 방지하는 방법에 있어서,

선택적으로 보호 회로를 활성화하는 단계;

상기 보호 회로에 외부에서 제공되는 신호를 감시하는 단계; 및

상기 외부에서 제공되는 신호가 전자적 키를 포함하지 않으면 메모리 소거 또는 기록 동작의 수행을 방지하는 단계를 포함하는 것을 특징으로 하는 방법.
제20항에 있어서,

상기 보호 회로는 프로그래머블 레지스터의 데이터 상태에 응답하여 선택적으로 활성화되는 것을 특징으로 하는 방법.
메모리 디바이스내의 우발적인 데이터 손실을 방지하는 방법에 있어서,

제1 데이터 상태로 레지스터 회로를 프로그래밍하는 단계;

상기 레지스터 회로가 상기 제1 데이터 상태로 프로그래밍되는 동안 상기 메모리 디바이스상의 기록 및 소거 동작을 인가하는 단계;

제2 데이터 상태로 상기 레지스터 회로를 프로그래밍하는 단계;

상기 레지스터 회로를 상기 제2 데이터 상태로 프로그래밍하는 단계에 응답하여 보호 회로를 활성화하는 단계; 및

전자적 키가 상기 보호 회로에 제공되지 않으면, 상기 레지스터 회로가 상기 제2 데이터 상태로 프로그래밍되는 동안 상기 메모리 디바이스상의 기록 및 소거 동작을 방지하는 것을 특징으로 하는 방법.
제22항에 있어서,

상기 전자적 키는 미리 선택된 외부 커넥션상의 미리 결정된 임계치 이상의 전압 레벨을 갖는 전압 신호인 것을 특징으로 하는 방법.
제22항에 있어서,

상기 레지스터는 비휘발성 레지스터인 것을 특징으로 하는 방법.
제22항에 있어서,

상기 레지스터는 휘발성 레지스터이고, 상기 레지스터 회로를 프로그래밍하는 단계는 비휘발성 레지스터로부터 상기 휘발성 레지스터 회로로 데이터를 전송하는 단계를 포함하는 것을 특징으로 하는 방법.
동기 메모리 디바이스의 부트 영역에 데이터를 기록하는 방법에 있어서,

상기 부트 영역에 기록 동작을 개시하는 단계;

레지스터 회로로부터 데이터를 판독하는 단계; 및

상기 데이터가 제1 상태이면 상기 부트 영역에 기록 동작을 인가하는 단계를 포함하는 것을 특징으로 하는 방법.
제26항에 있어서,

상기 데이터가 제2 상태이면 검출 회로의 상태를 검사하는 단계;

검출 회로의 출력에 기초하여 부트 영역에 대한 기록 동작을 인가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제27항에 있어서,

상기 검출 회로는 상기 메모리 디바이스에 인가되는 외부에서 제공되는 신호를 감시하는 것을 특징으로 하는 방법.
제26항에 있어서,

상기 부트 영역은 동기 메모리 디바이스의 가장 덜 중요한 어드레스가능한 메모리 섹터 및 가장 중요한 어드레스가능한 메모리 섹터에 위치한 메모리 셀을 포함하는 것을 특징으로 하는 방법.
메모리 시스템에 있어서,

메모리 제어기; 및

상기 메모리 제어기에 결합된 동기 플래시 메모리 디바이스를 포함하고,

상기 동기 플래시 메모리 디바이스는,

N개의 어드레스가능한 섹터를 갖는 메모리 셀 어레이;

상기 메모리 셀 어레이상의 소거 또는 기록 동작을 제어하는 제어 회로; 및

상기 제어 회로에 결합되어 상기 N개의 어드레스가능한 섹터중의 최초 및 최종 섹터상에서 수행되는 소거 또는 기록 동작을 선택적으로 방지하는 보호 회로

를 포함하는 것을 특징으로 하는 메모리 시스템.
제30항에 있어서,

상기 최초 또는 최종 섹터는 시스템 부트 데이터를 포함하는 것을 특징으로 하는 메모리 시스템.
제30항에 있어서,

상기 보호 회로는, 상기 동기 플래시 메모리 디바이스의 외부 커넥션상에서 메모리 제어기에 의해 제공되는 승압된 전압 신호에 응답하여 상기 최초 또는 최종 섹터상에서 메모리 제어기에 의한 소거 또는 기록 동작을 허용하는 것을 특징으로 하는 메모리 시스템.
제30항에 있어서,

상기 보호 회로는 상기 최초 섹터에 대응하는 제1 비트 및 상기 최종 섹터에 대응하는 제2 비트를 갖는 멀티-비트 레지스터를 포함하고, 상기 제어 회로는 상기 제1 및 제2 비트가 제1 데이터 상태로 프로그램밍되는 경우에는 상기 최초 및 최종 섹터에 대한 소거 또는 기록 동작을 방지하는 것을 특징으로 하는 메모리 시스템.