KR101024334B1 - 플래시 기억 장치의 과소거 방지 회로 및 그 방법 - Google Patents

플래시 기억 장치의 과소거 방지 회로 및 그 방법 Download PDF

Info

Publication number
KR101024334B1
KR101024334B1 KR1020030057542A KR20030057542A KR101024334B1 KR 101024334 B1 KR101024334 B1 KR 101024334B1 KR 1020030057542 A KR1020030057542 A KR 1020030057542A KR 20030057542 A KR20030057542 A KR 20030057542A KR 101024334 B1 KR101024334 B1 KR 101024334B1
Authority
KR
South Korea
Prior art keywords
erase
high voltage
reference cell
normal
flash memory
Prior art date
Application number
KR1020030057542A
Other languages
English (en)
Other versions
KR20050022562A (ko
Inventor
오재영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030057542A priority Critical patent/KR101024334B1/ko
Publication of KR20050022562A publication Critical patent/KR20050022562A/ko
Application granted granted Critical
Publication of KR101024334B1 publication Critical patent/KR101024334B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명에 따른 플래시 기억 장치의 과소거 방지 회로가 특정 값이 프로그램된 레지스터와, 레지스터가 활성화되어 상기 특정 값이 출력되면 특정 레벨을 갖는 제1 고전압과 제1 고전압보다 높은 레벨을 갖는 제2 고전압을 발생하는 펌핑 블록과, 특정 레벨을 갖는 고전압들에 의해 트리밍되는 다수의 기준 셀을 포함하는 기준 셀 블록을 포함하여 구성되고, 플래시 기억 장치의 과소거 방지 방법은 소거 및 프로그램 모드로 진입하는 제 1 단계와, 특정 회수의 소거 동작을 반복 수행하는 제 2 단계와, 소거 데이터 값이 정상인지를 판단하는 제 3 단계와, 제 3 단계에서 상기 소거 데이터 값이 정상이 아닌 경우 미리 저장된 특정 레지스터 값에 의해 기준 셀을 트리밍하여 상기 제1 단계로 피드백하고, 상기 소거 데이터 값이 정상인 경우 종료하는 제 4 단계를 포함하여 이루어지기 때문에, 레지스터 설정(register setting)에 의해 기준 셀의 트리밍(trimming)에 의해 플래시 기억 장치의 프로그램 및 소거 동작 모드에서 과소거 현상을 방지할 수 있다.

Description

플래시 기억 장치의 과소거 방지 회로 및 그 방법{Over erase prevention circuit of flash memory device and method therefor}
도 1은 본 발명에 따른 플래시 기억 장치의 과소거 방지 회로를 나타낸 블록도.
도 2는 본 발명에 따른 플래시 기억 장치의 과소거 방지 방법을 나타낸 순서도.
본 발명은 플래시 기억 장치의 과소거(over erase)를 방지하는 회로 및 그 방법에 관한 것으로, 보다 상세하게는 레지스터 설정(register setting)에 의해 기준 셀의 트리밍(trimming)에 의해 플래시 기억 장치의 프로그램 및 소거 동작 모드에서 과소거 현상을 방지할 수 있는 플래시 기억 장치의 과소거 방지 회로 및 그 방법에 관한 것이다.
플래시 기억 장치는 지속적으로 전원이 공급되는 비휘발성 메모리로써 블록 단위로 내용을 지울 수 있고 다시 프로그램 할 수 있다.
플래시 기억 장치는 일종의 비휘발성 기억 장치로써 전기적인 처리에 의해 기억 내용을 소거할 수 있는 점에서는 전기적 소거 및 프로그램 가능 읽기 전용 기억 장치(EEPROM)와 유사하지만, EEPROM은 한 번에 1바이트씩 소거할 수 있는 데 비해 플래시 기억 장치는 블록 단위로 소거할 수 있다.
플래시 메모리 어레이의 구성에 있어서 고집적화를 위해 벌크 영역을 공유하도록 구성되므로 하나의 섹터(sector)에 포함되는 메모리 셀들은 동시에 소거(erase)된다.
이때 상기 섹터의 메모리 셀들을 동시에 소거시키면 메모리 셀들 각각은 문턱 전압에 대한 균일성(uniformity)으로 인해 메모리 셀들 중 일부가 소거 문턱 전압 범위를 벗어나게 된다.
소거 문턱 전압 범위를 벗어난 셀들 중에서 '0V' 이하의 문턱 전압을 갖는 메모리 셀들을 과소거 메모리 셀(over erase memory cell)이라 하며, 이들을 위해 문턱 전압을 소거 문턱 전압 범위 내로 분포시키는 일련의 과소거 정정(over erase repair) 동작이 수행된다.
즉, 플래시 셀에 대해 프로그램 및 소거 동작을 반복 수행하면 특정 플래시 셀이 소거되지 않아 정상적인 데이터를 출력하지 못하는 경우가 발생한다.
이에 대해 특정 플래시 셀의 에러 데이터 때문에 다른 플래시 셀들에 대해 소거를 반복(iteration)하게 되면 정상 플래시 셀 자체도 과소거(over erase)가 발생하여 전체적인 플래시 기억 장치의 플래시 메모리 셀들이 과소거되어 플래시 리드 동작이 제대로 수행되지 않는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은 특정 회수 이상의 소거 반복에 의해서도 정상적인 소거 데이터가 출력되지 않는 경우 기준 셀 트리밍(trimming)에 의해 기준 셀의 문턱전압을 상승시켜 정상적인 소거 데이터가 출력되도록 하는 것이다.
본 발명의 다른 목적은 미리 저장된 특정 레지스터 값에 의해 기준 셀의 문턱전압을 조절하는 트리밍에 의해 과소거(over erase)를 방지하는 것이다.
상기 목적을 달성하기 위한 본 발명의 플래시 기억 장치의 과소거 방지 회로는 특정 값이 프로그램된 레지스터; 상기 레지스터가 활성화되어 상기 특정 값이 출력되면 특정 레벨을 갖는 제1 고전압과 상기 제1 고전압보다 높은 레벨을 갖는 제2 고전압을 발생하는 펌핑 블록; 및 상기 특정 레벨을 갖는 고전압들에 의해 트리밍되는 다수의 기준 셀을 포함하는 기준 셀 블록을 포함하여 구성된 것을 특징으로 한다.
또한 상기 목적을 달성하기 위한 본 발명의 플래시 기억 장치의 과소거 방지 방법은 소거 및 프로그램 모드로 진입하는 제 1 단계; 특정 회수의 소거 동작을 반복 수행하는 제 2 단계; 소거 데이터 값이 정상인지를 판단하는 제 3 단계; 및 상기 제 3 단계에서 상기 소거 데이터 값이 정상이 아닌 경우 미리 저장된 특정 레지스터 값에 의해 기준 셀을 트리밍하여 상기 제1 단계로 피드백하고, 상기 소거 데이터 값이 정상인 경우 종료하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 플래시 기억 장치의 과소거 방지 회로를 나타낸 블록도이다.
플래시 기억 장치는 특정 값이 프로그램된 구성 레지스터(configuration register)(10)와, 기준 셀(reference cell)을 프로그램 트리밍하기 위해 고전압을 발생하는 펌핑 블록(20)과, 다수의 기준 셀(31)을 포함하는 기준 셀 블록(30)을 포함하여 구성된다.
소거 동작 시에 특정 회수만큼 소거 동작을 반복하여도 소거 데이터 값이 에러 데이터 값으로 출력되면 구성 레지스터(10)를 활성화하여 특정 구성 레지스터 값(CFG)에 의해 펌핑 블록(20)을 활성화시킨다.
따라서 펑핑 블록(20)은 기준 셀(31)을 트리밍하기 위한 소정 전압 레벨을 갖는 고전압들(VPP)을 발생한다.
기준 셀(31)은 펌핑 블록(20)으로부터 출력된 고전압들(VPP)에 의해 프로그래밍되어 문턱전압(threshold voltage)이 상승하는 트리밍(trimming)이 수행된다. 즉, 기준 셀(31)의 게이트에 소정 전압 레벨(9V)을 갖는 고전압(VPP)을 인가하고, 드레인에 소정 전압 레벨(5V)을 갖는 고전압(VPP)을 인가한다.
상기한 트리밍 동작이 수행된 후에 기준 셀(31)에 대한 트리밍 정상 완료 검 사(check)를 수행한다. 즉 기준 셀(31)의 게이트에 공급 전압(VDD)을 인가하고 드레인에 소정 레벨(1V)을 갖는 테스트 전압(VTS)을 인가하여 드레인 전류(IDS) 값을 검출한다.
검출된 기준 셀(31)의 드레인 전류(IDSR)가 정상 셀(normal cell)의 드레인 전류(IDSN)보다 작은 경우 정상적으로 프로그래밍된 것으로 판단한다.
이러한 트리밍 동작이 완료되면 기준 셀(31)의 문턱전압이 상승하여 정상적인 소거 데이터를 검출할 수 있는 마진(margin)이 증가한다. 따라서 특정 셀이 소거 되지 않는 경우를 보상할 수 있기 때문에 전체적인 과소거 문제점을 방지할 수 있다.
만약 상기한 트리밍 동작을 정상적으로 수행한 후에도 계속 에러 소거 데이터가 출력되면, 상기한 트리밍 동작을 반복하여 기준 셀(31)의 문턱전압을 더욱 상승시켜 더욱 큰 소거 데이터 마진을 확보한다.
도 2는 본 발명에 따른 플래시 기억 장치의 과소거 방지 방법을 나타낸 순서도이다.
먼저, 소거 및 프로그램 모드로 진입하여(S1) 특정 회수의 소거 동작을 반복하여도(S2) 소거 데이터 값이 정상이 아닌 경우(S3) 구성 레지스터를 활성화하고(S4) 기준 셀(31)을 트리밍한다(S5).
트리밍된 기준 셀(31)이 정상적으로 프로그래밍 되었는지를 판단하여(S6) 정상적으로 프로그래밍 되지 않은 경우 기준 셀(31)을 다시 트리밍한다(S5).
한편 트리밍된 기준 셀(31)이 정상적으로 프로그래밍 된 경우 다시 소거 및 프로그램 모드로 진입하여(S1) 소정 회수의 소거 동작을 반복한 후(S2) 소거 데이터 값이 정상인지를 판단한다(S3).
최종적으로 소거 데이터 값이 정상인 경우 구성 레지스터(10)를 비활성화하고(S7) 종료한다.
이상에서 살펴본 바와 같이, 본 발명에 따른 플래시 기억 장치의 과소거 방지 회로 및 그의 과소거 방지 회로 및 방법은 미리 저장된 특정 레지스터 값을 사용하여 기준 셀을 트리밍함으로써 과소거를 보상할 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (8)

  1. 특정 값이 프로그램된 레지스터;
    상기 레지스터가 활성화되어 상기 특정 값이 출력되면 특정 레벨을 갖는 제1 고전압과 상기 제1 고전압보다 높은 레벨을 가지며 특정레벨을 가지는 제2 고전압을 발생하는 펌핑 블록; 및
    상기 특정 레벨을 갖는 고전압들에 의해 트리밍되는 다수의 기준 셀을 포함하는 기준 셀 블록을 포함하여 구성된 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 회로.
  2. 상기 제 1 항에 있어서,
    상기 레지스터는 정상 셀로부터 출력된 소거 데이터가 에러 데이터로 출력되면 활성화되는 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 회로.
  3. 상기 제 1 항에 있어서,
    상기 기준 셀은 상기 제 1 고전압이 인가되는 드레인과 상기 제2 고전압이 인가되는 게이트를 갖는 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 회로.
  4. 소거 및 프로그램 모드로 진입하는 제 1 단계;
    특정 회수의 소거 동작을 반복 수행하는 제 2 단계;
    소거 데이터 값이 정상인지를 판단하는 제 3 단계; 및
    상기 제 3 단계에서 상기 소거 데이터 값이 정상이 아닌 경우 미리 저장된 특정 레지스터 값에 의해 기준 셀을 트리밍하여 상기 제1 단계로 피드백하고, 상기 소거 데이터 값이 정상인 경우 종료하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 방법.
  5. 상기 제 4 항에 있어서,
    상기 제 4 단계는 상기 특정 레지스터 값에 의해 펌핑 수단을 활성화하여 특정 레벨을 갖는 제1 고전압 및 상기 제1 고전압보다 높은 레벨을 갖는 제2 고전압을 발생하는 제 5단계를 더 포함하는 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 방법.
  6. 상기 제 5 항에 있어서,
    상기 제 5 단계에서 상기 기준 셀은 게이트에 상기 제 1 고전압이 인가되고 드레인에 상기 제 2 고전압이 인가되어 트리밍되는 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 방법.
  7. 상기 제 4 항에 있어서,
    상기 제 4 단계에서 상기 트리밍된 기준 셀이 정상적으로 프로그래밍 되었는지를 판단하여 정상적으로 프로그래밍 된 경우 상기 제 1 단계로 피드백하고 정상적으로 프로그래밍 되지 않은 경우 상기 기준 셀을 다시 트리밍하는 제 6 단계를 더 포함하는 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 방법.
  8. 상기 제 7 항에 있어서,
    상기 제 6 단계에서 상기 기준 셀의 드레인 전류를 검출하여 정상 셀의 드레인 전류와 비교하는 방법을 사용하여 상기 기준 셀이 정상적으로 프로그래밍 되었는지를 판단하는 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 방법.
KR1020030057542A 2003-08-20 2003-08-20 플래시 기억 장치의 과소거 방지 회로 및 그 방법 KR101024334B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030057542A KR101024334B1 (ko) 2003-08-20 2003-08-20 플래시 기억 장치의 과소거 방지 회로 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030057542A KR101024334B1 (ko) 2003-08-20 2003-08-20 플래시 기억 장치의 과소거 방지 회로 및 그 방법

Publications (2)

Publication Number Publication Date
KR20050022562A KR20050022562A (ko) 2005-03-08
KR101024334B1 true KR101024334B1 (ko) 2011-03-23

Family

ID=37230401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030057542A KR101024334B1 (ko) 2003-08-20 2003-08-20 플래시 기억 장치의 과소거 방지 회로 및 그 방법

Country Status (1)

Country Link
KR (1) KR101024334B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035580B1 (ko) * 2004-03-03 2011-05-19 매그나칩 반도체 유한회사 플래시 메모리 장치의 기준 셀 트리밍 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075968A (ko) * 1998-03-26 1999-10-15 김영환 플래쉬 메모리 셀의 소거 방법 및 그 회로
KR20020087114A (ko) * 2000-03-30 2002-11-21 마이크론 테크놀로지, 인크. 플래시에 대한 상부/하부 대칭적 보호 기술

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075968A (ko) * 1998-03-26 1999-10-15 김영환 플래쉬 메모리 셀의 소거 방법 및 그 회로
KR20020087114A (ko) * 2000-03-30 2002-11-21 마이크론 테크놀로지, 인크. 플래시에 대한 상부/하부 대칭적 보호 기술

Also Published As

Publication number Publication date
KR20050022562A (ko) 2005-03-08

Similar Documents

Publication Publication Date Title
US7149119B2 (en) System and method of controlling a three-dimensional memory
KR100290282B1 (ko) 프로그램 시간을 단축할 수 있는 불 휘발성반도체메모리 장치
US7120060B2 (en) Memory device with non-volatile reference memory cell trimming capabilities
KR100655442B1 (ko) 프로그램 스타트 전압을 가변시킬 수 있는 플래시 메모리장치
US20040015649A1 (en) Circuit for supplying program/erase voltages in flash memory device
US9558846B1 (en) Feedback validation of arbitrary non-volatile memory data
US7773401B2 (en) Loading data with error detection in a power on sequence of flash memory device
US20070159890A1 (en) Setting fail bit verification circuit with different reference fail numbers and a non-volatile semiconductor memory device including the same
KR100688545B1 (ko) 메모리 장치의 소거 전압 디스차지 방법
JP4426082B2 (ja) 読出時間を短縮させる不揮発性半導体メモリ装置
US7480182B2 (en) NOR flash memory devices in which a program verify operation is performed on selected memory cells and program verify methods associated therewith
KR100735009B1 (ko) 소거 시간을 줄일 수 있는 플래시 메모리 장치
JP5868381B2 (ja) 半導体記憶装置
KR101024334B1 (ko) 플래시 기억 장치의 과소거 방지 회로 및 그 방법
KR20150030257A (ko) 검출이 방지되는 더미 메모리 소거 또는 프로그래밍 방법
KR101021701B1 (ko) 플래시 메모리 장치 및 플래시 메모리 장치의 프로그램 방법
JP5301020B2 (ja) 半導体装置
JP4170261B2 (ja) 不揮発性半導体記憶装置及びそのデータ書込み若しくは消去方法
JP2004334994A (ja) 半導体集積回路装置
US10192623B2 (en) Semiconductor device
KR101035580B1 (ko) 플래시 메모리 장치의 기준 셀 트리밍 방법
JP2008257804A (ja) 半導体装置
JP5496278B2 (ja) 半導体装置
JP2022172612A (ja) 半導体装置および動作方法
JP2004247042A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 10