KR100432923B1 - 넓은 주파수 대역에 대응할 수 있는 레지스터 및 이를이용한 신호 발생 방법 - Google Patents
넓은 주파수 대역에 대응할 수 있는 레지스터 및 이를이용한 신호 발생 방법 Download PDFInfo
- Publication number
- KR100432923B1 KR100432923B1 KR10-2002-0044852A KR20020044852A KR100432923B1 KR 100432923 B1 KR100432923 B1 KR 100432923B1 KR 20020044852 A KR20020044852 A KR 20020044852A KR 100432923 B1 KR100432923 B1 KR 100432923B1
- Authority
- KR
- South Korea
- Prior art keywords
- delay
- internal
- clock signal
- signal
- register
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 22
- 230000000630 rising effect Effects 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000003139 buffering effect Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
Landscapes
- Dram (AREA)
- Memory System (AREA)
- Pulse Circuits (AREA)
Abstract
Description
Claims (18)
- 복수의 메모리 장치를 구비하는 메모리 모듈상에 탑재되며, 메모리 모듈 외부의 칩셋으로부터 외부 클럭 신호와 명령/어드레스 신호를 수신하고, 상기 외부 클럭 신호로부터 내부 클럭 신호를 발생시키고, 상기 내부 클럭 신호에 따라서 상기 명령/어드레스 신호를 페치하여 상기 메모리 장치에 대한 내부 명령/어드레스 신호를 발생시키는 레지스터로서,상기 레지스터는 상기 내부 명령/어드레스 신호의 상기 복수의 메모리 장치로의 도달시간에 대응하는 전파 지연시간을 나타내는 외부 지연 리플리카에 접속되며;상기 레지스터는,상기 내부 클럭 신호로부터 상기 내부 클럭 신호에 대응하는 상기 내부 명령/어드레스 신호의 발생까지의 지연시간을 지시하는 내부 지연 리플리카;상기 내부 지연 리플리카 및 상기 외부 지연 리플리카와 함께 지연 제어 루프를 구성하며, 상기 내부 지연 리플리카 및 상기 외부 지연 리플리카에 의해 지시된 소정 시간 만큼 상기 외부 클럭 신호를 프론트로드하여 상기 내부 클럭 신호를 발생시키는 지연 동기 루프회로;상기 내부 클럭 신호에 따라서 상기 명령/어드레스 신호를 래치하여 중간 명령/어드레스 신호를 발생시키는 플립 플롭; 및상기 중간 명령/어드레스 신호를 버퍼링하여 상기 내부 명령/어드레스 신호를 출력하는 출력유닛을 구비하며,상기 출력 유닛과 상기 내부 지연 리플리카는 복수의 스위치가능 지연 시간을 갖는 것을 특징으로 하는 레지스터.
- 제 1 항에 있어서,상기 출력 유닛과 상기 내부 지연 리플리카의 상기 복수의 지연 시간들 중에서 하나를 상기 레지스터 외부로부터 선택하는 선택수단을 더 구비하는 것을 특징으로 하는 레지스터.
- 제 1 항에 있어서,상기 출력 유닛은 복수의 프리드라이브와 출력 인버터를 구비하는 드라이브를 구비하는 것을 특징으로 하는 레지스터.
- 제 1 항에 있어서,메모리 장치의 개수가 소정 개수 범위 이내인 경우에는, 상기 외부 지연 리플리카와 상기 내부 지연 리플리카는 각각 모든 상기 메모리 장치용으로 공통적으로 사용되는 것을 특징으로 하는 레지스터.
- 제 4 항에 있어서,상기 외부 지연 리플리카는, 메모리 장치의 개수가 상기 소정 개수 범위 내의 최대값과 매칭하는 경우에 대응하여 설정되는 것을 특징으로 하는 레지스터.
- 제 5 항에 있어서,상기 소정 개수 범위는 4 이상 18 이하인 것을 특징으로 하는 레지스터.
- 제 6 항에 있어서,상기 외부 클럭 신호와 상기 내부 클럭 신호의 주파수는 200MHz 이상 300MHz 이하인 것을 특징으로 하는 레지스터.
- 제 7 항에 있어서,상기 내부 지연 리플리카는, 상기 외부 클럭 신호와 상기 내부 클럭 신호의 주파수가 200MHz 이상 250MHz 이하인 경우에 대응하는 제 1 지연 시간, 및 상기 외부 클럭 신호와 상기 내부 클럭 신호의 주파수가 250MHz 보다 크고 300MHz 이하인 경우에 대응하는 제 2 지연 시간을 갖는 것을 특징으로 하는 레지스터.
- 제 8 항에 있어서,상기 외부 지연 리플리카로 설정된 전파 지연 시간은 1600ps 이고,상기 내부 지연 리플리카의 상기 제 1 지연 시간은 2720ps 의 최대값과 1580ps 의 최소값을 가지며,상기 내부 지연 리플리카의 상기 제 2 지연 시간은 1720ps 의 최대값과1080ps 의 최소값을 갖는 것을 특징으로 하는 레지스터.
- 제 1 항에 따른 레지스터, 상기 레지스터에 접속된 외부 지연 리플리카, 및 복수의 메모리 장치를 구비하는 메모리 모듈로서,상기 레지스터와 상기 복수의 메모리 장치로부터의 내부 명령/어드레스 신호의 도달시간에 대응하는 전파 지연 시간은, 상기 메모리 장치의 개수가 소정 개수 범위내에서 최대인 경우의 시간과 매칭하는 것을 특징으로 하는 메모리 모듈.
- 제 10 항에 따른 메모리 모듈, 및 외부 클럭 신호와 명령/어드레스 신호를 상기 메모리 모듈에 공급하는 칩셋을 구비하는 것을 특징으로 하는 메모리 시스템.
- 복수의 메모리 장치를 구비하는 메모리 모듈상에 탑재되며, 메모리 모듈 외부의 칩셋으로부터 외부 클럭 신호와 명령/어드레스 신호를 수신하여, 상기 메모리 장치용 내부 명령/어드레스 신호를 발생시키는 레지스터를 구비하는 메모리 시스템으로서,상기 레지스터는 상기 외부 클럭 신호를 수신하여 소정 지연 시간에 따라서 내부 클럭 신호를 발생시키는 지연 동기 루프 회로를 구비하고,상기 명령/어드레스 신호를 상기 레지스터로 페치하는 상기 외부클럭 신호의 상승에지로부터 상기 명령/어드레스 신호에 대응하는 상기 내부 명령/어드레스 신호를 상기 메모리 장치로 상기 외부 클럭 신호만큼 페치하는 타이밍까지의 외부 클럭의 필요개수는 1.5 인 것을 특징으로 하는 메모리 시스템.
- 복수의 메모리 장치를 구비하는 메모리 모듈상에 탑재되며,메모리 모듈 외부의 칩셋으로부터 외부 클럭 신호와 명령/어드레스 신호를 수신하여 상기 메모리 장치용 내부 명령/어드레스 신호를 발생시키며,복수의 상기 외부 클럭 신호의 지연을 제어하고 상기 내부 명령/어드레스 신호의 상기 메모리 장치로의 도달시간에 대응하는 전파 지연시간을 갖는 제 1 지연 리플리카, 및 상기 레지스터내의 출력 유닛의 지연 시간을 지시하는 제 2 지연 리플리카를 사용하여 상기 내부 클럭 신호를 발생시키는 지연 동기 루프회로, 및 상기 명령/어드레스 신호를 래치하고 상기 내부 명령/어드레스 신호에 대응하는 신호를 발생시키는 플립플롭을 구비하는 레지스터를 사용하며, 상기 외부 클럭 신호의 주파수가 소정 주파수 대역에 속하고 상기 메모리 장치의 개수가 소정 개수 범위에 속하는 경우, 상기 외부 클럭 신호의 상기 주파수의 임의의 레벨과 상기 메모리 장치의 임의의 개수에 대응하는 상기 내부 명령/어드레스 신호를 발생시키는 방법으로서,상기 소정 개수 범위내의 최대값에 대응하는 상기 제 1 지연 리플리카를 고정하고 설정하는 단계;상기 소정 주파수 대역을 복수의 서브 주파수 대역으로 분할하는 단계;상기 제 2 지연 리플리카에 의해 지시된 지연 시간을, 상기 복수의 서브 주파수 대역의 각각에 대하여 스위칭하도록 설정하는 단계; 및상기 복수의 서브 주파수 대역중에서, 실제로 사용되는 상기 외부 클럭 신호의 주파수가 속하는 상기 서브주파수대역에 따라서 상기 제 2 지연 리플리카의 상기 지연 시간을 스위칭하는 단계를 포함하는 것을 특징으로 하는 신호 발생 방법.
- 제 13 항에 있어서,상기 소정 개수 범위는 4 이상 18 이하이며, 상기 소정 주파수 대역은 200MHz 이상 300MHz 이하인 것을 특징으로 하는 신호 발생 방법.
- 제 13 항에 있어서,상기 소정 주파수 대역은 2 개의 서브주파수 대역으로 분할되는 것을 특징으로 하는 신호 발생 방법.
- 제 15 항에 있어서,상기 2 개의 서브 주파수 대역은 200MHz 이상 250MHz 이하의 주파수대역인 제 1 주파수 대역, 및 250MHz 보다 크고 300MHz 이하의 주파수 대역인 제 2 주파수 대역을 포함하는 것을 특징으로 하는 신호발생 방법.
- 제 16 항에 있어서,상기 제 1 지연 리플리카의 지연시간은 1600ps 로 고정되고 설정되며,상기 제 2 지연 리플리카의 지연 시간은, 1580ps 의 최소값과 2720ps 의 최대값사이의 상기 제 1 서브 주파수 대역, 및 1080ps 의 최소값과 1720ps의 최대값 사이의 상기 제 2 서브 주파수대역을 갖는 것을 특징으로 하는 신호 발생 방법.
- 메모리 장치상에 탑재된 레지스터로서,서로다른 지연시간들을 갖는 복수의 지연회로를 갖는 지연 리플리카;적어도 상기 지연 리플리카에 의해 제어되며 외부 클럭에 기초하여 내부 클럭 신호를 발생시키는 지연 동기 루프 회로; 및상기 내부 클럭에 응답하여 명령 신호와 어드레스 신호중의 적어도 하나를 래치하고, 래치된 신호를 내부 명령 신호와 내부 어드레스 신호중의 적어도 하나로서 출력하는 플립플롭을 구비하는 것을 특징으로 하는 레지스터.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2001-00229039 | 2001-07-30 | ||
JP2001229039A JP2003044349A (ja) | 2001-07-30 | 2001-07-30 | レジスタ及び信号生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030011677A KR20030011677A (ko) | 2003-02-11 |
KR100432923B1 true KR100432923B1 (ko) | 2004-05-28 |
Family
ID=19061446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0044852A KR100432923B1 (ko) | 2001-07-30 | 2002-07-30 | 넓은 주파수 대역에 대응할 수 있는 레지스터 및 이를이용한 신호 발생 방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6986072B2 (ko) |
JP (1) | JP2003044349A (ko) |
KR (1) | KR100432923B1 (ko) |
CN (1) | CN1218324C (ko) |
DE (1) | DE10235740A1 (ko) |
TW (1) | TW578050B (ko) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2071481A3 (en) * | 2000-09-14 | 2009-09-02 | Reverse Proteomics Research Institute Co., Ltd | Method system, apparatus and device for discovering and preparing chemical compounds for medical and other uses |
JP3838939B2 (ja) | 2002-05-22 | 2006-10-25 | エルピーダメモリ株式会社 | メモリシステムとモジュール及びレジスタ |
KR100590855B1 (ko) * | 2003-10-14 | 2006-06-19 | 주식회사 하이닉스반도체 | 전류 소모의 감소를 위한 반도체 메모리 소자 |
KR100678463B1 (ko) | 2004-12-24 | 2007-02-02 | 삼성전자주식회사 | 데이터 출력 회로, 데이터 출력 방법, 및 반도체 메모리장치 |
KR100640629B1 (ko) | 2005-01-12 | 2006-10-31 | 삼성전자주식회사 | 동기식 반도체 메모리 장치의 지연 동기 루프 회로 및동기식 반도체 메모리 장치의 데이터 핀에 연결된 부하의정보를 생성하는 방법 |
KR100588593B1 (ko) * | 2005-06-09 | 2006-06-14 | 삼성전자주식회사 | 레지스터형 메모리 모듈 및 그 제어방법 |
KR100703976B1 (ko) | 2005-08-29 | 2007-04-06 | 삼성전자주식회사 | 동기식 메모리 장치 |
KR100668498B1 (ko) | 2005-11-09 | 2007-01-12 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 출력장치 및 방법 |
KR100659159B1 (ko) * | 2005-12-07 | 2006-12-19 | 삼성전자주식회사 | 메모리 모듈 |
KR100735548B1 (ko) * | 2006-01-10 | 2007-07-04 | 삼성전자주식회사 | 지연동기회로 및 방법 |
KR100812602B1 (ko) * | 2006-09-29 | 2008-03-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
KR100919243B1 (ko) * | 2007-01-17 | 2009-09-30 | 삼성전자주식회사 | 주파수 대역에 적응적인 코오스 락 타임을 갖는 dll회로 및 이를 구비하는 반도체 메모리 장치 |
US8151132B2 (en) * | 2008-08-13 | 2012-04-03 | Integrated Device Technology, Inc. | Memory register having an integrated delay-locked loop |
JP5359798B2 (ja) * | 2009-11-10 | 2013-12-04 | ソニー株式会社 | メモリデバイスおよびその読み出し方法 |
CN103840801B (zh) * | 2012-11-21 | 2017-07-18 | 晨星软件研发(深圳)有限公司 | 延迟电路 |
JP2015053095A (ja) * | 2013-09-09 | 2015-03-19 | ソニー株式会社 | メモリ、メモリシステムおよびメモリの制御方法 |
US10268541B2 (en) | 2016-08-15 | 2019-04-23 | Samsung Electronics Co., Ltd. | DRAM assist error correction mechanism for DDR SDRAM interface |
US10169126B2 (en) * | 2016-10-12 | 2019-01-01 | Samsung Electronics Co., Ltd. | Memory module, memory controller and systems responsive to memory chip read fail information and related methods of operation |
US10725672B2 (en) | 2016-10-12 | 2020-07-28 | Samsung Electronics Co., Ltd. | Memory module, memory controller and systems responsive to memory chip read fail information and related methods of operation |
US10403335B1 (en) * | 2018-06-04 | 2019-09-03 | Micron Technology, Inc. | Systems and methods for a centralized command address input buffer |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561466A (en) * | 1993-06-23 | 1996-10-01 | Nec Corporation | Video and audio data multiplexing into ATM cells with no dummy cell used and ATM cell demultiplexing |
JPH09179819A (ja) * | 1995-10-26 | 1997-07-11 | Hitachi Ltd | 同期データ転送システム |
JP3729582B2 (ja) * | 1996-08-13 | 2005-12-21 | 富士通株式会社 | 半導体装置、半導体装置システム及びディジタル遅延回路 |
US6088774A (en) * | 1996-09-20 | 2000-07-11 | Advanced Memory International, Inc. | Read/write timing for maximum utilization of bidirectional read/write bus |
US6115318A (en) * | 1996-12-03 | 2000-09-05 | Micron Technology, Inc. | Clock vernier adjustment |
US5946712A (en) * | 1997-06-04 | 1999-08-31 | Oak Technology, Inc. | Apparatus and method for reading data from synchronous memory |
US6003118A (en) * | 1997-12-16 | 1999-12-14 | Acer Laboratories Inc. | Method and apparatus for synchronizing clock distribution of a data processing system |
JP4634605B2 (ja) * | 1998-03-12 | 2011-02-16 | エルピーダメモリ株式会社 | データ伝送システム |
JP3522116B2 (ja) * | 1998-08-04 | 2004-04-26 | 富士通株式会社 | 複数ビットのデータプリフェッチ機能をもつメモリデバイス |
JP4190662B2 (ja) * | 1999-06-18 | 2008-12-03 | エルピーダメモリ株式会社 | 半導体装置及びタイミング制御回路 |
US6407963B1 (en) * | 1999-10-19 | 2002-06-18 | Hitachi, Ltd. | Semiconductor memory device of DDR configuration having improvement in glitch immunity |
US6333893B1 (en) * | 2000-08-21 | 2001-12-25 | Micron Technology, Inc. | Method and apparatus for crossing clock domain boundaries |
JP2002109886A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体記憶装置 |
JP4652562B2 (ja) * | 2000-12-26 | 2011-03-16 | キヤノン株式会社 | メモリ制御装置 |
US6556494B2 (en) * | 2001-03-14 | 2003-04-29 | Micron Technology, Inc. | High frequency range four bit prefetch output data path |
JP4812976B2 (ja) * | 2001-07-30 | 2011-11-09 | エルピーダメモリ株式会社 | レジスタ、メモリモジュール及びメモリシステム |
DE60203483T2 (de) * | 2002-06-14 | 2006-03-23 | Nokia Corp. | Elektronische Schaltung für geschalteten Leistungsverstärker und Verfahren zum Schalten der Ausgangsstufe eines geschalteten Verstärkers |
US6696872B1 (en) * | 2002-09-23 | 2004-02-24 | Infineon Technologies Ag | Delay locked loop compensating for effective loads of off-chip drivers and methods for locking a delay loop |
-
2001
- 2001-07-30 JP JP2001229039A patent/JP2003044349A/ja active Pending
-
2002
- 2002-07-29 TW TW091116933A patent/TW578050B/zh not_active IP Right Cessation
- 2002-07-29 US US10/206,822 patent/US6986072B2/en not_active Expired - Lifetime
- 2002-07-30 KR KR10-2002-0044852A patent/KR100432923B1/ko active IP Right Grant
- 2002-07-30 CN CN021271852A patent/CN1218324C/zh not_active Expired - Fee Related
- 2002-07-30 DE DE10235740A patent/DE10235740A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN1400606A (zh) | 2003-03-05 |
CN1218324C (zh) | 2005-09-07 |
US6986072B2 (en) | 2006-01-10 |
JP2003044349A (ja) | 2003-02-14 |
US20030025540A1 (en) | 2003-02-06 |
KR20030011677A (ko) | 2003-02-11 |
TW578050B (en) | 2004-03-01 |
DE10235740A1 (de) | 2003-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100432923B1 (ko) | 넓은 주파수 대역에 대응할 수 있는 레지스터 및 이를이용한 신호 발생 방법 | |
KR100523716B1 (ko) | 탑재되는 메모리 장치들의 수에 제한없는 레지스터 및이를 갖는 메모리 모듈 | |
EP2156440B1 (en) | Integrated circuit for clock generation for memory devices | |
US20080054952A1 (en) | Circuit for switching between two clock signals independently of the frequency of the clock signals | |
JP4626656B2 (ja) | パルスラッチ回路 | |
US6734693B2 (en) | Semiconductor integrated circuit having a semiconductor storage circuit and a test circuit for testing the semiconductor storage circuit | |
CN108459876B (zh) | 用于缩减面积的控制寄存器电路的方法与装置 | |
KR20040063283A (ko) | 제어신호 발생회로 및 상기 제어신호 발생회로를 구비하는데이터 전송회로 | |
US20150113236A1 (en) | Memory controller | |
US20040119496A1 (en) | Implementation of multiple flip flops as a standard cell using novel clock generation scheme | |
US20040095166A1 (en) | Clock switching circuit | |
JPH10133768A (ja) | クロックシステム、半導体装置、半導体装置のテスト方法、及びcad装置 | |
US20070159210A1 (en) | Operation mode setting circuit, LSI having operation mode setting circuit, and operation mode setting method | |
US8476907B2 (en) | Electronic device with power tester | |
US6335645B1 (en) | Semiconductor integrated circuit having built-in self-test circuit | |
JPH05233092A (ja) | クロック信号分配方法および分配回路 | |
JPH11289321A (ja) | 半導体集積回路装置 | |
US7894278B2 (en) | Semiconductor memory device and method for operating the same | |
KR0157880B1 (ko) | 클럭 스큐 제거장치 | |
JP2001257566A (ja) | イネーブル付きラッチ回路 | |
KR100321182B1 (ko) | 데이터 프리패치를 위한 카운터회로 | |
JPH11289322A (ja) | 半導体集積回路装置および電子装置 | |
US20030133528A1 (en) | Aligned clock forwarding scheme | |
KR100307499B1 (ko) | 데이터 프리패치를 위한 카운터회로 | |
KR100210845B1 (ko) | 클럭 위상 검출 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140418 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20160509 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20170508 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180504 Year of fee payment: 15 |