KR100432856B1 - 화합물 반도체 장치의 제조방법 및 화합물 반도체 장치의 제조장치 - Google Patents

화합물 반도체 장치의 제조방법 및 화합물 반도체 장치의 제조장치 Download PDF

Info

Publication number
KR100432856B1
KR100432856B1 KR10-2001-0021622A KR20010021622A KR100432856B1 KR 100432856 B1 KR100432856 B1 KR 100432856B1 KR 20010021622 A KR20010021622 A KR 20010021622A KR 100432856 B1 KR100432856 B1 KR 100432856B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
film
substrate
semiconductor substrate
semiconductor device
Prior art date
Application number
KR10-2001-0021622A
Other languages
English (en)
Other versions
KR20010099710A (ko
Inventor
나카무라타카오
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20010099710A publication Critical patent/KR20010099710A/ko
Application granted granted Critical
Publication of KR100432856B1 publication Critical patent/KR100432856B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

낮은 접촉전위의 오믹전극을 가진 화합물반도체장치의 제조방법 및 화합물반도체장치의 제조장치를 얻을 수 있다.
제 1도전형 불순물을 함유한 화합물반도체기판(1)의 온도를 250℃이하의 온도범위로 가열해서 그 표면을 염산가스에 의해 에칭하는 제 1클리닝공정과, 제 1클리닝공정 후, 연산가스에 의해 에칭된 화합물반도체기판에 대해서 라디칼수소처리를 행하는 제 1클리닝공정을 포함한 기판클리닝공정을 구비한다.

Description

화합물반도체장치의 제조방법 및 화합물반도체장치의 제조장치{METHOD OF FABRICATING COMPOUND SEMICONDUCTOR DEVICE AND APPARATUS FOR FABRICATING COMPOUND SEMICONDUCTOR DEVICE}
본 발명은, LED(Light Emitting Diode)등에 사용되는 화합물반도체장치의 제조방법 및 화합물반도체장치의 제조장치에 관한 것으로서, 특히, 액정표시장치의 백라이트 등에 사용되는 ZnSe계 LED의 화합물반도체장치의 제조방법 및 화합물반도체장치의 제조장치에 관한 것이다.
LED 등의 화합물반도체장치를 구동시키기 위해서는, 이들 화합물반도체에 전극을 형성하는 것이 필요하다. 예를 들면, ZnSe계 LED칩의 제품화에는, ZnSe기판 이면에 오믹접촉의 전극을 형성할 필요가 있다. 그러나, ZnSe기판에 오믹접촉의 전극을 형성하는 것은, 다음의 이유에 의해, 용이하게 행할 수 없다.
(a) ZnSe기판의 캐리어농도를 한도까지 높게 해도 1017대 후반으로 낮다. 캐리어농도가 1017대 후반을 초과하는 ZnSe기판은 이제까지 제조된 일이 없다. 특히, P형 ZnSe기판은, 캐리어농도를 1017대로 하는 것조차 불가능하다.
(b) 기판표면에 산화물이 생성하기 쉽다.
(c) 발광부분의 활성층이나 클래드층의 보호를 위해, 전극형성시의 처리온도를 250℃ 이하로 하지 않으면 안된다.
종래부터 오믹접촉을 실형하는 전극금속으로서, 저융점금속인 In이 알려지고 있다. 상기의 ZnSe기판에 대해서도 In을 융착시킴으로써, 오믹접촉의 전극을 형성할 수 있다.
그러나, In을 융착한 ZnSe계 LED는, 땜납리플로우시나 트랜스퍼몰드시에 In의 저융점에 기인하는 여러가지의 지장이 발생한다. 예를 들면, ZnSe계 LED를 200℃∼250℃로 가열하면, In의 융점은 157℃정도이므로 볼업이 발생하여, 평탄한 계면을 얻을 수 없다. 이 때문에, 오믹접촉은 부분적으로 실현되나, 균일한 오믹접촉을 얻을 수 없다. 오믹접촉을 가진 평탄한 전극이 형성되지 않으면, LED장치 전체에 불필요하게 높은 전압을 인가하지 않으면 안되고, 필요전지개수의 증대 등을 초래하여, 휴대전화기의 액정표시화면등의 백라이트에는 사용하기 곤란하게 된다. 이 때문에, In을 사용하지 않고, 화합물반도체에 대해서, 열적으로도 기계적으로도 안정된 오믹접촉이 가능한 전극의 개발이 강력하게 요망되고 있다.
본 발명은, In 등의 저융점금속을 사용하지 않고, 화합물반도체에 대해서 안정된 오믹접촉으로 되는 전극을 가진 화합물반도체장치의 제조방법 빛 화합물반도체장치의 제조장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시형태에 있어서의 화합물반도체장치의 개략구성을 표시한 단면도.
도 2는 본 발명의 실시형태의 실시예 1에 있어서의 화합물반도체장치의 제조장치의 개략구성을 표시한 도면,
도 3은 화합물반도체장치의 이면전극을 형성하기 위한 기판유지의 개요를 표시한 단면도.
도 4는 n형ZnSe기판을 염산가스처리하고, 라디칼수소처리할 때의 기판표면의 상태를 표시한 모식도.
도 5는 화합물반도체장치의 이면전극의 전류-전압특성을 측정하는 개략구성을 표시한 단면도.
도 6은 본 발명의 ZnSe계 LED의 이면전극의 전류-전압특성을 표시한 도면.
도 7은 라디칼수소처리를 행하지않고 Ti막 및 Au막을 성막한 이면전극의 전류-전압특성을 표시한 도면.
도 8은 본 발명의 ZnSe계LED의 이면전극의 전류-전압특성을 표시한 도면.
도 9는 n+ZnSe막의 형성후에 대기에 노출해서 Ti막 및 Au막을 성막한 이면전극의 전류-전압특성을 표시한 도면.
도 10은 본 발명의 실시형태의 실시예 2에 있어서의 화합물반도체장치의 제조방법에 있어서, n형ZnSe기판의 표면쪽에 활성층등의 LED에피택셜다층막을 형성한 단계의 단면도.
도 11은 도 10의 상태에서 n형ZnSe기판을 왁스를 사용해서 유리기판에 붙이고, 이면에 대해서 연마 및 에칭을 행한 단계의 단면도.
도 12는 도 11의 상태에서, n형ZnSe기판의 이면에 n+형ZnSe에피택셜막을 성막한 단계의 단면도.
도 13은 도 12의 상태에서, n+형ZnSe에피택셜막위에 Ti막을 성막한 단계의 단면도.
본 발명의 화합물반도체장치의 제조방법은, 제 1도전형 불순물을 함유한 화합물반도체기판의 온도를 250℃ 이하의 온도범위로 가열해서 그 표면을 염산가스에 의해 에칭하는 제 1클리닝공정과, 제 1클리닝공정 후, 염산가스에 의해 에칭된 화합물반도체기판에 대해서 라디칼수소처리를 행하는 제 2클리닝공정을 포함한 기판클리닝공정을 구비한다.
화합물반도체기판의 표면을 염산가스에 의해 에칭하면, 대기에 노출할 때에 발생한 산화막을 제거할 수 있다. 그러나 이 염소가스에칭으로는, 화합물반도체기판의 반대쪽의 표면상에 이미 형성되어 있는 활성층이나 클래드층의 손상을 방지하기 위해서는, 화합물 반도체기판의 온도는 250℃ 이하로 하지 않으면 안된다. 이와 같이, 염산가스처리를 250℃ 이하로 하면, 화합물반도체기판의 표면의 산화막이나 탄화물을 제거할 수는 있으나, 화합물반도체기판의 표면에 Cl가 흡착하여 버린다. 이 때문에, 흡착하고 있는 Cl를 제거하기 위해 라디칼수소처리를 행한다. 라디칼수소처리에 의해, Cl를 제거할 수 있다. 라디칼수소는 반응활성이 높으므로, 화합물반도체기판의 온도를 250℃ 이하로 해도 충분히 큰 라디칼수소화 반응속도를 확보할 수 있다. 이들 염산가스처리 및 라디칼수소처리에 의해서, 250℃ 이하의 온도라도 화합물반도체의 청정표면을 얻을 수 있고, 계면준위를 형성하는 일없이 에피택셜화합물반도체막을 형성하는 것이 가능하게 된다. 또한, 화합물반도체기판은, 처리개시시의 소기판뿐만 아니라 처리의 진행도중의 광학활성층 등의 박막이 형성된 화합물반도체기판도 포함한다. 본 발명은, 광학활성층 등이 표면쪽에 이미 형성된 화합물반도체기판의 이면쪽에, 광학활성층 등에 손상을 주는 일없이 오믹전극층을 형성하는 경우를 주대상으로 하고 있다.
본 발명의 화합물반도체장치의 제조방법에서는, 클리닝공정 후에, 예를 들면, 제 1도전형불순물을 화합물반도체기판보다도 고농도로 함유한 화합물반도체막을 화합물반도체 기판 위에 에피택셜 성장시키는 화합물반도체막형성공정과, 화합물반도체막 위에 도전성전극막을 형성하는 도전성전극막 형성공정을 구비할 수 있다.
화합물반도체기판에 직접, In 이외의 도전성전극층을 형성해도, 화합물반도체기판의 캐리어농도가 낮은 경우에는, 오믹접촉을 얻을 수 없다. 이 때문에, 화합물반도체기판보다도 고농도의 도전성불순물을 함유한 화합물반도체막을 에피택셜 성장시키고, 그 고캐리어농도의 에피택셜막에 도전성전극막을 형성해서, 오믹접촉을 확보한다. 이 경우, 화합물반도체기판의 표면에 대기에 노출된 후, 통상의 에칭에 의해서 청정화처리가 이루어진 정도로는, 표면에 불순물이 많이 남기 때문에 소망의 화합물반도체막을 얻을 수 없다. 이 때문에, 예를 들면 250℃ 이하의 저온에서 성막처리해도, 화합물반도체기판의 표면에 계면준위가 적은 상태에서 고캐리어농도의 에피택셜막을 얻을 수 없다.
또, 화합물반도체막과 상기 도전성전극막과의 계면이 청정하게 되어있지 않으면, 큰 계면저항이 형성되고, 이 계면부에 큰 전위차가 발생해 버려, 오믹접촉이 실현되지 않거나, 또는 오믹접촉을 실현해도 LED장치 전체에 인가하는 전압을 작게하는 것으로 되지 않는다.
상기 본 발명의 구성에 의해, 화합물반도체기판의 표면쪽에 이미 형성하고 있는 광학활성층 등에 손상을 주는 일없이 이면쪽에 고청정한 표면을 얻고, 그 위에 오믹접촉의 전극을 용이하게 형성할 수 있다.
n형ZnSe기판의 다른쪽의 표면에는 발광부분인 활성층이나 클래드층이 형성된다. 이들 활성층이나 클래드층에서는, 안정되게 청색광을 발광하고, 또 이 청색광을 받아서 ZnSe기판은 황색광을 발광한다. 이 때문에, 염가의 화합물반도체장치를 사용해서 안정성이 높은 백색광을 얻을 수 있다. 본 발명의 오믹접촉의 전극은, 상기의 n형ZnSe기판의 이면에 형성되고, 접촉전위를 저하시킴으로써, 휴대단말 등의 액정표시장치의 백라이트용의 필요한 전지개수를 감소시키는 것을 가능하게한다.
상기 본 발명의 화합물반도체장치의 제조방법에서는, 화합물반도체막 형성공정 및 도전성전극막 형성공정에 있어서의 처리를, 예를 들면, 화합물반도체기판의 온도가 250℃ 이하의 온도범위내에 있어서 행할 수 있다.
이 구성에 의해, 화합물반도체기판의 표면쪽에 이미 형성한 활성층 등을 손상하는 일없이, 화합물반도체기판의 이면쪽에 오믹접촉의 전극층을 용이하게 형성할 수 있다.
상기 본 발명의 화합물반도체장치의 제조방법에서는, 기판클리닝공정, 화합물반도체막형성공정 및 도전성전극막형성공정에 있어서의 처리가, 예를 들면, 화합물반도체기판을 대기에 노출시키는 일없이 연속해서 행하여지는 것이 바람직하다.
화합물반도체기판과 화합물반도체막과의 계면, 및 화합물반도체막과 도전성전극막과의 계면이, 함께 청정하게 되어있지 않으면, 큰 계면저항이 형성되고, 이 계면부에 큰 전위차가 발생하여 버린다. 전자의 계면은, 애써서 염산가스클리닝이나 라디칼수소처리를 해도, 대기에 노출되면, 이들의 처리효과는 반감되어 버린다. 또, 후자의 계면의 화합물반도체막과 도전성전극막과의 계면은, 대기에 노출되는 경우가 많다. 이 계면이 대기에 노출되면, 산화물이나 탄소에 오염되어, 오믹접촉이 실현되기 어렵거나, 또는 오믹접촉을 실현해도, LED장치 전체에 인가하는 전압을 작게 하는 것으로 되지 않는다. 이 때문에, 휴대단말의 액정표시장치의 백라이트로서 사용하는 경우, 필요한 전지개수의 저감에 연결되지 않는다.
상기와 같이, 기판표면의 청정표면에의 화합물반도체막의 성막 및 그 위에의 도전성전극막의 성막을, 대기에 노출시키는 일없이 연속해서 행함으로써, 저저항의 오믹접촉을 실현하는 것이 가능하게 된다.
상기 본 발명의 화합물반도체장치의 제조방법에서는, 기판클리닝공정, 화합물반도체막형성공정 및 도전성전극막형성공정에 있어서의 처리가, 예를 들면, 각 처리간에 있어서 화합물반도체기판을 대기에 노출시키는 일없이, 초고진공반송로에서 연결된 복수의 처리챔버를 가진 처리장치의 각 처리챔버에 있어서 각각 행하여지는것이 바람직하다.
상기의 처리장치를 사용함으로써, 화합물반도체기판을 대기에 노출시키는 일없이, 광학활성층 등을 손상시키는 일없이 250℃ 이하의 가열을 행하고, 콘베이어시스템으로 청정표면을 얻어서, 오믹접촉의 전극막을 형성할 수 있다. 이 때문에, 화합물반도체기판의 뒷쪽에 매우 용이하게 오믹접촉의 전극막을 형성할 수 있고, 예를 들면 백색발광 LED의 제조수율을 높이고, 제조코스트를 저감하는 것이 가능하게 된다.
상기 본 발명의 화합물반도체장치의 제조방법에서는, 제 1클리닝공정은, 예를 들면, (a)가스성분: 5∼20체적%HCl, 나머지부 He가스, (b)가스압: 1×10-6Torr∼1×10-4Torr의 조건에서 행할 수 있다.
상기의 염산가스클리닝에 의해 화합물반도체기판의 표면은 적극적으로 에칭되고, 산화물은 제거된다. 이 때문에, 고농도캐리어막을 에피택셜성장시키기 위한 하나의 조건이 충족되게 된다. 가스조성에 관해서, 나머지부 He로서, HCl가 5체적%미만에서는 산화물의 제거가 충분하지는 않고, 20체적%를 초과하면 에칭후의 표면이 평탄하게 되지 않는다.
또, 상기의 가스종성에 있어서 전체가스압이 1×10-6Torr미만에서는, 에칭속도가 실용상 불가능하게 될 정도로 작고, 한편 1×10-4Torr를 초과하면 에칭이 불균일로 되는 표면평탄호가 열악화한다. 또, 기판온도가 250℃를 초과하면, LED의 활성층등으로서 형성되어 있는 부분의 성능이 손상된다.
상기 본 발명의 화합물반도체장치의 방법에서는, 제 2클리닝공정에 있어서의 수소라디칼화는, 예를 들면, (a)수소압력: 5×10-7∼5×10-4Torr, (b)라디칼화전력: 50∼300W의 조건에서 행할 수 있다.
상기의 조건에 의해, 250℃ 이하의 라디칼수소처리에 의해서 흡착하고 있는 Cl를 제거하고, 청정한 표면을 얻을 수 있다.
상기 본 발명의 화합물반도체장치의 제조방법에서는, 화합물반도체기판이, 예를 들면, n형불순물을 1×1017/㎠이상 함유한 n형ZnSe기판이고, 화합물반도체막이, n형불순물을 1×1019/㎤이상 함유한 n+형ZnSe막이고, 도전성전극막이, n+형ZnSe막에 접하는 Ti막 및 당해 Ti막을 보호하는 보호막을 포함할 수 있다.
n형ZnSe기판의 다른쪽의 표면에는 발광부분인 활성층이나 클래드층이 형성된다. 이들 활성층등에서는, 안정되게 청색광을 발광하고, 또 이 청색광을 받아서 ZnSe기판이 황색광을 발광한다. 이 때문에, 염가의 화합물반도체장치를 사용해서 안정성이 높은 백색광을 얻을 수 있다. 본 발명의 오믹전촉의 전극은, 상기의 n형ZnSe기판의 이면에 형성되고, 접촉전위를 저하시킴으로써, 휴대단말등의 액정표시장치의 백라이트용의 필요한 전지의 개수를 감소시키는 것을 가능하게 한다. 또, n형ZnSe기판중의 n형불순물농도를 1×1017/㎤이상으로 함으로써, 전기저항을 저하시키고, 또, n+형ZnSe막중의 n형불순물농도를 1×1019/㎤이상으로 함으로써, 오믹접촉을 실현할 수 있다. n+형ZnSe막 중의 n형불순물농도가 1×1019/㎤미만에서는, Ti막 등의 도전층과의 사이에서 오믹접촉을 얻을 수 없고, 계면저항이 높아져 버린다.
또, n형ZnSe기판 중의 n형불순물농도가 1×1017/㎤미만에서는 전기저항이 높아진다. 이들의 저항의 상승은, 필요한 전지개수의 증대를 초래하여, 중량증가 및 코스트증가의 원인으로 된다.
또, 상기의 제 1도전형불순물, 예를 들면 n형불순물을 고농도로 함유한 화합물반도체막에 대해서 Ti는 오믹접촉을 실현하기 쉽다. 이 때문에, Ti막을 형성해서 오믹접촉을 실현하고, 또 활성인 Ti막 위에, 예를 들면 화학적으로 안정된 Au막을 형성한다.
본 발명의 화합물반도체장치의 제조장치는, 화합물반도체기판에 대해서 가스에칭처리를 실시하는 가스처리장치와, 화합물반도체기판에 대해서 라디칼처리를 실시하는 라디칼처리장치와, 화합물반도체기판에 대해서 화합물반도체막을 성막하는 성막처리장치와, 화합물반도체기판에 대해서 도전막을 형성하는 도전막형성장치를 구비한 화합물반도체장치의 제조장치로서, 가스처리장치, 라디칼처리장치, 성막처리장치 및 도전막형성장치의 각각과 화합물반도체기판을 반송할 수 있도록 연결된 초고진공의 반송로인 초고진공반송로를 구비하고 있다.
상기의 구성의 제조장치를 사용함으로써, 염산가스처리와 라디칼수소처리를 연속해서 초고진공속에서 행할 수 있어, 계면저항을 저하시키고, 또, 에피택셜화합물반도체막을 형성할 수 있다. 여기서 초고진공이란, 10-8Torr미만의 진공을 말한다. 본 발명에 관한 화합물반도체장치는 상기 구성의 제조장치에 의해 비로서 제조할 수 있다.
상기 본 발명의 화합물반도체장치의 제조장치에서는, 가스처리장치가, 예를 들면, 화합물반도체기판에 대해서 염산가스에 의해서 에칭처리를 실시하는 염산가스처리장치를 구비할 수 있다.
초고속진공반송로에서 연락된 염산가스처리장치를 사용하여 화합물반도체기판의 표면에 부착한 산소나 탄소를 적극적으로 에칭함으로서 제거하고, 초고진공속을 다음 공정으로 이동시킬 수 있다.
상기 본 발명의 화합물반도체장치의 제조장치에서는, 라디칼처리장치가, 예를 들면, 화합물반도체기판에 대해서 라디칼수소처리를 실시하는 라디칼수소처리장치를 구비할 수 있다.
250℃ 이하에서 염산가스처리한 경우, 화합물반도체기판에는 Cl가 흡착하고, 그 위에 화합물반도체막을 성막해도 계면준위가 발생한다. 이 때문에, 염산가스처리 후, 대기에 노출시키는 일없이 초고진공속을 이동해서 라디칼수소처리를 행함으로써, Cl흡착이 제거되어, 청정표면이 나타나고, 계면준위가 발생하는 일없이 에피택셜막을 성막하는 것이 가능하게 된다.
상기 본 발명의 화합물반도체장치의 제조장치에서는, 예를 들면, 라디칼수소처리장치와 성막처리장치를 겸비한 MBE(Molecular Beam Epitaxial)장치를 가지고, MBE장치는, Zn셀, Se셀, ZnCl2셀, 수소가스공급원 및 라디칼화건을 구비하고, 화합물반도체기판에 대해서, 수소가스공급원 및 라디칼화건을 사용해서 라디칼수소처리를 실시하고, Zn셀, Se셀 및 ZnCl2셀을 사용해서, 화합물반도체기판에 대해서 n형ZnSe막을 성막할 수 있다.
상기 구성에 의해, 고청정인 화합물반도체기판표면을 얻을 수 있고, 그 위에, 고캐리어농도의 에피택셜 n+형ZnSe막을 성막할 수 있다. 이 때문에. 캐리어농도가 1017대 후반밖에, 캐리어농도를 높게 할 수 없는 기판에 대해서 오믹접촉을 실현하는 것이 가능하게 된다.
상기 본 발명의 화합물반도체장치의 제조장치에서는. 도전막형성에서는, 예를 들면, 화합물반도체기판에 대해서, Ti막 및 Au막 중의 적어도 한쪽을 형성할 수 있다.
상기 구성에 의해, 화합물반도체장치에 대해서 오믹접촉을 실현한 이면전극을 형성할 수 있다.
(발명의 실시형태)
다음에, 도면을 사용하여 본 발명의 실시형태에 대해서 설명한다.
도 1에 있어서, n형ZnSe기판(1)위에, 아래로부터 차례로,
n형ZnSe층(12)/n형ZnMgSSe클래드층(13)/ZnCdSe층(14)/P형ZnMgSSe층(15)/P형ZnSe층(16)/ZnSe막과 ZnTe막과의 초격자층(17)을 형성하고, 그 위에 상부전극으로서 Au막(18)을 형성한다. n형ZnSe기판(1)의 이면에는, 오믹접촉을 실현하기 위해 고캐리어농도의 n+형ZnSe막(3)이 계면(2)을 사이에 두고 형성된다. 그 n+형ZnSe막(3)위에는, 또 계면(4)을 사이에 두고 도전층인 Ti막(5) 및 Au막(6)이 성막된다. Ti막을 사용하는 것은 오믹접촉을 얻기 쉽기 때문이고, Au막은 대기와 반응하기 쉬운 Ti막의 보호를 위해서이다. 상기의 구조 중에서 특히 중요한 것은, 계면(2) 및 계면(4)이다. 본 발명에 있어서는, 이들의 계면에 있어서의 접촉을 오믹접촉으로서 계면저항을 저하시킨다.
(실시예 1)
다음에 상기 본 발명의 실시형태의 실시예 1에 대해서 설명한다.
1. 화합물반도체장치의 제조
본 발명에 있어서, 화합물반도체장치의 제조장치는, 중요한 역할을 한다. 도 2는, 본 발명의 화합물반도체장치의 제조장치의 개략구성을 표시한 도면이다. n형ZnSe기판의 표면에 박막을 성막하는데 있어서, 1) n형ZnSe기판표면의 청정화처리. (2) 고캐리어농도의 n+형ZnSe막의 성막. 3) 전극용도전층의 일련의 프로세스를 연속해서, 10-8Torr미만의 초진공속에서 행하는 것이 가능하다. 가스처리장치(32)에 있어서, ZnSe기판의 염산가스처리를 박막중착전의 표면청정화프로세스에 사용해서, 표면의 산소나 탄소를 에칭에 의해 제거한다. 이 염산가스처리를 활성층의 보호를 위해 250℃ 이하에서 행하면, 화합물표면에 Cl흡착이 발생하여 버린다. 이때문에, 상기의 제조장치에서는, 화합물반도체기판을 초고진공반송로(31)를 이동시켜서 MBE장치(33)내에 반입하고, 수소공급원 및 라디칼화건을 사용해서 상기의 염산가스처리가 이루어진 후의 표면에 대해서 라디칼수소처리를 행한다. 이 라디칼수소처리에 의해 흡착층인 Cl층이 제거된다. 그 후 MBE(Molecular Beam Epitaxial)장치에 의해 고캐리어 농도의 n+형ZnSe막을 성막한다. 이어서, 그대로, 초고진공반송로(33)를 이동시키고, 증착장치(34)내에 있어서, 그 자리(in situ)에서 도전층인 Ti층이나 그 보호층의 증착을 행한다. 도 2에 표시한 각 부분의 장치의 기능은, 다음과 같은 것이다. 하기의 각 장치가 초고진공반송로(31)에 의해 연결되어 있는 것이 중요하다.
(a) 염산가스처리장치(32) : 에칭가스인 10체적%HCl/balanceHe를 노즐에 의해 공급한다.
(b) MBE장치(33) : Zn. Se, ZnCl2,H2공급원 및 라디칼화건이 장착되어 있다.
(c) 증착장치(34) : Au, Ti원 및 그것들을 증착시킬 때의 마스크기구를 구비한다.
화합물반도체기판에의 전극형성에 있어서, CVT법에 의해서 제작한 캐리어농도1017대 후반의 n형ZnSe기판을 K2Cr2O7/수세세정처리한 것을 사용하였다. 표면청정화처리한 기판(1)은, 도 3에 표시한 바와 같이, 기판홀더(31)에 배치한 Au박(22)위에 n형ZnSe기판을 놓고, 그 가장자리부분을 덮는 Ta판(23)을 나사(24)에 의해 누름으로써 장착하였다. 이와 같은 유지방법에 의해, LED 등의 디바이스에의 전극제작의 경우에 있어서도, 디바이스면이 Au박에 의해 보호된다.
제작한 전극의 평가에 대해서는, 제작한 Au/Ti/n+형ZnSe/n형ZnSe기판을 1㎜각 이하로 벽개하여, Cu/w블록에 In에 의해 융착하고, 250℃에서 2분간의 N2가스중 어닐링을 행하였다. 전기특성은, HP회사제품반도체파라미터 애널라이저4156을 사용해서 전류스워프에 의해 측정하였다.
2. 염산가스처리 및 라디칼수소처리
다음에 기판표면의 청정화에 대해서 상세히 설명한다.
염산가스에칭은 다음의 3가지 특징이 있다.
(1) 라디칼수소에 비해서 에칭량이 많다.
(2) 매우 평활한 표면을 얻을 수 있다.
(3) 그러나, 클리닝온도(기판온도)를 250℃ 이하로 하면, ZnSe기판표면에 Cl의 흡착이 현저하게 발생한다. 이 때문에, 염산가스클리닝으로서,
(a) 가스조성 : 10체적%HC/He balance
(b) 가스압 : 2×10-4Torr
(c) 처리온도(기판온도) : 250℃
(d) 처리시간 : 20분간의 조건을 사용해서 처리를 행한다. 그러나, 염산가스처리만으로는, 나중에 n+형ZnSe막을 성막해도 에피택셜막을 얻을 수 없다. 이 원인은, 상기한 바와 같이, 250℃ 이하에서의 염산가스처리에 의해서 생성한 n형ZnSe기판표면의 반응성이 높은 Cl흡착이 있기 때문이다. 이 Cl흡착을 제거하기 위해서는, 라디칼수소처리가 유효하다. 라디칼수소처리는, 예를 들면, 하기의 조건에서 행한다.
(e) H2가스유량 : 1Sccm(Standard Cubic Centimeter/Minute)
(f) H2압력 : 1.5×10-5Torr
(g) 라디칼전력 : 100W
(h) 라디칼시간 : 20분동안
RHEED(Reflection Hight Energy Electron Diffraction) 관찰에 의하면, 염산가스클리닝처리후의 표면은, 결정성표면을 표시한 (1×1)이었으나, 수소라디칼처리를 행함으로써, (1×1)에서 약하지만서도 청정표면을 나타내는 (2×2)에의 변화가 인정되었다. 염산가스클리닝 및 라디칼수소처리를 행한 후의, n형ZnSe기판표면에 대해서 AES(Auger Electron Spectroscopy)를 행한 분석결과를 표 1에 표시한다.
Zn Se O C Cl Se/Zn비 표 면
1)as received 36.6 41.2 3.4 18.5 0.4 1.12 표면에 산화물존재
2)염산가스처리 41.4 45.4 0.3 2.2 10.8 1.10 감소, Cl흡착
3)라디칼수소처리 43.7 51.9 0.4 2.2 1.7 1.19 흡착 Cl감소
※측정오차 2%
상기의 분석치는, Zn, Se, O, C 및 Cl를 전체로 했을 때의 상대치(at%)이고, Se/Zn비는 Se와 Zn과의 원자수비를 나타낸다.
상기 표 1의 결과에서, ZnSe기판표면의 상기 청정화처리에 대해서, 도 4에 표시한 모델을 세울 수 있다.
(1) 염산가스처리에 의해 ZnSe기판표면의 산화물이나, 탄소기인이 오염을, 두께 수㎚정도이상 제거한다.
(2) 그 후의 라디칼수소처리에 의해 ZnSe기판표면에 수층에 걸쳐서 흡착한 Cl을 제거한다.
상기의 염산가스클리닝-라디칼수소처리를 행한 후, n+형ZnSe막을 성막하고, n형ZnSe기판과 n+형ZnSe막과의 계면(2)을 SIMS(Secondary Ion Mass Spectrometry)분석하였다. 불순물의 분석치는 어느 것이나 모두 전기저항이 충분히 낮은 오믹접촉을 확보할 수 있는 레벨이었다.
3. 고캐리어농도n+ZnSe막의 성막
상기의 염산가스클리닝-라디칼수소처리를 행한 n+형ZnSe기판에 n+ZnSe막을 성막한다. MBE법에 의한 n형불순물을 함유한 n+형ZnSe막의 성막은, Zn, Se 및 ZnCl2의 빔을 동시에 기판에 조사함으로써 행한다. 여기서, 도핑량은, ZnCl2의 셀온도를 제어함으로써 가능하다. 본 실시형태에서는, 250℃이하의 온도에서 1019/㎤대의 고캐리어농도의 n+형ZnSe막을 얻을 수 있다. ZnCl2셀온도123℃정도로 하고, 또한 성막온도 250℃에서 성막함으로써, 캐리어농도 5×1019/㎤로 높게 해도, 결정성에 뛰어난 에피탤셜막을 성막할 수 있다.
이 에피택셜n+형ZnSe막의 고농도캐리어를 위해, 이 위에 Ti막을 성막함으로써 양호한 오믹접촉을 얻을 수 있다.
이 n+형ZnSe막의 두께로서는, 150∼250㎚ 정도로 하는 것이 좋다.
4. 도전층의 성막
상기의 성막에 계속해서, 초고진공속으로부터 밖으로 내보내는 일없이, 초고진공반송로내를 이동시켜서 증착장치내에 반입하여, 그대로, 도전층으로서 Ti막과 성막하고, 이어서, Ti의 보호막으로서 Au막을 성막한다. 이 때문에, 대기에 노출한 경우와 비교해서 산소나 탄소에 의한 오염을 피할 수 있다. 즉, 도 1에 있어서의 계면(4)을 청정한 것으로 해서 계면저항을 떨어뜨릴 수 있다.
5. 전류-전압특성
상기의 방법에 의해 제작한, 도 5에 표시한 시료에 대해서, 상기 1.에 설명한 측정장치를 사용하여 세로방향에 걸쳐서 전류-전압특성을 측정하였다. 도 5에 있어서, 시료는 Cu/w블록(11)에 In층(9)을 개재해서 장착되어 있다. 시료치수는 1㎜각이다. 도 6 및 도 7에, 염산가스클리닝 후의 라디칼수소처리의 유무의 전류-전압특성에 미치는 영향을 표시한다.
도 6 및 도 7의 시료 모두, n+ZnSe막 성형후에 대기에 노출하는 일없이,초고진공반송로에 반송되어 Ti막 및 Au막이 형성되어 있다. 도 6의 시료에서는, Cl흡착층이 없는 상태에서 n+형ZnSe막을 성막하여, Ti막을 성막하고, 이어서 Au막을 피복한 이면전극에 대한 전류-전압특성을 표시한다. 또, 도 7에, 비교를 위해, 염산가스클리닝을 250℃에서 행하여, 수소라디칼처리를 행하지 않고, Cl흡착이 있는 상태에서 n+형ZnSe막을 성막하고, 또 Ti막과 Au막을 성막한 시료에 대한 측정결과를 표시한다.
도 6에 표시한 본 발명의 시표에서는, -100㎃∼+100㎃의 스워프범위내에서 거의 리니어인전류-전압특성이 얻어지고 있다. 100㎃에서의 발생전압은 0.21V로 되어있다. 다른 측정보다, 기판중에서의 전압강하는 0.05V, In전극(9)에서의 발생전압은 0.08V정도로 견적할 수 있으므로, 상기의 Au/Ti/n+형ZnSe막에 있어서의 전극에서의 전압강하는 0.08V로 추정된다. 한편, 도 7에 표시한 비교예에서는, n형ZnSe기판에 흡착한 Cl가 n+형ZnSe막의 성막에 영향을 미치고, 쇼트키접촉으로 되어 있다.
또, 다음에, Cl흡착이 없는 상태에서 n+ZnSe막을 성막한 후에 그대로 초고진공속에서 Ti막 및 Au막을 증착한 전극(도8)과, 상기 막을 성막한 후에 대기에 노출해서 Ti막 및 Au막을 증착한 전극(도9)과의 전류-전압특성을 표시한다. Ti막 및 Au막은, 어느 것이나 모두 50㎚이다. 도 8에 표시한 바와 같이, 대기에 노출하지 않고, in Situ에서 성막한 전극은, 리니어인 전류-전압특성을 표시하고, 오믹접속이 얻어지고 있는 것을 알게 된다.
이 전극에 있어서의 Au/Ti/n+형ZnSe막에 있어서의 전극에서의 전압강하는 0.09V였다. 한편, 도 9에 표시한 바와 같이, 대기에 노출한 후 도전층을 성막한 전극에서는 전류-전압특성은 리니어로 되지 않고, 쇼트키성분이 발생하고 있다.
상기한 바와 같이, n형ZnSe기판을 사용하여, 그 표면에 염산가스클리닝-라디칼수소처리를 행하고, n+형ZnSe막을 성막하여, 계속해서 대기등에 노출하는 일없이 도전층을 성막함으로써, 오믹접촉의 전극을 형성할 수 있다. 이 전극의 계면저항은 0.1V이하로 매우 낮기 때문에, 휴대단말기기의 액정표시장치의 백라이트에 사용하여, 전지개수의 저감 등에 기여할 수 있다. 또, 종래의 제조방법을 큰 폭으로 변경하는 일이 없고, 염가로 또한 대량으로 공급하는 것이 가능하게 된다.
(실시예 2)
다음에 본 발명의 실시형태의 실시예 2에 대하여 설명한다.
실시예 2는, 기본적으로 상기의 실시형태 및 그 실시예 1의 화합물반도체장치의 제조방법과 유사하나, 몇개의 조건을 변화시키고 있다.
(1) 우선, 도 10에 표시한 바와 같이, n형ZnSe기판의 표면쪽에 발광활성층 등을 포함한 LED에피택셜막을 형성한다.
이 에피택셜막은, 도 1의 n형ZnSe기판의 표면쪽의 다층막과 동일하다.
(2) 이어서, 도 11에 표시한 바와 같이, LED에피택셜막을 형성한 n형ZnSe기판을 유리기판에 왁스(25)로 붙였다. 이어서, 이면에 대해서 250㎛두께의 백랩을 행하였다.
(3) 이후, 백랩의 가공에 의해서 도입된 변형을 제거하기 위해, K2Cr07/H2SO4용액에 의해 에칭처리를 행하였다(도 11).
(4) n형ZnSe기판의 이면에 에피택셜막을 형성하기 위하여, 상기의 n형ZnSe기판을 유리기판으로부터 떼내기 위해, 아세톤에 의해 왁스를 용해하였다. 또 아세톤을 사용해서 초음파세정을 행하였다.
(5) n형ZnSe기판의 이면에 에피택셜막을 형성하기 위하여, 도 3에 표시한 바와 같이, n형ZnSe기판을 기판홀더에 장착하였다. n형기판과 기판홀더와의 사이에는 금박편을 끼우므로써 표면쪽의 LED에피택셜막을 보호하고, 양호한 열접촉을 실현할 수 있었다.
(6) 이어서, 도 2에 표시한 처리장치의 가스처리장치(32)에 상기의 n형ZnSe기판을 장착하고, 이면에 대해서 다음의 조건으로 염산가스에칭(제 1클리닝공정)을 행하였다.
(가스압) : 2×10-4Torr
(에칭시간) : 20min
(기판온도) : 225℃
(7) 이후, 상기 n형ZnSe기판을 도 2에 표시한 장치내에 장입된 그대로, 초고진공반송로(31)를 통과해서 MBE장치(33)로 이동시킨다. 이 MBE장치에 구비된 라디칼화건을 사용해서, 염산가스에칭을 행한 n형ZnSe기판에 대해서 라디칼수소처리(제 2클리닝공정)을 행한다. 라디칼수소처리의 조건은 다음과 같은 것이다.
(수소압력) : 1×10-5Torr
(라디칼화전력) : 100W
(기판온도) : 225℃
(처리시간) : 20min
(8) 이후, 그대로 MBE장치내에 있어서, MBE장치를 사용해서, 도 12에 표시한바와 같이, 고캐리어농도의 n+형ZnSe막(3)을 에피택셜성장시켰다. 이 성막공정에서는 Zn, Se 및 ZnCl2의 각 빔을 동시에, 상기 제 1 및 제 2클리닝공정에 의해 청정하게 된 n형ZnSe기판에 조사한다. n+형ZnSe막 에피택셜성장의 조건은 다음과 같은 것이다.
(기판온도) : 220℃
(n+형ZnSe막두께) : 200㎜
(n형불순물농도) : 5×1019/㎤
(9) 이후, 상기 n형ZnSe기판은 초고진공반송로(31)를 통과해서, 증착장치(34)에 장입한다. 여기서, 도 13에 표시한 바와 같이, n+형ZnSe막에피택셜 위에 Ti막(5)를 50㎚성막하였다. 이어서, 이 Ti막 위에 Au막을 50㎚ 퇴적하고, 도 1에 표시한 구성과 마찬가지의 LED을 얻을 수 있었다.
(10) 상기의 제조방법을 거쳐서 제조된 LED에 대해서, 발광이 발생하는 동작전압을 측정했던 바, 2.6V라고 하는 낮은 값으로 LED로부터 백색광을 얻을 수 있었다. 이것은, n형ZnSe기판의 이면에 접촉전위가 낮은 오믹접촉의 전극을 형성할 수 있었기 때문이다.
이 LED를 휴대전화 등의 휴대단말의 액정표시장치의 백라이트에 사용한 경우, 낮은 동작전압에 의해 필요한 전지개수를 감소시킬 수 있으므로, 휴대전화 등의 상품가치를 높일 수 있다. 상기한 n형ZnSe기판의 이면에의 오믹접촉의 전극의 제조방법은, 지극히 간명하고, 상기의 제조장치를 사용해서 용이하게 행할 수 있으므로 대량생산에 적합하다. 따라서, 고수율로 고능률로 제조할 수 있기 때문에, 염가로 고성능의 LED를 시장에 투입하는 것에 기여할 수 있다.

Claims (13)

  1. 제 1도전형 불순물을 함유한 화합물반도체기판을 250℃이하의 온도범위로 가열해서 염산가스에 의해 에칭함으로써 기판표면에 염소를 부착하는 제 1클리닝공정과,
    상기 제 1클리닝공정 후, 염산가스에 의해 에칭되어, 표면에 염소를 부착하고 있는 상기 화합물반도체기판에 대해서 그 화합물반도체기판의 온도가 250℃ 이하의 상태에서 라디칼수소처리를 실시함으로써 기판표면에 부착한 염소를 제거하는 제 2클리닝공정과,
    를 포함하는 기판클리닝공정을 구비한 것을 특징으로 하는 화합물반도체장치의 제조방법.
  2. 제 1항에 있어서,
    상기 제 2클리닝공정에 의해서 청정하게 된 상기 화합물반도체기판의 표면에 상기 화합물반도체기판보다 고농도로 제 1도전형불순물을 함유한 화합물반도체막을 에피택셜성장시키는 화합물반도체막 형성공정과,
    상기 화합물반도체막 위에 도전성전극막을 형성하는 도전성전극막 형성공정과,
    를 포함하는 것을 특징으로 하는 화합물반도체장치의 제조방법.
  3. 제 2항에 있어서,
    상기 화합물반도체막형성공정 및 상기 도전성전극막형성공정에 있어서의 처리를, 상기 화합물반도체기판의 온도가 250℃이하의 온도범위내에서 실시하는 것을 특징으로 하는 화합물반도체장치의 제조방법.
  4. 제 2항 또는 제 3항에 있어서,
    상기 제 1 및 제 2클리닝공정, 상기 화합물반도체막형성공정 및 상기 도전성전극막형성공정에 있어서의 처리가, 상기 화합물반도체기판을 대기에 노출하는 일없이 연속해서 실시되는 것을 특징으로 하는 화합물반도체장치의 제조방법.
  5. 제 2항 또는 제 3항에 있어서,
    상기 제 1 및 제 2클리닝공정, 상기 화합물반도체막형성공정 및 상기 도전성전극막형성공정에 있어서의 처리가, 각 처리간에 상기 화합물반도체기판을 대기에 노출하는 일없이, 초고진공반송로에서 연결된 복수의 처리챔버를 가진 처리장치의 각 처리챔버에서 각각 실시되는 것을 특징으로 하는 화합물반도체장치의 제조방법.
  6. 제 1항 내지 제 3항 중의 어느 한 항에 있어서,
    상기 제 1클리닝공정은, (a)가스성분:5∼20체적%HCI, 나머지부 He가스, (b)가스압:1×10-6Torr∼1×10-4Torr,의 조건에서 행하여지는 것을 특징으로 하는 화합물반도체장치의 제조방법.
  7. 제 1항 내지 제 3항 중의 어느 한 항에 있어서,
    상기 제 2클리닝공정에 있어서의 라디칼수소처리는,
    (a)수소압력:5×10-7Torr∼5×10-4Torr, (b)라디칼화전력:50∼300W의 조건에서 실시되는 것을 특징으로 하는 화합물반도체장치의 제조방법.
  8. 제 2항 또는 제 3항에 있어서,
    상기 화합물반도체기판이, n형 불순물을 1×1017/㎤이상 함유한 n형ZnSe기판이고, 상기 화합물반도체막이, n형불순물을 1×1019/㎤이상 함유한 n+형ZnSe막이고, 상기 도전성전극막이, 상기 n+형ZnSe막에 접하는 Ti막 및 해당 Ti막을 보호하는 보호막을 가진 것을 특징으로 하는 화합물반도체장치의 제조방법.
  9. 화합물반도체기판에 대해서 250℃ 이하의 온도에서 염산가스를 이용한 에칭처리를 실시하여 기판표면에 염소를 부착하는 가스처리장치와,
    상기 화합물반도체기판에 대해서 250℃ 이하의 온도에서 라디칼수소처리를 실시하여 기판표면에 부착한 염소를 제거하는 라디칼처리장치와,
    상기 라디칼수소처리에 의해서 청정하게 된 상기 화합물반도체기판 표면에 화합물반도체막을 성막하는 성막처리장치와,
    상기 화합물반도체막 위에 도전막을 형성하는 도전막형성장치와,
    를 구비한 화합물반도체장치의 제조장치로서,
    상기 가스처리장치, 상기 라디칼처리장치, 상기 성막처리장치 및 상기 도전막형성장치를, 진공분위기를 유지한 상태에서, 연결하고 상기 화합물반도체기판을 진공분위기에서 상기 각 장치간을 반송할 수 있도록 하는 초고진공반송로를 구비한 것을 특징으로 하는 화합물반도체장치의 제조장치.
  10. 삭제
  11. 삭제
  12. 제 9항에 있어서,
    상기 라디칼수소처리장치와 상기 성막처리장치를 겸비한 MBE(Molecular Beam Epitaxial)장치를 가지고, 상기 MBE장치는, Zn셀, Se셀, ZnCl2셀, 수소가스공급원 및 라디칼화건을 구비하고, 상기 화합물반도체기판에 대해서, 수소가스공급원 및 라디칼화건을 이용하여 라디칼수소처리를 실시하고, Zn셀, Se셀 및 ZnCl2셀을 이용하여, 상기 화합물반도체기판에 대해서 n형ZnSe막을 성막하는 것을 특징으로 하는 화합물반도체장치의 제조장치.
  13. 제 9항 또는 제 12항에 있어서,
    상기 증착장치에서는, 상기 화합물반도체기판에 대해서, Ti막 및 Au막 중의 적어도 한쪽을 형성하는 것을 특징으로 하는 화합물반도체장치의 제조장치.
KR10-2001-0021622A 2000-04-27 2001-04-21 화합물 반도체 장치의 제조방법 및 화합물 반도체 장치의 제조장치 KR100432856B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000127150 2000-04-27
JP2000-127150 2000-04-27
JP2000-367050 2000-12-01
JP2000367050A JP3341763B2 (ja) 2000-04-27 2000-12-01 化合物半導体装置の製造方法および化合物半導体装置の製造装置

Publications (2)

Publication Number Publication Date
KR20010099710A KR20010099710A (ko) 2001-11-09
KR100432856B1 true KR100432856B1 (ko) 2004-05-24

Family

ID=26590938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0021622A KR100432856B1 (ko) 2000-04-27 2001-04-21 화합물 반도체 장치의 제조방법 및 화합물 반도체 장치의 제조장치

Country Status (8)

Country Link
US (2) US6528395B2 (ko)
EP (1) EP1150360A2 (ko)
JP (1) JP3341763B2 (ko)
KR (1) KR100432856B1 (ko)
CN (1) CN1186824C (ko)
CA (1) CA2342560A1 (ko)
SG (1) SG100661A1 (ko)
TW (1) TW488091B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2396325C (en) * 2001-09-06 2010-03-30 Sumitomo Electric Industries, Ltd. Zn1-xmgxsyse1-y pin photodiode and zn1-xmgxsyse1-y avalanche-photodiode
KR100470349B1 (ko) * 2002-04-15 2005-02-21 주식회사 싸이노스엔지니어링 염소계 화합물을 이용한 식각장치내 절연부품의 세정방법
JP2004039663A (ja) * 2002-06-28 2004-02-05 Sumitomo Electric Ind Ltd 半導体発光素子
JP3912226B2 (ja) * 2002-08-26 2007-05-09 住友電気工業株式会社 ｐ型ＧａＡｓ基板ＺｎＳｅ系フォトダイオードおよびｐ型ＧａＡｓ基板ＺｎＳｅ系アバランシェフォトダイオード
FR2844918B1 (fr) * 2002-09-20 2005-07-01 Commissariat Energie Atomique Procede de fabrication d'electrodes sur un materiau semi- conducteur de type ii-vi ou sur un compose de ce materiau
TWI289937B (en) * 2003-03-04 2007-11-11 Topco Scient Co Ltd White light LED
US7384826B2 (en) * 2004-06-29 2008-06-10 International Rectifier Corporation Method of forming ohmic contact to a semiconductor body
JP2007036300A (ja) * 2006-11-13 2007-02-08 Sumitomo Electric Ind Ltd 半導体光素子、およびコンタクトを形成する方法
US20110115019A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Cmos compatible low gate charge lateral mosfet
US8946851B1 (en) 2009-11-13 2015-02-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US20110115018A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Mos power transistor
US8987818B1 (en) 2009-11-13 2015-03-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US8969958B1 (en) 2009-11-13 2015-03-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with body extension region for poly field plate depletion assist
US8963241B1 (en) 2009-11-13 2015-02-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with poly field plate extension for depletion assist
US8349653B2 (en) 2010-06-02 2013-01-08 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional metal interconnect technologies
US10672748B1 (en) 2010-06-02 2020-06-02 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional heterogeneous technologies integration
US8664684B2 (en) * 2010-08-31 2014-03-04 Micron Technology, Inc. Solid state lighting devices with improved contacts and associated methods of manufacturing
WO2015132830A1 (ja) * 2014-03-04 2015-09-11 キヤノンアネルバ株式会社 真空処理装置及び真空処理方法
DE102019205376A1 (de) * 2019-04-15 2020-10-15 Forschungszentrum Jülich Herstellen eines ohmschen Kontakts sowie elektronisches Bauelement mit ohmschem Kontakt

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR870011680A (ko) * 1986-05-20 1987-12-26 야마모도 다꾸마 반도체 기판의 표면 세정 방법
JPH03265137A (ja) * 1990-03-15 1991-11-26 Fujitsu Ltd 半導体基板のドライ洗浄方法
JPH05129255A (ja) * 1991-11-01 1993-05-25 Kawasaki Steel Corp 半導体基板の処理方法
KR970003590A (ko) * 1995-06-09 1997-01-28 사토 후미오 반도체 기판의 세정 방법 및 세정 장치
JPH09255499A (ja) * 1996-03-25 1997-09-30 Nec Corp 半導体基板のエッチング方法及び半導体薄膜の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62247577A (ja) 1986-04-18 1987-10-28 Matsushita Electric Ind Co Ltd 発光ダイオ−ド
JPH01214017A (ja) 1988-02-22 1989-08-28 Fujitsu Ltd 分子線エピタキシアル成長方法及び装置
JP2671360B2 (ja) 1988-03-19 1997-10-29 富士通株式会社 反応性ガスエッチング方法
JPH0622252B2 (ja) 1988-03-22 1994-03-23 山口県 半導体集積回路用電子部品の金めっき法
JPH04184980A (ja) 1990-11-20 1992-07-01 Nippon Sheet Glass Co Ltd オーミック電極を形成する方法
US5400740A (en) * 1992-02-06 1995-03-28 Mitsubishi Chemical Corporation Method of preparing compound semiconductor
JP3123226B2 (ja) 1992-05-28 2001-01-09 ソニー株式会社 オーミック電極及びその形成方法
JPH0645588A (ja) 1992-07-23 1994-02-18 Sony Corp オーミック電極及びその形成方法
US5275687A (en) 1992-11-20 1994-01-04 At&T Bell Laboratories Process for removing surface contaminants from III-V semiconductors
US5709745A (en) * 1993-01-25 1998-01-20 Ohio Aerospace Institute Compound semi-conductors and controlled doping thereof
JPH0750277A (ja) 1993-08-06 1995-02-21 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0955365A (ja) 1995-08-10 1997-02-25 Hewlett Packard Co <Hp> 半導体基板の表面清浄方法
JP3737221B2 (ja) * 1996-09-06 2006-01-18 英樹 松村 薄膜作成方法及び薄膜作成装置
JPH1036199A (ja) 1996-07-25 1998-02-10 Tdk Corp 化合物基板および化合物半導体ならびにそれらの製造方法
JP3693436B2 (ja) 1996-10-03 2005-09-07 同和鉱業株式会社 ＺｎＳｅ基板上に成長した発光素子
US6165874A (en) * 1997-07-03 2000-12-26 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
JP3530021B2 (ja) * 1998-05-25 2004-05-24 株式会社日立製作所 真空処理装置及びその処理台

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR870011680A (ko) * 1986-05-20 1987-12-26 야마모도 다꾸마 반도체 기판의 표면 세정 방법
JPH03265137A (ja) * 1990-03-15 1991-11-26 Fujitsu Ltd 半導体基板のドライ洗浄方法
JPH05129255A (ja) * 1991-11-01 1993-05-25 Kawasaki Steel Corp 半導体基板の処理方法
KR970003590A (ko) * 1995-06-09 1997-01-28 사토 후미오 반도체 기판의 세정 방법 및 세정 장치
JPH09255499A (ja) * 1996-03-25 1997-09-30 Nec Corp 半導体基板のエッチング方法及び半導体薄膜の製造方法

Also Published As

Publication number Publication date
US20030124817A1 (en) 2003-07-03
US20010055887A1 (en) 2001-12-27
JP2002016051A (ja) 2002-01-18
TW488091B (en) 2002-05-21
CA2342560A1 (en) 2001-10-27
EP1150360A2 (en) 2001-10-31
US6815316B2 (en) 2004-11-09
CN1320970A (zh) 2001-11-07
CN1186824C (zh) 2005-01-26
SG100661A1 (en) 2003-12-26
JP3341763B2 (ja) 2002-11-05
KR20010099710A (ko) 2001-11-09
US6528395B2 (en) 2003-03-04

Similar Documents

Publication Publication Date Title
KR100432856B1 (ko) 화합물 반도체 장치의 제조방법 및 화합물 반도체 장치의 제조장치
JP4787496B2 (ja) ハイブリッドビーム堆積システム及び方法並びにそれによって作製された半導体デバイス
US5998232A (en) Planar technology for producing light-emitting devices
US5620557A (en) Sapphireless group III nitride semiconductor and method for making same
US7033435B2 (en) Process for preparing p-n junctions having a p-type ZnO film
EP1045456B1 (en) Semiconductor light-emitting device and method of manufacturing compound semiconductor light-emitting device
US6100174A (en) GaN group compound semiconductor device and method for producing the same
US7842539B2 (en) Zinc oxide semiconductor and method of manufacturing the same
KR20040079516A (ko) 아연산화물 반도체 제조방법
WO2005078812A1 (ja) Ｇａ2Ｏ3系単結晶の導電率制御方法
JP2007157853A (ja) 半導体発光素子およびその製造方法
EA018300B1 (ru) ГЕТЕРОСТРУКТУРА НА ОСНОВЕ ТВЁРДОГО РАСТВОРА GaInAsSb, СПОСОБ ЕЁ ИЗГОТОВЛЕНИЯ И СВЕТОДИОД НА ОСНОВЕ ЭТОЙ ГЕТЕРОСТРУКТУРЫ
JP4504309B2 (ja) 発光ダイオード
JP3665243B2 (ja) 窒化物半導体素子及びその製造方法
US20100233836A1 (en) Method for manufacturing zinc oxide based semiconductor device
US8294146B2 (en) ZnO-containing semiconductor layer and device using the same
EP2009683A2 (en) Zinc oxide semiconductor and method of manufacturing the same
US6469319B1 (en) Ohmic contact to a II-VI compound semiconductor device and a method of manufacturing the same
KR100716784B1 (ko) 산화아연계 발광소자 및 그 제조방법
JP3384700B2 (ja) 窒化ガリウム系化合物半導体発光素子およびその製造方法
JP2001102634A (ja) 光電変換機能素子および当該光電変換機能素子用基板の製造方法
Vijayaraghavan Investigation of doped cuprous halides for photovoltaic and display applications
JP2001168391A (ja) 光電変換機能素子の製造方法
JPH04273482A (ja) 発光ダイオード素子及びその製造方法
KR20110054798A (ko) 태양전지의 제조방법 및 제조 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee