KR20040079516A - 아연산화물 반도체 제조방법 - Google Patents

아연산화물 반도체 제조방법 Download PDF

Info

Publication number
KR20040079516A
KR20040079516A KR1020030014397A KR20030014397A KR20040079516A KR 20040079516 A KR20040079516 A KR 20040079516A KR 1020030014397 A KR1020030014397 A KR 1020030014397A KR 20030014397 A KR20030014397 A KR 20030014397A KR 20040079516 A KR20040079516 A KR 20040079516A
Authority
KR
South Korea
Prior art keywords
zinc oxide
thin film
group
substrate
oxide thin
Prior art date
Application number
KR1020030014397A
Other languages
English (en)
Other versions
KR100470155B1 (ko
Inventor
김경국
박성주
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR10-2003-0014397A priority Critical patent/KR100470155B1/ko
Priority to US10/701,483 priority patent/US6852623B2/en
Priority to JP2003385154A priority patent/JP2005039172A/ja
Publication of KR20040079516A publication Critical patent/KR20040079516A/ko
Application granted granted Critical
Publication of KR100470155B1 publication Critical patent/KR100470155B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

아연산화물 반도체의 전기적 특성을 향상시키는 아연산화물 반도체 제조방법에 관하여 개시한다. 본 발명의 방법은, 5족 원소 또는 5족 원소의 산화물이 포함된 산화아연 화합물을 사용하여 기판 상에 도판트로서 5족 원소가 첨가된 아연산화물 박막을 형성하고, 상기 도판트가 활성화되도록 아연산화물 박막이 형성된 기판을 급속열처리 챔버 내에 장입시키고 급속열처리하여, n형 전기적 특성 또는 절연체의 특성을 가지는 아연산화물 박막을 p형 전기적 특성을 가지는 아연산화물 박막으로 전환시키는 것을 특징으로 한다. 본 발명에 의하면, n형 전기적 특성을 가지는 아연산화물 박막을 p형 전기적 특성을 가지는 아연산화물 박막으로 용이하게 전환시킬 수 있으므로, 광소자에 필수적인 정공의 공급이 가능하게 되어 발광다이오드, 레이저 다이오드, 및 자외선 센서 등의 광소자 및 전자 소자의 개발이 가능하게 되고 그 응용범위도 크게 향상시킬 수 있게 되었다.

Description

아연산화물 반도체 제조방법{Manufacturing method of zinc oxide semiconductor}
본 발명은 아연산화물 건식식각방법에 관한 것으로서, 특히 아연산화물 반도체의 전기적 특성을 향상시키는 아연산화물 반도체 제조방법에 관한 것이다.
아연산화물 반도체는, 특성이 질화물 반도체(GaN)와 매우 유사하고, 자유엑시톤 결합에너지(Free Exciton Binding Energy)가 질화물 반도체의 약 2배 이상인60 meV이며, 저온 성장이 가능하다는 등의 장점을 가지고 있어 최근 아연산화물 반도체에 대한 연구가 매우 활발히 이루어지고 있다. 아연산화물의 박막 제조방법으로는 RF 및 직류 마그네트론 스퍼터링(RF, DC magnetron sputtering)법, 레이저 분자선 에피텍시(Laser Molecular Beam Epitaxy)법, 화학기상증착(Chemical Vapor Deposition, CVD)법, 또는 펄스레이저 증착(Plus Laser Deposition)법 등을 들 수 있다. 이 중에서도 RF 및 직류 마그네트론 스퍼터링(RF, DC magnetron sputtering)법은 상기의 다른 방법들에 비해 상대적으로 저온 성장과 넓은 면적의 성장이 가능하여 활발하게 연구되고 있다.
아연산화물 반도체는 현재 투명전극(Transparent Electrode), 음성 어쿠스틱 파장 소자(Sound Acoustic Wave Device), 배리스터 소자(Varistors Device) 등의 많은 광전소자에 응용되고 있으며, 이와 같이 아연산화물을 이용한 광전소자를 제작하기 위해서는 반드시 양질의 고농도 n형과 p형 아연산화물 박막의 제작이 필수적이다. 현재까지 n형 아연산화물 반도체의 제조에 연구는 많은 발전이 이루어졌지만 광소자 제작에 필수적인 p형 아연산화물 반도체의 제조는 성공하지 못하고 있다. 광소자는 반드시 전자와 정공이 서로 결합하면서 에너지 밴드 내에서 각각의 위치 차이에 해당하는 에너지를 빛으로 발산하게 되므로 양질의 p형 아연산화물 반도체의 제조없이는 광소자와 관련된 제품을 제작할 수 없다.
종래 여러 연구 그룹에서 보고된 p형 아연산화물 반도체 제조방법은 다음과 같다.
일본의 Yamamoto 그룹[T. Yamamotoet al, Jpn. J. Appl. Phys. Part 238,L166 (1999)]에서는 5족인 질소(N)와 3족인 Ga이나 Al 등을 동시에 도핑하는 코도핑법으로 p형 아연산화물 반도체를 제작할 수 있다는 것을 이론적으로 제시하였다. 그리고, M. Joseph 그룹[M. Josephet al, Jpn. J. Appl. Phys. Part 238, L1205 (1999)]에서는 Ga과 N을 활용하여 4x1019/cm3의 캐리어 농도를 가지는 p형 아연산화물 반도체를 제작하였다. 그러나 이러한 코도핑 방법은 재현성이 매우 떨어지는 단점을 자기고 있는 것으로 보고되고 있어 안정적이고 신뢰할 만한 p형 아연산화물 반도체 제조방법으로는 인정받지 못하고 있다.
다른 방법으로, T. Aoki 그룹[T. Aokiet al, Appl. Phys. Lett.76, 3257 (2000)]에서는 Zn3P2라는 물질을 전자빔법으로 증착시킨 후 레이저를 이용하여 열처리함으로써 p형 아연산화물 반도체를 제조하였으나 전기적 특성을 평가하는 홀(Hall)효과를 이용한 측정에서는 실패하였다고 보고되고 있다. 따라서 이 방법은 전기적 특성이 매우 떨어지며 제조공정이 비효율적인 문제점이 있다.
또 다른 방법으로, Y. R. Ryu 그룹[Y. R. Ryuet al,J. Crystal Growth216, 330 (2000)]에서는 비소(As)를 도핑한 p형 아연산화물 제조를 보고하였다. 그러나 이 경우 p형 아연산화물이 제조되었을 가능성보다 기판으로 사용된 GaAs 기판과 아연산화물 박막 사이의 계면에서 계면 반응을 통해 새로운 계면층이 형성으로 인해 p형의 전기적 특성이 나타난 것으로 예상되어 아직까지 공인을 받지 못하고 있다.
최근에는 그동안 가장 많은 연구 그룹에서 p형 아연산화물 제작을 위한 최적의 도판트로 인정 되어온 질소(N)를 도핑하는 p형 아연산화물 반도체 제조의 성공을 보고되었다[D. C. Looket al, Appl. Phys. Lett.81, 1830 (2002)]. 그러나 시간이 지나면서 p형이 다시 n형의 아연산화물 반도체로 변화하는 것으로 보고되는 등 안정성이 크게 떨어지는 것으로 알려지고 있다.
따라서, 이상의 결과에서 알 수 있듯이 현재까지 재현성과 신뢰성 모두가 확보된 안정적인 p형 아연산화물 반도체의 제조는 이루어지지 않고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, n형 전기적 특성을 갖는 아연산화물 박막을 p형 전기적 특성을 갖는 아연산화물 박막으로 전환시킬 수 있는 아연산화물 반도체 제조방법을 제공하는 데 있다.
도 1은 본 발명에 따른 실시예를 설명하기 위한 공정도;
도 2a 및 도 2b는 본 단계를 실시한 후의 아연산화물 박막의 전기적 특성을 홀효과를 이용하여 측정한 그래프들; 및
도 2c는 본 단계를 실시한 후의 아연산화물 박막의 광학적 특성을 광발광(Photoluminescence, PL)법으로 측정한 그래프이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 아연산화물 반도체 제조방법은: 5족 원소 또는 5족 원소의 산화물이 포함된 산화아연 화합물을 사용하여 기판 상에 도판트로서 5족 원소가 첨가된 아연산화물 박막을 형성하고, 상기 도판트가 활성화되도록 상기 아연산화물 박막이 형성된 상기 기판을 급속열처리 챔버 내에 장입시키고 급속열처리하여, n형 전기적 특성 또는 절연체의 특성을 가지는 상기 아연산화물 박막을 p형 전기적 특성을 가지는 아연산화물 박막으로 전환시키는 것을 특징으로 한다.
이 때, 상기 아연산화물 박막은, 산화인이 0.001∼20%의 무게 비율로 첨가된 산화아연을 타겟으로 하여 RF 마그네트론 스퍼터링 방법으로 형성하는 것을 특징으로 한다. 또는 상기 아연산화물 박막은, 플라즈마화된 상기 산화아연 화합물을 사용하여 형성하는 것을 특징으로 한다.
나아가, 상기 급속열처리는, 상기 챔버 내의 온도를 초당 1∼100℃로 상승시키고, 500∼1500℃에서 10초∼30분 동안 유지함으로써 실시되는 것을 특징으로 한다. 그리고, 상기 급속열처리는, 질소 또는 불활성 기체로 이루어진 분위기에서 실시되는 것이 바람직하다.
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 실시예를 설명하기 위한 공정도이다.
도 1을 참조하면, 먼저, 기판을 반응 챔버에 장입한다(S100). 기판으로는 실리콘 기판, 아연산화물 기판, 또는 사파이어 기판이 사용된다.
다음에, 5족 원소 또는 5족 원소의 산화물이 포함된 산화아연 화합물을 이용하여 기판 상에 도판트로서 5족 원소가 첨가된 아연산화물 박막을 형성한다(S200). 여기서, 산화아연 화합물에 포함된 5족 원소로는 질소(N), 인(P), 비소(As), 안티몬(Sb) 또는 비스무스(Bi) 등을 들 수 있다. 이와 같이 아연산화물 박막을 형성함으로써, 5족 원소 또는 그 산화물은 아연산화물의 형성보다 산화물의 형성이 에너지적으로 매우 유리하여 도핑되는 거의 모든 물질이 아연산화물 박막 내에서 산화물 형태로 존재하게 된다.
아연산화물 박막은, 일 예로 산화인(P2O5)이 0.001∼20%의 무게 비율로 첨가된 고상의 산화아연(ZnO)을 타겟으로 하여 RF 마그네트론 스퍼터링 방법으로 형성한다. 또는 5족 원소 또는 5족 원소의 산화물이 포함된 산화아연 화합물을 플라즈마화하고, 기판에 바이어스를 가하여 형성한다. 플라즈마 상태의 소스를 이용하여 박막을 형성하는 경우에는 5족 원소 또는 5족 원소의 산화물과 산화아연의 반응성을 향상시킬 수 있으므로 형성된 아연산화물 박막에 5족 원소 또는 그 산화물의 주입량을 증가시킬 수 있어 도핑 효과를 향상시킬 수 있다.
이어서, 도판트가 활성화되도록, 아연산화물 박막이 형성된 기판을 급속열처리 챔버 내에 장입시키고(S300) 급속열처리한다(S400). 이것은 아연산화물 박막에 첨가된 5족 원소가 p형 도판트로 작용되도록, 5족 원소와 함께 산화물 형태를 구성하고 있는 산소 원자를 제거하기 위해서이다. 특히, 아연산화물 박막을 화학기상증착법으로 성장시킨 경우에는 원재료에 수소성분을 함유하고 있기 때문에 산소와 더불어 수소 원자를 제거하기 위해서이다. 따라서, 급속 열처리는 질소 또는 아르곤, 네온과 같은 불활성 기체로 형성된 분위기의 챔버에서 진행한다. 상기의 분위기로 형성된 챔버 내의 온도를 초당 1∼100℃로 상승시키고, 500∼1500℃에서 10초∼30분 동안 유지함으로써 아연산화물 박막이 형성된 기판을 급속열처리한다.
이하에서, 본 발명의 보다 구체적인 실시예와 그 전기적인 특성을 첨부한 도면들을 참조하여 상세히 설명한다. 단, 후술하는 실시예는 예시한 것으로서 본 발명의 권리범위를 국한하는 것은 아니다.
먼저, 350℃에서 750℃로 박막 성장온도를 변화시키면서, 산화인(P2O5)이 1%의 무게 비율로 첨가된 산화아연(ZnO)을 박막의 재료가 되는 타겟으로 사용하는 RF 마그네트론 스퍼터링 방법으로 사파이어(0001) 기판 상에 인 또는 산화인이 도핑된 아연산화물 박막을 형성한다.
표 1은 본 단계에서 형성된 아연산화물 박막의 전기적 특성을 나타낸 것이다.
성장 온도전기적 특성 550℃ 750℃
캐리어 농도(/cm3) 5.11x1016 2.95x1015
이동도(cm2/Vs) 1.46 1.35
비 고 n형 n형
표 1을 참조하면, 본 단계에서 형성된 아연산화물 박막은 모두 n형의 전기적 특성을 나타내고 있다.
다음에, 상술한 단계의 결과물을 급속열처리 챔버에 장입하고, 챔버 내를 질소 분위기로 유지하면서 온도를 초당 50∼100℃의 속도로 600∼950℃될 때까지 상승시켜서 1∼3분 동안 유지하였다.
도 2a 및 도 2b는 본 단계를 실시한 후의 아연산화물 박막의 전기적 특성을 홀효과를 이용하여 측정한 그래프들이고, 도 2c는 본 단계를 실시한 후의 아연산화물 박막의 광학적 특성을 광발광(Photoluminescence, PL)법으로 측정한 그래프이다.
도 2a 및 도 2b를 참조하면, 급속 열처리 전 2.95x1015∼8,82x1016(/cm3)정도의 캐리어 농도와 0.618∼1.46 (cm2/Vs)의 이동도를 가지는 n형 아연산화물 반도체가 1017∼ 1019(/cm3) 캐리어 농도와 0.53∼3.51(cm2/Vs)의 이동도를 나타내는 p형의 아연산화물 반도체로 전환되었음을 알 수 있다. 특히, 급속 열처리온도가 800℃ 이상인 경우에 n형의 전기적 특성이 p형으로 전환되었다.
그리고 도 2c를 참조하면, 광학적 특성에서도 보고되어지고 있는 p형의 아연산화물 반도체의 억셉터 바운드 엑시톤(AoX)피크인 3.35eV의 광발광 특성이 관찰되었다.
즉, n형의 전기적 특성을 나타내는 아연산화물 박막이 급속열처리에 의해서 p형의 전기적 특성을 나타내는 아연산화물 박막으로 전환되었다.
상술한 바와 같은 본 발명에 따른 아연산화물 반도체 제조방법에 의하면, n형 전기적 특성을 가지는 아연산화물 박막을 p형 전기적 특성을 가지는 아연산화물 박막으로 용이하게 전환시킬 수 있다.
따라서, 광소자에 필수적인 정공의 공급이 가능하게 되어 발광다이오드, 레이저 다이오드, 및 자외선 센서 등의 광소자 및 전자 소자의 개발이 가능하게 되고 그 응용범위도 크게 향상시킬 수 있게 되었다.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (7)

  1. 5족 원소 또는 5족 원소의 산화물이 포함된 산화아연 화합물을 사용하여 기판 상에 도판트로서 5족 원소가 첨가된 아연산화물 박막을 형성하고, 상기 도판트가 활성화되도록 상기 아연산화물 박막이 형성된 상기 기판을 급속열처리 챔버 내에 장입시키고 급속열처리하여, n형 전기적 특성 또는 절연체의 특성을 가지는 상기 아연산화물 박막을 p형 전기적 특성을 가지는 아연산화물 박막으로 전환시키는 것을 특징으로 하는 아연산화물 반도체 제조방법.
  2. 제 1항에 있어서, 상기 기판은 실리콘 기판, 아연산화물 기판, 또는 사파이어 기판으로 이루어지는 것을 특징으로 하는 아연산화물 반도체 제조방법.
  3. 제 1항에 있어서, 상기 5족 원소는 인, 비소, 안티몬, 또는 비스무스인 것을 특징으로 하는 아연산화물 반도체 제조방법.
  4. 제 1항에 있어서, 상기 아연산화물 박막은, 산화인이 0.001∼20%의 무게 비율로 첨가된 산화아연을 타겟으로 하여 RF 마그네트론 스퍼터링 방법으로 형성하는 것을 특징으로 하는 아연산화물 반도체 제조방법.
  5. 제 1항에 있어서, 상기 아연산화물 박막은, 플라즈마화된 상기 산화아연 화합물을 사용하여 형성하는 것을 특징으로 하는 아연산화물 반도체 제조방법.
  6. 제 1항에 있어서, 상기 급속열처리는, 상기 챔버 내의 온도를 초당 1∼100℃로 상승시키고, 500∼1500℃에서 10초∼30분 동안 유지함으로써 실시되는 것을 특징으로 하는 아연산화물 반도체 제조방법.
  7. 제 1항에 있어서, 상기 급속열처리는, 질소 또는 불활성 기체로 이루어진 분위기에서 실시되는 것을 특징으로 하는 아연산화물 반도체 제조방법.
KR10-2003-0014397A 2003-03-07 2003-03-07 아연산화물 반도체 제조방법 KR100470155B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0014397A KR100470155B1 (ko) 2003-03-07 2003-03-07 아연산화물 반도체 제조방법
US10/701,483 US6852623B2 (en) 2003-03-07 2003-11-06 Method for manufacturing zinc oxide semiconductors
JP2003385154A JP2005039172A (ja) 2003-03-07 2003-11-14 亜鉛酸化物半導体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0014397A KR100470155B1 (ko) 2003-03-07 2003-03-07 아연산화물 반도체 제조방법

Publications (2)

Publication Number Publication Date
KR20040079516A true KR20040079516A (ko) 2004-09-16
KR100470155B1 KR100470155B1 (ko) 2005-02-04

Family

ID=32923816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0014397A KR100470155B1 (ko) 2003-03-07 2003-03-07 아연산화물 반도체 제조방법

Country Status (3)

Country Link
US (1) US6852623B2 (ko)
JP (1) JP2005039172A (ko)
KR (1) KR100470155B1 (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803950B1 (ko) * 2006-09-27 2008-02-18 한국화학연구원 플라즈마 유기-금속 화학 증착법을 이용한 p형 산화아연박막 제조 방법
WO2009057885A1 (en) * 2007-10-31 2009-05-07 Electronics And Telecommunications Research Institute A thin film type varistor and a method of manufacturing the same
WO2009120024A2 (ko) * 2008-03-27 2009-10-01 부산대학교 산학협력단 p형 산화아연화합물 반도체 재료용 소결체 및 이를 이용한 박막 및 후막의 제조방법
US8242875B2 (en) 2007-10-31 2012-08-14 Electronics And Telecommunications Research Institute Thin film type varistor and a method of manufacturing the same
US8258023B2 (en) 2007-04-25 2012-09-04 Lg Chem, Ltd. Thin film transistor and method for preparing the same
KR101239615B1 (ko) * 2011-04-18 2013-03-11 삼성코닝정밀소재 주식회사 발광장치용 기판 제조방법 및 이에 의해 제조된 발광장치용 기판
US8481362B2 (en) 2007-04-25 2013-07-09 Lg Chem, Ltd. Thin film transistor and method for preparing the same
KR101355236B1 (ko) * 2010-07-30 2014-01-27 히타치 긴조쿠 가부시키가이샤 산화물 반도체 타깃 및 산화물 반도체막의 제조 방법
WO2014027750A1 (ko) * 2012-08-13 2014-02-20 한국표준과학연구원 비정질 산화물 반도체 층 및 이를 포함하는 박막 트랜지스터
US9029191B2 (en) 2009-09-24 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9293597B2 (en) 2010-07-30 2016-03-22 Hitachi, Ltd. Oxide semiconductor device
US9627198B2 (en) 2009-10-05 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film semiconductor device
US10566459B2 (en) 2009-10-30 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a first region comprising silicon, oxygen and at least one metal element formed between an oxide semiconductor layer and an insulating layer

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161173B2 (en) 2003-05-20 2007-01-09 Burgener Ii Robert H P-type group II-VI semiconductor compounds
US7141489B2 (en) * 2003-05-20 2006-11-28 Burgener Ii Robert H Fabrication of p-type group II-VI semiconductors
US7172813B2 (en) * 2003-05-20 2007-02-06 Burgener Ii Robert H Zinc oxide crystal growth substrate
WO2006009783A2 (en) * 2004-06-17 2006-01-26 On International, Inc. Low dielectric constant zinc oxide
KR101091743B1 (ko) * 2005-02-23 2011-12-08 엘지디스플레이 주식회사 잉크젯 방식을 이용한 스페이서 형성방법
US7723154B1 (en) 2005-10-19 2010-05-25 North Carolina State University Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
WO2007117158A1 (en) * 2006-04-07 2007-10-18 Institute Of Geological And Nuclear Sciences Limited Zinc oxide materials and methods for their preparation
JP5360789B2 (ja) 2006-07-06 2013-12-04 独立行政法人産業技術総合研究所 p型酸化亜鉛薄膜及びその作製方法
US8029852B2 (en) * 2006-07-31 2011-10-04 Hewlett-Packard Development Company, L.P. Contact printing oxide-based electrically active micro-features
KR100798430B1 (ko) 2006-11-14 2008-01-28 인하대학교 산학협력단 후열처리에 따른 갈륨이 도핑된 산화아연 박막의 제조방법
US8747630B2 (en) 2007-01-16 2014-06-10 Alliance For Sustainable Energy, Llc Transparent conducting oxides and production thereof
JP5024765B2 (ja) * 2007-01-30 2012-09-12 株式会社フジクラ 酸化物基板の清浄化方法及び酸化物半導体薄膜の製造方法
KR100884883B1 (ko) * 2007-06-26 2009-02-23 광주과학기술원 아연산화물 반도체 및 이를 제조하기 위한 방법
JP5202897B2 (ja) * 2007-07-25 2013-06-05 住友電工デバイス・イノベーション株式会社 電界効果トランジスタおよびその製造方法
CN100587127C (zh) * 2007-08-28 2010-02-03 中国科学院物理研究所 表面活性剂法制备表面平整的高质量氧化锌外延薄膜
CN100595319C (zh) * 2008-01-07 2010-03-24 桂林电子科技大学 ZnO:Bi光电薄膜及其制备方法
CN100590820C (zh) * 2008-01-13 2010-02-17 大连理工大学 一种氮掺杂ZnO的受主激活方法
WO2009116990A1 (en) * 2008-03-17 2009-09-24 Midwest Research Institute High quality transparent conducting oxide thin films
TW200949004A (en) * 2008-04-25 2009-12-01 Lumenz Inc Metalorganic chemical vapor deposition of zinc oxide
FR2932607B1 (fr) * 2008-06-12 2011-01-14 Commissariat Energie Atomique Procede de passivation des centres de recombinaisons non radiatives d'echantillons en zno et echantillons en zno passive ainsi prepares
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
KR20200031709A (ko) * 2009-06-30 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101127491B1 (ko) * 2009-07-29 2012-03-23 삼성코닝정밀소재 주식회사 태양전지 기판 제조방법
US7829376B1 (en) 2010-04-07 2010-11-09 Lumenz, Inc. Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
FR2981090B1 (fr) * 2011-10-10 2014-03-14 Commissariat Energie Atomique Procede de preparation d'oxyde de zinc zno de type p ou de znmgo de type p.
US9496426B2 (en) 2012-02-10 2016-11-15 Alliance For Sustainable Energy, Llc Thin film photovoltaic devices with a minimally conductive buffer layer
WO2014077895A1 (en) 2012-11-19 2014-05-22 Alliance For Sustainable Energy, Llc Devices and methods featuring the addition of refractory metals to contact interface layers
US10297708B1 (en) 2018-01-25 2019-05-21 The United States Of America, As Represented By The Secretary Of The Air Force Surface passivation for PhotoDetector applications

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5830752B2 (ja) * 1977-09-13 1983-07-01 株式会社村田製作所 酸化亜鉛の圧電結晶膜
JPS57123969A (en) * 1981-01-26 1982-08-02 Semiconductor Energy Lab Co Ltd Formation of zinc oxide film by vapor phase method using plasma
JPH0753636B2 (ja) * 1986-07-10 1995-06-07 株式会社村田製作所 酸化亜鉛圧電結晶薄膜の製造方法
US5106770A (en) * 1990-11-16 1992-04-21 Gte Laboratories Incorporated Method of manufacturing semiconductor devices
JPH06140650A (ja) * 1992-09-14 1994-05-20 Sanyo Electric Co Ltd 透光性導電酸化膜の改質方法とこれを用いた光起電力装置の製造方法
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6169357B1 (en) * 1997-07-28 2001-01-02 Advanced Vision Technologies, Inc. Electron field-emission display cell device having opening depth defined by etch stop
GB2324408A (en) * 1997-01-21 1998-10-21 United Microelectronics Corporation Forming DRAM cells
JP3636914B2 (ja) * 1998-02-16 2005-04-06 株式会社日鉱マテリアルズ 高抵抗透明導電膜及び高抵抗透明導電膜の製造方法並びに高抵抗透明導電膜形成用スパッタリングターゲット
US6541294B1 (en) * 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4126332B2 (ja) * 1999-08-13 2008-07-30 学校法人高知工科大学 低抵抗p型単結晶酸化亜鉛およびその製造方法
JP3797417B2 (ja) * 2000-04-19 2006-07-19 株式会社村田製作所 p型半導体膜の製造方法およびそれを用いた発光素子
JP4146062B2 (ja) * 2000-05-12 2008-09-03 健吉郎 小林 p型酸化物半導体およびその製造方法
JP2002105625A (ja) * 2000-09-27 2002-04-10 Japan Science & Technology Corp 低抵抗p型酸化亜鉛薄膜の製造方法
US6689671B1 (en) * 2002-05-22 2004-02-10 Advanced Micro Devices, Inc. Low temperature solid-phase epitaxy fabrication process for MOS devices built on strained semiconductor substrate

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803950B1 (ko) * 2006-09-27 2008-02-18 한국화학연구원 플라즈마 유기-금속 화학 증착법을 이용한 p형 산화아연박막 제조 방법
US9130045B2 (en) 2007-04-25 2015-09-08 Lg Chem, Ltd. Thin film transistor and method for preparing the same
US8258023B2 (en) 2007-04-25 2012-09-04 Lg Chem, Ltd. Thin film transistor and method for preparing the same
US8481362B2 (en) 2007-04-25 2013-07-09 Lg Chem, Ltd. Thin film transistor and method for preparing the same
WO2009057885A1 (en) * 2007-10-31 2009-05-07 Electronics And Telecommunications Research Institute A thin film type varistor and a method of manufacturing the same
US8242875B2 (en) 2007-10-31 2012-08-14 Electronics And Telecommunications Research Institute Thin film type varistor and a method of manufacturing the same
WO2009120024A2 (ko) * 2008-03-27 2009-10-01 부산대학교 산학협력단 p형 산화아연화합물 반도체 재료용 소결체 및 이를 이용한 박막 및 후막의 제조방법
WO2009120024A3 (ko) * 2008-03-27 2010-01-07 부산대학교 산학협력단 p형 산화아연화합물 반도체 재료용 소결체 및 이를 이용한 박막 및 후막의 제조방법
US9595600B2 (en) 2009-09-24 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9029191B2 (en) 2009-09-24 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10418466B2 (en) 2009-09-24 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11393917B2 (en) 2009-09-24 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9627198B2 (en) 2009-10-05 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film semiconductor device
US9754784B2 (en) 2009-10-05 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device
US10566459B2 (en) 2009-10-30 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a first region comprising silicon, oxygen and at least one metal element formed between an oxide semiconductor layer and an insulating layer
US9005489B2 (en) 2010-07-30 2015-04-14 Hitachi Metals, Ltd. Sputtering target of oxide semiconductors and the manufacturing methods of oxide semiconductor layers
KR101355236B1 (ko) * 2010-07-30 2014-01-27 히타치 긴조쿠 가부시키가이샤 산화물 반도체 타깃 및 산화물 반도체막의 제조 방법
US9293597B2 (en) 2010-07-30 2016-03-22 Hitachi, Ltd. Oxide semiconductor device
KR101239615B1 (ko) * 2011-04-18 2013-03-11 삼성코닝정밀소재 주식회사 발광장치용 기판 제조방법 및 이에 의해 제조된 발광장치용 기판
WO2014027750A1 (ko) * 2012-08-13 2014-02-20 한국표준과학연구원 비정질 산화물 반도체 층 및 이를 포함하는 박막 트랜지스터
KR101466013B1 (ko) * 2012-08-13 2014-11-27 한국표준과학연구원 비정질 산화물 반도체 층 및 이를 포함하는 박막 트랜지스터

Also Published As

Publication number Publication date
JP2005039172A (ja) 2005-02-10
KR100470155B1 (ko) 2005-02-04
US20040175860A1 (en) 2004-09-09
US6852623B2 (en) 2005-02-08

Similar Documents

Publication Publication Date Title
KR100470155B1 (ko) 아연산화물 반도체 제조방법
KR100884883B1 (ko) 아연산화물 반도체 및 이를 제조하기 위한 방법
US20120319103A1 (en) Thin film transistor and method for preparing the same
EP0881666A2 (en) P-type nitrogen compound semiconductor and method of manufacturing same
KR20040104959A (ko) 도핑된 그룹 ⅲ-ⅴ 질화물 재료 및 이를 포함하는마이크로일렉트로닉 디바이스 및 디바이스 프리커서 구조물
US20050285119A1 (en) Dynamic p-n junction growth
KR100432856B1 (ko) 화합물 반도체 장치의 제조방법 및 화합물 반도체 장치의 제조장치
US5580663A (en) Electro-luminescent material, solid state electro-luminescent device and process for fabrication thereof
JPH06103757B2 (ja) ダイヤモンド電子装置
JP2020189781A (ja) 欠陥ドーピングによるp型酸化ガリウム薄膜の製造手順およびその利用
KR100860011B1 (ko) 주기적 급속열처리에 의한 p형 산화아연의 제조방법
KR100421800B1 (ko) 아연산화물 반도체 제조 방법
KR100947748B1 (ko) P형의 전기적 특성을 갖는 아연산화물 반도체 제조방법
WO2009152207A2 (en) Zinc oxide alloys and devices including the same
JP4398310B2 (ja) 発光素子およびその製造方法
JP3176975B2 (ja) 薄膜の製造方法
JPH0745538A (ja) 化合物半導体装置の製造方法及びその製造装置
KR101104876B1 (ko) 고안정성 p형 산화아연 박막 및 그 제조방법
KR100803950B1 (ko) 플라즈마 유기-금속 화학 증착법을 이용한 p형 산화아연박막 제조 방법
WO2003034510A1 (en) P-type zinc oxide thin film, compound semiconductor using the same and method for producing the same
KR20130044916A (ko) 산화아연계 투명도전성 박막, 그의 제조 방법, 산화아연계 투명도전성 박막을 포함하는 반도체 발광소자 및 그 제조 방법
KR20050123422A (ko) p형 질화물 반도체 형성방법 및 질화물 반도체 발광소자제조방법
WO2022238425A1 (en) A method of manufacturing a light-emitting device and a light-emitting device
JPH06103756B2 (ja) ダイヤモンド電子装置の作製方法
JPH06103758B2 (ja) ダイヤモンドを用いた電子装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121211

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee