KR100431991B1 - 레티클 및 이를 이용한 반도체소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 웨이퍼의 가장자리 영역 중 패턴 변형이 일어나는 부분만 노광되도록 레티클을 제조한 후, 그 레티클을 이용하여 패턴 변형이 일어나는 부분만 2중 노광한 후, 현상하여 패턴 변형이 일어나는 부분에 패턴이 형성되는 방지함으로써, 반도체 소자의 수율을 향상시키며, 전기적 특성을 개선할 수 있는 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.

Description

레티클 및 이를 이용한 반도체소자의 제조방법{Method for forming the reticle bit line bottom plug of semiconductor device}

본 발명은 반도체소자의 제조방법에 관한 것으로, 보다 상세하게는 웨이퍼의 가장자리 영역 중 패턴 변형이 일어나는 부분만 노광되도록 레티클을 제조한 후, 그 레티클을 이용하여 패턴 변형이 일어나는 부분만 2중 노광함으로써, 패턴 변형이 일어나는 부분의 포토레지스트를 전부 제거하도록 하는 레티클 및 이를 이용한 반도체소자의 제조방법에 관한 것이다.

일반적으로, 반도체소자의 제조 시, 포토레지스트 패턴을 형성하기 위한 사진식각공정은 실리콘 웨이퍼 상에 포토레지스트막을 코팅하여 형성하는 코팅공정과, 이 포토레지스트막이 형성된 웨이퍼 상에 레티클(마스크)을 이용하여 선택적으로 노광하는 노광공정과, 이 노광된 포토레지스트막을 현상하여 미세회로패턴을 형성하는 현상공정으로 이루어진다.

최근 상기의 노광공정에는, 코팅공정시 웨이퍼의 가장자리부분에 코팅된 포토레지스트막을 제거하여 다른 공정에서 이 가장자리부분의 포토레지스트막이 이물질로 작용하는 것을 방지하기 위한 가장자리 노광 공정도 포함된다.

종래 반도체소자 제조방법 중 레티클을 사용한 노광공정은 노광장비의 특성 상 하나의 다이(die)를 기준으로 노광하는 것이 아니라 레티클 안에 허용하는 한 많은 다이를 배열하여 한번에 노광하여 노광속도를 향상시키는 기술을 사용하였다.

그러나, 상기와 같은 종래기술을 이용하게 되면 도 1에 도시된 바와 같이,웨이퍼 상에 있어서 노광이 불필요한 웨이퍼의 가장자리 영역이 노광되는 문제점이 있었으며, 그 결과 단차가 발생함으로써, 그 단차에 의한 디포커스(defocus) 결과 회로패턴이 변형되는 문제점이 있었다.

또한, 상기 변형된 패턴은 후속 공정 시, 디펙트의 원인으로 작용하여, 웨이퍼 전체에 퍼지면서 도 2에 도시된 바와 같이, 액체에 의해 흘러내리는 거와 같은 디펙트를 웨이퍼 전체에 유발하여 반도체소자의 특성을 저하시키는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 포토레지스트층이 도포된 웨이퍼의 가장자리 영역 중 패턴 변형이 일어나는 부분만 노광되도록 레티클을 제조한 후, 그 레티클을 이용하여 패턴 변형이 일어나는 부분만 2중 노광한 후, 현상공정을 진행하여, 패턴 변형이 일어나는 부분의 포토레지스터를 전부 제거함으로써, 후속 식각 시, 패턴 변형이 일어나는 부분에 식각패턴이 형성되는 것을 방지하도록 하는 것이다.

또한, 본 발명의 목적은 포토레지스트층이 도포된 웨이퍼의 가장자리 영역 중 패턴 변형이 일어나는 부분만 노광되도록 레티클을 제조한 후, 그 레티클을 이용하여 패턴 변형이 일어나는 부분만 2중 노광한 후, 현상공정을 진행하여, 패턴 변형이 일어나는 부분의 포토레지스터를 전부 남김으로써, 후속 식각 시, 패턴 변형이 일어나는 부분에 식각패턴이 형성되는 것을 방지하도록 하는 것이다.

도 1과 도 2는 종래 반도체소자 제조방법에 의해 형성된 결과물의 문제점을 나타낸 도면이다.

도 3과 도 4는 본 발명의 실시예에 따른 레티클과 이를 이용하여 노광공정을 진행한 웨이퍼의 웨이퍼 맵(Wafer Map)을 나타낸 도면이다.

도 5a 내지 도 5d는 본 발명의 제 1실시예에 따른 반도체소자의 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.

도 6a 내지 도 6d는 본 발명의 제 2실시예에 따른 반도체소자의 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.

-- 도면의 주요부분에 대한 부호의 설명 --

100 : 레티클 103 : 제 1 개구부

108 : 제 2 개구부 600 : 웨이퍼

605 : 웨이퍼 가장자리 영역 610 : 네거티브 포토레지스트

610a : 네거티브 포토레지스트 패턴

상기 목적을 달성하기 위하여, 본 발명은 웨이퍼에 일정한 크기의 패턴형성을 위한 소정의 제 1 개구부와, 상기 제 1 개구부를 둘러싸는 테두리영역과, 상기 테두리영역 외측에 형성되어 웨이퍼에 패턴형성이 생기지 않도록 하기 위한 제 2 개구부를 포함하는 레티클을 제공한다.

또한, 상술한 목적을 달성하기 위한 본 발명은, 웨이퍼 상에 네거티브 포토레지스트를 도포한 후, 상기 레티클의 제2개구부만 블래이드 처리하여 웨이퍼 가장자리 영역에 제1노광공정을 진행하는 단계와, 상기 제1노광공정을 진행한 네거티브 포토레지스트를 상기 레티클의 제1개구부만 블래이드 처리하여 웨이퍼 패턴형성부분에 제2노광공정을 진행하는 단계와, 상기 결과물을 현상하여 웨이퍼 중앙영역에만 네거티브 포토레지스트 패턴을 형성하는 단계와, 상기 네거티브 포토레지스트 패턴을 마스크로 식각공정을 진행하여 웨이퍼 내에 회로패턴을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 제조방법을 제공한다.

상술한 목적을 달성하기 위한 본 발명은, 웨이퍼 상에 포지티브 포토레지스트를 도포한 후, 상기 레티클의 제2개구부만 블래이드 처리하여 웨이퍼 가장자리 영역에 제1노광공정을 진행하는 단계와, 상기 제1노광공정을 진행한 포지티브 포토레지스트를 상기 레티클의 제1개구부만 블래이드 처리하여 웨이퍼 패턴형성부분에 제2노광공정을 진행하는 단계와, 상기 결과물을 현상하여 웨이퍼 중앙영역에만 포지티브 포토레지스트 패턴을 형성하는 단계와, 상기 포지티브 포토레지스트 패턴을 마스크로 식각공정을 진행하여 웨이퍼 내에 회로패턴을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 제조방법을 제공한다.

본원발명은 웨이퍼 식각을 위한 포토레지스트 패턴 형성 시, 웨이퍼 가장자리에 네거티브 포토레지스트 패턴을 남긴 다음, 웨이퍼 전체에 포지티브 포토레지스트 패턴을 형성하여 식각함으로써, 웨이퍼 가장자리 영역에 식각공정에 의해 필요 없는 패턴이 형성되는 것을 방지하는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.

도 3와 도 4는 본 발명의 실시예에 따른 레티클과 이를 이용하여 노광공정을 진행한 웨이퍼의 웨이퍼 맵(Wafer Map)을 나타낸 단면도이다.

도 3에 도시된 바와 같이, 본 발명의 레티클(100)은 일정한 크기의 패턴형성을 위한 소정의 제 1 개구부(103)와 이를 둘러싸는 테두리영역(105)을 포함하고, 제 2 개구부(108)를 더 포함하여 형성한다.

이때, 상기 제 2 개구부(108)는 웨이퍼의 가장자리 영역 중 패턴 변형이 일어나는 부분만 노광하기 위해 형성된 것으로, 상기 제 2 개구부(108)을 이용하여 패턴 변형이 일어나는 영역을 2중 노광하여 포토레지스트를 제거하거나 또는 남김으로 패턴의 변형을 방지한다.

그리고, 도 4에 도시된 바와 같이, 상기 레티클(100)을 이용하여 웨이퍼(120) 노광 시, 레티클의 제 2 개구부만을 브래이드(blade)처리하여 웨이퍼 가장자리 영역에서 패턴 변형이 일어나는 영역만 노광공정을 진행하면, 웨이퍼 상에 노광된 영역(125)이 나타난다.

도 5a 내지 도 5d는 본 발명의 제 1실시예에 따른 반도체소자의 제조방법을설명하기 위해 순차적으로 나타낸 단면도이다.

우선, 도 5a에 도시된 바와 같이, 웨이퍼(600) 상에 네거티브 포토레지스트(610)를 도포한 후, 상기 레티클(100)의 제 2 개구부(미도시함)만을 브래이드(blade)처리하여 웨이퍼 가장자리 영역(605)에만 제 1노광공정을 진행한다.

그 다음, 도 5b에 도시된 바와 같이, 상기 제 1노광공정을 진행한 웨이퍼(600) 상에 다시, 상기 레티클(100)의 제 1 개구부(103)만을 브래이드(blade)처리한 후, 제2 노광공정을 진행한다.

이어서, 도 5c에 도시된 바와 같이, 상기 1노광공정과 제 2노광공정에 의해 2중 노광된 네거티브 포토레지스트가 도포된 웨이퍼(600)에 현상공정을 진행하여 네거티브 포토레지스트 패턴(610a)을 형성한다.

이때, 상기 결과물인 웨이퍼 가장자리 영역(605)의 네거티브 포토레지스트(610)는 제 1노광공정과 제 2노광공정에 의해 2중 노광됨으로써, 상기 현상 공정 시, 제 1노광공정에 의해 네거티브 포토레지스트 특성 상 제거되지 않고 남게 되며, 웨이퍼의 중앙 영역(A)에는 네거티브 포토레지스트 패턴(610a)을 형성된다.

계속하여, 도 5d에 도시된 바와 같이, 상기 웨이퍼 상에 남은 네거티브 포토레지스트들을 제거함으로써 웨이퍼 가장자리 영역(605)에 변형된 패턴의 형성을 방지하고, 웨이퍼의 중앙 영역(A)에만 필요한 회로패턴을 형성하게 된다.

도 6a 내지 도 6d는 본 발명의 제 2실시예에 따른 반도체소자의 제조방법을 설명하기 위해 순차적으로 나타낸 단면도이다.

우선, 도 6a에 도시된 바와 같이, 웨이퍼(700) 상에 포지티브 포토레지스트(710)를 도포한 후, 상기 레티클(100)의 제 2 개구부(미도시함)만을 브래이드(blade)처리하여 웨이퍼 가장자리 영역(705)에만 제 1노광공정을 진행한다.

그 다음, 도 6b에 도시된 바와 같이, 상기 제 1노광공정을 진행한 포지티브 포토레지스트(710) 상에 다시, 상기 레티클(100)의 제 1 개구부(103)만을 브래이드(blade)처리한 후, 제2 노광공정을 진행한다.

이어서, 도 6c에 도시된 바와 같이, 상기 1노광공정과 제 2노광공정에 의해 2중 노광된 포지티브 포토레지스트(미도시함)가 도포된 웨이퍼(700)에 현상공정을 진행하여 네거티브 포토레지스트 패턴(710a)을 형성한다.

이때, 상기 결과물인 웨이퍼 가장자리 영역(705)의 포지티브 포토레지스트(미도시함)는 제 1노광공정과 제 2노광공정에 의해 2중 노광됨으로써, 상기 현상 공정 시, 제 1노광공정에 의해 포지티브 포토레지스트 특성 상 제거되어 남지 않게 되며, 웨이퍼의 중앙 영역(A)에만 포지티브 포토레지스트 패턴(710a)을 형성된다.

계속하여, 도 6d에 도시된 바와 같이, 상기 포지티브 포토레지스트들을 제거함으로써 웨이퍼 가장자리(705)에 변형된 패턴의 형성을 방지하고, 웨이퍼의 중앙 영역(A)에만 필요한 회로패턴을 형성하게 된다.

따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 제조방법을 이용하게 되면, 웨이퍼 상의 패턴 변형이 일어나는 부분의 포토레지스트를 전부 제거하여 패턴 변형이 일어나는 부분을 제거함으로써, 후속 식각 시, 식각패턴이 형성되는 것을 방지되어, 패턴 CD의 균일성을 향상시킬 수 있을 뿐만 아니라 반도체소자의 특성 및 신뢰성을 개선하여 향상시키는 이점이 있다.

Claims (4)

1. 웨이퍼에 일정한 크기의 패턴형성을 위한 소정의 제 1 개구부와,

   상기 제 1 개구부를 둘러싸는 테두리영역과,

   상기 테두리영역 외측에 형성되어 웨이퍼에 패턴형성이 생기지 않도록 하기 위한 제 2 개구부를 포함하여 이루어진 것을 특징으로 하는 레티클.
2. 제 1항에 있어서, 상기 제 2 개구부의 크기는 사용자가 원하는 크기로 설정하는 것을 특징으로 하는 레티클.
3. 상기의 레티클을 이용한 반도체소자의 제조방법에 있어서,

   웨이퍼 상에 네거티브 포토레지스트를 도포한 후, 상기 레티클의 제2개구부를 블래이드 처리하여 웨이퍼 가장자리 영역에만 제1노광공정을 진행하는 단계와;

   상기 제1노광공정을 진행한 네거티브 포토레지스트 상에 상기 레티클의 제1개구부만 블래이드 처리하여 제2노광공정을 진행하는 단계와;

   상기 결과물을 현상하여 웨이퍼 중앙영역에만 네거티브 포토레지스트 패턴을 형성하는 단계와;

   상기 네거티브 포토레지스트 패턴을 마스크로 식각공정을 진행하여 웨이퍼 내에 회로패턴을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 제조방법.
4. 상기의 레티클을 이용한 반도체소자의 제조방법에 있어서,

   웨이퍼 상에 포지티브 포토레지스트를 도포한 후, 상기 레티클의 제2개구부를 블래이드 처리하여 웨이퍼 가장자리 영역에만 제1노광공정을 진행하는 단계와;

   상기 제1노광공정을 진행한 포지티브 포토레지스트 상에 상기 레티클의 제1개구부만 블래이드 처리하여 제2노광공정을 진행하는 단계와;

   상기 결과물을 현상하여 웨이퍼 중앙영역에만 포지티브 포토레지스트 패턴을 형성하는 단계와;

   상기 포지티브 포토레지스트 패턴을 마스크로 식각공정을 진행하여 웨이퍼 내에 회로패턴을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 제조방법.