KR100422956B1 - 미세패턴형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한것으로, 공지의 기술로 감광막을 노광한다음, 감광막의 전면에 고에너지 빔으로 전면 노광하여 현상액에 의해 제거될 부분의 경계를 경화(Hardening)시키므로써 현상후에 미세 스페이스(Space)를 갖는 감광막 패턴을 형성함으로써 그 결과 미세 스페이스를 하부층 패턴을 제조할 수가 있다.

Description

미세 패턴 형성방법

본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한것으로, 특히 고에너지 빔을 기 노광된 웨이퍼 전면에 노광하여 원래 크기 보다 작은 미세패턴을 형성하는 방법에 관한것이다.

반도체소자에서 예정된 층의 패턴을 형성하기 위해서는 예정된 층 상부에 레지스트를 도포하고, 노광 및 현상 공정으로 레지스트 패턴을 형성하고, 상기 레지스트 패턴을 마스크로 이용하여 하부의 예정된 층을 식각하여 패턴을 형성하였다.

한편, 반도체소자가 고집적화 됨에 따라 미세 크기의 레지스트 패턴이 요구되는데 이러한 요구를 만족 시키기 위하여 해상력이 뛰어난 화학증폭형 레지스트, 3층 레지스트 또는 실리레이션 레지스트가 대두 되었다.

또한, 미세 스페이스(space)를 갖는 감광막 패턴을 형성하기 위하여 공지의 기술로 감광막 패턴을 형성한후 고온에서 이를 플로우(Flow)시키므로써 마스크의 패턴 크기 보다 작은 패턴을 얻는 방법이 있는데 고온처리 조건의 제어(Control)가 어려우므로 공정의 재현성이 없으며 감광막 플로우로 인해 패턴의 크기 측정이 어렵고 초기 도포된 감광막의 두께가 감소하는 단점이 있다.

따라서, 본 발명은 기 노광된 웨이퍼를 고에너지 빔으로 전면 노광하여 현상액에 의해 제거될 부분의 경계를 경화(Hardening)시키므로써 현상후의 감광막 패턴의 간격을 최소화시켜 미세 스페이스를 갖는 하부층 패턴을 제조하는 미세 패턴 형성 방법을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명은 반도체소자의 미세 패턴 형성 방법에 있어서,

웨이퍼 상부에 감광막을 도포하고, 마스크를 이용하여 노광하는 단계와,

고 에너지 빔으로 다시 전면 노광 하여 노광된 지역의 경계 부분이 경화 되도록 하는 단계와,

현상 공정으로 상기 노광된 감광막을 제거하여 미세 스페이스를 갖는 감광막패턴을 형성하는 단계를 포함 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명하기로 한다.

제1도 내지 제3도는 종래 기술에 의해 미세 스페이스를 갖는 레지스트 패턴을 형성하는 단계를 도시한 단면도이다.

제1도는 웨이퍼(1) 상부에 감광막(2)을 도포하고, 크롬 패턴(4)이 석영기판(3)에 형성된 마스크(5)을 이용하여 광(6)을 노광하는 단계를 도시한 단면도이다.

제2도는 노광된 감광막(2)을 현상액에서 제거하여 감광막 패턴(2')을 형성한 단면도이다.

제3도는 상기 감광막 패턴(2')을 고온에서 플로우 시켜서 스페이스를 더욱 감소 시킨 감광막 패턴(2")을 형성한 단면도이다.

그러나, 상기한 종래 기술은 감광막 패턴 형성후 고온에서 이를 플로우(Flow) 시키므로써 마스크에서의 스페이스 크기 보다 작은 스페이스를 얻을 수는 있으나 고온처리 조건의 제어(Control)가 어려우므로 공정의 재현성이 없으며 감광막 플로우로 인해 패턴의 크기 측정이 어렵고 초기 도포된 감광막의 두께가 감소하는 단점이 있다.

제4도 내지 제6도는 본 발명에 의해 레지스트 패턴을 형성하는 단계를 도시한 단면도이다.

제4도는 웨이퍼(1) 상부에 감광막(2)을 도포하고, 크롬 패턴(4)이 석영기판(3)에 형성된 마스크(5)를 이용하여 광(6)을 노광하는 단계를 도시한 단면도이다.

상기 감광막(2)은 포지티브 감광막은 물론 네가티브 감광막에 적용할 수 있으며, 노광원으로 i - 라인(파장 365nm), DUV - 라인(파장 248nm) 또는 193nm 파장을 갖는 광을 이용할 수 있다.

제5도는 노광된 감광막(2)을 현상하기 전에 고에너지 빔(6)으로 다시 전면 노광하는 것을 도시한 단면도이다.

참고로, 상기 고에너지 빔(6) 예를들어 전자빔 또는 이온빔등을 기 노광된 감광막(2) 전면에 노광하는 경우 노광된 지역(7)의 경계 부분이 경화 되어 후속의 현상액으로 제거되지 않게 된다.

제6도는 현상 공정으로 상기 노광된 감광막을 제거하여 감광막 패턴(2')을 형성한 단면도이다. 상기와 같이 고에너지 빔(6)으로 선택 노광된 감광막(2)을 전면 노광하는 경우 노광된 지역(7)의 경계 부분이 경화 되어 상기 현상액으로 제거되지 않게 됨으로 인하여 좁은 스페이스를 갖는 감광막 패턴(2')이 형성된다.

기 노광된 웨이퍼를 현상하기 전에 고에너지빔(전자빔 or 이온빔)으로 전면 노광하면 도포된 감광막이 경화 되는데 이때 현상후 제거된 영역과 패턴으로 남을 영역의 경계 부근은 이 경화 작용으로 인해 현상후에도 부분적으로 더 남게 되고 따라서 최종적인 감광막 패턴의 스페이스가 줄어든다.

또한, 현재의 장비로서 형성 할 수 없는 초 미세패턴을 충분한 공정 마진을 갖고 형성 할 수 있다. 이 경우 고에너지 빔의 노광량(Dose)만 제어하면 되므로 공정의 재현성 확보는 물론 패턴크기(CD : Crtitical Dimension)측정도 용이하며 감광막의 두께 변화도 거의 없게 된다.

상기한 본 발명은 초기 노광시의 노광량, 촛점(Focus)과 고 에너지 빔의 노광량을 조합하여 최종 미세패턴의 크기, 형태를 제어하고 최적화 할 수 있다. 또한, 본 발명은 스페이스(Space)형태의 모든 패턴(라인 및 스페이스, 콘택트 홀, 섬(Island) 패턴 등)의 형성 공정에 적용이 가능하다.

상기한 본 발명은 현재의 반도체 장비로는 형성 할 수 없는 초 미세패턴을 충분한 공정 마진을 갖고 형성할 수 있는 효과가 있다.

제1도 내지 제3도는 종래 기술에 의해 미세 스페이스(space)를 갖는 레지스트 패턴을 형성하는 단계를 도시한 단면도이다.

제4도 내지 제6도는 본 발명에 의해 미세 스페이스를 갖는 레지스트 패턴을 형성하는 단계를 도시한 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

1 : 웨이퍼 2 : 감광막

3 : 석영 기판 4 : 크롬 패턴

5 : 광 6 : 고 에너지 빔

7 : 노광 영역 2', 2" : 감광막 패턴

Claims (4)

1. 반도체소자의 미세 패턴 형성 방법에 있어서,

   웨이퍼 상부에 감광막을 도포하고, 마스크를 이용하여 선택 노광하는 단계와,

   상기 선택 노광된 감광막을 고 에너지 빔으로 다시 전면 노광 하여 노광된 지역의 경계 부분이 경화 되도록 하는 단계와,

   상기 노광된 감광막을 현상 공정으로 현상하여 미세 스페이스(space)를 갖는 감광막 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
2. 제1항에 있어서,

   상기 미세 패턴을 형성하는 공정을 라인 및 스페이스, 콘택트 홀 또는 섬 형태의 패턴에 적용하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
3. 제1항에 있어서,

   상기 감광막은 포지티브 감광막 또는 네가티브 감광막인 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
4. 제1항에 있어서,

   상기 노광 공정시 광원은 i - 라인, DUV - 라인 또느 193nm 파장의 광원인것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.