KR100430097B1 - 액정표시장치용 모니터 구동회로 - Google Patents

액정표시장치용 모니터 구동회로 Download PDF

Info

Publication number
KR100430097B1
KR100430097B1 KR10-1999-0011839A KR19990011839A KR100430097B1 KR 100430097 B1 KR100430097 B1 KR 100430097B1 KR 19990011839 A KR19990011839 A KR 19990011839A KR 100430097 B1 KR100430097 B1 KR 100430097B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
scaler
signal
crystal panel
monitor
Prior art date
Application number
KR10-1999-0011839A
Other languages
English (en)
Other versions
KR20000065497A (ko
Inventor
김준희
윤희경
이한상
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-1999-0011839A priority Critical patent/KR100430097B1/ko
Priority to US09/522,449 priority patent/US6999056B1/en
Priority to GB0008548A priority patent/GB2352575B/en
Publication of KR20000065497A publication Critical patent/KR20000065497A/ko
Application granted granted Critical
Publication of KR100430097B1 publication Critical patent/KR100430097B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 전자기방해를 방지함과 아울러, 제조비용이 저감되도록 구성된 액정표시장치용 모니터 구동회로에 관한 것이다.
본 발명의 액정표시장치용 모니터 구동회로는 그래픽카드로부터의 아날로그 그래픽 신호를 입력하는 커넥터와, 상기 커넥터로부터의 상기 아날로그 그래픽 신호를 디지털 그래픽 데이터로 변환하기 위한 아날로그 디지털 변환기와, 상기 아날로그 디지털 변환기로부터의 디지털 그래픽 데이터를 액정패널의 해상도에 따라 변환하기 위한 스케일러와, 상기 스케일러로부터의 상기 디지털 그래픽 데이터에 기초하여 상기 액정패널을 구동하기 위한 타이밍 컨트롤러를 구비하고, 상기 아날로그 디지털 변환기, 상기 스케일러 및 상기 타이밍 컨트롤러 중 적어도 두 개는 하나의 집적회로칩 내에 집적된다.
이러한 구성에 의해, 본 발명의 액정표시장치용 모니터 구동회로는 EMI를 방지함과 아울러, 제조비용을 저감하게 된다.

Description

액정표시장치용 모니터 구동회로{Driving Circuit of Monitor for Liquid Crystal Display}
본 발명은 모니터 구동회로에 관한 것으로, 특히 전자기방해를 방지함과 아울러, 제조비용이 저감되도록 구성된 액정표시장치용 모니터 구동회로에 관한 것이다.
통상적으로, 액정 표시장치(Liquid Crystal Display ; 이하 "LCD"라 함)는 영상신호에 대응하도록 광빔의 투과량을 조절함에 의해 화상을 표시하는 대표적인 평판 표시장치이다. 특히, LCD는 경량화, 박형화, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이러한 추세에 따라 LCD는 사무자동화(Office Automation) 장치 및 노트북 컴퓨터의 표시장치로 적용되고 있다. 또한, LCD는 사용자의 요구에 부응하여 대화면화, 고정세화, 저소비전력화의 방향으로 진행되고 있다. 이하, 도 1 및 도 2를 결부하여 종래의 LCD용 모니터 구동회로에 대하여 살펴보기로 한다.
도 1을 참조하면, 종래의 모니터 구동회로는 그래픽카드(10)에서 출력되는 아날로그 그래픽신호를 액정패널의 특성에 맞도록 변환하는 모니터회로 블록(20)과, 액정패널에 인가되는 영상신호를 제어하여 액정패널을 구동하는 LCD표시회로 블록(30)을 구비한다. 각각의 블록에 대하여 상세하게 살펴보기로 한다. 모니터회로 블록(20)은 제1 및 제2 케이블을 접속하기 위한 제1 및 제2 커넥터(Connector)(12,22)와, 제1 커넥터(12)를 경유한 아날로그신호를 디지털신호로 변환하는 아날로그 디지털 변환기(Analog Digital Converter : 이하, "ADC"라 한다)(14)와, 상기 그래픽신호를 액정패널의 해상도에 대응하는 영상신호로 변환하는 스케일러(Scaler,16)와, 스케일러(16)에서 출력된 신호를 부호화(Encoding) 하는 LVDS(Low Voltage Differential Signaling ; 이하, "LVDS"라 한다)로 구성된다. 제1 케이블은 그래픽카드(10)와 모니터회로 블록(20) 사이에 배치되어 아날로그 그래픽신호를 모니터회로 블록(20)에 인가하게 된다. 제2 케이블은 모니터회로 블록(20)과 LCD표시회로 블록(30) 사이에 배치되어 액정패널을 구동하기위한 신호를 전송하게 된다. 이들 제1 및 제2 케이블은 고주파의 신호의 전자기방해를 고려하여 실드(Shielding) 처리된 케이블이 사용되므로 비용부담이 증가한다. 또한, 제2 케이블은 액정패널에 따라 시리얼 인터페이스(Serial Interface)와 패러럴 인터페이스(Parallel Interface)를 지원하게 된다. 이에 대하여 후술하기로 한다. 한편, 제1 커넥터(12)에는 제1 케이블이 접속되어 아날로그 그래픽신호가 인가되도록 한다. ADC(14)는 아날로그 그래픽신호를 디지털 그래픽신호로 변환하여 R,G,B에 해당하는 디지털 신호를 스케일러(16)로 출력한다. 스케일러(16)는 입력된 디지털 신호를 액정패널의 해상도 및 타이밍에 맞도록 변환한다. 예를들어, 입력된 디지털신호의 해상도가 액정패널의 해상도보다 낮은 경우 디지털 신호를 확장하여 전체화면에 이미지를 표시하거나, 액정패널의 중앙에 표시하게 된다. 반면에, 입력된 디지털신호의 해상도가 액정패널의 해상도보다 큰 경우 디지털 신호를 축소하여 액정패널의 해상도에 맞도록 표시하게 된다. 실제로, XGA모드의 경우 R,G,B신호는 24비트로 처리되며, SXGA모드의 경우에는 48비트인 R,G,B신호를 기수와 우수로 나누어 R,G,B신호를 24비트씩 처리하게 된다. 이와같이, 액정패널에 따라 다양한 형태로 변화되는 그래픽신호를 액정패널로 전송하기위해 소정의 인터페이스를 사용하게 된다. 예를들면, 시리얼 인터페이스의 경우에는 LVDS 또는 패널링크등이 있고 패러럴 인터페이스의 경우에는 TTL(Transistor Transistor Logic ; 이하, "TTL"이라 한다)이 있다. 이들중 LVDS는 스케일러(16)에서 출력된 영상신호를 시리얼하게 부호화(Encoding) 하게 된다. 시리얼로 부호화된 영상신호는 제2 커넥터(22) 및 제2 케이블을 경유하여 LCD표시회로 블록(30)으로 전송된다. 한편, LCD표시회로 블록(30)은 제2 케이블에 접속되는 제3 커넥터(24)와, 부호화된 영상신호를 복호화(Decoding)하는 LVDS(26)와, 영상신호를 액정패널에 인가하여 액정패널을 구동하는 타이밍 컨트롤러(28)로 구성된다. 제2 케이블 및 제3 커넥터(24)를 경유한 부호화된 영상신호는 LVDS(26)에 인가되어 복호화된 영상신호로 변환된다. 또한, 영상신호는 타이밍 컨트롤러(28)에 전송되어 액정패널을 구동하게된다. 상기와 같이 아날로그방식의 LCD용 모니터 구동회로는 최초의 신호 입력시점에서 타이밍 컨트롤러(28) 까지 여러 단계를 진행하게 된다. 이에 따라, 인쇄회로기판(Printed Circuit Board, 이하 "PCB"라 한다)의 설계시 많은 수의 고주파 배선을 형성하게 되므로 전자기방해(ElectroMagnetic Interference ; 이하 "EMI"라 한다)가 발생하게된다. 이러한 EMI의 영향은 고해상도로 진행함에 따라 더욱 부각되는 문제점으로 대두되고 있다. 실제로, SXGA모드(1280*1024)에서 수직주파수가 60㎐일 경우 클럭주파수는 108㎒가 되어 EMI를 발생하게 된다. 이에 따라, 고해상의 SXGA모드에서는 EMI를 감소시키도록 신호 및 데이터전송에 LVDS 또는 패널링크 등의 시리얼 인터페이스를 사용하게 된다. 그러나, 데이터 전송을 위한 시리얼 인터페이스를 필요로 하므로 비용을 상승시키게 된다. 또한, 설계자의 의도에 따라 프레임 메모리(13)를 채용할 경우 더 많은 수의 고주파신호 배선을 필요로 하므로 EMI가 증가되는 문제점이 있다.
도 2를 참조하면, 종래의 모니터 구동회로는 그래픽카드(10)에서 출력되는 디지털 그래픽신호를 액정패널의 특성에 맞도록 변환하는 모니터회로 블록(20)과, 액정패널에 인가되는 영상신호를 제어하여 액정패널을 구동하는 LCD표시회로 블록(30)을 구비한다. 각각의 블록에 대하여 상세하게 살펴보기로 한다. 모니터회로 블록(20)은 제1 및 제2 커넥터(12,22)와, TMDS(15)와, 스케일러(16)와, LVDS(18)로 구성된다. 이 때, 커넥터, 스케일러 및 LVDS의 기능 및 동작은 도 1에서 충분히 기술하였으므로 상세한 설명은 생략하기로 한다. 또한, TMDS(Transmittance Minimize Differential Signaling)(15)는 그래픽카드(50)에서 전송된 그래픽신호를 패러럴 그래픽신호로 복호화(Decoding) 하여 스케일러(16)에 인가하게 된다. 또한, 제1 케이블은 그래픽카드(10)와 모니터회로 블록(20) 사이에 배치되어 디지털 그래픽신호를 모니터회로 블록(20)에 인가하게 된다. 제2 케이블은 모니터회로 블록(20)과 LCD표시회로 블록(30) 사이에 배치되어 액정패널을 구동하기위한 신호를 전송하게 된다. 이들 제1 및 제2 케이블은 고주파의 신호의 전자기방해를 고려하여 실드(Shielding) 처리된 케이블이 사용되므로 비용부담이 증가한다. 한편, LCD표시회로 블록(30)은 제2 케이블에 접속되는 제3 커넥터(24)와, 부호화된 영상신호를 복호화(Decoding)하는 LVDS(26)와, 영상신호를 액정패널에 인가하여 액정패널을 구동하는 타이밍 컨트롤러(28)로 구성된다. 이 때, 커넥터, LVDS 및 타이밍 컨트롤러의 기능 및 동작은 도 1에서 충분히 기술하였으므로 상세한 설명은 생략하기로 한다. 상기와 같이 디지털방식의 LCD용 모니터 구동회로는 최초의 신호 입력시점에서 타이밍 컨트롤러(28) 까지 여러 단계를 진행하게 된다. 이에 따라, PCB의 설계시 많은 수의 고주파 배선(예를 들면, 입·출력단자, 케이블, 커넥터 등)을 형성하게 되므로 EMI가 발생하게된다. 이러한 EMI의 영향은 고해상도로 진행함에 따라 더욱 부각되는 문제점으로 대두되고 있다. 실제로, SXGA모드(1280*1024)에서 수직주파수가 60㎐일 경우 클럭주파수는 108㎒가 되어 EMI를 발생하게 된다. 이에 따라, 고해상의 SXGA모드에서는 EMI를 감소시키도록 신호 및 데이터전송에 LVDS 또는 패널링크 등의 시리얼 인터페이스를 사용하게 된다. 그러나 데이터 전송을 위한 시리얼 인터페이스를 필요로 하므로 비용을 상승시키게 된다. 또한, 설계자의 의도에 따라 프레임 메모리를 채용할 경우 더 많은 수의 고주파신호 배선을 필요로 하므로 EMI가 증가되는 문제점이 있다.
이에 따라, EMI를 방지함과 아울러, 제조비용을 저감하기위한 새로운 LCD용 모니터 구동회로가 요구되고 있는 실정이다.
따라서, 본 발명의 목적은 전자기방해를 방지함과 아울러, 제조비용이 저감되도록 구성된 액정표시장치용 모니터 구동회로를 제공 하는데 있다.
도 1은 종래의 아날로그방식의 LCD용 모니터 구동회로를 도시한 블록도.
도 2는 종래의 디지털방식의 액정표시소자용 모니터 구동회로를 도시한 블록도.
도 3은 본 발명의 일 실시예에 따른 아날로그방식의 LCD용 모니터 구동회로를 도시한 블록도.
도 4는 도 3을 상세하게 도시한 블록도.
도 5는 도 4의 모니터 제어IC를 상세하게 도시한 블록도.
도 6은 본 발명의 다른 실시예에 따른 아날로그방식의 LCD용 모니터 구동회로를 도시한 블록도.
도 7은 본 발명의 다른 실시예에 따른 아날로그방식의 LCD용 모니터 구동회로를 도시한 블록도.
도 8은 본 발명의 다른 실시예에 따른 디지털방식의 LCD용 모니터 구동회로를 도시한 블록도.
도 9는 본 발명의 다른 실시예에 따른 디지털방식의 LCD용 모니터 구동회로를 도시한 블록도.
도 10은 본 발명의 다른 실시예에 따른 디지털방식의 LCD용 모니터 구동회로를 도시한 블록도.
< 도면의 주요 부분에 대한 부호의 설명 >
10,50 : 그래픽카드 14,64 : 아날로그 디지털 변환기
16,66 : 스케일러 18 : LVDS
20,60,70 : 모니터회로 블록 28,68 : 타이밍 컨트롤러
30 : LCD제어회로 블록 62,72 : 모니터제어 IC
12,22,24,52 : 커넥터
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 LCD용 모니터 구동회로는 그래픽카드로부터의 아날로그 그래픽 신호를 입력하는 커넥터와, 상기 커넥터로부터의 상기 아날로그 그래픽 신호를 디지털 그래픽 데이터로 변환하기 위한 아날로그 디지털 변환기와, 상기 아날로그 디지털 변환기로부터의 디지털 그래픽 데이터를 액정패널의 해상도에 따라 변환하기 위한 스케일러와, 상기 스케일러로부터의 상기 디지털 그래픽 데이터에 기초하여 상기 액정패널을 구동하기 위한 타이밍 컨트롤러를 구비하고, 상기 아날로그 디지털 변환기, 상기 스케일러 및 상기 타이밍 컨트롤러 중 적어도 두 개는 하나의 집적회로칩 내에 집적된다.본 발명의 다른 실시예에 따른 LCD용 모니터 구동회로는 그래픽카드로부터의 그래픽신호를 패러럴 그래픽신호로 변환하기 위한 TMDS 처리기와, 상기 TMDS 처리기로부터의 패러럴 그래픽 데이터를 액정패널의 해상도에 따라 변환하기 위한 스케일러와, 상기 스케일러로부터의 상기 디지털 그래픽 데이터에 기초하여 상기 액정패널을 구동하기 위한 타이밍 컨트롤러를 구비하고, 상기 TMDS 처리기, 상기 스케일러 및 상기 타이밍 컨트롤러 중 적어도 두 개는 하나의 집적회로칩 내에 집적된다.본 발명의 또 다른 실시예에 따른 LCD용 모니터 구동회로는 그래픽카드로부터의 그래픽신호를 패러럴 그래픽신호로 변환하기 위한 TMDS 처리기와, 상기 TMDS 처리기로부터의 패러럴 그래픽 데이터를 액정패널의 해상도에 따라 변환하기 위한 스케일러와, 상기 스케일러로부터의 상기 디지털 그래픽 데이터에 기초하여 상기 액정패널을 구동하기 위한 타이밍 컨트롤러를 구비하고, 상기 스케일러는 상기 타이밍 컨트롤러에 직접 접속된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
도 3 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명 하기로 한다.
도 3 내지 도 7을 결부하여 아날로그 방식을 사용하는 본 발명의 제1 내지 제3 실시예에 따른 LCD용 모니터 구동회로에 대하여 살펴보기로 한다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 LCD용 모니터 구동회로는 그래픽카드(50)에서 전송되는 아날로그 그래픽신호가 인가되는 커넥터(52)와, 상기 아날로그 그래픽신호를 이용하여 액정패널을 구동하는 모니터회로 블록(60)을 구비한다. 커넥터(52)에는 케이블을 경유하여 인가되는 아날로그 그래픽신호가 인가된다. 이 때, 모니터회로 블록(60)은 입력된 그래픽신호를 이용하여 액정패널을 직접 구동하게 된다. 이를위해, 도 4에 도시된 바와 같이 모니터회로 블록(60)은 액정패널을 제어하는 모니터제어 집적회로(Integrated Circuit, 이하 "IC"라 한다)와, 주변회로로 구성된다. 이 때, 주변회로는 클럭주파수에 비해 매우 낮은 주파수(예를들면, 10㎒)로 동작하게 되므로 EMI에는 영향을 미치지 않게된다. 또한, 도 5에 도시된 바와 같이 모니터 제어IC(62)는 아날로그 그래픽신호를 디지털 그래픽 신호로 변환하는 ADC(64)와, 입력된 그래픽신호를 액정패널의 해상도 및 타이밍에 따라 변환하는 스케일러(66)와, 스케일러(66)의 출력신호를 액정패널에 인가하여 구동하는 타이밍 컨트롤러(68)로 구성된다. 또한, 모니터 제어IC(62)에는 설계자의 의도에 따라 프레임 메모리(65)를 추가할수도 있을 것이다. 이 경우, 각 구성요소들(예를 들면, ADC, 스케일러, 타이밍 컨트롤러 및 프레임 메모리)간의 신호의 흐름이 IC 내부적으로만 수행되므로 외부로 EMI의 방사가 이루어지지 않게된다. 또한, 모니터 제어IC(62)는 ADC(64), 스케일러(66), 타이밍 컨트롤러(68) 및 프레임 메모리(65)를 하나로 원칩화함으로써 전체회로의 입력과 출력측에만 고주파신호 배선이 사용되어 고주파신호의 배선수를 감소시키게 된다. 이에 따라, 본 발명의 일실시예에 따른 EMI를 방지함과 아울러, 고가인 케이블의 사용을 배제하므로써 제조원가를 저감하게 된다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 LCD용 모니터 구동회로는 그래픽카드(50)에서 전송되는 아날로그 그래픽신호가 인가되는 커넥터(52)와, 커넥터(52)에서 전송된 아날로그 그래픽신호를 디지털 그래픽신호로 변환하는 ADC(64)와, 디지털 그래픽신호 및 데이터신호를 입력받아 액정패널을 구동하는 모니터회로 블록(60')을 구비한다. 커넥터(52) 및 ADC(64)의 기능 및 동작은 도 5와 동일하므로 상세한 설명은 생략하기로 한다. 본 발명의 다른 실시예에 따른 모니터회로 블록(60')은 디지털 그래픽신호를 이용하여 액정패널을 직접 구동하게 된다. 이를위해, 모니터회로 블록(60')은 액정패널을 제어하는 모니터제어 집적회로(Integrated Circuit, 이하 "IC"라 한다)와, 주변회로로 구성된다. 이 때, 모니터 제어IC(62')는 입력된 디지털 그래픽신호를 액정패널의 해상도 및 타이밍에 따라 변환하는 스케일러(66)와, 스케일러(66)의 출력신호를 인가하여 액정패널을 구동하는 타이밍 컨트롤러(68)로 구성된다. 모니터 제어IC(62')는 스케일러(66) 및 타이밍 컨트롤러(68)를 하나의 칩으로 원칩화하게 되어 기존의 고주파배선에 비해 고주파신호의 배선수가 감소하게 된다. 이에 따라, EMI를 방지함과 아울러, 고가인 케이블의 사용을 배제하므로 제조원가를 저감하게 된다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 LCD용 모니터 구동회로는 그래픽카드(50)에서 전송되는 아날로그 그래픽신호가 커넥터(52)와, 아날로그 그래픽신호를 입력받아 영상신호를 출력하는 모니터회로 블록(60")과, 모니터회로 블록(60")에서 출력된 신호를 인가하여 액정패널을 구동하는 타이밍 컨트롤러(68)를 구비한다. 커넥터(52) 및 타이밍 컨트롤러(68)의 기능 및 동작은 도 5와 동일하므로 상세한 설명은 생략하기로 한다. 본 발명의 다른 실시예에 따른 모니터회로 블록(60")은 아날로그 그래픽신호를 이용하여 액정패널에 적합한 영상신호를 출력한다. 또한, 타이밍 컨트롤러(68)는 영상신호를 이용하여 액정패널을 구동하게 된다. 이를위해, 모니터회로 블록(60")은 액정패널을 제어하는 모니터 제어IC(62")와, 주변회로로 구성된다. 이 때, 모니터 제어IC(62")는 아날로그 그래픽신호를 디지털 그래픽 신호로 변환하는 ADC(64)와, 입력된 그래픽신호를 액정패널의 해상도 및 타이밍에 따라 변환하는 스케일러(66)로 구성된다. 모니터 제어IC(62")는 스케일러(66) 및 타이밍 컨트롤러(68)를 하나의 칩으로 원칩화하게 되어 기존의 고주파배선에 비해 고주파신호의 배선수가 감소하게 된다. 이에 따라, EMI를 방지함과 아울러, 고가의 케이블의 사용을 배제하므로 제조원가를 저감하게 된다.
도 8 내지 도 10을 결부하여 디지털 방식을 사용하는 본 발명의 제4 내지 제6 실시예에 따른 LCD용 모니터 구동회로에 대하여 살펴보기로 한다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 LCD용 모니터 구동회로는 그래픽카드(50)에서 전송되는 디지털 그래픽신호가 인가되는 커넥터(52)와, 상기 디지털 그래픽신호를 이용하여 액정패널을 구동하는 모니터 회로블록(70)을 구비한다. 커넥터(52)에는 케이블을 경유하여 디지털 그래픽신호가 인가된다. 이 때, 모니터 제어IC(72)는 입력된 그래픽신호를 이용하여 액정패널을 직접 구동하게 된다. 이를위해, 모니터회로 블록(70)은 액정패널을 제어하는 모니터 제어IC(72)와, 주변회로로 구성된다. 이 때, 주변회로는 클럭주파수에 비해 매우 낮은 주파수(예를들면, 10㎒)로 동작하게 되므로 EMI에는 영향을 미치지 않게된다. 또한, 모니터 제어IC(72)는 그래픽카드(50)에서 전송된 그래픽신호를 패러럴 그래픽신호로 복호화(Decoding)하는 TMDS 처리기(Transmittance Minimize Differential Signaling)(74)와, 입력된 패러럴 그래픽신호를 액정패널의 해상도 및 타이밍에 따라 변환하는 스케일러(66)와, 스케일러(66)의 출력신호를 액정패널에 인가하여 구동하는 타이밍 컨트롤러(68)로 구성된다. TMDS 처리기(74)는 그래픽카드(50)에서 출력된 신호를 패러럴신호로 복호화하여 R,G,B신호, 싱트(Sync), 클럭신호를 스케일러(66)에 인가하게 된다. 이와같이, 모니터 제어IC(72)는 TMDS 처리기(74), 스케일러(66) 및 타이밍 컨트롤러(68)를 하나의 칩으로 원칩화함으로써 전체회로의 입력과 출력측에만 고주파신호 배선이 사용되어 고주파신호의 배선수를 감소시키게 된다. 이에 따라, 본 발명의 다른 실시예에 따른 LCD용 모니터 구동회로는 EMI를 방지함과 아울러, 고가인 케이블의 사용을 배제하므로써 제조원가를 저감하게 된다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 LCD용 모니터 구동회로는 그래픽카드(50)에서 전송되는 디지털 그래픽신호가 인가되는 커넥터(52)와, 커넥터(52)를 경유한 그래픽신호를 패러럴 그래픽신호로 복호화 하는 TMDS 처리기(74)와, 페러럴 그래픽신호를 인가하여 액정패널을 구동하는 모니터회로 블록(70')을 구비한다. 커넥터(52) 및 TMDS 처리기(74)의 기능 및 동작은 도 8과 동일하므로 상세한 설명은 생략하기로 한다. 본 발명의 다른 실시예에 따른 모니터회로 블록(70')은 패러럴 그래픽신호를 이용하여 액정패널을 직접 구동하게 된다. 이를위해, 모니터회로 블록(70')은 액정패널을 제어하는 모니터 제어IC(72')와, 주변회로로 구성된다. 이 때, 모니터 제어IC(72')는 입력된 디지털 그래픽신호를 액정패널의 해상도 및 타이밍에 따라 변환하는 스케일러(66)와, 스케일러(66)의 출력신호를 인가하여 액정패널을 구동하는 타이밍 컨트롤러(68)로 구성된다. 모니터 제어IC(72')는 스케일러(66) 및 타이밍 컨트롤러(68)를 하나의 칩으로 원칩화하게 되어 기존의 고주파배선에 비해 고주파신호의 배선수가 감소하게 된다. 이에 따라, 본 발명의 다른 실시예에 따른 LCD용 모니터 구동회로는 EMI를 방지함과 아울러, 고가인 케이블의 사용을 배제하므로 제조원가를 저감하게 된다.
도 10을 참조하면, 본 발명의 다른 실시예에 따른 LCD용 모니터 구동회로는 그래픽카드(50)에서 전송되는 디지털 그래픽신호가 인가되는 커넥터(52)와, 디지털 그래픽신호를 입력받아 영상신호를 출력하는 모니터회로 블록(70")과, 모니터회로 블록(70")에서 출력된 신호를 인가하여 액정패널을 구동하는 타이밍 컨트롤러(68)를 구비한다. 커넥터(52) 및 타이밍 컨트롤러(68)의 기능 및 동작은 도 8과 동일하므로 상세한 설명은 생략하기로 한다. 본 발명의 다른 실시예에 따른 모니터회로 블록(70")은 디지털 그래픽신호를 이용하여 액정패널에 적합한 영상신호를 출력한다. 또한, 타이밍 컨트롤러(68)는 영상신호를 이용하여 액정패널을 구동하게 된다. 이를위해, 모니터회로 블록(70")은 액정패널을 제어하는 모니터 제어IC(72")와, 주변회로로 구성된다. 이 때, 모니터 제어IC(72")는 그래픽카드(50)에서 전송된 그래픽신호를 패러럴 그래픽신호로 복호화 하는 TMDS 처리기(74)와, 입력된 패러럴 그래픽신호를 액정패널의 해상도 및 타이밍에 따라 변환하는 스케일러(66)로 구성된다. 모니터 제어IC(72")는 TMDS 처리기(74) 및 스케일러(66)를 하나의 칩으로 원칩화하게 되어 기존의 고주파배선에 비해 고주파신호의 배선수가 감소하게 된다. 이에 따라, 본 발명의 다른 실시예에 따른 LCD용 모니터 구동회로는 EMI를 방지함과 아울러, 고가의 케이블의 사용을 배제하므로 제조원가를 저감하게 된다.
상술한 바와 같이, 본 발명의 LCD용 모니터 구동회로는 EMI를 방지함과 아울러, 제조원가를 저감할수 있는 장점이 있다.
이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (13)

  1. 그래픽카드로부터의 아날로그 그래픽 신호를 입력하는 커넥터와,
    상기 커넥터로부터의 상기 아날로그 그래픽 신호를 디지털 그래픽 데이터로 변환하기 위한 아날로그 디지털 변환기와,
    상기 아날로그 디지털 변환기로부터의 디지털 그래픽 데이터를 액정패널의 해상도에 따라 변환하기 위한 스케일러와,
    상기 스케일러로부터의 상기 디지털 그래픽 데이터에 기초하여 상기 액정패널을 구동하기 위한 타이밍 컨트롤러를 구비하고,
    상기 아날로그 디지털 변환기, 상기 스케일러 및 상기 타이밍 컨트롤러 중 적어도 두 개는 하나의 집적회로칩 내에 집적되는 것을 특징으로 하는 액정표시장치용 모니터 구동회로.
  2. 제 1 항에 있어서,
    상기 집적회로칩은,
    상기 스케일러에 접속된 프레임 메모리를 구비하는 것을 특징으로 하는 액정표시장치용 모니터 구동회로.
  3. 제 1 항에 있어서,
    상기 집적회로칩은,
    상기 아날로그 디지털 변환기, 상기 스케일러 및 상기 타이밍 콘트롤러를 구비하는 것을 특징으로 하는 액정표시장치용 모니터 구동회로.
  4. 제 1 항에 있어서,
    상기 스케일러는 상기 타이밍 컨트롤러에 직접 접속되는 것을 특징으로 하는 액정표시장치용 모니터 구동회로.
  5. 그래픽카드로부터의 그래픽신호를 패러럴 그래픽신호로 변환하기 위한 TMDS 처리기와,
    상기 TMDS 처리기로부터의 패러럴 그래픽 데이터를 액정패널의 해상도에 따라 변환하기 위한 스케일러와,
    상기 스케일러로부터의 상기 디지털 그래픽 데이터에 기초하여 상기 액정패널을 구동하기 위한 타이밍 컨트롤러를 구비하고,
    상기 TMDS 처리기, 상기 스케일러 및 상기 타이밍 컨트롤러 중 적어도 두 개는 하나의 집적회로칩 내에 집적되는 것을 특징으로 하는 액정표시장치용 모니터 구동회로.
  6. 제 5 항에 있어서,
    상기 집적회로칩은,
    상기 TMDS 처리기와 상기 스케일러를 구비하는 것을 특징으로 하는 액정표시장치용 모니터 구동회로.
  7. 제 5 항에 있어서,
    상기 집적회로칩은 상기 스케일러에 접속된 프레임 메모리를 구비하는 것을 특징으로 하는 액정표시장치용 모니터 구동회로.
  8. 제 5 항에 있어서,
    상기 집적회로칩은 상기 TMDS 처리기, 상기 스케일러 및 상기 타이밍 컨트롤러를 구비하는 것을 특징으로 하는 액정표시장치용 모니터 구동회로.
  9. 제 5 항에 있어서,
    상기 스케일러는 상기 타이밍 컨트롤러에 직접 접속되는 것을 특징으로 하는 액정표시장치용 모니터 구동회로.
  10. 그래픽카드로부터의 그래픽신호를 패러럴 그래픽신호로 변환하기 위한 TMDS 처리기와,
    상기 TMDS 처리기로부터의 패러럴 그래픽 데이터를 액정패널의 해상도에 따라 변환하기 위한 스케일러와,
    상기 스케일러로부터의 상기 디지털 그래픽 데이터에 기초하여 상기 액정패널을 구동하기 위한 타이밍 컨트롤러를 구비하고,
    상기 스케일러는 상기 타이밍 컨트롤러에 직접 접속되는 것을 특징으로 하는 액정표시장치용 모니터 구동회로.
  11. 제 10 항에 있어서,
    상기 집적회로칩은 상기 스케일러에 접속된 프레임 메모리를 구비하는 것을 특징으로 하는 액정표시장치용 모니터 구동회로.
  12. 삭제
  13. 삭제
KR10-1999-0011839A 1999-04-06 1999-04-06 액정표시장치용 모니터 구동회로 KR100430097B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-1999-0011839A KR100430097B1 (ko) 1999-04-06 1999-04-06 액정표시장치용 모니터 구동회로
US09/522,449 US6999056B1 (en) 1999-04-06 2000-03-09 Liquid crystal monitor drive apparatus capable of reducing electromagnetic interference
GB0008548A GB2352575B (en) 1999-04-06 2000-04-06 Liquid crystal monitor drive apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0011839A KR100430097B1 (ko) 1999-04-06 1999-04-06 액정표시장치용 모니터 구동회로

Publications (2)

Publication Number Publication Date
KR20000065497A KR20000065497A (ko) 2000-11-15
KR100430097B1 true KR100430097B1 (ko) 2004-05-03

Family

ID=19578784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0011839A KR100430097B1 (ko) 1999-04-06 1999-04-06 액정표시장치용 모니터 구동회로

Country Status (3)

Country Link
US (1) US6999056B1 (ko)
KR (1) KR100430097B1 (ko)
GB (1) GB2352575B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418703B1 (ko) 2001-08-29 2004-02-11 삼성전자주식회사 디스플레이장치 및 그 제어방법
KR20030058732A (ko) * 2001-12-31 2003-07-07 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 구동 회로
JP2004023556A (ja) * 2002-06-18 2004-01-22 Seiko Epson Corp 電子機器
KR100861269B1 (ko) * 2002-06-24 2008-10-01 엘지디스플레이 주식회사 액정표시장치
KR100534126B1 (ko) * 2003-12-12 2005-12-08 삼성전자주식회사 컴퓨터 시스템
KR100541459B1 (ko) * 2004-06-24 2006-01-10 삼성전자주식회사 컴퓨터 시스템
TWI284872B (en) * 2005-11-22 2007-08-01 Chi Mei Optoelectronics Corp Flat panel display having a data transfer interface with multi-channels and image transfer method thereof
KR100661828B1 (ko) * 2006-03-23 2006-12-27 주식회사 아나패스 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
KR100794656B1 (ko) * 2006-05-30 2008-01-14 삼성전자주식회사 타이밍 컨트롤러 및 터치 스크린 아날로그 디지털 변환기를 갖는 휴대용 아이씨를 포함하는 영상 표시 시스템
KR20100123138A (ko) * 2009-05-14 2010-11-24 삼성전자주식회사 디스플레이 장치
US20110157103A1 (en) * 2009-12-28 2011-06-30 Himax Technologies Limited Display Device and Driving Circuit
KR101969565B1 (ko) 2012-04-30 2019-04-17 삼성디스플레이 주식회사 업-스케일링 기능을 갖는 데이터 드라이버 및 그것을 포함하는 표시 장치
US9124855B2 (en) * 2012-07-31 2015-09-01 Ati Technologies Ulc Method and apparatus for video stream processing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06186943A (ja) * 1992-12-16 1994-07-08 Hitachi Ltd 表示装置
JPH09146109A (ja) * 1995-11-17 1997-06-06 Advanced Display:Kk 液晶表示装置
JPH10161604A (ja) * 1996-12-02 1998-06-19 Sharp Corp 表示装置の駆動回路
KR19980076463A (ko) * 1997-04-10 1998-11-16 윤종용 저전압 차동 신호전송을 이용한 액정 표시 장치 모듈 및 그 시스템

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4383273A (en) 1980-12-29 1983-05-10 Motorola, Inc. Large scale, single chip integrated circuit television receiver subsystems
US4758896A (en) 1985-12-10 1988-07-19 Citizen Watch Co., Ltd. 3-Dimensional integrated circuit for liquid crystal display TV receiver
JP2749576B2 (ja) * 1987-10-27 1998-05-13 シチズン時計株式会社 液晶表示装置
EP0448350B1 (en) * 1990-03-23 1996-12-27 Matsushita Electric Industrial Co., Ltd. Hand held data processing apparatus having reduced power consumption
WO1993007557A1 (en) * 1991-10-02 1993-04-15 Kabushiki Kaisha Toshiba Electronic appliance automatically controlling electric power consumed by components in response to operation time inputted by user
US5422807A (en) * 1992-08-31 1995-06-06 Microchip Technology Incorporated Microcontroller with improved A/D conversion
TW344043B (en) * 1994-10-21 1998-11-01 Hitachi Ltd Liquid crystal display device with reduced frame portion surrounding display area
JP3132310B2 (ja) 1994-11-18 2001-02-05 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JPH09114443A (ja) * 1995-10-20 1997-05-02 Seiko Epson Corp 映像スケーリング装置
JP3713084B2 (ja) * 1995-11-30 2005-11-02 株式会社日立製作所 液晶表示制御装置
JPH10114175A (ja) 1996-08-21 1998-05-06 Hikari Ishii 健康情報携帯システム
US5786801A (en) * 1996-09-06 1998-07-28 Sony Corporation Back light control apparatus and method for a flat display system
US6115032A (en) * 1997-08-11 2000-09-05 Cirrus Logic, Inc. CRT to FPD conversion/protection apparatus and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06186943A (ja) * 1992-12-16 1994-07-08 Hitachi Ltd 表示装置
JPH09146109A (ja) * 1995-11-17 1997-06-06 Advanced Display:Kk 液晶表示装置
JPH10161604A (ja) * 1996-12-02 1998-06-19 Sharp Corp 表示装置の駆動回路
KR19980076463A (ko) * 1997-04-10 1998-11-16 윤종용 저전압 차동 신호전송을 이용한 액정 표시 장치 모듈 및 그 시스템

Also Published As

Publication number Publication date
KR20000065497A (ko) 2000-11-15
GB2352575A (en) 2001-01-31
US6999056B1 (en) 2006-02-14
GB0008548D0 (en) 2000-05-24
GB2352575B (en) 2002-01-30

Similar Documents

Publication Publication Date Title
US6480180B1 (en) Flat panel display system and image signal interface method thereof
US7098903B2 (en) Flat panel display device
KR100430097B1 (ko) 액정표시장치용 모니터 구동회로
KR100864926B1 (ko) 액정표시장치
US20130201418A1 (en) Driving method for display device
US9536489B2 (en) Liquid crystal display
KR20060097552A (ko) 액정 표시 장치 구동 시스템
KR20020039897A (ko) 액정 표시 장치
KR100339021B1 (ko) 평판 디스플레이 장치
US20020140651A1 (en) Flat panel display device
KR20050079141A (ko) 액정표시장치의 구동회로
CN110867152B (zh) 显示装置
KR101301441B1 (ko) 액정표시장치
KR100423135B1 (ko) 저전압 차동 신호전송을 이용한 액정 표시 장치 모듈 및 그 시스템
US20100085392A1 (en) Timing control circuit
US20070120839A1 (en) Method for displaying non-specified resolution frame on panel
KR20090052664A (ko) 액정표시장치의 제어신호 전송회로 및 그 제어신호의전송방법
KR102665454B1 (ko) 디스플레이 패널 구동 장치, 소스 드라이버 및 이를 포함한 디스플레이 장치
KR100319196B1 (ko) 액정 패널을 갖는 평판 디스플레이 시스템
KR20030058138A (ko) 평판디스플레이장치 및 구동방법
KR100555302B1 (ko) 제어신호발생회로와 구동회로가 일체화된 액정표시장치
KR20030058732A (ko) 액정 표시 장치의 구동 회로
KR100350638B1 (ko) 저전압신호발생,다중화회로를이용한박막트랜지스터액정표시장치
JP3543146B2 (ja) 液晶モジュールの構造
KR100861269B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 14

EXPY Expiration of term