JP3132310B2 - アクティブマトリクス型液晶表示装置 - Google Patents

アクティブマトリクス型液晶表示装置

Info

Publication number
JP3132310B2
JP3132310B2 JP28475594A JP28475594A JP3132310B2 JP 3132310 B2 JP3132310 B2 JP 3132310B2 JP 28475594 A JP28475594 A JP 28475594A JP 28475594 A JP28475594 A JP 28475594A JP 3132310 B2 JP3132310 B2 JP 3132310B2
Authority
JP
Japan
Prior art keywords
film
liquid crystal
substrate
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28475594A
Other languages
English (en)
Other versions
JPH08146446A (ja
Inventor
賢一 鬼沢
努 佐藤
隆 鈴木
恒一 阿武
英明 山本
寿輝 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28475594A priority Critical patent/JP3132310B2/ja
Priority to TW084110661A priority patent/TW370633B/zh
Priority to US08/555,416 priority patent/US5739877A/en
Priority to CN95119844A priority patent/CN1108539C/zh
Priority to KR1019950042108A priority patent/KR100426746B1/ko
Publication of JPH08146446A publication Critical patent/JPH08146446A/ja
Application granted granted Critical
Publication of JP3132310B2 publication Critical patent/JP3132310B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜トランジスタ(T
FT)によって駆動されるアクティブマトリクス型液晶
表示装置に関する。
【0002】
【従来の技術】近年、性能価格比の高いTFT駆動のア
クティブマトリクス型液晶ディスプレイ(LCD)装置
に対する要求が高まっている。これの実現のためには、
アモルファスシリコン(a−Si)を適用したTFT−
LCDの製造プロセスコストの低減、すなわち製造工程
数の低減、スループットの向上及び歩留まりの向上等を
図ることが必要である。このような目的のため、例えば
特開昭62−32651 号公報では、絶縁基板上に形成され、
積層されたゲート電極,絶縁層及び半導体層から成る薄
膜トランジスタにおいて、前記絶縁層及び半導体層は同
一平面パターンを有することを特徴とするアクティブマ
トリクス型表示装置を提案している。このような構造と
することによって、通常5回必要なホトリソグラフィ工
程を4回に低減、すなわち製造工程の簡略化を図ると共
に、絶縁層へのダメージを防止して信頼性向上及び歩留
まり向上を図っている。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来技術による素子構造は製造工程の簡略化には有効であ
ったものの、ゲート電極及びドレーン電極に用いる金属
薄膜材料に関する考慮が不十分であったため、スループ
ットが低くまた歩留まりも不安定である等の問題があ
り、大幅な価格低減が困難であった。
【0004】以上のような背景から本発明の目的は、ス
ループット及び歩留まりが高いTFT素子構造、特に、素
子を構成する電極材料とその構造を提供することにあ
る。
【0005】
【課題を解決するための手段】本発明の目的は、次の手
段によって達成される。
【0006】〔手段1〕一方の表面に複数のゲート配線
及びゲート配線と交差する複数のドレーン配線が形成さ
れ、複数のゲート配線と複数のドレーン配線の各交差部
の近傍にはトランジスタが配設され、トランジスタのソ
ース電極はその近傍に設けられた画素電極に、ドレーン
電極は複数のドレーン配線の1つに、ゲート電極は複数
のゲート配線の1つにそれぞれ接続された第1の基板
と、第1の基板と対向して配置され、画素電極に対向し
た面に対向電極が形成された第2の基板と、第1の基板
と第2の基板との間に挾持された液晶とからなるアクテ
ィブマトリクス型液晶表示装置において、複数のゲート
配線及び複数のドレーン配線の少なくともいずれかを、
Mo,Nb,Ta及びWから選んだ少なくとも一種の金
属とCrとの合金によって構成する。
【0007】〔手段2〕好ましい実施態様として、手段
1において、複数のゲート配線及び複数のドレーン配線
を、同一の膜厚に形成する。
【0008】〔手段3〕好ましい実施態様として、手段
1において、複数のゲート配線及び複数のドレーン配線
のパターン端部には45°以下のテーパを形成する。
【0009】〔手段4〕好ましい実施態様として、手段
1において、複数のゲート配線及び複数のドレーン配線
の少なくともいずれかを、Cr濃度が互いに異なる少な
くとも2つの合金層の積層膜で構成する。
【0010】〔手段5〕好ましい実施態様として、手段
4において、Crの濃度の低い合金層ほどより上層に配
置する。
【0011】
【作用】本発明において、上述したような手段を採用す
る理由を次に説明する。
【0012】アクティブマトリクス型液晶表示装置にお
けるゲート配線及びドレーン配線材料には、信号パル
スの波形歪を低減するため電気抵抗(比抵抗)が低いこ
と、及び特にドレーン配線はa−Si及び透明電極を
構成するITO(Indium TinOxide)との電気的接触が
良好なこと、がまず要求される。
【0013】次いで、製造プロセスへの適合性、が重
要である。この点について詳しく説明する。各配線材料
は、所望の形状の配線パターンに容易に加工可能である
ことは当然であるが、さらに次のようなが性質が要求さ
れる。すなわち、素子基板はプロセス中にエッチング
液,ホトレジスト現像液,ホトレジスト剥離液等様々な
溶液、あるいはエッチングガス等に曝される。配線材料
には、これらの液やガスによって影響を受けないこと、
換言すれば化学的安定性が要求される。また、他の工程
における熱履歴で特性劣化を起こさない耐熱性も必要で
ある。
【0014】具体的には、比抵抗が低い材料であるAl
またはAlを主体とする合金の適用が考えられる。とこ
ろが、Alは耐熱性が不十分(ヒロックが発生)でかつ
a−Si半導体層と反応する等のために、他の金属、例
えばCr,Mo,Ta等とAlとを積層する等の構造が
考案され、実用化されている。しかしながら、このよう
な構造を用いることはプロセスの簡略化という本発明の
主目的に反する。
【0015】単層膜でかつ上記,及びの要求を満
たす材料の候補として、Cr,Mo,Ta,W等の高融
点金属が考えられる。検討の結果、これらの高融点金属
の中でMo及びWは化学的安定性が不十分であり、Ta
は比抵抗が比較的高いことから、Crが最適であること
が判明した。ただし、スパッタリング法で形成されたC
r膜では膜応力(引っ張り応力)が高く、膜堆積あるい
はそれに続くホトリソグラフィ等の工程において、その
膜自身が下地膜から剥がれる、下地膜を引き剥がす、下
地膜にクラックを発生させる等の問題を引き起こした。
また、比抵抗を一層低減させることが要求された。
【0016】本発明では、これらの点について検討した
結果、前述したようにMo,Nb,Ta、及びWから選
んだ少なくとも一種の金属とCrとの合金によって電極
を構成することが有効であることを見出した。
【0017】また、ゲート配線及びドレーン配線材料
は、プロセスの簡略化を始めとした、製造コストを低
減するための対策に適合していることが重要である。例
えば、基板を装置にセット後、膜作製あるいはエッチン
グを終了して装置から搬出するまでの時間が短く(スル
ープットが大)かつ工程間でその時間が一定である(物
流が滞らない)こと、膜作製・エッチング等の工程で使
用する材料が安価かつ材料品種が少ないこと等がある。
前述したように、これらの要求に対しては、ゲート配線
及びドレーン配線は単層膜で構成されていること、いず
れの配線も同一の金属材料で構成されていること、また
同一の膜厚に形成されていること、が有効である。しか
しながら、従来の電極材料は、膜応力が低い,電気抵抗
が低い,プロセス適合性が高い等の要求を同時に満足で
きなかったため、ゲート配線及びドレーン配線を同一膜
厚を有する同一材料の膜で構成することは困難であっ
た。これに対し、様々な実験的検討を進めた結果、本発
明の液晶表示装置は製造コストを低減するための上記対
策に適合していることを確認した。
【0018】さらに液晶表示装置では、素子に発生す
る欠陥を低減することが必要である。配線のパターン端
部に45°以下の角度のテーパが形成されていると、こ
の上に形成される画素電極のカバレージを良好に出来る
ため、点欠陥数を低減できる。このようなテーパは、エ
ッチング液を適当に選ぶ等エッチング方法を工夫するこ
とによって付与できる。本発明では、ゲート配線及びド
レーン配線はMo,Nb,Ta及びWから選んだ少なく
とも一種の金属とCrとの合金で構成されており、さら
にこれらをCrの濃度の高い合金層と低い合金層との積
層膜で構成することにより、容易に角度の小さなテーパ
を形成できることを見出した。これは、Crの濃度の高
い合金層と低い合金層とのエッチングレートの差を利用
するものである。例えば、Mo,Nb,Ta及びWから
選んだ少なくとも一種の金属の添加量の少ない(Crの
濃度の高い)合金層を下層に、Mo,Nb,Ta及びW
から選んだ少なくとも一種の金属の添加量の多い(Cr
の濃度の低い)合金層を上層に配置する構成とすること
により、容易にテーパ状の端面構造を実現できる。
【0019】
【実施例】以下、本発明の具体的な実施例を図面を用い
て説明する。
【0020】〔実施例1〕作製したTFT基板表面のT
FT素子の断面図を図1に、またこのTFT基板の作製
プロセスを図2に示す。
【0021】よく洗浄したガラス基板1上にマグネトロ
ンスパッタリング法を用い基板温度160℃でCr−M
o膜を堆積した。ターゲットのMo組成は15.0% ,
膜厚は120nmとした。そのシート抵抗は1.6 Ω/
□であった。このCr−Mo膜2をホトエッチングによ
ってゲート電極2に加工した。この際、エッチング液と
して硝酸第二セリウムアンモニウム水溶液にHNO3
適量添加した溶液を用い40℃でエッチングした。HN
3 添加量を調節することによりテーパ角を制御でき
る。素子断面をSEM観察した結果、Cr−Moゲート
電極端部のテーパ角は約10°であった。このような角
度とすることによりこの上に積層する膜のカバレージを
良好にできる。
【0022】次に、作製した基板をRFプラズマCVD
装置に設置し、ゲート絶縁膜3を構成するSiN層を形
成した。基板温度を280℃とし、SiH4,NH3
びN2の混合ガスを原料ガスとして用い、300nmの
膜厚に作製した。次いで、同じRFプラズマCVD装置
内の別チャンバで半導体層のa−Si:H膜4を形成し
た。基板温度を250℃とし、モノシランSiH4 を原
料ガスに用いて作製した。膜厚は220nmとした。引
き続いて別チャンバに移し、この上にPを過剰にドープ
したn+・a−Si層5を形成した。基板温度を230
℃としSiH4,PH3及びH2の混合ガスを原料ガスと
して用い、50nmの膜厚に作製した。
【0023】次に、ドライエッチング法によってn+・
a−Si 層5及び半導体層a−Si:H膜4をTFT
形状にパターニングした。続いて同様にゲート絶縁膜を
ドライエッチング法によって加工し、画素電極及びゲー
ト電極端子取り出し部のためのスルーホールを形成し
た。この上に、ゲート電極の形成に用いたものと同じ材
料及び装置によって、Cr−Mo膜を堆積した。マグネ
トロンスパッタリング法で、基板温度を160℃とし、
120nmの膜厚に堆積した。このCr−Mo膜をゲー
ト電極と同様ホトエッチングによってソース・ドレーン
電極6に加工した。引き続き、ドライエッチング法によ
ってn+・a−Si 層5を除去しTFTのチャネルを形
成した。なお、実際にはドライエッチング法では、加工
裕度を考慮してn+・a−Si 層50nmのみでなく
(図示せず)半導体層a−Si:H膜4も約100nm
オーバエッチされる。
【0024】次にマグネトロンスパッタリング法を用い
基板温度200℃で透明導電膜のITO膜を堆積後、ホ
トエッチングによって画素電極7をパターニングした。
なお、図示していないが、この工程では同時にパネル周
囲のゲート電極2及びソース・ドレーン電極6端部(パ
ネル外部への配線の引出し部分)も透明導電膜ITOで
被覆される。この理由は、パネルと外部の駆動回路との
接続の信頼性を確保するためである。この上に保護性絶
縁膜8を構成するSiN膜をRFプラズマCVD法によっ
て形成した。基板温度は250℃とし、SiH4,NH3
及びN2 の混合ガスを原料ガスとして用い、300nm
の膜厚に作製した。その後、ドライエッチング法によっ
てパネル周囲の保護性絶縁膜SiNを除去し、電極端子
を露出させると共に画素電極部分にスルーホールを形成
した。
【0025】以上述べた工程によってTFT基板が形成
されるが、工程の途中、基板割れ,膜剥がれ等の従来し
ばしば生じていた問題は全く発生しなかった。
【0026】作製したTFT基板と、一方の表面全面に
対向電極を形成した対向基板との間に液晶材料を封入
し、LCDパネルを完成させた。LCDパネルの点灯状
態を調べた結果、画素欠陥はほとんどないことを確認し
た。
【0027】CVDによるn+・a−Si/a−Si:
H/SiN積層膜の形成は1台の装置で連続的に堆積し
て行われるので工程数は1である。従って、本発明にお
けるTFT基板の製造プロセスは、従来通り5回の膜堆
積工程と6回のホトリソグラフィー工程から構成され
る。しかしながら、本プロセスは従来のプロセスと異な
り、ゲート電極及びソース・ドレーン電極にCr−Mo
材料を用いると共に、膜堆積及び加工を両電極について
全く同一の工程で行えることが特長である。このように
することにより、スループットを向上できると共に、設
備投資及びメンテナンス費も大幅に低減できるので、L
CD製品のコスト低減が可能となる。
【0028】〔実施例2〕作製したTFT基板表面のT
FT素子の断面図を図3に示す。
【0029】よく洗浄したガラス基板1上に〔実施例
1〕と同様にマグネトロンスパッタリング法を用い基板
温度160℃でCr−Mo膜を堆積した。ターゲットの
Mo組成は15.0% 、膜厚は120nmとした。この
Cr−Mo膜をホトエッチングによってソース・ドレー
ン電極6に加工した。加工方法も〔実施例1〕と全く同
様とした。
【0030】次に、作製した基板をRFプラズマCVD
装置に設置し、まずソース・ドレーン電極との電気的接
触をとるためPH3 プラズマ処理を加えた後、半導体層
のa−Si:H膜4を形成した。基板温度を250℃と
し、モノシランSiH4 を原料ガスに用いて作製した。
膜厚は18nmとした。このように膜厚を薄くする理由
は、パネルを完成させた時、半導体層を流れトランジス
タのオフ電流を増大させる原因となる光電流を抑制する
ためである。引き続いて同一チャンバ内でこの上にゲー
ト絶縁膜3のSiN層を形成した。基板温度は活性層と
同じ250℃としSiH4,NH3、及びN2 の混合ガス
を原料ガスとして用い、300nmの膜厚に作製した。
次いで、ゲート電極2のCr−Mo膜をソース・ドレー
ン電極と同一の方法、すなわちマグネトロンスパッタリ
ング法で、基板温度160℃、膜厚120nmとして作
製した。この後ゲート電極を加工したが、ソース・ドレ
ーン電極とやや異なる点は、Cr−Mo膜をオーバエッ
チングすることであり、具体的にはエッチング時間を長
めに設定すれば良い。引き続き(ホトレジスト剥離をし
ないで)、ドライエッチング法によって活性層及びゲー
ト絶縁膜をパターニングした。測定した結果、ゲート電
極Cr−Moの活性層及びゲート絶縁膜パターン幅に対
する(オーバエッチングによる)後退量は片側約1.5
μm であった。この後退量はゲート電極とソース・ド
レーン電極間のショートを防止するのに必要十分な距離
である。
【0031】この上に、マグネトロンスパッタリング法
を用い基板温度200℃で透明導電膜ITO膜を堆積
後、ホトエッチングによって画素電極7をパターニング
した。なお、図には示していないが、このパターニング
においては同時にパネル周囲のゲート電極2及びソース
・ドレーン電極6端部も透明導電膜ITOで被覆してい
る。さらに、この上に保護性絶縁膜8のSiN膜をRF
プラズマCVD法によって形成した。基板温度は250
℃としSiH4,NH3、及びN2 の混合ガスを原料ガス
として用い、300nmの膜厚に作製した。その後、ド
ライエッチング法によってパネル周囲の保護性絶縁膜S
iNを除去し電極端子を露出させると共に画素電極部分
にスルーホールを形成した。
【0032】以上の工程において、基板割れ,膜剥がれ
等の従来しばしば生じていた問題は全く発生しなかっ
た。作製したTFT基板を液晶工程に投入し、LCDパ
ネルを完成させた。点灯状態を調べた結果、画素欠陥は
ほとんどないことを確認した。 〔実施例3〕前述した実施例では、15wt%の組成の
Moを添加したCr−Mo合金ターゲットを用いた。こ
の組成のターゲットを用いると、形成された膜の比抵抗
及び膜応力はともに純Crの場合に比べて低減するの
で、本発明の目的は達成できる。本実施例では、Crへ
添加するMo量の影響について広範囲に検討した。
【0033】スパッタリング法を用い合金組成の影響を
簡便に検討するため、純金属ターゲット上に添加金属の
チップ(小片)を置き、その面積率で組成を制御する方
法を採用した。具体的には、Crターゲット(4″φ)
の上に、5×5×1mmのMoチップを5〜30個を、あ
るいはMoターゲット(4″φ)の上に、5×5×1mm
のCrチップを5〜30個設置し、スパッタリングし
た。作製したCr−Mo合金薄膜の組成は、誘導結合プ
ラズマ分光法を用い精密に分析した。その結果、チップ
面積と組成はほぼ比例することがわかった。なお、この
場合のスパッタリング条件は、純Crターゲットを用
い、比抵抗及び膜応力が最小となると共にプラズマが安
定に維持できるよう、スパッタリング圧力(Arガス圧
力):1.4mTorr,パワー:500Wとした。また、
基板温度はスループット等の量産性を考慮して130℃
とした。膜厚はほぼ120nmとした。なお、到達真空
度は2×10-6Torr以下である。
【0034】Cr−Mo合金のMo組成に対する膜比抵
抗の測定結果を図4に示す。CrへのMo添加量を増加
すると約35%までは比抵抗は低下するが、それ以上で
増大傾向を示し、約80%で極大を示した後再び低下す
る。Mo組成に対する膜応力を調べた結果を図5に示
す。約15%で極小,約35%で極大を示した後低下
し、約65%で応力の方向が引っ張りから圧縮に転じ、
その絶対値が上昇する。
【0035】これらの図から、CrへMoを5wt%以
上添加すると効果が発生する。一方、MoへのCrの添
加量が約5wt%程度では応力が改善されず比抵抗が上
昇するので好ましくない。MoへのCr添加量は10w
t%以上で効果が現われる。従って、Cr−Mo合金中
のMo量は5から90wt%の範囲が好ましい。
【0036】ここで、注目すべきことは、約65wt%
のMo組成で膜応力がほぼゼロとなることであって、本
合金系ではこの組成近傍即ち55〜70wt%が最も適
切な範囲である。膜応力が小さければ膜厚を厚くでき、
結果としてシート抵抗を小さくできるので、素子設計上
有利である。また、特にゲート配線とドレーン配線に同
一の金属を用いデバイス構造の簡略化を図る場合、膜応
力が低いことが有効である。
【0037】〔実施例4〕本実施例ではCrへの添加元
素の影響について検討した。
【0038】電気抵抗が低く(目安としてバルク抵抗が
20μΩcm以下)、a−Si,ITOとの電気的接触が
良好で、かつ量産に適している(低い原材料費,良好な
加工性等)点から、添加元素としてMoの他にNb,T
a,Wを選んだ。これらはいずれも体心立方金属(BC
C:Body centered cubic)である特徴がある。互いに
固溶しやすいこと、換言すれば第2相の析出による構造
の不均一が生じないことが期待される。
【0039】図6及び図7にCr,Mo,Nb及びMo
−Ta合金について、スパッタリング圧力を変えた場合
の比抵抗及び膜応力の測定結果を示す。ここで、Mo−
Ta合金を用いた理由は、純Taでは結晶構造が正方晶
(Tetragonal)となり、比抵抗が非常に高く(〜200
μΩcm)なってしまうためである。Moとの合金とする
ことによってBCCとできる。Mo組成は55wt%
(70at%)とした。図6では、Mo−Taでやや傾
向が異なるものの、圧力増大に伴って比抵抗は増大す
る。図7から、いずれの場合も圧力の上昇に伴って膜応
力は増大し、極大を示した後低下する傾向であることが
わかる。検討範囲内でCrは引張り、他は圧縮から引張
りへと変化する。Cr,Mo,Nb及びMo−Ta合金
の原子量はそれぞれ52.01,95.95,92.9
1,121.6(算術平均)であり、原子量の順に曲線
が右に移行していることがわかる。スパッタされて基板
に到達する粒子のエネルギーは圧力が低い方が大きく、
成長する膜表面に入射する粒子のエネルギーが大きい方
が、圧縮応力が大きいと説明される。このことから、入
射粒子の原子量が大きくなる場合も同様に入射エネルギ
ーが増大するため圧縮応力となりやすいものと考えられ
る。図7から、1.4mTorr の圧力に注目すると、〔実
施例3〕で示したように、CrとMoとを合金化するこ
とによって、膜応力をほぼゼロにできることが理解でき
る。すなわち、Moをはじめとした原子量の比較的大き
い元素をCrに添加することによって、Crの膜応力を
ほぼゼロに制御できる。
【0040】膜応力が小さければ膜厚を厚くでき、結果
としてシート抵抗を小さくできるので、素子設計上有利
である。また、特にゲート配線とドレーン配線に同一の
金属を用いデバイス構造の簡略化を図る場合、膜応力が
低いことが有効である。
【0041】〔実施例5〕よく洗浄したガラス基板上に
マグネトロンスパッタリング法を用い基板温度130℃
でCr−35%Mo膜を堆積した。膜厚は100nmと
した。同じスパッタリング条件で、続けてこの上にCr
−15%Mo膜を膜厚20nmとして堆積した。このC
r−Mo2層膜をホトエッチングによってゲート電極に
加工した。この際、エッチング液として硝酸第二セリウ
ムアンモニウム水溶液を用い40℃でエッチングした。
〔実施例1〕ではエッチング液として硝酸第二セリウム
アンモニウム水溶液にHNO3を適量添加した溶液を用
いた。本実施例において、HNO3 を添加しないエッチ
ング液でもCr−Moゲート電極端部に45°以下のテ
ーパ角を付与できることを確認した。
【0042】
【発明の効果】以上のように、本発明による配線材料及
び構造を採用することによって、良好な表示品質と共
に、高いスループット及び歩留まりのTFT−LCDパ
ネルを提供できるので、最終的に液晶表示装置の低コス
ト化が実現可能となる。
【図面の簡単な説明】
【図1】本発明の実施例1における液晶表示装置のTF
T部分の断面図。
【図2】本発明の実施例1における液晶表示装置のTF
T基板の作製プロセスを示す図。
【図3】本発明の実施例2における液晶表示装置のTF
T部分の断面図。
【図4】Cr−Mo合金の比抵抗とMo組成との関係を
示す図。
【図5】Cr−Mo合金の膜応力とMo組成との関係を
示す図。
【図6】各種金属の比抵抗とスパッタリング圧力との関
係を示す図。
【図7】各種金属の膜応力とスパッタリング圧力との関
係を示す図。
【符号の説明】 1…ガラス基板、2…ゲート電極、3…ゲート絶縁膜、
4…半導体層(a−Si:H膜)、5…n+・a−Si
膜、6…ソース・ドレーン電極、7…画素電極、8…保
護性絶縁膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿武 恒一 茨城県日立市大みか町七丁目1番1号 株式会社 日立製作所 日立研究所内 (72)発明者 山本 英明 千葉県茂原市早野3300番地 株式会社 日立製作所 電子デバイス事業部内 (72)発明者 金子 寿輝 茨城県日立市大みか町七丁目1番1号 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平3−118521(JP,A) 特開 昭63−296021(JP,A) 特開 平4−73620(JP,A) 特開 平1−277216(JP,A) 特開 平4−20930(JP,A) 特開 平2−304811(JP,A) 特開 平2−304812(JP,A) 特開 平5−281574(JP,A) 特開 平2−132833(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1343 G02F 1/1368

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】一方の表面に複数のゲート配線及び前記ゲ
    ート配線と交差する複数のドレーン配線が形成され、前
    記複数のゲート配線と複数のドレーン配線の各交差部の
    近傍にはトランジスタが配設され、前記トランジスタの
    ソース電極はその近傍に設けられた画素電極に、ドレー
    ン電極は前記複数のドレーン配線の1つに、ゲート電極
    は前記複数のゲート配線の1つにそれぞれ接続された第
    1の基板と、前記第1の基板と対向して配置され、前記
    画素電極に対向した面に対向電極が形成された第2の基
    板と、前記第1の基板と第2の基板との間に挾持された
    液晶とからなるアクティブマトリクス型液晶表示装置に
    おいて、 前記複数のゲート配線及び前記複数のドレーン配線の少
    なくともいずれかは、MoとCrとの合金によって構成
    され 前記合金中の、Moの量は5〜90wt%である ことを
    特徴とするアクティブマトリクス型液晶表示装置。
  2. 【請求項2】前記複数のゲート配線及び前記複数のドレ
    ーン配線は、同一の膜厚に形成されることを特徴とする
    請求項1に記載のアクティブマトリクス型液晶表示装
    置。
  3. 【請求項3】前記複数のゲート配線及び前記複数のドレ
    ーン配線のパターン端部には45°以下のテーパが形成
    されることを特徴とする請求項1に記載のアクティブマ
    トリクス型液晶表示装置。
  4. 【請求項4】前記複数のゲート配線及び前記複数のドレ
    ーン配線の少なくともいずれかは、Cr濃度が互いに異
    なる少なくとも2つの合金層の積層膜で構成されている
    ことを特徴とする請求項1に記載のアクティブマトリク
    ス型液晶表示装置。
  5. 【請求項5】 前記合金の抵抗は20μΩcm以下であるこ
    とを特徴とする請求項1〜4のいずれかに記載のアクテ
    ィブマトリクス型液晶表示装置。
JP28475594A 1994-11-18 1994-11-18 アクティブマトリクス型液晶表示装置 Expired - Lifetime JP3132310B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP28475594A JP3132310B2 (ja) 1994-11-18 1994-11-18 アクティブマトリクス型液晶表示装置
TW084110661A TW370633B (en) 1994-11-18 1995-10-11 Active-matrix type liquid crystal display device
US08/555,416 US5739877A (en) 1994-11-18 1995-11-09 Active matrix liquid crystal display in which the gate and/or drain lines are made of a Cr-Mo alloy
CN95119844A CN1108539C (zh) 1994-11-18 1995-11-17 有源矩阵液晶显示器
KR1019950042108A KR100426746B1 (ko) 1994-11-18 1995-11-18 액티브매트릭스형액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28475594A JP3132310B2 (ja) 1994-11-18 1994-11-18 アクティブマトリクス型液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000291946A Division JP2001154224A (ja) 2000-09-21 2000-09-21 アクティブマトリクス型液晶表示装置

Publications (2)

Publication Number Publication Date
JPH08146446A JPH08146446A (ja) 1996-06-07
JP3132310B2 true JP3132310B2 (ja) 2001-02-05

Family

ID=17682590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28475594A Expired - Lifetime JP3132310B2 (ja) 1994-11-18 1994-11-18 アクティブマトリクス型液晶表示装置

Country Status (5)

Country Link
US (1) US5739877A (ja)
JP (1) JP3132310B2 (ja)
KR (1) KR100426746B1 (ja)
CN (1) CN1108539C (ja)
TW (1) TW370633B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10133216A (ja) 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
KR100471769B1 (ko) * 1996-07-19 2005-06-08 삼성전자주식회사 테이퍼식각방법및액정표시장치용표시판의제조방법
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
JP3404562B2 (ja) * 1996-11-18 2003-05-12 株式会社日立製作所 アクティブマトリクス型液晶表示装置
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
TW400556B (en) * 1997-02-26 2000-08-01 Samsung Electronics Co Ltd Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JP2985124B2 (ja) * 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
TW381187B (en) * 1997-09-25 2000-02-01 Toshiba Corp Substrate with conductive films and manufacturing method thereof
KR100265571B1 (ko) 1997-12-03 2000-09-15 김영환 액정 표시 장치
TWI226470B (en) * 1998-01-19 2005-01-11 Hitachi Ltd LCD device
KR100356452B1 (ko) * 1998-10-02 2002-10-18 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치 및 그 제조 방법
KR100303446B1 (ko) 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
KR100430097B1 (ko) 1999-04-06 2004-05-03 엘지.필립스 엘시디 주식회사 액정표시장치용 모니터 구동회로
EP1049167A3 (en) 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002148659A (ja) * 2000-11-10 2002-05-22 Hitachi Ltd 液晶表示装置
JP4101533B2 (ja) * 2002-03-01 2008-06-18 株式会社半導体エネルギー研究所 半透過型の液晶表示装置の作製方法
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100865257B1 (ko) * 2002-09-16 2008-10-24 엘지디스플레이 주식회사 액정표시장치용 박막트랜지스터의 제조방법
KR100905662B1 (ko) * 2003-06-26 2009-06-30 엘지디스플레이 주식회사 액정표시장치 제조 방법 및 배선 구조
US7248306B2 (en) * 2004-07-23 2007-07-24 Hewlett-Packard Development Company, L.P. Method of making active matrix display
WO2007119795A1 (ja) * 2006-04-14 2007-10-25 Panasonic Corporation 電子デバイス、電子デバイスの製造方法及び有機el表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03118521A (ja) * 1989-09-29 1991-05-21 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JPH04372934A (ja) * 1991-06-24 1992-12-25 Toshiba Corp 液晶表示装置用アレイ基板の製造方法
US5528082A (en) * 1994-04-28 1996-06-18 Xerox Corporation Thin-film structure with tapered feature

Also Published As

Publication number Publication date
KR960018696A (ko) 1996-06-17
KR100426746B1 (ko) 2004-07-05
CN1157934A (zh) 1997-08-27
US5739877A (en) 1998-04-14
TW370633B (en) 1999-09-21
JPH08146446A (ja) 1996-06-07
CN1108539C (zh) 2003-05-14

Similar Documents

Publication Publication Date Title
JP3132310B2 (ja) アクティブマトリクス型液晶表示装置
US5831283A (en) Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
US5777702A (en) Liquid crystal display device and method of fabricating the same by patterning semiconductor, insulator, and gatelines with single mask
US6731364B2 (en) Liquid crystal display device
US20040126608A1 (en) Electronic device, method of manufacture of the same, and sputtering target
US20090011261A1 (en) Method for manufacturing display apparatus
JPH11283934A (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
JPH1048670A (ja) アクティブマトリクス基板とその製法および液晶表示装置
US20060261335A1 (en) Liquid crystal display device
KR100430744B1 (ko) 고집적도대면적lcd디스플레이용tft패널과그제조방법및액정표시장치
JP2000314897A (ja) 液晶表示装置
JP2001166336A (ja) 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法
JP3318652B2 (ja) 液晶表示装置およびこれに用いられるtftアレイ基板の製造方法
KR20040069177A (ko) 액정 표시 장치와 그 제조 방법
US6184947B1 (en) Thin film transistor matrix with repairable bus line
KR20000028792A (ko) 액정 표시 장치 및 그 제조 방법
JP2001154224A (ja) アクティブマトリクス型液晶表示装置
JPH0926598A (ja) アクティブマトリクス型液晶ディスプレイ装置
JP2000199912A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
KR100441839B1 (ko) Tft기판
JPH1195248A (ja) 表示装置用アレイ基板及びその製造方法
JP3126903B2 (ja) 高集積度大面積lcdディスプレイ用tftパネルとその製造方法並びに液晶ディスプレイ装置
JPH10307303A (ja) 液晶表示基板、その製造方法および液晶表示装置
JPH06301054A (ja) 液晶表示装置用薄膜トランジスタアレイ基板の製造方法
KR20010004016A (ko) 박막 트랜지스터 액정표시소자의 제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term