KR100430085B1 - Flat Display Panel and Driving Method Thereof - Google Patents

Abstract

본 발명은 셀의 균일성을 향상시킬 수 있도록 한 평판 디스플레이 패널에 관한 것이다.The present invention relates to a flat panel display panel capable of improving cell uniformity.

본 발명의 평판 디스플레이 패널의 구동방법은 다수의 스캔전극에 순차적으로 스캔펄스가 공급되는 단계와, 스캔펄스에 동기되어 다수의 데이터전극에 데이터펄스가 공급되는 단계와, 스캔펄스 및 데이터펄스가 공급된 셀에 충전된 전하를 제거하기 위하여 다수의 스캔전극에 다수의 리셋펄스가 공급되는 단계를 포함하며, 다수의 리셋펄스는 다수의 스캔전극 모두에 스캔펄스가 공급된 후 공급된다.According to an exemplary embodiment of the present invention, a method of driving a flat panel display panel includes sequentially supplying scan pulses to a plurality of scan electrodes, supplying data pulses to a plurality of data electrodes in synchronization with the scan pulses, and supplying scan pulses and data pulses. A plurality of reset pulses are supplied to the plurality of scan electrodes in order to remove the charges charged in the cells. The plurality of reset pulses are supplied after the scan pulses are supplied to all of the plurality of scan electrodes.

Description

평판 디스플레이 패널 및 그 구동방법{Flat Display Panel and Driving Method Thereof}Flat display panel and driving method thereof

본 발명은 평판 디스플레이 패널 및 그 구동방법에 관한 것으로 특히, 셀의 균일성을 향상시킬 수 있도록 한 평판 디스플레이 패널 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display panel and a driving method thereof, and more particularly, to a flat panel display panel and a driving method thereof capable of improving cell uniformity.

최근, 음극선관(Cathode Ray Tube : CRT)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한, 평판 표시장치에는 액정 표시장치(Liquid Crystal Display : 이하 "LCD"라 함), 전계 방출 표시장치(Field Emission Display : 이하 "CRT"라 함) 및 플라즈마 표시장치(Plasma Display Panel), 일렉트로 루미네센스(Electro-Luminescence : 이하 "EL"이라 함) 등이 있다. 표시품질을 개선하기 위하여 평판 표시장치의 휘도, 콘트라스트 및 색순도를 높이기 위한 연구개발이 활발이 진행되고 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes (CRTs). Such flat panel displays include liquid crystal displays (hereinafter referred to as "LCDs"), field emission displays (hereinafter referred to as "CRTs"), plasma display panels, and electroluminescence. Nessence (Electro-Luminescence: "EL") and the like. In order to improve the display quality, research and development for improving the brightness, contrast and color purity of flat panel displays have been actively conducted.

이중 FED는 첨예한 음극(에미터)에 고전계를 집중해 양자역학적인 터널(Tunnel) 효과에 의해 전자를 방출시키는 팁형 FED와, 소정 면적을 가지는 금속에 고전계를 집중해 양자역학적인 터널 효과에 의해 전자를 방출시키는 평편형(Metal Insulator Metal : MIN) FED로 나뉘어진다.The dual FED is a tip type FED that concentrates a high field on a sharp cathode (emitter) and emits electrons by a quantum mechanical tunnel effect, and a quantum mechanical tunnel effect by concentrating a high field on a metal having a predetermined area. It is divided into a metal insulator metal (MIN) FED that emits electrons.

도 1 및 도 2는 종래의 팁형 전계 방출 표시장치를 나타내는 도면이다.1 and 2 illustrate a conventional tip type field emission display.

도 1 및 도 2를 참조하면, 애노드전극(4) 및 형광체(6)가 적층된 상부 유리기판(2)과, 하부 유리기판(8) 상에 형성되는 전계 방출 어레이(32)를 구비한 FED가 도시되어 있다. 전계 방출 어레이(32)는 하부 유리기판(8) 상에 형성되는 캐소드전극(10) 및 저항층(12)과, 저항층(12)상에 형성되는 게이트 절연층(14) 및 에미터(22)와, 게이트 절연층(14) 상에 형성되는 게이트 전극(16)을 구비한다.1 and 2, an FED having an upper glass substrate 2 on which an anode electrode 4 and a phosphor 6 are stacked, and a field emission array 32 formed on the lower glass substrate 8. Is shown. The field emission array 32 includes the cathode electrode 10 and the resistive layer 12 formed on the lower glass substrate 8, and the gate insulating layer 14 and the emitter 22 formed on the resistive layer 12. ) And a gate electrode 16 formed on the gate insulating layer 14.

캐소드 전극(10)은 에미터(22)에 전류를 공급하게 되며, 저항층(12)은 캐소드 전극(10)으로부터 에미터(22) 쪽으로 인가되는 과전류를 제한하여 에미터(22)에 균일한 전류를 공급하는 역활을 하게 된다.The cathode electrode 10 supplies a current to the emitter 22, and the resistive layer 12 limits the overcurrent applied from the cathode electrode 10 toward the emitter 22, thereby making it uniform to the emitter 22. It serves to supply current.

게이트 절연층(14)은 캐소드 전극(10)과 게이트 전극(16) 사이를 절연하게 된다. 게이트 전극(16)은 전자를 인출시키기 위한 인출전극으로 이용된다. 상부 유리기판(2)과 하부 유리기판(8) 사이에는 스페이서(40)가 설치된다.The gate insulating layer 14 insulates between the cathode electrode 10 and the gate electrode 16. The gate electrode 16 is used as an extraction electrode for drawing electrons. A spacer 40 is installed between the upper glass substrate 2 and the lower glass substrate 8.

스페이서(40)는 상부 유리기판(2)과 하부 유리기판(8) 사이의 고진공 상태를 유지할 수 있도록 상부 유리기판(2)과 하부 유리기판(8)을 지지한다.The spacer 40 supports the upper glass substrate 2 and the lower glass substrate 8 so as to maintain a high vacuum state between the upper glass substrate 2 and the lower glass substrate 8.

화상을 표시하기 위하여, 캐소드 전극(10)에 부극성(-)의 캐소드전압이 인가되고 애노드 전극(4)에 정극성(+)의 게이트 전압이 인가된다. 그리고 게이트전극(16)에는 정극성(+)의 게이트 전압이 인가된다. 그러면, 에미터(22)로부터 방출된 전자빔(30)이 적색·녹색·청색의 형광체(6)에 충돌하여 형광체(6)를 여기시키게 된다. 이때, 형광체(6)에 따라 적색·녹색·청색 중 어느 한 색의 가시광이 발광된다.In order to display an image, a negative (-) cathode voltage is applied to the cathode electrode 10 and a positive (+) gate voltage is applied to the anode electrode 4. A gate voltage of positive polarity (+) is applied to the gate electrode 16. Then, the electron beam 30 emitted from the emitter 22 collides with the red, green, and blue phosphors 6 to excite the phosphors 6. At this time, visible light of any one of red, green, and blue colors is emitted according to the phosphor 6.

이와 같은 팁형 FED는 전자 방출에 이용되는 에미터의 특성에 따라서 전자의 방출량이 결정된다. 따라서, 하나의 FED에 포함되는 모든 에미터(22)를 균일하게 제작 해야 한다. 하지만, 현재의 제조공정으로는 하나의 FED에 포함되는 모든 에미터(22)가 균일한 특성을 갖도록 제작하기 곤란하다. 아울러, 에미터(22)를 제작하기 위해 많은 공정시간이 소모되는 단점이 있다.The tip-type FED has an electron emission amount determined by the characteristics of the emitter used for electron emission. Therefore, all emitters 22 included in one FED should be manufactured uniformly. However, in the current manufacturing process, it is difficult to fabricate all emitters 22 included in one FED to have uniform characteristics. In addition, there is a disadvantage in that a large process time is consumed to manufacture the emitter 22.

또한, 팁형 FED는 첨예한 에미터(22)에서 전자가 방출되기 때문에 캐소드 전극(10) 및 게이트전극(16)에 수십 내지 백 볼트 사이의 전압이 인가되야 된다. 따라서, 캐소드전극(10) 및 게이트전극(16)에 인가되는 전압에 의해 많은 소비전력이 소모된다.In addition, since the tip-type FED emits electrons from the sharp emitter 22, a voltage of several tens to one hundred volts must be applied to the cathode electrode 10 and the gate electrode 16. Therefore, much power consumption is consumed by the voltage applied to the cathode electrode 10 and the gate electrode 16.

도 3은 종래의 평면형 전계 방출 표시장치의 화소셀을 나타내는 도면이다.3 is a diagram illustrating a pixel cell of a conventional planar field emission display device.

도 3을 참조하면, 종래의 평면형 전계 방출 표시소자의 화소셀은 애노드전극(44) 및 형광체(46)가 적층된 상부기판(42)과, 하부기판(48) 상에 형성되는 전계 방출 어레이(56)를 구비한다.Referring to FIG. 3, a pixel cell of a conventional planar field emission display device includes an upper substrate 42 having an anode electrode 44 and a phosphor 46 stacked thereon, and a field emission array formed on the lower substrate 48. 56).

전계 방출 어레이(56)는 하부기판(48) 상에 형성되는 스캔전극(50), 절연층(52) 및 데이터전극(54)을 구비한다.The field emission array 56 includes a scan electrode 50, an insulating layer 52, and a data electrode 54 formed on the lower substrate 48.

화상을 표시하기 위하여, 스캔전극(50)에 부극성(-)의 스캔펄스가 인가되고 데이터전극(54)에 정극성(+)의 데이터펄스가 인가된다. 그리고, 애노드전극(44)에 정극성(+)의 애노드전압이 인가된다. 그러면, 전자가 스캔전극(50)으로부터 데이터전극(54)으로 절연층(52)을 터널링(Tunneling)하여 애노드전극(44) 쪽으로 가속된다.In order to display an image, a negative scan pulse is applied to the scan electrode 50 and a positive data pulse is applied to the data electrode 54. Then, a positive anode voltage is applied to the anode electrode 44. Then, electrons are tunneled to the anode electrode 44 by tunneling the insulating layer 52 from the scan electrode 50 to the data electrode 54.

이 전자들은 적색, 녹색 및 청색의 형광체(46)에 충돌하여 형광체(46)를 여기시키게 된다. 이때, 형광체(46)에 따라 적색, 녹색 및 청색 중 어느 한 색의 가시광이 발생된다.These electrons collide with the red, green and blue phosphors 46 to excite the phosphors 46. At this time, visible light of any one of red, green and blue colors is generated according to the phosphor 46.

이와 같은 평면형 FED는 스캔전극(50) 및 데이터전극(54)이 소정면적을 가지고 대향되게 설치되기 때문에 팁형 FED에 비해 저전압 구동이 가능하다. 즉, 평면형 FED의 스캔전극(50) 및 데이터전극(54)에는 수 내지 10V 사이의 전압이 인가된다. 또한, 평면형 FED는 전자를 방출하는 스캔전극(50) 및 데이터전극(54)이 소정면적을 가지기 때문에 팁형 FED에 비해 간단한 제조 공정으로 스캔전극(50) 및 데이터전극(54)을 제조할 수 있다.The planar FED is capable of driving a lower voltage than the tip type FED because the scan electrode 50 and the data electrode 54 are installed to face each other with a predetermined area. That is, a voltage between several to 10V is applied to the scan electrode 50 and the data electrode 54 of the planar FED. In addition, in the planar FED, since the scan electrode 50 and the data electrode 54 emitting electrons have a predetermined area, the scan electrode 50 and the data electrode 54 can be manufactured by a simple manufacturing process compared to the tip type FED. .

도 4는 도 1및 도 2에 도시된 전계 방출 표시장치에 공급되는 구동파형을 나타내는 파형도이다.4 is a waveform diagram illustrating a driving waveform supplied to the field emission display shown in FIGS. 1 and 2.

도 4를 참조하면, 종래의 FED의 스캔전극들(S)에는 부극성의 스캔펄스(SP)가 순차적으로 공급되고 데이터전극들(D)에는 부극성의 스캔펄스(SP)에 동기되는 정극성의 데이터펄스(DP)가 공급된다. 스캔펄스(SP) 및 데이터펄스(DP)가 공급된 화소셀에서는 스캔펄스(SP) 및 데이터펄스(DP)의 전압차에 의해 전자가 방출된다.Referring to FIG. 4, the scan electrodes SP of the conventional FED are sequentially supplied with the negative scan pulses SP, and the data electrodes D are positively synchronized with the negative scan pulses SP. The data pulse DP is supplied. In the pixel cells supplied with the scan pulse SP and the data pulse DP, electrons are emitted by the voltage difference between the scan pulse SP and the data pulse DP.

예를 들어, 도 5와 같이 제 1 스캔전극(S1)에 -5V의 스캔펄스(SP)가 인가되고, 데이터전극(D)에 5V의 데이터펄스(DP)가 인가되면 제 1 스캔전극(S1)에 형성되어 있는 제 1 화소셀들(P1)에서 10V의 전압차가 발생된다. 따라서, 데이터펄스(DP)가 공급된 제 1 화소셀들(P1)에서 전자가 방출된다.For example, as shown in FIG. 5, when -5V scan pulse SP is applied to the first scan electrode S1 and 5V data pulse DP is applied to the data electrode D, the first scan electrode S1 is applied. ), A voltage difference of 10V is generated in the first pixel cells P1 formed in FIG. Therefore, electrons are emitted from the first pixel cells P1 supplied with the data pulse DP.

이때, 데이터펄스(DP)의 폭 및/또는 진폭은 계조에 따라 상이하게 설정된다. 예를 들어, 높은 계조를 표현할 때 데이터펄스(DP)의 폭 및/또는 진폭은 넓거나 높게 설정되고, 낮은 계조를 표현할 때 데이터펄스(DP)의 폭 및/또는 진폭은 좁거나 낮게 설정된다.At this time, the width and / or amplitude of the data pulse DP is set differently according to the gradation. For example, the width and / or amplitude of the data pulse DP is set to be wide or high when expressing a high gray level, and the width and / or amplitude of the data pulse DP is set to be narrow or low when expressing a low gray level.

한편, 제 2 내지 제 m 스캔전극(S2 내지 Sm)에 형성되어 있는 제 2 내지 제 m 화소셀들(P2 내지 Pm)에서는 5V, 즉 데이터펄스(DP)만이 인가되기 때문에 전자가방출되지 않는다.On the other hand, since only 5V, that is, the data pulse DP is applied to the second to mth pixel cells P2 to Pm formed on the second to mth scan electrodes S2 to Sm, electrons are not emitted.

이후, 이와 같은 과정을 반복하여 제 m 스캔전극(Sm)까지 순차적으로 스캔펄스(SP) 및 데이터펄스(DP)를 인가하여 제 1 내지 제 m 화소셀(P1 내지 Pm)을 구동하여 화상을 표시한다. 화상이 표시된 후 제 1 내지 제 m 스캔전극(S1 내지 Sm)에는 정극성의 리셋펄스(RP)가 인가된다. 제 1 내지 제 m 스캔전극(S1 내지 Sm)에 리셋펄스(RP)가 인가되면 제 1 내지 제 m 화소셀(P1 내지 Pm)에 충전된 전하들이 제거된다.Thereafter, the process is repeated to sequentially apply the scan pulse SP and the data pulse DP to the m th scan electrode Sm to drive the first to m th pixel cells P1 to Pm to display an image. do. After the image is displayed, a positive reset pulse RP is applied to the first to m th scan electrodes S1 to Sm. When the reset pulse RP is applied to the first to mth scan electrodes S1 to Sm, the charges charged in the first to mth pixel cells P1 to Pm are removed.

하지만, 이와 같은 종래의 FED에서는 제 1 스캔전극이 구동될 때 제 2 내지 제 m 스캔전극에도 데이터펄스가 인가된다. 데이터펄스를 공급받은 제 2 내지 제 m 스캔전극에는 소정의 전압이 인가되고, 이 소정의 전압에 의해 화소셀들의 캐패시턴스 값이 커지게 된다. 한편, 이와 같은 현상은 제 2 내지 제 m 스캔전극에 형성된 화소셀들이 구동될때에도 동일하게 발생된다.However, in the conventional FED, when the first scan electrode is driven, the data pulse is also applied to the second to mth scan electrodes. A predetermined voltage is applied to the second to m-th scan electrodes supplied with the data pulses, and the capacitance of the pixel cells is increased by the predetermined voltage. On the other hand, the same phenomenon occurs when the pixel cells formed on the second to m th scan electrodes are driven.

다시 말하여, 종래의 FED에서는 하나의 스캔전극이 구동될 때 모든 스캔전극에 데이터펄스가 인가되기 때문에 화소셀들의 균일성(Uniformity)이 상이하게 된다. 이와 같이, 화소셀들이 균일하지 못한상태에서 동작하게 되면 FED의 화질이 저하되게 된다. 또한, 동작하지 않은 화소셀들에 충전된 커패시턴스 값에 의해 구동속도가 저하됨가 아울러 효율이 저하되게 된다.In other words, in the conventional FED, uniformity of pixel cells is different because data pulses are applied to all scan electrodes when one scan electrode is driven. As such, when the pixel cells operate in a non-uniform state, the image quality of the FED is degraded. In addition, the driving speed is lowered and the efficiency is lowered by the capacitance value charged in the non-operated pixel cells.

한편, 종래의 FED에서는 하나의 리셋펄스가 인가된다. 이와 같이, 하나의 리셋펄스가 인가되면 화소셀들에 충전된 전하들이 모두 제거되지 못한다. 즉, 종래의 FED에서는 하나의 리셋펄스가 인가되기 때문에 셀의 균일성이 저하된다.On the other hand, one reset pulse is applied in the conventional FED. As such, when one reset pulse is applied, all of the charges charged in the pixel cells are not removed. That is, in the conventional FED, since one reset pulse is applied, the uniformity of the cell is lowered.

따라서, 본 발명의 목적은 셀의 균일성을 향상시킬 수 있도록 한 평판 디스플레이 패널 및 그 구동방법을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a flat panel display panel and a method of driving the same that can improve cell uniformity.

도 1은 종래의 팁형 전계 방출 표시소자를 나타내는 사시도.1 is a perspective view showing a conventional tip type field emission display device.

도 2는 도 1에 도시된 팁형 전계 방출 표시소자를 나타내는 단면도.FIG. 2 is a cross-sectional view illustrating a tip type field emission display device shown in FIG. 1. FIG.

도 3은 종래의 평면형 전계 방출 표시소자를 나타내는 단면도.3 is a cross-sectional view showing a conventional planar field emission display device.

도 4는 도 1 및 도 3에 도시된 전계 방출 표시소자의 구동방법을 나타내는 파형도.4 is a waveform diagram illustrating a method of driving the field emission display device illustrated in FIGS. 1 and 3.

도 5는 도 1 및 도 3에 도시된 전계 방출 표시소자의 화소셀의 배치를 나타내는 도면.5 is a diagram illustrating an arrangement of pixel cells of the field emission display device illustrated in FIGS. 1 and 3.

도 6은 본 발명의 실시예에 의한 평판 디스플레이 패널의 구동방법을 나타내는 파형도.6 is a waveform diagram illustrating a method of driving a flat panel display panel according to an exemplary embodiment of the present invention.

도 7은 본 발명의 다른 실시예에 의한 평판 디스플레이 패널의 구동방법을 나타내는 파형도.7 is a waveform diagram illustrating a method of driving a flat panel display panel according to another embodiment of the present invention.

도 8은 도 6 및 도 7에 도시된 구동파형을 생성하기 위한 구동회로들을 나타내는 블록도.FIG. 8 is a block diagram illustrating driving circuits for generating the driving waveforms shown in FIGS. 6 and 7.

도 9는 도 8에 도시된 스캔 드라이브 IC에 포함되어 있는 다수의 스위칭소자들을 나타내는 회로도.FIG. 9 is a circuit diagram illustrating a plurality of switching elements included in the scan drive IC shown in FIG. 8. FIG.

도 10은 도 8에 도시된 구동회로들의 구동파형 생성과정을 나타내기 위한 파형도.FIG. 10 is a waveform diagram illustrating a driving waveform generation process of the driving circuits shown in FIG. 8.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

2,42 : 상부 유리기판 4,44 : 애노드 전극2,42: upper glass substrate 4,44: anode electrode

6,46 : 형광체 8,48 : 하부 유리기판6,46 phosphor 8,48 lower glass substrate

10 : 캐소드 전극 12 : 저항층10 cathode electrode 12 resistive layer

14 : 게이트 절연층 16 : 게이트 전극14 gate insulating layer 16 gate electrode

22 : 에미터 30 : 전자빔22 emitter 30 electron beam

32,56 : 전계 방출 어레이 40 : 스페이서32,56: field emission array 40: spacer

50 : 스캔전극 52 : 절연층50 scanning electrode 52 insulating layer

54 : 데이터전극 60 : 리셋 구동부54: data electrode 60: reset driver

62 : 타이밍 제어부 64,68 : 버퍼62: timing controller 64, 68: buffer

66 : 포토 커플러 70 : 스캔 드라이브 IC66: photo coupler 70: scan drive IC

72,74 : 리셋 드라이브 IC 76,78,82,84 : 스위칭소자72,74: reset drive IC 76,78,82,84: switching element

80 : 스캔 구동부80: scan driver

상기 목적을 달성하기 위하여 본 발명의 평판 디스플레이 패널의 구동방법은 다수의 스캔전극에 순차적으로 스캔펄스가 공급되는 단계와, 스캔펄스에 동기되어 다수의 데이터전극에 데이터펄스가 공급되는 단계와, 스캔펄스 및 데이터펄스가 공급된 셀에 충전된 전하를 제거하기 위하여 다수의 스캔전극에 다수의 리셋펄스가 공급되는 단계를 포함하며, 다수의 리셋펄스는 다수의 스캔전극 모두에 스캔펄스가 공급된 후 공급된다.In order to achieve the above object, a method of driving a flat panel display panel according to the present invention includes the steps of sequentially supplying scan pulses to a plurality of scan electrodes, supplying data pulses to a plurality of data electrodes in synchronization with the scan pulses, and scanning And a plurality of reset pulses are supplied to the plurality of scan electrodes in order to remove the charges charged in the cells supplied with the pulses and the data pulses, and the plurality of reset pulses are provided after the scan pulses are supplied to all of the plurality of scan electrodes. Supplied.

본 발명의 평판 디스플레이 패널은 다수의 스캔전극에 순차적으로 스캔펄스를 공급하기 위한 스캔 구동부와, 다수의 스캔전극들 모두에 다수의 리셋펄스를 공급하기 위한 리셋 구동부를 구비하며, 리셋 구동부는 리셋 데이터 공급부로부터 제 1 리셋 데이터를 공급받는 제 1 리셋 드라이브 집적회로와, 리셋 데이터 공급부로부터 제 2 리셋 데이터를 공급받는 제 2 리셋 드라이브 집적회로와, 제 1 리셋 드라이브 집적회로에 접속되어 제 1 리셋 드라이브 집적회로에 의해 턴-온/오프되면서 정극성의 전압을 스캔전극들로 공급하기 위한 제 1 스위칭소자와, 제 2 리셋 드라이브 집적회로에 접속되어 제 2 리셋 드라이브 집적회로에 의해 턴-온/오프되면서 기저전압을 스캔전극들로 공급하기 위한 제 2 스위칭소자를 구비한다.상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.The flat panel display panel of the present invention includes a scan driver for sequentially supplying scan pulses to a plurality of scan electrodes, and a reset driver for supplying a plurality of reset pulses to all of the plurality of scan electrodes, wherein the reset driver includes reset data. A first reset drive integrated circuit supplied with first reset data from a supply unit, a second reset drive integrated circuit supplied with second reset data from a reset data supply unit, and a first reset drive integrated circuit connected to the first reset drive integrated circuit; A first switching element for supplying a positive voltage to the scan electrodes while being turned on / off by the circuit, and connected to the second reset drive integrated circuit to be turned on / off by the second reset drive integrated circuit. And a second switching element for supplying low voltage to the scan electrodes. The features and features will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하 도 6 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 6 to 10.

도 6은 본 발명의 실시예에 의한 전계 방출 표시장치의 구동방법을 나타내는 파형도이다.6 is a waveform diagram illustrating a method of driving a field emission display according to an exemplary embodiment of the present invention.

도 6을 참조하면, 본 발명의 실시예에 의한 FED의 스캔전극들(S)에는 부극성의 스캔펄스(SP)가 순차적으로 공급되고, 데이터전극들(D)에는 스캔펄스(SP)에 동기되는 정극성의 데이터펄스(DP)가 공급된다. 데이터전극들(D)에 공급되는 데이터펄스(DP)는 FED에 표시되어질 화상에 의해서 공급 유/무가 결정된다.Referring to FIG. 6, negative scan pulses SP are sequentially supplied to scan electrodes S of an FED according to an embodiment of the present invention, and data pulses D are synchronized with scan pulses SP. The positive data pulse DP is supplied. The data pulse DP supplied to the data electrodes D is determined by the image to be displayed on the FED.

데이터전극(D)에 데이터펄스가 공급된 후 모든 스캔전극들(S)에는 리셋펄스(RP)가 공급된다. 이러한, 리셋펄스(RP)는 어느 하나의 스캔전극(Si)에 공급되는 스캔펄스(SP) 및 다음 스캔전극(Si+1)에 공급되는 스캔펄스(SP)의 사이에 공급된다. 다시 말하여, 리셋펄스(RP)는 스캔펄스(SP)들 사이의 소정의 시간(블랭킹 기간)에 공급된다.After the data pulse is supplied to the data electrode D, the reset pulse RP is supplied to all the scan electrodes S. The reset pulse RP is supplied between the scan pulse SP supplied to one of the scan electrodes Si and the scan pulse SP supplied to the next scan electrode Si + 1. In other words, the reset pulse RP is supplied at a predetermined time (blanking period) between the scan pulses SP.

예를 들어, 제 1 스캔전극(S1)에 -5V의 스캔펄스(SP)가 인가되고, 데이터전극들(D)에 5V의 데이터펄스(DP)가 인가되면 제 1 스캔전극(S1)에 형성되어 있는 제 1 화소셀들에서 10V의 전압차가 발생된다. 따라서, 데이터펄스(DP)가 공급된 제 1화소셀들에서는 전자가 방출된다.For example, when -5V scan pulse SP is applied to the first scan electrode S1 and 5V data pulse DP is applied to the data electrodes D, the scan pulse SP is formed on the first scan electrode S1. A voltage difference of 10 V is generated in the first pixel cells. Therefore, electrons are emitted from the first pixel cells supplied with the data pulse DP.

이때, 데이터펄스(DP)의 폭 및/또는 진폭은 계조에 따라 상이하게 설정된다. 예를 들어, 높은 계조를 표현할 때 데이터펄스(DP)의 폭 및/또는 진폭은 넓거나 높게 설정되고, 낮은 계조를 표현할 때 데이터펄스(DP)의 폭 및/또는 진폭은 좁거나 낮게 설정된다.At this time, the width and / or amplitude of the data pulse DP is set differently according to the gradation. For example, the width and / or amplitude of the data pulse DP is set to be wide or high when expressing a high gray level, and the width and / or amplitude of the data pulse DP is set to be narrow or low when expressing a low gray level.

이후, 제 1 내지 제 m 스캔전극(S1 내지 Sm)에 공통적으로 리셋펄스(RP)가 인가된다. 이와 같이 제 1 스캔전극(S1)이 구동된 후 모든 스캔전극들(S)에 리셋펄스(RP)가 공급되면, 제 1 스캔전극(S1)이 구동될 때 모든 스캔전극들(S)에 충전된 전하들이 제거된다.Thereafter, the reset pulse RP is commonly applied to the first to mth scan electrodes S1 to Sm. As such, when the reset pulse RP is supplied to all scan electrodes S after the first scan electrode S1 is driven, all the scan electrodes S are charged when the first scan electrode S1 is driven. Charges are removed.

다시 말하여, 하나의 스캔라인(Si)이 구동된 후 모든 화소셀들에 충전된 전하를 제거함으로써 셀의 균일성을 확보할 수 있다. 또한, 모든 화소셀들에 충전된 전하를 제거함으로써 구동속도 및 효율을 향상시킬 수 있다.In other words, after one scan line Si is driven, uniformity of cells may be secured by removing charges charged in all pixel cells. In addition, the driving speed and the efficiency may be improved by removing the charges charged in all the pixel cells.

도 7은 본 발명의 다른 실시예에 의한 전계 방출 표시장치의 구동방법을 나타내는 파형도이다.7 is a waveform diagram illustrating a method of driving a field emission display according to another exemplary embodiment of the present invention.

도 7을 참조하면, 본 발명의 다른 실시예에 의한 FED의 스캔전극들(S)에는 부극성의 스캔펄스(SP)가 순차적으로 공급되고, 데이터전극들(D)에는 스캔펄스(SP)에 동기되는 정극성의 데이터펄스(DP)가 공급된다. 모든 스캔전극들(S)에 스캔펄스(SP)가 순차적으로 공급된 후 스캔전극들(S)에는 적어도 2개 이상의 리셋펄스(RP)가 공급된다.Referring to FIG. 7, negative scan pulses SP are sequentially supplied to the scan electrodes S of the FED according to another embodiment of the present invention, and the scan pulses SP are supplied to the data electrodes D. The synchronized positive data pulse DP is supplied. After the scan pulses SP are sequentially supplied to all the scan electrodes S, at least two reset pulses RP are supplied to the scan electrodes S.

이와 같이 스캔전극들(S)에 적어도 2개 이상의 리셋펄스(RP)가 공급되면 스캔전극들(S)의 구동에 의해서 충전된 전하들이 모두 제거될 수 있어 셀의 균일성을 향상시킬 수 있다.As such, when at least two reset pulses RP are supplied to the scan electrodes S, all of the charges charged by the driving of the scan electrodes S may be removed, thereby improving cell uniformity.

도 8은 도 6 및 도 7에 도시된 구동파형을 생성하기 위한 구동부들을 나타내는 블록도이다.FIG. 8 is a block diagram illustrating driving units for generating the driving waveforms shown in FIGS. 6 and 7.

도 8을 참조하면, 스캔전극(S)에 리셋펄스(RP)를 공급하기 위한 리셋 구동부(60)와, 스캔전극(S)에 스캔펄스(SP)를 공급하기 위한 스캔 구동부(80)를 구비한다.Referring to FIG. 8, a reset driver 60 for supplying a reset pulse RP to the scan electrode S and a scan driver 80 for supplying the scan pulse SP to the scan electrode S are provided. do.

스캔 구동부(80)는 스캔펄스(SP)의 공급 타이밍에 따라 스캔데이터를 공급하기 위한 타이밍 제어부(62)와, 스캔데이터를 일시 저장하기 위한 제 1 버퍼(64)와, 제 1 버퍼(64) 및 제 2 버퍼(68)를 전기적으로 절연시키기 위한 포토 커플러(66)와, 포토 커플러(66)로부터 공급된 데이터를 일시 저장하기 위한 제 2 버퍼(68)와, 제 2 버퍼(68)로부터 스캔데이터를 입력받아 스캔전극들(S)에 순차적으로 스캔펄스(SP)를 공급하기 위한 스캔 드라이브 IC(Integrated Circuit ; 70)를 구비한다.The scan driver 80 includes a timing controller 62 for supplying scan data according to the supply timing of the scan pulse SP, a first buffer 64 for temporarily storing scan data, and a first buffer 64. And a photo coupler 66 for electrically insulating the second buffer 68, a second buffer 68 for temporarily storing data supplied from the photo coupler 66, and a scan from the second buffer 68. A scan drive IC (Integrated Circuit) 70 for receiving data and sequentially supplying scan pulses SP to the scan electrodes S is provided.

타이밍제어부(62), 제 1 버퍼(64) 및 포토 커플러(66)의 제 1 단은 기저전위(GND)와 접속된다. 포토 커플러(66), 제 2 버퍼(68) 및 스캔 드라이브 IC(70)는 고정전압원(VDD)으로부터 부극성의 전압을 공급받는다.The first stages of the timing controller 62, the first buffer 64, and the photo coupler 66 are connected to the ground potential GND. The photo coupler 66, the second buffer 68, and the scan drive IC 70 are supplied with a negative voltage from the fixed voltage source VDD.

타미밍 제어부(62)는 스캔펄스(SP)가 순차적으로 스캔전극(S)에 공급될 수 있도록 소정간격으로 스캔 데이터를 제 1 버퍼(64)로 공급한다. 제 1 버퍼(64)는 스캔 데이터를 일시저장함과 아울러 저장된 데이터를 포터 커플러(66)로 공급한다.포토 커플러(66)는 제 1 버퍼(64)로부터 공급된 데이터를 제 2 버퍼(68)로 공급한다.The timing controller 62 supplies the scan data to the first buffer 64 at predetermined intervals so that the scan pulse SP may be sequentially supplied to the scan electrode S. FIG. The first buffer 64 temporarily stores the scan data and supplies the stored data to the porter coupler 66. The photo coupler 66 transfers the data supplied from the first buffer 64 to the second buffer 68. Supply.

제 2 버퍼(68)는 포토 커플러(66)로부터 공급된 스캔 데이터를 일시저장함과 아울러 저장된 데이터를 스캔 드라이브 IC(70)로 공급한다. 스캔 드라이브 IC(70)는 다수의 스위칭소자들로 구성되고, 제 2 버퍼(68)로부터 공급되는 스캔 데이터에 의해 어느 하나의 스위치소자가 턴-온되어 스캔펄스(SP)를 스캔전극(S)에 공급한다. 한편, 제 2 버퍼(68)와 스캔 드라이브 IC(70)의 사이에는 도시되지 않은 시프트 레지스터가 추가로 설치될 수 있다. 시프트 레지스터는 스캔 드라이브 IC(70)에 포함되어 있는 다수의 스위치를 순차적으로 구동시키게 된다.The second buffer 68 temporarily stores the scan data supplied from the photo coupler 66 and supplies the stored data to the scan drive IC 70. The scan drive IC 70 includes a plurality of switching elements, and any one switch element is turned on by scan data supplied from the second buffer 68 to scan the scan pulse SP to the scan electrode S. To feed. On the other hand, a shift register (not shown) may be further provided between the second buffer 68 and the scan drive IC 70. The shift register sequentially drives a plurality of switches included in the scan drive IC 70.

리셋 구동부(60)는 외부로부터 제 1 리셋 데이터가 입력되는 제 1 리셋 드라이브 IC(72)와, 제 2 리셋 데이터가 입력되는 제 2 리셋 드라이브 IC(74)와, 제 1 리셋 드라이브 IC(72)에 의해 구동되는 제 1 스위칭소자(76)와, 제 2 리셋 드라이브 IC(74)에 의해 구동되는 제 2 스위칭소자(78)를 구비한다.The reset driver 60 includes a first reset drive IC 72 to which first reset data is input from the outside, a second reset drive IC 74 to which second reset data is input, and a first reset drive IC 72. And a second switching element 78 driven by the second reset drive IC 74.

제 1 리셋 드라이브 IC(72) 및 제 1 스위칭소자(76)는 외부전압원(Vcc)에 접속된다. 제 2 리셋 드라이브 IC(74) 및 제 2 스위칭소자(78)는 기저전압원(GND)에 접속된다.The first reset drive IC 72 and the first switching element 76 are connected to an external voltage source Vcc. The second reset drive IC 74 and the second switching element 78 are connected to the ground voltage source GND.

제 1 리셋 드라이브 IC(72)는 제 1 리셋 데이터가 입력될 때 제 1 스위칭소자(76)에 제어신호를 공급한다. 제 1 스위칭소자(76)는 제 1 리셋 드라이브 IC(72)로부터 공급되는 제어신호에 의해 턴-온되어 외부전압원(Vcc)의 전압을 스캔전극들(S)로 공급한다. 이때, 스캔전극들(S)에는 정극성의 리셋펄스(RP)가 공급된다.The first reset drive IC 72 supplies a control signal to the first switching element 76 when the first reset data is input. The first switching device 76 is turned on by the control signal supplied from the first reset drive IC 72 to supply the voltage of the external voltage source Vcc to the scan electrodes S. At this time, the positive reset pulse RP is supplied to the scan electrodes S.

도 6과 같은 구동파형을 생성하기 위하여 제 1 리셋 드라이브 IC(72)는 스캔 구동부(80)로부터 하나의 스캔전극(Si)에 스캔펄스(SP)가 공급된 후 제 1 스위칭소자(76)를 턴-온시킨다. 이를 위하여 제 1 리셋 데이터는 스캔펄스(SP)의 수만큼 제 1 리셋 드라이브 IC(72)에 공급된다.In order to generate the driving waveform as shown in FIG. 6, the first reset drive IC 72 supplies the first switching element 76 after the scan pulse SP is supplied from the scan driver 80 to one scan electrode Si. Turn on. To this end, the first reset data is supplied to the first reset drive IC 72 by the number of scan pulses SP.

도 7과 같은 구동파형을 생성하기 위하여 제 1 리셋 드라이브 IC(72)는 스캔 구동부(80)로부터 모든 스캔전극(S)에 스캔펄스(SP)가 공급된 후 적어도 2번 이상 제 2 스위칭소자(76)를 턴-온시킨다. 이를 위하여 제 1 리셋 데이터는 적어도 2개이상 제 1 리셋 드라이브 IC(72)에 공급된다.In order to generate a driving waveform as shown in FIG. 7, the first reset drive IC 72 is provided with at least two or more second switching elements after the scan pulse SP is supplied to all the scan electrodes S from the scan driver 80. Turn on 76). To this end, at least two first reset data are supplied to the first reset drive IC 72.

제 2 리셋 드라이브 IC(74)는 제 2 리셋 데이터가 입력될 때 제 2 스위칭소자(78)에 제어신호를 공급한다. 제 2 스위칭소자(78)는 제 2 리셋 드라이브 IC(74)로부터 공급되는 제어신호에 의해 턴-온되어 기저전압원(GND)을 스캔전극들(S)에 접속시킨다. 이때, 스캔전극들(S)에는 기저전압이 공급된다.The second reset drive IC 74 supplies a control signal to the second switching element 78 when the second reset data is input. The second switching element 78 is turned on by the control signal supplied from the second reset drive IC 74 to connect the ground voltage source GND to the scan electrodes S. In this case, a ground voltage is supplied to the scan electrodes S.

제 2 리셋 드라이브 IC(72)는 스캔전극들(S)에 스캔펄스(SP) 및 리셋펄스(RP)가 공급되지 않을 때 제 2 스위칭소자(78)를 턴-온시킨다.The second reset drive IC 72 turns on the second switching element 78 when the scan pulse SP and the reset pulse RP are not supplied to the scan electrodes S.

한편, 스캔 드라이브 IC(70)에 포함되어 있는 다수의 스위칭소자들은 도 9와 같이 구성된다.Meanwhile, the plurality of switching elements included in the scan drive IC 70 are configured as shown in FIG. 9.

도 9를 참조하면, 스캔 드라이브 IC(70)에 포함되어 있는 스위칭소자들(82,84)의 게이트전극은 제 2 버퍼(68) 또는 도시되지 않은 시프트 레지스터에 접속된다. 스위칭소자들(82,84)의 드레인전극은 리셋 구동부(60)와 접속되며, 소오스전극은 부극성의 고정전압원(-Vdd)과 접속된다. 스위칭소자들(82,84)의 드레인전극과 리셋 구동부(60)의 사이에는 각각 하나의 저항들(R)이 설치된다.9, the gate electrodes of the switching elements 82 and 84 included in the scan drive IC 70 are connected to the second buffer 68 or a shift register (not shown). The drain electrodes of the switching elements 82 and 84 are connected to the reset driver 60, and the source electrode is connected to the negative fixed voltage source (-Vdd). One resistor R is provided between the drain electrodes of the switching elements 82 and 84 and the reset driver 60.

제 3 스위칭소자(82)의 동작과정을 도 10의 펄스를 참조하여 상세히 설명하기로 한다.An operation process of the third switching device 82 will be described in detail with reference to the pulse of FIG. 10.

먼저, 제 3 스위칭소자(82)는 스캔 드라이브 IC(70)로부터 스캔 데이터를 공급받는다. 스캔 데이터는 스캔 드라이브 IC(70)에 포함되어 있는 다수의 스위칭소자들 중 하나의 스위칭소자에만 공급된다. 스캔 데이터를 공급받은 제 3 스위칭소자(82)는 턴-온된다. 이때, 리셋 구동부(60)의 제 1 및 제 2 스위칭소자(76,78)는 턴-오프 상태를 유지한다.First, the third switching device 82 receives scan data from the scan drive IC 70. The scan data is supplied only to one switching element of the plurality of switching elements included in the scan drive IC 70. The third switching device 82 supplied with the scan data is turned on. At this time, the first and second switching devices 76 and 78 of the reset driver 60 maintain a turn-off state.

제 3 스위칭소자(82)가 턴-온되면 부극성의 전압(-VDD)이 제 1 스캔전극(S1)으로 공급된다. 즉, t1의 기간동안 제 1 스캔전극(S1)에는 부극성의 스캔펄스(SP)가 공급된다.When the third switching device 82 is turned on, the negative voltage (-VDD) is supplied to the first scan electrode S1. That is, the negative scan pulse SP is supplied to the first scan electrode S1 during the period t1.

t1의 기간동안 제 1 스캔전극(S1)에 부극성의 리셋펄스(RP)가 공급된 후 제 3 스위칭소자(82)는 턴-오프된다. 제 3 스위칭소자(82)가 턴-오프될 때 리셋 구동부(60)의 제 2 스위치(78)가 턴-온된다. 제 2 스위치(78)가 턴-온되면 기저전압이 모든 스캔전극들(S1 내지 Sm)에 공급된다. 즉, 스캔전극들(S1 내지 Sm)은 t2의 기간동안 기저전위를 유지한다. 이후, 리셋 구동부(60)의 제 2 스위치(78)가 턴-오프됨과 아울러 제 1 스위치(76)가 턴-온된다. 제 1 스위치(76)가 턴-온되면 외부 전압원(Vcc)의 전압이 스캔전극들(S1 내지 Sm)에 공급된다. 즉, 모든 스캔전극들(S1 내지 Sm)에 리셋펄스(RP)가 공급된다. 본 발명의 실시예에 의한 구동회로들은 이와 같은 과정을 반복하면서 구동파형을 생성한다. 한편, 이와 같은 본 발명의 실시예들은 전계 방출 표시소자뿐만 아니라 매트릭스 형태로 구동되는 평판 디스플레이 패널등에도 적용될 수 있다.After the negative reset pulse RP is supplied to the first scan electrode S1 for a period of t1, the third switching device 82 is turned off. When the third switching device 82 is turned off, the second switch 78 of the reset driver 60 is turned on. When the second switch 78 is turned on, the base voltage is supplied to all the scan electrodes S1 to Sm. That is, the scan electrodes S1 to Sm maintain the base potential for the period of t2. Thereafter, the second switch 78 of the reset driver 60 is turned off and the first switch 76 is turned on. When the first switch 76 is turned on, the voltage of the external voltage source Vcc is supplied to the scan electrodes S1 to Sm. That is, the reset pulse RP is supplied to all the scan electrodes S1 to Sm. The driving circuits according to the embodiment of the present invention generate the driving waveform by repeating the above process. On the other hand, the embodiments of the present invention can be applied not only to the field emission display device but also to a flat panel display panel driven in a matrix form.

상술한 바와 같이, 본 발명에 따른 평판 디스플레이 패널 및 그 구동방법에 의하면 하나의 스캔전극에 스캔펄스가 공급된 후 모든 스캔전극들에 리셋펄스가 공급되기 때문에 셀의 균일성을 확보할 수 있다. 따라서, 모든 셀들이 균일한 상태에서 구동되기 때문에 전계 방출 표시소자의 화질 및 효율을 향상시킬 수 있다.As described above, according to the flat panel display panel and the driving method thereof according to the present invention, since the reset pulse is supplied to all the scan electrodes after the scan pulse is supplied to one scan electrode, the uniformity of the cell can be secured. Therefore, since all the cells are driven in a uniform state, the image quality and efficiency of the field emission display device can be improved.

아울러, 본 발명에서는 모든 스캔전극들에 스캔펄스가 공급된 후 적어도 2개이상의 리셋펄스가 스캔전극들에 공급되기 때문에 셀에 충전된 전하를 모두 제거할 수 있다.In addition, in the present invention, since at least two reset pulses are supplied to the scan electrodes after the scan pulses are supplied to all the scan electrodes, all the charges charged in the cell can be removed.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (11)

다수의 스캔전극에 순차적으로 스캔펄스가 공급되는 단계와,Sequentially supplying scan pulses to the plurality of scan electrodes; 상기 스캔펄스에 동기되어 다수의 데이터전극에 데이터펄스가 공급되는 단계와,Supplying data pulses to a plurality of data electrodes in synchronization with the scan pulses; 상기 스캔펄스 및 상기 데이터펄스가 공급된 셀에 충전된 전하를 제거하기 위하여 상기 다수의 스캔전극에 다수의 리셋펄스가 공급되는 단계를 포함하며,Supplying a plurality of reset pulses to the plurality of scan electrodes to remove charges charged in the cells supplied with the scan pulses and the data pulses, 상기 다수의 리셋펄스는 상기 다수의 스캔전극 모두에 스캔펄스가 공급된 후 공급되는 것을 특징으로 하는 평판 디스플레이 패널의 구동방법.And the reset pulses are supplied after the scan pulses are supplied to all of the scan electrodes. 삭제delete 삭제delete 삭제delete 다수의 스캔전극에 순차적으로 스캔펄스를 공급하기 위한 스캔 구동부와,A scan driver for sequentially supplying scan pulses to the plurality of scan electrodes; 상기 다수의 스캔전극들 모두에 다수의 리셋펄스를 공급하기 위한 리셋 구동부를 구비하며,And a reset driver for supplying a plurality of reset pulses to all of the plurality of scan electrodes, 상기 리셋 구동부는The reset driver 리셋 데이터 공급부로부터 제 1 리셋 데이터를 공급받는 제 1 리셋 드라이브 집적회로와,A first reset drive integrated circuit receiving first reset data from a reset data supply unit; 상기 리셋 데이터 공급부로부터 제 2 리셋 데이터를 공급받는 제 2 리셋 드라이브 집적회로와,A second reset drive integrated circuit receiving second reset data from the reset data supply unit; 상기 제 1 리셋 드라이브 집적회로에 접속되어 상기 제 1 리셋 드라이브 집적회로에 의해 턴-온/오프되면서 정극성의 전압을 상기 스캔전극들로 공급하기 위한 제 1 스위칭소자와,A first switching element connected to the first reset drive integrated circuit to supply a positive voltage to the scan electrodes while being turned on / off by the first reset drive integrated circuit; 상기 제 2 리셋 드라이브 집적회로에 접속되어 상기 제 2 리셋 드라이브 집적회로에 의해 턴-온/오프되면서 기저전압을 상기 스캔전극들로 공급하기 위한 제 2 스위칭소자를 구비하는 것을 특징으로 하는 평판 디스플레이 패널.And a second switching element connected to the second reset drive integrated circuit to supply a base voltage to the scan electrodes while being turned on / off by the second reset drive integrated circuit. . 삭제delete 제 5 항에 있어서,The method of claim 5, wherein 상기 제 1 리셋 드라이브 집적회로 및 제 1 스위칭소자는 정극성의 전압원에 접속되고,The first reset drive integrated circuit and the first switching device are connected to a positive voltage source, 상기 제 2 리셋 드라이브 집적회로 및 제 2 스위칭소자는 기저전압원에 접속되는 것을 특징으로 하는 평판 디스플레이 패널.And the second reset drive integrated circuit and the second switching element are connected to a base voltage source. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 1 스위칭소자는 상기 하나의 스캔전극에 스캔펄스가 공급될때 마다 턴-온 되어 상기 정극성의 전압을 상기 모든 스캔전극들에 공급하는 것을 특징으로 하는 평판 디스플레이 패널.And the first switching element is turned on every time a scan pulse is supplied to the one scan electrode to supply the positive voltage to all the scan electrodes. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 2 스위칭소자는 스캔전극에 스캔펄스 및 리셋펄스가 공급되지 않을때 턴-온되는 것을 특징으로 하는 평판 디스플레이 패널.And the second switching element is turned on when the scan pulse and the reset pulse are not supplied to the scan electrode. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 1 스위칭소자는 상기 다수의 스캔전극 모두에 스캔펄스가 공급된 후에 적어도 2번 이상 턴-온되어 상기 정극성의 전압을 상기 모든 스캔전극들에 공급하는 것을 특징으로 하는 평판 디스플레이 패널.And the first switching device is turned on at least two times after the scan pulses are supplied to all of the plurality of scan electrodes to supply the positive voltage to all the scan electrodes. 제 5 항에 있어서,The method of claim 5, wherein 상기 스캔전극 및 상기 리셋 구동부의 사이에는 소정의 저항값을 가지는 저항이 추가로 설치되는 것을 특징으로 하는 평판 디스플레이 패널.And a resistor having a predetermined resistance value between the scan electrode and the reset driver.