KR100424240B1 - 배선 기판, 그 제조 방법, 표시 장치 및 전자기기 - Google Patents

배선 기판, 그 제조 방법, 표시 장치 및 전자기기 Download PDF

Info

Publication number
KR100424240B1
KR100424240B1 KR10-2001-0056127A KR20010056127A KR100424240B1 KR 100424240 B1 KR100424240 B1 KR 100424240B1 KR 20010056127 A KR20010056127 A KR 20010056127A KR 100424240 B1 KR100424240 B1 KR 100424240B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
substrate
conductor pattern
wirings
electrode
Prior art date
Application number
KR10-2001-0056127A
Other languages
English (en)
Other versions
KR20020021051A (ko
Inventor
가토히로키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20020021051A publication Critical patent/KR20020021051A/ko
Application granted granted Critical
Publication of KR100424240B1 publication Critical patent/KR100424240B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 배선 기판의 경량화를 도모하는 것으로, 복수의 전극을 구비한 집적 회로가 실장되는 실장 영역을 갖고, 해당 집적 회로와 접속될 복수의 기재측 배선(substrate-side wiring lines)이 형성된 배선 기판에 있어서, 상기 실장 영역 내의 소정의 점으로부터 대략 방사상으로 연장되어, 2이상이 접지되는 기재측 배선에 도달하는 형상의 도체 패턴을 형성한다.

Description

배선 기판, 그 제조 방법, 표시 장치 및 전자기기{WIRING BOARD, METHOD FOR PRODUCING SAME, DISPLAY DEVICE, AND ELECTRONIC DEVICE}
본 발명은 배선 기판 및 그 제조 방법, 표시 장치 및 전자기기에 관한 것이다.
최근, 휴대 전화기로 대표되는 휴대형 전자기기가 급속히 보급되고 있다. 통상, 이들 전자기기에는, 각종 IC 칩이 실장된 배선 기판(프린트 기판)이 탑재되어 있다.
그런데, 이러한 휴대형 전자기기에 있어서, 경량화는 매우 강력하게 요구되고 있다. 그리고, 이러한 요구에 대응하기 위한 여러 가지 기술이 전자기기의 각종 구성 요소에 대해서 제안되고 있다. 배선 기판도 예외는 아니므로, 강력한 경량화의 요구에 기여할 수 있는 기술 개발이 검토되고 있다. 또 한편으로는, 전자기기의 고성능화도 또한 요구되고 있어, 높은 성능을 저하시키지 않고 경량화를 실현할 수 있는 기술의 개발이 강력히 요망되고 있다고 할 수 있다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 경량화를 도모할 수 있는 배선 기판 및 그 제조 방법, 및 해당 배선 기판을 이용한 표시 장치 및 전자기기를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1에 따른 액정 장치의 구성을 나타내는 사시도,
도 2는 도 1에서의 A-A'선으로부터 본 단면의 일부를 도시하는 도면,
도 3은 동(同) 액정 장치에서의 가요성 배선 기판의 일부를 확대하여 나타내는 평면도,
도 4는 도 3에서의 B-B'선에서 본 단면도,
도 5는 동 가요성 배선 기판에 의해 얻어지는 효과를 설명하기 위한 대비예의 구성을 나타내는 평면도,
도 6은 도 5에서의 C-C'선에서 본 단면도,
도 7은 본 실시예의 효과를 설명하기 위한 도면,
도 8은 본 발명의 실시예 2에 따른 EL 장치의 구성을 나타내는 사시도,
도 9는 도 8에서의 D-D'선으로부터 본 단면의 일부를 도시하는 도면,
도 10은 본 발명에 따른 표시 장치를 적용한 전자기기의 일례인 퍼스널 컴퓨터의 구성을 나타내는 사시도,
도 11은 본 발명에 따른 표시 장치를 적용한 전자기기의 일례인 휴대 전화기의 구성을 나타내는 사시도.
도면의 주요 부분에 대한 부호의 설명
1, 71, 72 : 가요성 배선 기판(배선 기판)
11, 711, 721 : 기재(base member)
12 : 기재측 배선 12a : 접지용 배선(배선)
13 : 도체 패턴 13a : 패턴 중앙점(소정의 점)
14 : 실장 영역 2, 712, 722 : IC 칩(집적 회로)
2a : 돌기 전극 21 : 이방성 도전막
21a : 도전성 입자 3 : 액정 패널(표시 패널)
31 : 제 1 기판 31a : 마진 영역(margin region)
311 : 공통 전극(common electrode) 312, 326 : 배향막
32 : 제 2 전극 321 : 반사층
322 : 컬러 필터 323 : 차광층
324 : 오버코팅층 325 : 세그먼트 전극
33 : 밀봉재(sealing material) 34 : 액정
41, 42, 81, 82 : 구동용 IC 칩 6 : EL 패널(표시 패널)
60 : 기판 61 : 제 1 전극
62 : EL 발광층 63 : 제 2 전극
91 : 퍼스널 컴퓨터(전자기기) 92 : 휴대 전화기(전자기기)
상기 과제를 해결하기 위해서, 본 발명에 따른 배선 기판은 복수의 단자를 구비한 집적 회로가 실장되는 실장 영역을 갖는 기재(base member)와, 상기 기재에 형성되어, 상기 집적 회로의 복수 단자에 접속되는 복수의 배선과, 상기 기재의 상기 실장 영역에 형성되어, 상기 복수의 배선에 접속되는 도체 패턴을 구비하되, 상기 도체 패턴은 소정 전위로 유지되고, 상기 복수의 배선을 향하여 대략 방사상(radial form)으로 연장되는 형상을 갖는 것을 특징으로 하고 있다.
이 배선 기판에 따르면, 접지되는 복수의 배선을 상호 접속하기 위한 도체 패턴이 실장 영역 내에서 방사상으로 연장되는 형상으로 되어 있다. 따라서, 실장 영역의 대부분을 덮는 형상의 도체 패턴(소위, 「솔리드 패턴(solid pattern)」)을 형성한 경우와 비교하여, 도체 패턴을 적은 재료로 형성할 수 있고, 이것에 의해 배선 기판의 경량화를 도모할 수 있다.
또한, 상기 도체 패턴은 소정의 전위로 유지되기 때문에, 집적 회로로부터 발생하는 전기적 노이즈나, 외부로부터 전달되는 전기적 노이즈를 감쇠시킬 수 있다. 따라서, 이러한 전기적 노이즈가 전자기기의 각 구성 요소에 미치는 영향을 감소시킬 수 있다는 효과도 얻어진다.
또한, 실장 영역의 대부분을 덮는 도체 패턴을 형성한 경우에는, 이 도체 패턴과 배선의 거리가 짧아지기 때문에, 본래 접지되지 않아야 할 배선과 도체 패턴이 전기적으로 단락되기 쉽다는 문제가 발생하게 된다. 이에 비하여, 본 발명에 따른 배선 기판의 도체 패턴은 소정의 점을 중심으로 하여, 접지되는 배선에 대해서만 방사상으로 연장되는 형상으로 되어있다. 따라서, 접지되지 않아야 할 배선과 도체 패턴 사이에, 이들의 단락을 방지하는 데 충분한 거리를 확보할 수 있다.
이러한 관점에서 보면, 상기 도체 패턴은 상기 실장 영역 내의 소정의 점에서 대략 방사상으로 연장되는 형상을 채용한 경우에는, 이 소정의 점을, 상기 실장 영역 내의 중앙 근방에 위치하게 하는 것이 바람직하다. 이와 같이 하면, 예컨대, 대략 사각형의 실장 영역의 외측 주변(outer periphery)을 따라 상기 복수의 배선이 배열되는 구성을 채용한 경우에, 접지되지 않아야 할 모든 배선과, 도체 패턴 사이에 충분한 거리를 확보할 수 있으므로, 이들의 단락을 보다 확실히 방지할 수 있다. 또한, 실장 영역을 대략 직사각형 형상으로 한 경우, 상기 복수의 배선은 상기 실장 영역의 한 변을 가로지르도록 형성된 하나 이상의 배선과, 해당 한 변에 인접하는 다른 한 변을 가로지르도록 형성된 하나 이상의 배선을 포함하는 구성으로 하여도 좋다.
또한, 상기 기재의 실장 영역에는, 도전성 입자가 분산된 이방성 도전막을 거쳐서 상기 집적 회로가 실장되는 것이 바람직하다. 이와 같이 하면, 집적 회로를 기재에 접합함과 동시에, 해당 집적 회로의 단자와 기재 상의 배선을 일괄해서 접속할 수 있으므로, 제조 공정의 간이화나 제조 비용의 절감을 도모할 수 있다.
또한, 이방성 도전막을 이용하여 집적 회로를 실장한 경우에는, 상기 실장 영역 중 상기 도체 패턴이 형성된 영역의 면적을, 해당 영역 이외의 영역의 면적보다도 작게 하는 것이 바람직하다. 이와 같이 하면, 실장 영역 중 도체 패턴이 형성되어 있지 않은 영역, 즉 기재의 표면이 노출되어 있는 영역을 비교적 넓게 확보할 수 있기 때문에, 이하에 나타내는 효과를 얻을 수 있다. 즉, 예컨대, 폴리이미드로 이루어지는 기재의 면 상에, 금도금이 실시된 동(銅)박막으로 이루어지는 도체 패턴을 형성한 경우, 이방성 도전막에 대한 접착 강도는 도체 패턴의 표면보다도 기재의 표면 쪽이 높은 것이 일반적이다. 따라서, 대략 방사상의 도체 패턴을 채용하여, 실장 영역 중 기재가 노출되는 부분을 넓게 확보함으로써, 기재와 집적 회로의 접착 강도를 향상시킬 수 있다.
또한, 상기 기재로서 수분을 투과시키는 박판(薄板) 형상의 부재를 이용하면, 이방성 도전막 등에 포함되는 수분을, 기재를 투과하여 외부로 방출할 수 있다는 효과가 얻어진다. 여기서, 실장 영역 중 기재의 표면이 노출되는 면적을 넓게 확보하면, 수분을 투과시켜 얻는 영역을 보다 넓게 할 수 있으므로, 이러한 효과는 한층 더 현저하게 나타난다.
또한, 상기 기재로서 가요성을 갖는 것을 이용하여도 무방하다. 이와 같이 하면, 예컨대, 해당 배선 기판을 표시 패널로 이용한 경우에, 배선 기판을 표시 패널의 배면 측으로 구부리는 것과 같은 구성을 채용할 수 있어, 전자기기의 소형화를 도모할 수 있다. 또한, 본 발명에 따른 배선 기판은 집적 회로가 실장되는 실장 영역을 갖는 기재와, 상기 기재의 상기 실장 영역에 형성되어 접지되는 도체 패턴을 구비하되, 상기 도체 패턴은 실장 영역 내의 소정의 점으로부터 대략 방사상으로 연장되는 형상을 갖는 구성으로 하여도 된다.
또한, 상기 과제를 해결하기 위해서, 본 발명은 서로 대향하는 제 1 전극 및 제 2 전극 사이에 유지되는 전기 광학 물질을 갖는 표시 패널을 구비한 표시 장치에 있어서, 상기 표시 패널에 접합되는 기재와, 상기 기재에 실장되어, 복수의 단자를 구비한 집적 회로와, 상기 기재에 형성되어, 상기 집적 회로의 복수 단자에 접속되는 복수의 배선과, 상기 기재 중 상기 집적 회로가 실장되는 실장 영역에 형성되어, 상기 복수의 배선에 접속되는 도체 패턴을 구비하되, 상기 도체 패턴은 소정 전위로 유지되고, 상기 복수의 배선을 향하여 대략 방사상으로 연장되는 형상을 갖는 것을 특징으로 한다.
또, 상기 표시 패널로서는, 전기 광학 물질로서 액정을 포함하는 액정 패널을 이용하여도 관계없고, 또는, 전기 광학 물질로서 EL(Electro-Luminescence) 발광층을 이용한 EL 패널을 이용하여도 관계없다. 또한, 기재에 실장되어야 할 집적 회로로서는, 제 1 전극 또는 제 2 전극 중 적어도 한쪽에 인가될 전압을 생성하기 위한 회로를 구비하는 것을 채용할 수 있다. 또한, 본 발명은 상술한 표시 장치를 표시부로서 이용한 전자기기와 같은 형태에서도 실시할 수 있다.
상기 과제를 해결하기 위해서, 본 발명은 기재에 집적 회로가 실장되고, 상기 기재에 형성된 복수의 배선과 상기 집적 회로의 복수 단자가 접속된 배선 기판의 제조 방법에 있어서, 상기 기재 중 상기 집적 회로가 실장되는 실장 영역에, 상기 복수의 배선을 향하여 방사상으로 연장되는 형상의 도체 패턴을 형성하는 공정과, 상기 실장 영역에 상기 집적 회로를 실장하는 공정을 포함하는 것을 특징으로 하고 있다. 이 방법에 의해 얻어진 배선 기판에 따르면, 상술한 배선 기판에 대하여 나타낸 것과 마찬가지의 각종 효과를 얻을 수 있다.
또, 이 제조 방법을 이용하는 경우, 상기 집적 회로의 실장 시에, 도전성 입자가 분산된 접착제를 거쳐서, 해당 집적 회로를 상기 기재에 접합하는 것이 바람직하다. 보다 구체적으로는, 집적 회로와 기재 사이에 상기 접착제를 개재시킨 상태에서, 집적 회로를 기재 측으로 가압하는 것이 바람직하다. 이와 같이 하면, 집적 회로를 기재 상에 접합함과 동시에, 집적 회로의 단자와 기재 상의 배선을 일괄해서 도통시킬 수 있으므로, 제조 공정의 간략화나 제조 비용을 절감할 수 있다.
이하, 도면을 참조하여, 본 발명의 실시예에 대하여 설명한다. 이러한 실시예는 본 발명의 일형태를 나타내는 것이고, 본 발명을 한정하는 것이 아니라, 본 발명의 범위 내에서 임의로 변경할 수 있다. 또, 이하에 나타내는 각 도면에서는, 각 층이나 각 부재를 도면 상에서 인식할 수 있을 정도의 크기로 하기 때문에, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
(A : 실시예 1)
우선, 본 발명을 수동 매트릭스 방식의 반사형 액정 장치에 적용한 실시예 1에 대하여 설명한다. 도 1은 이 액정 장치의 외관을 나타내는 사시도이며, 도 2는 도 1 중 A-A'선으로부터 본 단면의 일부를 도시하는 도면이다. 이들의 도면에 도시하는 바와 같이, 액정 장치(100)는 액정 패널(3)과 가요성 배선 기판(1)을 갖는다. 또, 실제의 액정 장치에 있어서는, 가요성 배선 기판(1)이 액정 패널(3)의 배면 측으로 구부려지게 되지만, 도 1 및 도 2에서는, 설명의 편의상, 가요성 배선 기판(1)이 구부려지기 전의 상태가 나타내어져 있다.
이들의 도면에 나타낸 바와 같이, 액정 패널(3)은 서로 대향하는 제 1기판(31) 및 제 2 기판(32)이 밀봉재(sealing material)(33)를 거쳐서 접합되어, 양 기판 사이에, 예컨대, TN(Twisted Nematic)형 등의 액정(34)이 봉입된 구성으로 되어있다.
제 1 기판(31) 및 제 2 기판(32)은 유리나 석영, 플래스틱 등의 광투과성을 갖는 판형상 부재이다. 이 중 관찰 측(viewing side)에 위치하는 제 1 기판(31)의 내측(액정(34) 측) 표면에는, X축 방향으로 연장되는 복수의 통상 (주사) 전극(311)이 형성되어 있다. 각 공통 전극(311)은 ITO(Indium Tin Oxide) 등의 투명 도전 재료에 의해서 형성된 띠 형상의 전극이다. 다만, 도 1에서는, 도면이 번잡하게 되는 것을 방지하기 위해서, 공통 전극(311) 및 후술하는 세그먼트 전극(325)이 단순한 직선으로 도시되어 있다. 또한, 이들의 공통 전극(311)이 형성된 제 1 기판(31)의 표면은 배향막(312)에 의해서 덮여져 있다. 이 배향막(312)은 폴리이미드 등으로 이루어지는 유기 박막이며, 전압이 인가되지 않을 때의 액정(34)의 배향 방향을 규정하기 위한 러빙 처리(rubbing treatment)가 실시되어 있다. 또, 실제로는, 제 1 기판(31)의 외측(액정(34)과는 반대측) 표면에, 입사광을 편광시키기 위한 편광판이나, 간섭색을 보상하기 위한 위상차판(phase-contrast plate) 등이 적절하게 접착되지만, 본 발명의 내용과는 직접적인 관계가 없기 때문에, 그 도시 및 설명을 생략한다.
한편, 제 2 기판(32)의 내측 표면에는 반사층(321)이 형성되어 있다. 이 반사층(321)은 액정 패널(3)에 대하여 관찰 측으로부터 입사된 광(태양 광이나 실내 조명광 등)을 반사시키기 위한 층이다. 반사층(321)은, 예컨대, 알루미늄이나 은등의 광반사성을 갖는 금속, 또는 이들 금속을 주성분으로서 포함하는 합금에 의해서 형성된다. 여기서, 도 2에 나타내는 바와 같이, 제 2 기판(32)의 내측 표면 중 반사층(321)에 의해서 덮여지는 영역은 다수의 미세한 돌기(protrusion) 및 홈(depression)이 형성된 거친 면으로 되어 있다. 이 때문에, 반사층(321)의 표면은 제 2 기판(32) 표면의 돌기 및 홈을 반영한 거친 면으로 된다. 이 결과, 관찰 측으로부터의 입사광은 반사층(321)의 표면에서 적절히 산란된 상태로 반사되기 때문에, 반사층(321) 표면에서의 경면(鏡面) 반사를 회피하여 넓은 시야각을 실현하게 된다.
또한, 반사층(321)의 면 상에는, 컬러 필터(322), 차광층(323), 오버코팅층(324), 복수의 세그먼트 전극(325) 및 배향막(326)이 형성되어 있다. 오버코팅층(324)은 컬러 필터(322) 및 차광층(323)에 의해서 형성되는 단차를 평탄화하기 위한 수지층이다. 세그먼트 전극(325)은 이 오버코팅층(324)의 표면에 형성된 띠 형상의 전극이며, 공통 전극(311)의 연장 방향과 직교하는 방향(즉, 도 1에 나타내는 Y축 방향)으로 연장된다. 이들 세그먼트 전극(325)은 공통 전극(311)과 마찬가지로 ITO 등의 투명 도전 재료에 의해서 형성된다. 이러한 구성 하에서, 액정(34)은 공통 전극(311)과 세그먼트 전극(325) 사이에 인가된 전압에 따라서 그 배향 방향이 변화된다. 환언하면, 공통 전극(311)과 세그먼트 전극(325)이 교차하는 영역이 서브 화소로서 기능하는 것이다. 컬러 필터(322)는 각 서브 화소에 대응하여 마련된 수지층이며, 염료나 안료에 의해서 R(적색), G(녹색) 또는 B(청색) 중 어느 한 색으로 착색되어 있다. 그리고, R, G 및 B의 컬러 필터(322)에 대응하는 3개의 서브 화소에 의해서, 표시 화상의 화소(도트)가 구성된다. 한편, 차광층(323)은 각 서브 화소의 간격 부분에 대응하여 격자 형상으로 형성되어, 각 서브 화소끼리의 극간을 차광한다. 본 실시예에서의 차광층(323)은 R, G 및 B의 3색 분의 컬러 필터(322)가 적층된 것이다.
또한, 도 1에 도시하는 바와 같이, 제 2 기판(32)은 Y축의 정방향에서 제 1 기판(31)의 가장자리를 거쳐 연장된 영역(즉, 제 1 기판(31)과 대향되지 않는 영역이다. 이하, 이 영역을 「마진 영역(margin region)」이라고 표기함)(32a)을 갖는다. 각 세그먼트 전극(325)은 밀봉재(33)에 의해서 둘러싸인 영역으로부터 마진 영역(32a)에 도달하도록 연장되어 형성되고, 또한 이 마진 영역(32a)에는 COG(Chip On Glass) 실장된 구동용 IC 칩(41)의 출력 단자와 접속되어 있다. 즉, 도 2에 나타내는 바와 같이, 세그먼트 전극(325) 중 마진 영역(32a)에 도달한 단부와, 구동용 IC 칩(41)의 출력 단자(411)가 이방성 도전막(43) 중 도전성 입자(431)를 거쳐서 전기적으로 접속되는 것이다. 또한, 마진 영역(32a)에는, 구동용 IC 칩(41)이 실장된 영역부터 제 2 기판(32)의 주변부에 이르는 복수의 패널 단자(327)가 형성되어 있다. 각 패널 단자(327)는, 도 2에 나타내는 바와 같이, 이방성 도전막(43) 중 도전성 입자(431)를 거쳐서 구동용 IC 칩(41)의 입력 단자(412)에 접속되어 있다.
한편, 도 1에 나타내는 바와 같이, 제 1 기판(31)은 X축의 정방향에서 제 2 기판(32)의 주변부로부터 연장된 마진 영역(31a)을 갖는다. 각 공통 전극(311)은 밀봉재(33)에 의해서 둘러싸인 영역으로부터 마진 영역(31a)에 이르도록 연장되고,또한 이 마진 영역(31a)에 COG 실장된 구동용 IC 칩(42)의 출력 단자에 접속되어 있다. 또한, 마진 영역(31a)에는, 구동용 IC 칩(42)의 입력 단자에 접속된 복수의 패널 단자(313)가 형성되어 있다.
다음에, 가요성 배선 기판(1)의 구성을 설명한다. 도 1 및 도 2에 나타내는 바와 같이, 이 가요성 배선 기판(1)은 기재(11)를 갖는다. 이 기재(11)는, 예컨대, 폴리이미드나 폴리에틸렌텔레프탈레이트, 폴리에스테르 등에 의해서 형성된 박판(film) 형상의 부재이며, 가요성을 갖는다. 도 1에 나타내는 바와 같이, 기재(11) 중 주변부 근방의 일부분은 제 2 기판(32)의 마진 영역(32a)에 접합된다. 한편, 기재(11) 중 제 1 기판(31)의 마진 영역(31a)을 향하여 돌출된 부분(11a)의 단부 근방은 해당 마진 영역(31a)에 접합된다.
또한, 기재(11)의 양 표면에는 각종 배선이 형성되어 있다. 이들의 배선은, 예컨대, 기재(11) 상에 스퍼터링 등에 의해서 형성된 동박막을 포토리소그래피나 에칭 등에 의해서 패터닝하고, 또한 그 표면에 금도금을 실시한 것이다.
이들 배선 중 도 1에 나타내는 배선(16)은 그 일단(一端)이 기재(11) 중 마진 영역(32a)에 접합될 영역에 위치한다. 도 2에 나타내는 바와 같이, 이 배선(16)은 기재(11)와 제 2 기판(32)이 이방성 도전막(44)을 거쳐서 접합된 상태로, 해당 이방성 도전막(44)으로 분산된 도전성 입자(441)를 거쳐서, 마진 영역(32a) 상의 패널 단자(327)와 전기적으로 접속된다. 한편, 도 1에 나타내는 배선(17)은 그 일단이 기재(11) 중 돌출된 부분(11a)의 단부 근방에 위치하는 것이다. 이 배선(17)도, 상기 배선(16)과 마찬가지로, 돌출 부분(11a)의 단부와 제 1기판(31)의 마진 영역(31a)이 이방성 도전막을 거쳐서 접합된 상태로, 해당 마진 영역(31a) 상의 패널 단자(313)와 전기적으로 접속된다. 또한, 기재(11) 중 액정 패널(3)에 접합되는 주변부와는 반대측의 주변부 근방에는, 외부 접속 단자(18)가 형성되어 있다. 이들의 외부 접속 단자(18)는 해당 액정 장치(100)에 대하여 표시 화상에 대한 지시를 부여하는 외부기기에 접속되는 단자이다.
또한, 기재(11)의 표면에는 IC 칩(2)이 실장되어 있다. 이 IC 칩(2)은 공통 전극(311)이나 세그먼트 전극(325)에 인가될 전압을 생성하기 위한 회로(승압 회로 등)를 구비하고 있다. 즉, 상기 구동용 IC 칩(41)은, 공통 전극(311)에 대하여, 가요성 배선 기판(1)을 거쳐서 공급되는 신호에 따른 전압을 공급한다. 마찬가지로, 구동용 IC 칩(42)은 세그먼트 전극(325)에 대하여, 가요성 배선 기판(1)을 거쳐서 공급되는 신호에 따른 전압을 공급한다. 또, 기재(11) 상에는, IC 칩(2) 이외에도, 칩 콘덴서나 저항과 같은 각종의 전자 부품이 실장되지만, 이들의 도시는 생략되어 있다.
여기서, 도 3은 기재(11) 중 IC 칩(2)이 실장되는 영역 및 그 근방의 구성을 모식적으로 나타내는 평면도이며, 도 4는 도 3에 있어서의 B-B'선에서 본 단면도이다. 다만, 도 3에서는, 도면이 복잡하게 되는 것을 방지하기 위해서, 기재(11) 상에 실장될 IC 칩(2)의 외형이 일점 쇄선으로 나타내어져 있다. 또한, 이하에서는, 기재(11) 중 IC 칩(2)이 실장될 영역, 즉 도 3에서의 일점 쇄선으로 둘러싸인 영역을「실장 영역(14)」이라고 표기한다.
이들의 도면에 나타내는 바와 같이, 기재(11) 중 실장 영역(14)의 근방에는,복수의 기재측 배선(12) 및 도체 패턴(13)이 형성되어 있다. 각 기재측 배선(12)은 실장 영역(14)의 외부로부터 해당 실장 영역(14)의 가장자리부 근방에 도달하고, 그 일단이 실장 영역(14)의 내측으로 들어가도록 형성되어 있다. 각 기재측 배선(12)은 IC 칩(2)의 단자에 형성된 돌기 전극(범프)(2a)과 전기적으로 접속된다. 즉, IC 칩(2)과 기재(11) 사이에 이방성 도전막(21)을 개재시킨 상태로 해당 IC 칩(2)을 기재(11) 측으로 가압하여, 해당 IC 칩(2)과 기재(11)를 접합함으로써, IC 칩(2)의 돌기 전극(2a)과 기재측 배선(12)이 해당 이방성 도전막(21) 중 도전성 입자(211)를 거쳐 일괄해서 도통되는 것이다.
여기서, 도 3에서는, 복수의 기재측 배선(12) 중 전원의 저위측 전위에 접지되는 5개의 기재측 배선(12)(이하, 「접지용 전극(12a)」이라고 함)이 경사선을 가진 형태로 나타내어져 있다. 그리고, 기재(11)의 실장 영역(14) 내에는, 이들 복수의 접지용 전극(12a)을 전기적으로 상호 접속하기 위한 도체 패턴(13)이 형성되어 있다. 이 도체 패턴(13)은 기재(11) 상의 다른 배선과 동일한 공정에 의해 형성된다. 따라서, 이 도체 패턴(13)은 동박막의 표면에 금도금을 실시한 것이다.
보다 구체적으로는, 도체 패턴(13)은 실장 영역(14)의 중앙 근방에 위치하는 한 점(이하, 「패턴 중앙점」이라고 함)(13a)으로부터, 복수의 접지용 전극(12a)을 향하여 대략 방사상으로 연장되고, 그 단부가 각 접지용 전극(12a)에 연결된 형상을 갖는다. 또한, 도 3으로부터도 분명하듯이, 실장 영역(14) 중 도체 패턴(13)이 형성된 영역의 면적은 그 이외의 영역(즉, 도체 패턴(13)에 의해서 덮이지 않은 영역)의 면적보다도 좁게 되어 있다. 이러한 형상의 도체 패턴(13)을 실장 영역(14)내에 형성함으로써, 이하에 나타내는 각 효과를 얻을 수 있다.
여기서, 각 접지용 전극(12a)을 상호 접속하기 위한 도체 패턴으로서는, 예컨대, 도 5 및 도 6에 나타내는 형상도 일단 생각할 수 있다. 즉, 실장 영역(14)의 대부분을 덮도록 사각형의 도체 패턴(15)을 형성하여, 해당 도체 패턴(15)과 접지용 전극(12a)을 접합하는 것이다. 또, 도 5 및 도 6에 나타내는 각 구성 요소 중 도 3 및 도 4와 공통되는 요소에 대해서는, 동일한 부호가 붙여져 있다.
그러나, 이러한 구성을 채용한 경우, 도체 패턴(15)의 형성 시에, 실장 영역(14)의 대부분을 덮도록 도전성 재료를 형성해야 한다. 이에 비하여, 본 실시예에 따른 도체 패턴(13)을 이용한 경우에는, 실장 영역(14) 내의 한 점으로부터, 각 접지용 전극(12a)을 향하는 영역에만 도전성 재료를 형성하면 충분한다. 따라서, 본 실시예에 따르면, 도 5 및 도 6에 예시한 도체 패턴(15)을 채용한 경우와 비교하여, 가요성 배선 기판(1)의 경량화를 도모할 수 있다는 이점이 있다.
또한, 도체 패턴(15)을 이용한 경우, 접지되지 않아야 할 기재측 배선(12)과 도체 패턴(15)의 거리(도 6에서는「L'」로 나타내어져 있음)가 매우 짧게 되어 버린다. 이 결과, 경우에 따라서는, 접지되지 않아야 할 기재측 배선(12)이 도체 패턴(15)에 접촉되어 전기적으로 단락된다는 사태가 발생할 수 있다. 이에 비하여, 본 실시예에 따른 도체 패턴(13)은 실장 영역(14)의 중앙부에 위치하는 패턴 중앙점(13a)에서 접지용 전극(12a)만을 향하여 연장되는 형상으로 되어있다. 이 때문에, 도 4에 도시하는 바와 같이, 접지되지 않아야 할 기재측 배선(12)과 도체 패턴(13) 사이에, 비교적 긴 거리(도 4에서는「L」로 나타내어져 있음)를 확보할수 있다. 따라서, 본 실시예에 따르면, 상기 도 5 및 도 6에 나타내는 형상의 도체 패턴(15)을 채용한 경우와 비교하여, 접지되지 않아야 할 기재측 배선(12)과 도체 패턴(13)이 단락되는 것을 미연에 방지할 수 있다는 이점이 있다.
여기서, 도 3에 예시한 바와 같이, 실장 영역(14)의 외주(outer periphery)를 따라 기재측 배선(12)을 배열한 구성을 채용한 경우, 도체 패턴(13)과 모든 기재측 배선(12) 사이에, 이들의 단락을 방지하도록 충분한 거리를 확보하기 위해서는, 패턴 중앙점(13a)의 위치를 실장 영역(14)의 중앙 근방으로 하는 것이 바람직하다. 그러나, 이 패턴 중앙점(13a)의 위치는 이러한 위치에 한정되는 것은 아니다. 즉, 패턴 중앙점(13a)이 실장 영역(14)의 중앙 근방에 위치하는지 여부에 관계없이, 도체 패턴(13)을 패턴 중앙점(13a)을 중심으로 한 대략 방사상의 형상이라고 하면, 배선 기판의 경량화라는 본 발명의 소기의 효과는 얻어지는 것이다.
그런데, IC 칩(2)의 구동에 따라 발생하는 전기적 노이즈나, 외부로부터 전자기기에 도달한 전기적 노이즈는 전자기기의 각 구성 요소(예컨대, IC 칩이나 휴대형 통신기기에서의 통신용 안테나 등)에 영향을 줄 수 있다. 상술한 바와 같이, 본 실시예에 따른 도체 패턴(13)은 전원의 저위측 전위로 유지되어 있으므로, 이러한 전기적 노이즈를 감쇠시켜, 다른 구성 요소로의 영향을 감소시킬 수 있다는 효과(차폐 효과(shielding effect))를 발휘할 수도 있다. 여기서, 본 실시예에 따른 도체 패턴(13)과, 도 5 및 도 6에 나타내는 도체 패턴(15)을 비교할 경우, 후자 쪽이 실장 영역(14)에서 차지하는 면적의 비율이 크기 때문에, 발휘되는 쉴드 효과도 크다고 생각된다. 그러나, 본 발명자에 의한 시험에 따르면, 실장 영역(14)의 면적이 비교적 작은 경우, 실제로 발휘되는 쉴드 효과의 정도에 대해서 양자간의 큰 차이가 없다는 견지를 얻기에 이르렀다. 즉, 본 실시예에 따르면, 유지되어야 할 성능을 감소시키지 않고, 경량화를 도모할 수 있다.
또한, IC 칩(2)을 기재(11) 상에 실장할 때, 양자간에 이방성 도전막(21)을 개재하여 압착하면, 기재(11)와 이방성 도전막(21) 사이에 기포가 들어가는 경우가 있다. 이러한 기포가 IC 칩(2)과 기재(11) 사이에 잔존하면, 양자의 접착이 불충분하게 되기 때문에, IC 칩(2)이 기재(11)로부터 벗겨지기 쉽게 되는 것과 같은 문제가 생길 수 있다. 그러나, 본 실시예에 따르면, 기재(11) 중 이방성 도전막(21)과 접촉하는 영역에 대략 방사상으로 연장되는 도체 패턴(13)이 형성되어 있기 때문에, 이러한 기포의 이동을 촉진할 수 있다는 이점이 있다. 즉, 도 7 중 화살표로 나타내는 바와 같이, 실장 영역(14) 상에 발생한 기포는 방사상으로 연장되는 도체 패턴(13)을 따라 실장 영역(14) 밖으로 이동하기 때문에, 이 영역 내에 기포가 잔존하는 것을 억제할 수 있다.
그런데, IC 칩(2)을 이방성 도전막(21)을 개재하여 기재(11) 상에 압착하는 경우, 해당 이방성 도전막(21)에 포함되는 잉여의 접착제는 실장 영역(14)의 외측으로 압출되게 된다. 여기서, 본 실시예에서는, 패턴 중앙점(13a)을 실장 영역(14)의 중앙 근방에 위치시키는 구성을 채용하기 때문에, 상기 잉여의 접착제는 실장 영역(14)의 주변부의 대부분에 걸쳐 (사방으로) 균등하게 압출되게 된다. 즉, 본 실시예에 따르면, 잉여의 접착제가 실장 영역(14)의 일부 주변부의 근방에만 편중되어 압출되는 것과 같은 사태를 피할 수 있다.
또한, 본 실시예에서는, 도체 패턴(13)이 대략 방사상으로 되어 있기 때문에, 도 5 및 도 6에 나타내는 도체 패턴(15)을 채용한 경우와 비교하여, 실장 영역(14) 중 도체 패턴(13)에 의해서 덮여 있지 않는 영역(즉, 기재(11)가 노출되어 있는 영역)의 면적을 넓게 확보할 수 있다. 이 때문에, 이하에 나타내는 효과를 얻을 수 있다.
즉, 이방성 도전막(21)에 대한 접착 강도는 동박막에 금도금을 실시한 도체 패턴(13)의 표면보다도 폴리이미드로 이루어지는 기재(11)의 표면 쪽이 높은 것이 일반적이다. 따라서, 대략 방사상의 도체 패턴(13)을 채용하여, 실장 영역(14) 중 기재(11)가 노출되는 부분을 넓게 확보함으로써, 기재(11)와 IC 칩(2)의 접착 강도를 향상시킬 수 있다는 이점이 있다. 또한, 폴리이미드 등 수분을 투과시키는 재료로 이루어지는 기재(11)를 이용한 경우에는, 이방성 도전막(21) 등에 포함되는 수분이 기재(11)를 투과하여 외부로 방출되게 된다. 본 실시예에 따르면, 실장 영역(14) 중 기재(11)가 노출되는 부분, 즉 수분이 투과될 수 있는 부분을 넓게 확보할 수 있으므로, 상기 수분을 유효하게 외부로 이동시킬 수 있다는 이점이 있다.
(B : 실시예 2)
상기 실시예에서는, 본 발명에 따른 배선 기판(가요성 배선 기판)을 액정 장치에 적용한 경우를 예시했지만, 이 배선 기판은 다른 표시 장치나 각종의 전자기기에도 적용할 수 있다. 본 실시예에 따른 표시 장치는 본 발명에 따른 배선 기판을 EL(Electro-Luminescence) 장치에 적용한 것이다.
도 8은 본 실시예에 따른 EL 장치의 외관을 나타내는 사시도이며, 도 9는 도 8에 있어서의 D-D'선에서 본 단면도이다. 이들의 도면에 나타내는 바와 같이, EL 장치(101)는 EL 패널(6)과, 해당 EL 패널(6)에 접합된 제 1 배선 기판(71) 및 제 2 배선 기판(72)을 구비한다. 제 1 배선 기판(71) 및 제 2 배선 기판(72)은 가요성을 갖는 기재 상에 배선이 형성된 것이다.
EL 패널(6)은 유리나 석영, 플래스틱 등의 광투과성을 갖는 기판(60)을 갖는다. 이 기판(60)의 표면에는 복수의 제 1 전극(61)이 형성되어 있다. 각 제 1 전극(61)은 도면 중 Y축 방향으로 연장되는 띠 형상의 전극이며, 예컨대, ITO 등의 투명 도전 재료에 의해서 형성된다. 또한, 제 1 전극(61)이 형성된 기판(60)의 면상에는, 균일한 두께의 EL 발광층(62)이 적층된다. 또한, EL 발광층(62) 중 제 1 전극(61)과 반대측의 면 상에는 복수의 제 2 전극(63)이 형성되어 있다. 각 제 2 전극(63)은 제 1 전극(61)과 교차하는 방향(즉, 도면 중 X축 방향)으로 연장되는 띠 형상 전극이다. 이 제 2 전극(63)은, 예컨대, 알루미늄이나 은과 같은 단체(單體) 금속, 또는 이들을 주성분으로서 포함하는 합금에 의해서 형성되어 광반사성을 갖는다. 또한, 기판(60)의 면 상에는 EL 발광층(62)을 둘러싸도록 고리 형상의 밀봉재(64)가 형성되고, 또한 이 밀봉재(64)를 거쳐서 커버(65)가 장착된다.
도 8에 나타내는 바와 같이, 기판(60) 표면 중 밀봉재(64) 외측 영역에는, 이방성 도전막을 거쳐서 구동용 IC 칩(81), (82)이 실장되어 있다. 즉, 도 9에 나타내는 바와 같이, 제 2 전극(63)은 밀봉재(64)를 가로질러 해당 밀봉재(64)의 외측에 도달되어, 그 단부(63a)가 구동용 IC 칩(82)의 출력 단자에 접속된다. 마찬가지로, 제 1 전극(61)은 밀봉재(64)의 외측에 도달되도록 연장되어, 그 단부(61a)가 구동용 IC 칩(81)의 출력 단자에 접속되고 있다.
또한, 기판(60)의 주변부 근방에는 패널 단자(66), (67)이 형성되어 있다. 이 중 패널 단자(66)는 구동용 IC 칩(81)의 입력 단자에 접속되어 있다. 다른 쪽 패널 단자(67)는 구동용 IC 칩(82)의 입력 단자에 접속되어 있다. 그리고, 제 1 배선 기판(71) 및 제 2 배선 기판(72)은 이방성 도전막을 거쳐서, 패널 단자(66), (67)가 형성된 기판(60)의 주변부 근방에 각각 접합된다. 이것에 의해, 제 1 배선 기판(71)의 기재(711)에 형성된 배선은 패널 단자(66)와 도 통되고, 제 2 배선 기판(72)의 기재(721)에 형성된 배선은 패널 단자(67)와 도통된다. 이러한 구성 하에서, 도시하지 않는 외부 회로로부터 배선 기판(71), (72)을 거쳐서 공급되는 신호에 의해서 구동용 IC 칩(81), (82)이 각각 구동된다. 이 결과, 제 1 전극(61)과 제 2 전극(63) 사이에 소정 전압이 인가되어, 양 전극 사이에 개재하는 EL 발광층(62)을 발광시킬 수 있다. 이 때, 제 2 전극(63)은 반사층으로도 기능한다.
여기서, 제 1 배선 기판(71)의 기재(711)에는, 제 1 전극(61)에 인가될 전압을 생성하기 위한 IC 칩(712)이 실장되어 있다. 마찬가지로, 가요성 배선 기판(72)의 기재(721)에는, 제 2 전극(63)에 인가될 전압을 생성하기 위한 IC 칩(722)이 실장되어 있다. 그리고, 기재(711), (721) 중 IC 칩(712), (722)의 실장 영역은 각각 상술한 도 3 및 도 4에 나타내는 구성으로 되어있다. 즉, 기재(711), (721) 상에는, 각각 IC 칩(712), (722)의 단자에 접속될 기재측 배선과, 실장 영역(14) 내의 소정 점으로부터 대략 방사상으로 연장되어, 2 이상의 기재측 배선에 도달하는 형상을 갖는 도체 패턴이 형성되어 있다. 따라서, 본 실시예에서도, 상기 실시예 1과 마찬가지의 효과를 얻을 수 있다.
(C : 변형예)
이상 본 발명의 일실시예에 대하여 설명했지만, 상기 실시예는 어디까지나 예시이며, 상기 실시예에 대해서는, 본 발명의 취지로부터 일탈하지 않는 범위에서 여러 가지 변형을 가할 수 있다. 변형예로는, 예컨대 이하와 같은 것이 생각된다.
(C-1 : 변형예 1)
상기 실시예에서는, 가요성을 갖는 기재를 구비한 가요성 배선 기판을 예시했지만, 본 발명에 있어서의「기재」는 반드시 가요성을 가질 필요는 없다. 즉, 예컨대, 페놀 수지나 유리 에폭시 수지 등으로 구성된 판형상 부재를 기재로서 이용할 수도 있다. 다만, 가요성을 갖는 기재를 이용한 경우에는, 해당 배선 기판을 표시 패널의 배면으로 구부린 구성을 채용할 수 있으므로, 표시 장치의 소형화를 도모할 수 있다는 이점이 얻어진다.
(C-2 : 변형예 2)
상기 각 실시예에서는, 도체 패턴(13)을 접지용 전극(12a)에 접속시키는 구성으로 했지만, 반드시 접지용 전극(12a)에 접속시킬 필요는 없다. 즉, 예컨대, 실장 영역(14) 내에서 대략 방사상으로 연장되는 형상을 갖는 도체 패턴을 형성하여 접지하는 한편, 이 도체 패턴을 접지용 전극(12a)에는 접속되지 않는 구성으로 하여도 좋다. 이 경우에도, IC 칩(2)을 이방성 도전막을 거쳐서 기재(11) 상에 실장할 때에, 기포의 이동을 촉진시킬 수 있다는 효과가 얻어진다.
(C-3 : 변형예 3)
상기 실시예 1에서는, 수동 매트릭스 방식의 반사형 액정 장치를 예시했지만, 본 발명을 적용할 수 있는 액정 장치는 이것에 한정되는 것은 아니다. 즉, TFD(Thin Film Diode)로 대표되는 2단자형 스위칭 소자나, TFT(Thin Film Transistor)로 대표되는 3단자형 스위칭 소자를 구비한 능동 매트릭스 방식의 액정 장치에도, 본 발명을 적용할 수 있다. 또한, 반사층(321)을 가지지 않는 투과형의 액정 장치나, 반사형 표시와 투과형 표시 쌍방이 가능한 소위 반투과 반사형의 액정 장치에도 본 발명을 적용할 수 있다. 마찬가지로, 상기 실시예 2에서는, 수동 매트릭스 방식의 EL 장치를 예시했지만, 능동 매트릭스 방식의 EL 장치 등, 그 밖의 구성을 갖는 EL 장치에도 본 발명을 적용할 수 있다. 또한, 본 발명을 적용할 수 있는 것은 액정 패널을 구비한 액정 장치나 EL 패널을 구비한 EL 장치에 한정되는 것은 아니다. 즉, PDP(Plasma Display Panel)나 FED(Field Emission Display) 패널과 같은 각종 표시 패널을 구비한 다른 표시 장치에도 마찬가지로 본 발명을 적용할 수 있다.
(D : 전자기기)
다음에, 본 발명에 따른 표시 장치를 이용한 전자기기에 대하여 설명한다.
(D-1 : 휴대형 컴퓨터)
우선, 본 발명에 따른 표시 장치를, 휴대형 퍼스널 컴퓨터(소위 노트북 컴퓨터)의 표시부에 적용한 예에 대하여 설명한다. 도 10은 이 퍼스널 컴퓨터의 구성을 나타내는 사시도이다. 동 도면에 도시하는 바와 같이, 퍼스널 컴퓨터(91)는 키보드(911)를 구비한 본체부(912)와, 본 발명에 따른 표시 장치를 적용한 표시부(913)를 구비하고 있다.
(D-2 : 휴대 전화기)
다음에, 본 발명에 따른 표시 장치를, 휴대 전화기의 표시부에 적용한 예에 대하여 설명한다. 도 11은 이 휴대 전화기의 구성을 나타내는 사시도이다. 동 도면에 도시하는 바와 같이, 휴대 전화기(92)는 복수의 조작 버튼(921) 외에, 수화구(922), 송화구(923)와 함께, 본 발명에 따른 표시 장치를 적용한 표시부(924)를 구비한다.
또, 본 발명에 따른 표시 장치를 적용할 수 있는 전자기기로서는, 도 10에 나타내는 퍼스널 컴퓨터나 도 11에 나타내는 휴대 전화기 외에도, 액정 텔레비전이나, 뷰파인더형(view finder type)·모니터 직시형(direct-view monitor type)의 비디오 테이프 리코더, 자동 항법 장치, 호출기, 전자 수첩, 전자 계산기, 워드프로세서, 워크스테이션, 화상 전화, POS 단말, 디지털 스틸 카메라(digital stillcamera) 또는 본 발명에 따른 표시 장치를 광밸브(light valve)로서 이용한 프로젝터 등을 들 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 배선 기판의 경량화를 실현할 수 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (24)

  1. 복수의 단자를 구비한 집적 회로가 실장되는 실장 영역을 갖는 기재(a base member)와,
    상기 기재에 형성되어, 상기 집적 회로의 복수의 단자에 접속되는 복수의 배선과,
    상기 기재의 상기 실장 영역에 형성되어, 상기 복수의 배선에 접속되는 도체 패턴을 구비하되,
    상기 도체 패턴은 소정 전위로 유지되고, 상기 복수의 배선을 향해 대략 방사상으로 연장하는 형상을 갖는 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 소정 전위는 접지 전위인 것을 특징으로 하는 배선 기판.
  3. 제 1 항에 있어서,
    상기 복수의 단자 중 적어도 하나는 상기 집적 회로를 동작시키기 위한 접지 전위를 공급하는 것을 특징으로 하는 배선 기판.
  4. 제 1 항에 있어서,
    상기 도체 패턴은 상기 실장 영역내의 소정의 점에서 대략 방사상으로 연장되는 형상을 갖고,
    상기 소정의 점은 상기 실장 영역내의 중앙근방에 위치하는 것을 특징으로 하는 배선 기판.
  5. 제 1 항에 있어서,
    상기 배선은 그 한쪽 단부 근방이 상기 실장 영역내에 도달하여 상기 집적 회로의 단자에 접속되는 것을 특징으로 하는 배선 기판.
  6. 제 1 항에 있어서,
    상기 실장 영역은 대략 직사각형 형상이며,
    상기 복수의 배선은 상기 실장 영역의 한 변을 가로지르도록 형성된 1개 이상의 배선과, 해당 한 변에 인접하는 다른 한 변을 가로지르도록 형성된 1개 이상의 배선을 포함하는 것을 특징으로 하는 배선 기판.
  7. 제 1 항에 있어서,
    상기 기재의 실장 영역에는, 도전성 입자가 분산된 이방성 도전막을 거쳐서 상기 집적 회로가 실장되어 있는 것을 특징으로 하는 배선 기판.
  8. 제 1 항에 있어서,
    상기 기재는 수분을 투과시키는 필름 부재인 것을 특징으로 하는 배선 기판.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 실장 영역 중 상기 도체 패턴이 형성된 영역의 면적은 해당 영역 이외의 영역의 면적보다도 작은 것을 특징으로 하는 배선 기판.
  10. 제 1 항에 있어서,
    상기 기재는 폴리이미드를 포함하고,
    상기 도체 패턴은 동(銅)으로 이루어지는 층을 포함하는 것을 특징으로 하는 배선 기판.
  11. 제 1 항에 있어서,
    상기 기재는 가요성(可撓性)을 갖는 것을 특징으로 하는 배선 기판.
  12. 제 1 항에 있어서,
    상기 기재의 주변부 근방에 형성된 접속 단자로서, 표시 패널의 단자에 접속되는 접속 단자를 구비하는 것을 특징으로 하는 배선 기판.
  13. 집적 회로가 실장되는 실장 영역을 갖는 기재와,
    상기 실장 영역에 형성되어, 접지되는 도체 패턴을 구비하되,
    상기 도체 패턴은 실장 영역 내의 소정의 점으로부터 대략 방사상으로 연장되는 형상을 갖는 것을 특징으로 하는 배선 기판.
  14. 서로 대향하는 제 1 전극 및 제 2 전극 사이에 유지되는 전기 광학 물질을 갖는 표시 패널을 구비한 표시 장치에 있어서,
    상기 표시 패널에 접합되는 기재와,
    상기 기재에 실장되고, 복수의 단자를 구비한 집적 회로와,
    상기 기재에 형성되어, 상기 집적 회로의 복수의 단자에 접속되는 복수의 배선과,
    상기 기재 중 상기 집적 회로가 실장되는 실장 영역에 형성되어, 상기 복수의 배선에 접속되는 도체 패턴을 구비하되,
    상기 도체 패턴은 소정 전위로 유지되고, 상기 복수의 배선을 향하여 대략 방사상으로 연장되는 형상을 갖는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서,
    상기 도체 패턴은 상기 실장 영역내의 소정의 점으로부터 대략 방사상으로 연장되는 형상을 갖고,
    상기 소정의 점은 상기 실장 영역내의 중앙 근방에 위치하는 것을 특징으로 하는 표시 장치.
  16. 제 14 항에 있어서,
    상기 전기 광학 물질은 액정을 포함하는 것을 특징으로 하는 표시 장치.
  17. 제 14 항에 있어서,
    상기 전기 광학 물질은 EL 발광층을 포함하는 것을 특징으로 하는 표시 장치.
  18. 제 14 항에 있어서,
    상기 집적 회로는 상기 제 1 전극 또는 제 2 전극 중 적어도 한쪽에 공급되는 전위를 생성하기 위한 회로를 구비하는 것을 특징으로 하는 표시 장치.
  19. 서로 대향하는 제 1 전극 및 제 2 전극 사이에 유지된 전기 광학 물질을 갖는 표시 패널과,
    상기 표시 패널에 마련되어, 해당 표시 패널을 구동하기 위한 구동용 IC와,
    상기 표시 패널에 접합되는 기재와,
    상기 기재에 실장되어, 상기 구동용 IC에 전위를 공급하는 집적 회로와,
    상기 기재에 형성되어, 상기 집적 회로의 상기 복수의 단자에 접속되는 복수의 배선과,
    상기 기재의 상기 집적 회로가 실장되는 상기 실장 영역에 형성되어, 상기 복수의 배선에 접속되는 도체 패턴을 구비하되,
    상기 도체 패턴은 상기 복수의 배선을 향하여 대략 방사상으로 연장되는 형상을 갖는 것을 특징으로 하는 표시 장치.
  20. 서로 대향하는 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 유지된 액정을 갖는 표시 장치에 있어서,
    상기 한 쌍의 기판 중 한쪽 기판의 액정측의 면에 형성된 전극과,
    상기 한쪽의 기판에 실장되어, 상기 전극에 접속된 구동용 IC와,
    상기 한쪽의 기판에 접합된 기재와,
    상기 기재에 실장되어, 상기 구동용 IC에 전위를 공급하는 집적 회로와,
    상기 기재에 형성되어, 상기 집적 회로의 상기 복수의 단자에 접속되는 복수의 배선과,
    상기 기재의 상기 집적 회로가 실장되는 실장 영역에 형성되어 접지되는 도체 패턴을 구비하되,
    상기 도체 패턴은 실장 영역내의 소정의 점으로부터 대략 방사상으로 연장되는 형상인 것을 특징으로 하는 표시 장치.
  21. 서로 대향하는 제 1 전극 및 제 2 전극 사이에 유지된 전기 광학 물질을 갖는 표시 패널을 표시부로서 구비하는 전자기기에 있어서,
    상기 표시 패널에 접합되는 기재와,
    상기 기재에 실장되어, 상기 제 1 전극 또는 제 2 전극의 적어도 한쪽에 공급되는 전위를 생성하기 위한 집적 회로와,
    상기 기재에 형성되어, 상기 집적 회로의 상기 복수의 단자에 접속되는 복수의 배선과,
    상기 기재 중 상기 집적 회로가 실장되는 실장 영역에 형성되어, 상기 복수의 배선에 접속되는 도체 패턴을 구비하되,
    상기 도체 패턴은 소정 전위로 유지되고, 상기 복수의 배선을 향하여 대략 방사상으로 연장되는 형상을 갖는 것을 특징으로 하는 전자기기.
  22. 기재에 집적 회로가 실장되고, 상기 기재에 형성된 복수의 배선과 상기 집적 회로의 복수의 단자가 접속된 배선 기판의 제조 방법에 있어서,
    상기 기재 중 상기 집적 회로가 실장되는 실장 영역에, 상기 복수의 배선을 향하여 방사상으로 연장되는 형상의 도체 패턴을 형성하는 공정과,
    상기 실장 영역에 상기 집적 회로를 실장하는 공정을 갖는 것을 특징으로 하는 배선 기판의 제조 방법.
  23. 제 22 항에 있어서,
    상기 집적 회로의 실장시에, 도전성입자가 분산된 접착제를 거쳐, 해당 집적 회로를 상기 기재에 접합하는 것을 특징으로 하는 배선 기판의 제조 방법.
  24. 제 22 항에 있어서,
    상기 집적 회로의 실장시에, 집적 회로와 기재 사이에 상기 접착제를 개재시킨 상태로, 해당 집적 회로를 기재측으로 가압하는 것을 특징으로 하는 배선 기판의 제조 방법.
KR10-2001-0056127A 2000-09-13 2001-09-12 배선 기판, 그 제조 방법, 표시 장치 및 전자기기 KR100424240B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00278871 2000-09-13
JP2000278871 2000-09-13
JPJP-P-2001-00212079 2001-07-12
JP2001212079A JP3741005B2 (ja) 2000-09-13 2001-07-12 配線基板、その製造方法、表示装置および電子機器

Publications (2)

Publication Number Publication Date
KR20020021051A KR20020021051A (ko) 2002-03-18
KR100424240B1 true KR100424240B1 (ko) 2004-03-24

Family

ID=26599938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0056127A KR100424240B1 (ko) 2000-09-13 2001-09-12 배선 기판, 그 제조 방법, 표시 장치 및 전자기기

Country Status (5)

Country Link
US (1) US6486412B2 (ko)
JP (1) JP3741005B2 (ko)
KR (1) KR100424240B1 (ko)
CN (1) CN1174489C (ko)
TW (1) TW526569B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002268079A (ja) * 2001-03-09 2002-09-18 Seiko Epson Corp 電気光学装置と電子機器
KR101002116B1 (ko) * 2002-04-11 2010-12-16 티피오 디스플레이스 코포레이션 전기적 절연 몸체, 전자 디바이스 및 이동 통신용 장치
JP4720069B2 (ja) * 2002-04-18 2011-07-13 セイコーエプソン株式会社 電気光学装置及び電子機器
WO2004068445A1 (ja) * 2003-01-30 2004-08-12 Toshiba Matsushita Display Technology Co., Ltd. ディスプレイ、配線基板及びその製造方法
JP2004304167A (ja) 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
JP4112448B2 (ja) * 2003-07-28 2008-07-02 株式会社東芝 電気光配線基板及び半導体装置
JP4350093B2 (ja) * 2003-08-05 2009-10-21 リンテック株式会社 フリップチップ実装用基板
KR101001549B1 (ko) * 2003-11-20 2010-12-17 삼성모바일디스플레이주식회사 유기 전계 발광 소자
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
CN1894803B (zh) 2003-12-19 2010-12-22 株式会社半导体能源研究所 半导体器件及其制造方法
JP4306590B2 (ja) * 2004-11-05 2009-08-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2008124317A (ja) * 2006-11-14 2008-05-29 Toshiba Matsushita Display Technology Co Ltd フレキシブルプリント基板
KR100896775B1 (ko) 2007-10-05 2009-05-11 에이디반도체(주) Ｍｉｄ 기술이 적용된 터치 윈도우
JP5157602B2 (ja) * 2008-04-03 2013-03-06 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
WO2012067019A1 (ja) * 2010-11-16 2012-05-24 シャープ株式会社 配線基板、表示パネル、電子機器
KR101951956B1 (ko) * 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
CN105451402A (zh) * 2014-08-18 2016-03-30 力志国际光电股份有限公司 Oled平面照明装置
JP6484983B2 (ja) * 2014-09-30 2019-03-20 日亜化学工業株式会社 発光装置およびその製造方法
KR102399821B1 (ko) * 2017-03-28 2022-05-19 삼성전자주식회사 커넥터 및 서로 다른 전위의 그라운드들을 포함하는 pcb 및 이를 포함하는 전자 장치
JP2019045777A (ja) * 2017-09-06 2019-03-22 セイコーエプソン株式会社 電気光学装置、電子機器及びプロジェクター

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495377A (en) * 1982-12-30 1985-01-22 International Business Machines Corporation Substrate wiring patterns for connecting to integrated-circuit chips
US4750092A (en) * 1985-11-20 1988-06-07 Kollmorgen Technologies Corporation Interconnection package suitable for electronic devices and methods for producing same
JP2574510B2 (ja) 1989-04-17 1997-01-22 松下電器産業株式会社 高周波半導体装置
JPH03244140A (ja) 1990-02-22 1991-10-30 Sony Corp 半導体装置
JP2956199B2 (ja) 1990-11-06 1999-10-04 セイコーエプソン株式会社 半導体装置の構造
JP2990968B2 (ja) 1992-09-17 1999-12-13 富士通株式会社 半導体チップの実装構造
US5491364A (en) * 1994-08-31 1996-02-13 Delco Electronics Corporation Reduced stress terminal pattern for integrated circuit devices and packages
JP3140330B2 (ja) 1995-06-08 2001-03-05 松下電子工業株式会社 半導体装置の製造方法
TW353223B (en) * 1995-10-10 1999-02-21 Acc Microelectronics Corp Semiconductor board providing high signal pin utilization
JP3613098B2 (ja) 1998-12-21 2005-01-26 セイコーエプソン株式会社 回路基板ならびにそれを用いた表示装置および電子機器

Also Published As

Publication number Publication date
JP3741005B2 (ja) 2006-02-01
KR20020021051A (ko) 2002-03-18
CN1344025A (zh) 2002-04-10
CN1174489C (zh) 2004-11-03
TW526569B (en) 2003-04-01
US20020030978A1 (en) 2002-03-14
JP2002164628A (ja) 2002-06-07
US6486412B2 (en) 2002-11-26

Similar Documents

Publication Publication Date Title
KR100424240B1 (ko) 배선 기판, 그 제조 방법, 표시 장치 및 전자기기
KR100429725B1 (ko) 전기 광학 장치 및 전자기기
CN108254984B (zh) 一种显示面板及显示装置
KR100522320B1 (ko) 전기 광학 장치 및 전자기기
US6542374B1 (en) Circuit board, method for manufacturing the circuit board, and display device and electronic equipment employing the circuit board
KR100449791B1 (ko) 액정 장치, 그 제조 방법 및 전자 기기
KR100418272B1 (ko) 액정 장치, 그 제조 방법 및 전자기기
KR100473010B1 (ko) 전기 광학 장치, 그 검사 방법 및 전자기기
US6617521B1 (en) Circuit board and display device using the same and electronic equipment
US7148427B2 (en) Wiring substrate, display device, semiconductor chip, and electronic equipment
KR100454792B1 (ko) 가요성 기판, 전기 광학 장치 및 전자 기기
JP2002229474A (ja) 半導体チップ実装基板、電気光学装置、液晶装置、エレクトロルミネッセンス装置及び電子機器
KR20020013736A (ko) 전기 광학 유닛 및 전자 기기
US7187426B2 (en) Liquid crystal panel, liquid crystal device, and electronic apparatus
KR100530393B1 (ko) 전기 광학 장치 및 전자 기기
US6831841B2 (en) Flexible substrate, electro-optical device and electronic device
US6927831B2 (en) Liquid crystal device and electronic apparatus having a substantially uniform substrate interval
JP2009192976A (ja) 電気光学装置および電子機器
JP2002164629A (ja) 配線基板、その製造方法、表示装置および電子機器
JP4039087B2 (ja) 電気光学装置用基板及びその製造方法、電気光学パネル並びに電子機器
JP2002207221A (ja) 液晶表示装置
JP2003098543A (ja) 電気光学パネル、その製造方法および電子機器
JP3757671B2 (ja) 表示装置および電子機器
KR20000048249A (ko) 회로 기판 및 그 제조 방법과, 이 회로 기판을 사용한표시 장치 및 전자 기기
JP2006039449A (ja) 電気光学装置、配線基板および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 17