상기 목적을 달성하기 위한 본 발명의 동기식 반도체 메모리 장치는, 동작 상태를 설정하는 상태 제어수단과, 어드레스를 입력받아 버퍼링하는 어드레스 버퍼와, 상기 상태 제어수단의 출력신호 및 어드레스 버퍼의 어드레스를 이용하여 동작 모드를 설정하는 모드 레지스터를 포함하는 동기식 반도체 메모리 장치에 있어서, 상기 상태 제어수단의 출력신호 및 어드레스 버퍼의 어드레스를 이용하여 클럭 신호의 주파수를 확인하고 이를 복수개의 주파수 정보 형태로 출력하는 주파수 정보 발생 수단과, 상기 상태 제어수단의 출력신호, 모드 레지스터의 출력신호 및 상기 주파수 정보 발생 수단의 주파수 정보에 따라 워드라인을 구동하는 구동 수단을 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예로서 동기식 반도체 메모리 장치의 중요 부분을 나타낸 블록도이다.
이에 도시된 바와 같이, 동기식 반도체 메모리 장치는, 동작 상태를 설정하는 상태 제어부(1)와, 어드레스 Ai를 입력받아 버퍼링하는 어드레스 버퍼(2)와, 상태 제어부(1)의 모드 레지스터 세트 신호 MRS 및 어드레스 버퍼(2)의 내부 어드레스 ADDi를 이용하여 동작 모드를 설정하는 모드 레지스터(3)와, 입력되는 클럭 신호 CLK의 주파수 정보를 출력하는 주파수 레지스터(4)와, 워드라인을 구동하는 구동부(5)와, 입력 데이터 DIN 및 출력 데이터 DOUT를 버퍼링하는 데이터 입출력 버퍼(6)와, 데이터 입출력 버퍼(6)를 통해 입력 데이터 DIN을 받아 저장하고, 저장된데이터를 출력 데이터 DOUT로 출력하는 메모리 부(7)를 포함한다.
상태 제어부(1)는 외부 클럭 신호 CLK, 칩 선택신호 /CS, 라이트 인에이블 신호 /WE, 로우 어드레스 스트로브 신호 /RAS 및 칼럼 어드레스 스트로브 신호 /CAS를 입력받아 워드라인 인에이블 명령 ACT, 프리차지 명령 PRE, 오토 프리차지 제어신호 WTAPCG 및 모드 레지스터 세트 신호 MRS를 출력하여 셀 동작 상태를 설정한다.
주파수 레지스터(4)는 상태 제어부(1)의 모드 레지스터 세트 신호 MRS 및 어드레스 버퍼(2)의 내부 어드레스 ADDi를 이용하여 외부로부터 입력되는 외부 클럭 신호 CLK의 주파수 정보인 저주파 제어신호 FL 및 고주파 제어신호 FH를 출력한다.
여기서, 주파수 정보인 저주파 제어신호 FL 및 고주파 제어신호 FH는 외부로부터 입력되는 외부 클럭 신호 CLK에 해당하는 것이지만, 다른 실시예로서 외부로부터 입력된 외부 클럭 신호 CLK를 이용하여 생성된 내부 클럭 신호에 대한 주파수 정보인 저주파 제어신호 FL 및 고주파 제어신호 FH를 사용할 수도 있다.
주파수 레지스터(4)는 모드 레지스터(3)의 동작과 동일하게 동작하는데, 상태 제어부(1)의 모드 레지스터 세트 신호 MRS 및 어드레스 버퍼(2)의 내부 어드레스 ADDi를 이용하여 주파수 정보인 저주파 제어신호 FL 및 고주파 제어신호 FH를 발생한다.
모드 레지스터 세트 신호 MRS는 모드 레지스터(3)를 제어하기 위한 신호이자만, 주파수 레지스터(4)를 제어하는 제어신호로도 사용된다.
모드 레지스터 세트 신호 MRS에 대응되는 별도의 제어신호를 상태 제어부(1)에서 생성하여 주파수 레지스터(4)를 제어할 수도 있다.
또한, 본 발명의 동기식 반도체 메모리 장치가 DDR(Double Data Rate) SDRAM(Synchronous DRAM)일 경우, DDR SDRAM에서 일반적인 동기식 반도체 메모리 장치에서는 사용하지 않는 여러 가지 모드를 제어하는데 사용되는 EMRS (extended MRS)를 모드 레지스터 세트 신호 MRS에 대응하는 신호로써 사용하여 주파수 레지스터(4)를 제어할 수도 있다.
여기서, 주파수 정보인 고주파 제어신호 FH는 외부로부터 입력되는 클럭 신호 CLK가 고주파수일 때 인에이블 되고, 저주파 제어신호 FL는 저주파수일 때 인에이블 되는 플래그(flag) 신호이다.
예를 들어, 133MHz는 저주파로, 166MHz을 고주파로 설정하고, 동기식 반도체 메모리 장치가 133MHz에서 동작한다면, 저주파 제어신호 FL가 인에이블 되고, 166MHz에서 동작한다면 고주파 제어신호 FH가 인에이블 된다.
동기식 반도체 메모리 장치가 사용하는 외부 클럭 신호 CLK의 주파수가 많을 경우 각각에 대하여 주파수 정보를 발생할 수 있다. 즉, 100MHz, 133MHz 및 166MHz에서 동기식 반도체 메모리 장치가 동작한다면 각각에 대해 주파수 정보를 발생한다. 여기서, 주파수 정보는 플래그 신호(flag signal)이다.
구동부(5)는 상태 제어부(1)의 오토 프리차지 제어신호 WTAPCG에 의해 제어되어 모드 레지스터(3)의 버스트 길이 신호 BL 및 주파수 레지스터(4)의 저주파 제어신호 FL 및 고주파 제어신호 FH를 이용하여 버스트 종료 명령 BEND을 출력하는 버스트 제어부(8)와, 상태 제어부(1)의 오토 프리차지(write with auto precharge)제어신호 WTAPCG에 의해 제어되어 버스트 제어부(8)의 버스트 종료 명령 BEND을 이용하여 오토 프리차지 명령 APCG을 발생하는 오토 프리차지 제어부(9)와, 워드라인 인에이블 명령 ACT 및 프리차지 명령 PRE에 의해 제어되어 오토 프리차지 명령 APCG을 이용하여 워드라인을 인에이블 시키거나 디스에이블 시키고 프리차지 시키는 로우 제어부(10)를 포함한다.
여기서, 버스트 제어부(8)는 주파수 레지스터(4)의 저주파 제어신호 FL가 인에이블 되었을 경우와, 고주파 제어신호 FH가 인에이블 되었을 경우에 각각 다른 파라미터를 가지고 모드 레지스터(3)의 버스트 길이 신호 BL를 이용하여 버스트 길이 만큼의 데이터가 입력된 후에 버스트 종료 명령 BEND을 발생한다.
즉, 라이트 후에 오토 프리차지를 수행하는 명령 WTA에 의해 마지막 입력 데이터가 입력된 후 워드라인 인에이블 명령 ACT이 입력될 때까지의 시간을 나타내는 파라미터 tDAL가 저주파 제어신호 FL가 인에이블 되었을 때에는 3 클럭으로 설정되고, 고주파 제어신호 FH가 인에이블 되었을 때에는 4 클럭으로 설정된다.
따라서, 마지막 데이터가 입력된 후 로우 프리차지를 수행하기까지의 시간을 나타내는 파라미터 tRDL는 저주파 제어신호 FL가 인에이블 되었을 경우 1 클럭으로 설정되고, 고주파 제어신호 FH가 인에이블 되었을 경우 2 클럭으로 설정된다.
이러한 동작은 버스트 제어부(8)가 버스트 카운터(미도시)를 포함하고 있어서, 그 버스트 카운터(미도시)에 의해 클럭 수를 제어하여 수행할 수 있다.
버스트 제어부(8)의 다른 실시예로서 지연 회로(미도시)가 포함되어 버스트 종료 명령 BEND이 주파수 레지스터(4)의 저주파 제어신호 FL가 인에이블 되었을 때에는 지연 없이 발생되고, 고주파 제어신호 FH가 인에이블 되었을 때에는 지연 회로(미도시)에 의해 지연시켜 셀 노드 CN의 전위가 충분히 충전된 후에 발생시킬 수 있다.
버스트 제어부(8)의 또 다른 실시예로서 펄스폭 조절 회로(미도시)가 포함되어 버스트 종료 명령 BEND이 주파수 레지스터(4)의 저주파 제어신호 FL가 인에이블 되었을 때에는 빠르게 발생하고, 고주파 제어신호 FH가 인에이블 되었을 때에는 느리게 발생하도록 설정할 수도 있다.
오토 프리차지 제어부(9)는 상태 제어부(1)의 오토 프리차지 제어신호 WRAPCG 및 버스트 제어부(8)의 버스트 종료 명령 BEND를 이용하여 오토 프리차지 명령 APCG을 발생한다.
로우 제어부(10)는 오토 프리차지 제어부(9)의 오토 프리차지 명령 APCG에 따라 상태 제어부(1)의 워드라인 인에이블 명령 ACT 및 프리차지 명령 PCG을 이용하여 워드라인을 인에이블 시키거나 디스에이블 시키고 프리차지 시킨다.
도 2a 및 도 2b는 버스트 제어부(5)가 버스트 카운터(미도시)를 포함하여 마지막 입력 데이터 DIN가 입력되고 다음 워드라인 인에이블 명령 ACT이 입력되기까지의 시간(Last Data in to Active)을 나타내는 파라미터 tDAL의 설정을 다르게 하여 버스트 종료 명령 BEND을 발생하는 경우의 본 발명의 동기식 반도체 메모리 장치의 일실시예의 동작을 나타낸 타이밍도이다.
먼저, 도 2a는 저주파수의 외부 클럭 신호 CLK가 입력되는 경우의 본 발명의 동기식 반도체 메모리 장치의 동작을 나타낸 타이밍도이다.
저주파수의 외부 클럭 신호 CLK가 입력되면, 주파수 레지스터(4)에서 저주파 제어신호 FL가 인에이블 된다.
여기서, 저주파 제어신호 FL가 인에이블 되었을 경우에는, 마지막 입력 데이터 DIN가 입력되고 다음 워드라인 인에이블 명령 ACT이 입력되기까지의 시간(Last Data in to Active)을 나타내는 파라미터 tDAL가 3 클럭으로 설정된다. 즉, 마지막 입력 데이터 DIN가 입력되고 로우 프리차지가 수행되기까지의 시간(Last Data in to Row precharge)을 나타내는 파라미터 tRDL가 1 클럭으로 설정되고, 로우 프리차지 시간(Row Precharge time)을 나타내는 파라미터 tRP가 2 클럭으로 설정된다.
따라서, 버스트 제어부(8)는 라이트 후에 오토 프리차지를 수행하는 명령 WTA에 따라 라이트 후에 오토 프리차지를 수행하는 플래그 신호인 오토 프리차지 제어신호 WTAPCG가 인에이블 되고, 마지막 입력 데이터 DIN가 입력된 후 외부 클럭 신호 CLK의 첫 번째 펄스의 라이징 에지에서 버스트 종료 명령 BEND이 발생한다.
버스트 종료 명령 BEND이 발생하면 오토 프리차지 제어부(9)는 그 버스트 종료 명령 BEND을 이용하여 오토 프리차지 명령 APCG을 발생하며, 로우 제어부(10)는 오토 프리차지 제어부(9)의 오토 프리차지 명령 APCG을 이용하여 워드라인 제어신호 WLCON을 발생하여 워드라인을 디스에이블 시키고 프리차지 시킨다.
한편, 도 2b는 고주파수의 외부 클럭 신호 CLK가 입력되는 경우의 본 발명의 동기식 반도체 메모리 장치의 동작을 나타낸 타이밍도이다.
고주파수의 외부 클럭 신호 CLK가 입력되면, 주파수 레지스터(4)에서 고주파 제어신호 FH가 인에이블 된다.
여기서, 고주파 제어신호 FH가 인에이블 되었을 경우에는, 마지막 입력 데이터 DIN가 입력되고 다음 워드라인 인에이블 명령 ACT이 입력되기까지의 시간을 나타내는 파라미터 tDAL가 4 클럭으로 설정된다. 즉, 마지막 입력 데이터 DIN가 입력되고 로우 프리차지가 수행되기까지의 시간을 나타내는 파라미터 tRDL가 2 클럭으로 설정되고, 로우 프리차지 시간을 나타내는 파라미터 tRP가 2 클럭으로 설정된다.
따라서, 버스트 제어부(5)는 라이트 후에 오토 프리차지를 수행하는 명령 WTA에 따라 라이트 후에 오토 프리차지를 수행하는 플래그 신호인 오토 프리차지 제어신호 WTAPCG가 인에이블 되고, 마지막 입력 데이터 DIN가 입력된 후 외부 클럭 신호 CLK의 두 번째 펄스의 라이징 에지에서 버스트 종료 명령 BEND이 발생한다.
버스트 종료 명령 BEND이 발생하면 오토 프리차지 제어부(9)는 그 버스트 종료 명령 BEND을 이용하여 오토 프리차지 명령 APCG을 발생하며, 로우 제어부(10)는 오토 프리차지 제어부(9)의 오토 프리차지 명령 APCG을 이용하여 워드라인 제어신호 WLCON을 발생하여 워드라인을 디스에이블 시키고 프리차지 시킨다.
이와 같이, 저주파수 외부 클럭 신호 CLK가 입력될 때와 고주파수 외부 클럭 신호 CLK가 입력될 때 각각 파라미터 tDAL를 다르게 설정하여 고주파수 외부 클럭 신호 CLK가 입력되더라도 셀 노드 CN의 전위가 충분히 높아진 후에 워드라인이 디스에이블되기 때문에 리드 또는 라이트 동작이 패일 되는 경우를 방지할 수 있다.
예를 들어, 반도체 메모리 장치가 133MHz 및 166MHz의 주파수를 갖는 외부 클럭 신호 CLK에 동기되어 동작할 경우, 133MHz의 외부 클럭 신호 CLK를 저주파로정의하고, 166MHz의 외부 클럭 신호 CLK를 고주파로 정의하였다면, 라이트 후에 오토 프리차지를 수행하는 명령 WTA에 의해 마지막 입력 데이터가 입력된 후 워드라인 인에이블 명령 ACT이 입력될 때까지의 파라미터 tDAL가 외부 클럭 신호 CLK의 주파수가 133MHz로 입력될 경우 저주파 제어신호 FL이 인에이블 되어 3 클럭으로 설정되지만, 외부 클럭 신호 CLK의 주파수가 166MHz로 입력될 경우 고주파 제어신호 FH가 인에이블 되어 4 클럭으로 설정된다.
따라서, 외부 클럭 신호 CLK가 166MHz로 입력될 경우 라이트 후 오토 프리차지를 수행하는 명령 WTA에 의해 마지막 입력 데이터 DIN가 입력된 후 워드라인 인에이블 명령 ACT이 입력될 때까지의 파라미터 tDAL가 3 클럭으로 설정되었다면, 셀 노드 CN의 전위가 충분히 높아지기 전에 프리차지 동작이 수행되므로 패일이 발생할 수 있지만, 본 발명에서는 라이트 후에 자동으로 프리차지 하라는 명령 WTA에 의해 마지막 입력 데이터가 입력된 후 워드라인 인에이블 명령 ACT이 입력될 때까지의 파라미터 tDAL가 4 클럭으로 설정되기 때문에 셀 노드 CN의 전위가 충분히 높아진 후에 프리차지가 수행되기 때문에 패일을 방지할 수 있다.
도 3은 본 발명의 다른 실시예로서 동기식 반도체 메모리 장치의 중요 부분을 나타낸 블록도이다.
이에 도시된 바와 같이, 동기식 반도체 메모리 장치는 상기한 실시예와 동일하게 상태 제어부(11), 어드레스 버퍼(12), 모드 레지스터(13), 구동부(15), 데이터 입출력 버퍼(16) 및 메모리 부(17)를 포함하며, 구동부(15)는 버스트 제어부(18), 오토 프리차지 제어부(19) 및 로우 제어부(20)를 포함한다.
상기한 실시예와는 다른 구성소자는 주파수 레지스터(4)에 대응되는 주파수 검출기(14)가 사용된다.
주파수 검출기(14)는 입력된 외부 클럭 신호 CLK의 주파수를 검출하여 그 검출된 결과에 해당하는 주파수 정보인 저주파 제어신호 FL 및 고주파 제어신호 FH를 출력한다. 여기서, 주파수 정보는 사용되는 주파수의 수에 따라 다수개일 수도 있다.
예를 들어, 반도체 메모리 장치가 133MHz 및 166MHz의 주파수를 갖는 외부 클럭 신호 CLK에 동기되어 동작할 경우, 133MHz의 외부 클럭 신호 CLK를 저주파로 정의하고, 166MHz의 외부 클럭 신호 CLK를 고주파로 정의하였다면, 133MHz의 주파수를 갖는 외부 클럭 신호 CLK가 입력될 경우, 저주파수 제어신호 FL가 인에이블 되고, 166MHz의 주파수를 갖는 외부 클럭 신호 CLK가 입력될 경우, 고주파수 제어신호 FH가 인에이블 된다.
여기서, 주파수 검출기(14)는 외부로부터 입력된 외부 클럭 신호 CLK의 주파수를 검출하는 경우를 예를 들어 설명하였지만, 외부로부터 입력된 외부 클럭 신호 CLK에 의해 생성된 내부 클럭 신호의 주파수를 검출하여 그 검출된 결과에 해당하는 주파수 정보인 저주파 제어신호 FL 및 고주파 제어신호 FH를 출력할 수도 있다.
이러한 주파수 정보인 저주파 제어신호 FL 및 고주파 제어신호 FH에 따른 이 후의 동작은 상기한 실시예의 동작과 동일하므로 여기서는 자세한 동작 설명은 생략한다.
여기서, 주파수 검출기(14)는 DLL(delay locked loop) 회로에 사용되는 주파수 검출기를 공용할 수 있다.
도 4는 본 발명의 또 다른 실시예로써 동기식 반도체 메모리 장치의 중요 부분을 나타낸 블록도이다.
이에 도시된 바와 같이, 동기식 반도체 메모리 장치는 상기한 실시예와 동일하게 상태 제어부(21), 어드레스 버퍼(22), 모드 레지스터(23), 구동부(25), 데이터 입출력 버퍼(26) 및 메모리 부(27)를 포함하며, 구동부(25)는 버스트 제어부(28), 오토 프리차지 제어부(29) 및 로우 제어부(30)를 포함한다.
상기한 실시예와는 다른 구성소자는 주파수 레지스터(4)에 대응되는 퓨즈부(24)가 사용된다.
퓨즈부(24)는 입력된 클럭 신호 CLK의 주파수를 검출하여 그 검출된 결과에 해당하는 퓨즈를 끊어서 그 퓨즈 컷팅 정보에 해당하는 주파수 정보인 저주파 제어신호 FL 및 고주파 제어신호 FH를 출력한다. 여기서, 주파수 정보는 사용되는 주파수의 수에 따라 다수 개를 사용할 수도 있다.
예를 들어, 반도체 메모리 장치가 133MHz 및 166MHz의 주파수를 갖는 외부 클럭 신호 CLK에 동기되어 동작할 경우, 133MHz의 외부 클럭 신호 CLK를 저주파로 정의하고, 166MHz의 외부 클럭 신호 CLK를 고주파로 정의하였다면, 133MHz의 주파수를 갖는 외부 클럭 신호 CLK가 입력될 경우, 저주파수에 해당하는 퓨즈를 끊어 저주파수 제어신호 FL가 인에이블 되고, 166MHz의 주파수를 갖는 외부 클럭 신호 CLK가 입력될 경우, 고주파수에 해당하는 퓨즈를 끊어 고주파수 제어신호 FH가 인에이블 된다.
여기서, 퓨즈부(24)는 외부로부터 입력된 외부 클럭 신호 CLK의 주파수를 검출하여 그 결과에 따라 해당하는 퓨즈를 끊을 수도 있고, 반도체 메모리 장치 내부에서 생성된 내부 클럭 신호 CLK의 주파수를 검출하여 그 결과에 따라 해당하는 퓨즈를 끊을 수도 있다.
이러한 주파수 정보인 저주파수 제어신호 FL 및 고주파수 제어신호 FH에 따른 이 후의 동작은 상기한 실시예의 동작과 동일하므로 여기서는 자세한 동작 설명은 생략한다.