JPH05101697A - Ｌｓｉ用故障診断回路 - Google Patents
Ｌｓｉ用故障診断回路Info
- Publication number
- JPH05101697A JPH05101697A JP3254872A JP25487291A JPH05101697A JP H05101697 A JPH05101697 A JP H05101697A JP 3254872 A JP3254872 A JP 3254872A JP 25487291 A JP25487291 A JP 25487291A JP H05101697 A JPH05101697 A JP H05101697A
- Authority
- JP
- Japan
- Prior art keywords
- register
- lsi
- test
- value
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】通常動作時のクロック周波数を低下させること
なくＲＡＭまたはレジスタファイルを持ち装置内に組み
混まれたＬＳＩ中のＲＡＭまたはレジスタファイルの動
作を診断することのできる故障診断回路を提供する。 【構成】被診断装置内の診断プロセッサ２が出力する制
御命令によって制御され指定されたパターンを保持し出
力するパターン発生モード・レジスタ２０と、診断プロ
セッサ２よりの命令に応じたテスト回数を保持し出力す
るテスト回数レジスタ２１をＲＡＭ付ＬＳＩ３０〜３２
内に設ける。ＬＳＩ３０〜３２中にこれらレジスタの出
力に応じて上述のＲＡＭ１６内のアドレス値とこのアド
レス値で指定されるアドレス内に記憶すべき値とＲＡＭ
１６から読み出されるべき期待値とを出力するパターン
発生回路１２とＲＡＭ１６から読み出された値と期待値
とを比較する期待値照合回路１８とを設け、この期待値
照合回路１８の出力結果により上述のＲＡＭの診断を行
う。
なくＲＡＭまたはレジスタファイルを持ち装置内に組み
混まれたＬＳＩ中のＲＡＭまたはレジスタファイルの動
作を診断することのできる故障診断回路を提供する。 【構成】被診断装置内の診断プロセッサ２が出力する制
御命令によって制御され指定されたパターンを保持し出
力するパターン発生モード・レジスタ２０と、診断プロ
セッサ２よりの命令に応じたテスト回数を保持し出力す
るテスト回数レジスタ２１をＲＡＭ付ＬＳＩ３０〜３２
内に設ける。ＬＳＩ３０〜３２中にこれらレジスタの出
力に応じて上述のＲＡＭ１６内のアドレス値とこのアド
レス値で指定されるアドレス内に記憶すべき値とＲＡＭ
１６から読み出されるべき期待値とを出力するパターン
発生回路１２とＲＡＭ１６から読み出された値と期待値
とを比較する期待値照合回路１８とを設け、この期待値
照合回路１８の出力結果により上述のＲＡＭの診断を行
う。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩ用故障診断回路に
関し、特にコンピュータなどの情報処理装置に組み込ま
れたＬＳＩで、このＬＳＩ中にＲＡＭ（ランダムアクセ
スメモリ）またはＲＦ（レジスタファイル）を含むＬＳ
Ｉ中の前述したＲＡＭあるいはＲＦが正常に動作するか
否かを判断するときに使用するＬＳＩ用故障診断回路に
関する。
関し、特にコンピュータなどの情報処理装置に組み込ま
れたＬＳＩで、このＬＳＩ中にＲＡＭ（ランダムアクセ
スメモリ）またはＲＦ（レジスタファイル）を含むＬＳ
Ｉ中の前述したＲＡＭあるいはＲＦが正常に動作するか
否かを判断するときに使用するＬＳＩ用故障診断回路に
関する。
【０００２】
【従来の技術】従来、装置例えば情報処理装置に組み込
まれたＬＳＩの故障診断回路としては、二通り存在す
る。第一の回路は、上述した装置を診断クロックと呼ば
れる通常装置が動作する通常動作用クロックよりかなり
速度の遅いクロックで動作する診断モードで上述の装置
に組み込まれている診断プロセッサ上の診断プログラム
を実行させるものである。診断プログラムは、まず被診
断装置に対して診断に必要な初期設定を行う。次に、ス
キャンパスというＦ／Ｆ（フリップフロップ）群を接続
したパスを介して、診断に必要なＦ／Ｆに対して診断デ
ータをセットする。次に、診断クロックを与え、診断に
必要なデータをスキャンパスで読み出し、診断プロセッ
サ上で期待値と照合する。更に、その照合結果が期待値
と一致していなかった場合、ＬＳＩ診断データで故障辞
書と呼ばれる診断データと故障ＬＳＩの対応を記述した
情報を索引し、自動的に被疑ＬＳＩを指摘する。例え
ば、パリティ・エラーの検出回路が正常に動作している
か否かを診断するプログラムは、パリティ・エラーを発
生させるように所定のＦ／Ｆに値をセットしてから、ク
ロックを歩進させ、このパリティ・エラーが発生したこ
とを示すＦ／Ｆがセットされることをチェックする。も
しも、期待値と異なった場合、このパリティ・チェック
回路が存在するＬＳＩを故障ＬＳＩとして指摘する。
まれたＬＳＩの故障診断回路としては、二通り存在す
る。第一の回路は、上述した装置を診断クロックと呼ば
れる通常装置が動作する通常動作用クロックよりかなり
速度の遅いクロックで動作する診断モードで上述の装置
に組み込まれている診断プロセッサ上の診断プログラム
を実行させるものである。診断プログラムは、まず被診
断装置に対して診断に必要な初期設定を行う。次に、ス
キャンパスというＦ／Ｆ（フリップフロップ）群を接続
したパスを介して、診断に必要なＦ／Ｆに対して診断デ
ータをセットする。次に、診断クロックを与え、診断に
必要なデータをスキャンパスで読み出し、診断プロセッ
サ上で期待値と照合する。更に、その照合結果が期待値
と一致していなかった場合、ＬＳＩ診断データで故障辞
書と呼ばれる診断データと故障ＬＳＩの対応を記述した
情報を索引し、自動的に被疑ＬＳＩを指摘する。例え
ば、パリティ・エラーの検出回路が正常に動作している
か否かを診断するプログラムは、パリティ・エラーを発
生させるように所定のＦ／Ｆに値をセットしてから、ク
ロックを歩進させ、このパリティ・エラーが発生したこ
とを示すＦ／Ｆがセットされることをチェックする。も
しも、期待値と異なった場合、このパリティ・チェック
回路が存在するＬＳＩを故障ＬＳＩとして指摘する。
【０００３】図５は、上述した第一の回路の動作につい
て説明した流れ図である。第一の回路についてその動作
を実行するプログラムは全て上述した診断プロセッサで
実行させる。まず、被診断装置のスキャンパスによって
Ｆ／Ｆをクリアする等の被診断装置の初期化を行い（ス
テップＳ１）、次にスキャンパスによって診断データを
セットする（ステップＳ２）。その後、診断クロックを
必要な分だけ歩進させ（ステップＳ３）、診断に必要な
データをスキャンパスによって読み取る（ステップＳ
４）。次に読み取ったデータが期待値と一致していなか
った場合（ステップＳ５とＳ６）、故障辞書を索引して
（ステップＳ７）故障ＬＳＩを操作画面上に表示させる
（ステップＳ８）。従来のこの種の第二の回路は、通
常、被診断装置が動作するクロックで、装置そのものの
命令セットの機能を試験する。被診断装置が有するソフ
トウェア・ビジブル・レジスタ、あるいは、メモリを観
測点するもので、上記のように観測点に対して診断デー
タをセットし、診断プロセッサからの起動によって、装
置そのものの命令セットによる試験プログラムを実行
し、観測点のデータを診断プロセッサが読み込み、期待
値と照合し、更にパリティ・エラーなどを検出するフラ
グを診断プロセッサが読み込み故障辞書を索引して故障
ＬＳＩを指摘する。
て説明した流れ図である。第一の回路についてその動作
を実行するプログラムは全て上述した診断プロセッサで
実行させる。まず、被診断装置のスキャンパスによって
Ｆ／Ｆをクリアする等の被診断装置の初期化を行い（ス
テップＳ１）、次にスキャンパスによって診断データを
セットする（ステップＳ２）。その後、診断クロックを
必要な分だけ歩進させ（ステップＳ３）、診断に必要な
データをスキャンパスによって読み取る（ステップＳ
４）。次に読み取ったデータが期待値と一致していなか
った場合（ステップＳ５とＳ６）、故障辞書を索引して
（ステップＳ７）故障ＬＳＩを操作画面上に表示させる
（ステップＳ８）。従来のこの種の第二の回路は、通
常、被診断装置が動作するクロックで、装置そのものの
命令セットの機能を試験する。被診断装置が有するソフ
トウェア・ビジブル・レジスタ、あるいは、メモリを観
測点するもので、上記のように観測点に対して診断デー
タをセットし、診断プロセッサからの起動によって、装
置そのものの命令セットによる試験プログラムを実行
し、観測点のデータを診断プロセッサが読み込み、期待
値と照合し、更にパリティ・エラーなどを検出するフラ
グを診断プロセッサが読み込み故障辞書を索引して故障
ＬＳＩを指摘する。
【０００４】図６は、この第二の回路の動作について説
明した流れ図である。まず、人手、あるいは、乱数で生
成した被診断装置の命令セットで作った試験プログラム
と、この試験プログラムを実行させるための診断データ
を作成し、診断プロセッサを介して被診断装置のメモリ
に読み込ませた後（ステップＳ１０）、診断プロセッサ
は被診断装置に対して試験プログラムの実行を指示する
（ステップＳ１１）。診断プロセッサは、被診断装置か
らの試験プログラム実行終了報告を受け、被診断装置の
ソフトウェア・レジスタ、あるいは、メモリから診断デ
ータを読み込み（ステップＳ１２）、被診断装置のソフ
トウェア・シミュレータによって生成した期待値と照合
し（ステップＳ１３）、一致していなかった場合、上述
した装置のも操作卓の画面に結果を表示し（ステップＳ
１４）、更に、エラー検出フラグを診断プロセッサが読
み込み、故障辞書を索引（ステップＳ１５）して故障Ｌ
ＳＩの指摘を行う（ステップＳ１６）。一方、ＬＳＩに
限らず、装置内のあるユニットで障害が発生した場合、
障害のあるユニット、あるいは、そのユニット中の複数
個存在している同一の系の１つを論理的に切り放し、一
時的に使用せずにシステムを運用することで、システム
がダウンしている時間をできるだけ短くする、デグレー
ドと呼ばれている方式がある。デグレードを実行する場
合、故障が発生した部分の切り分けを診断プロセッサ
で、あるいは、診断プロセッサと被診断装置自身が協力
して行い、更に、後者の場合、システム運用中にシステ
ムをダウンさせることなく、自動的に故障発生ユニット
を切り放す方式も存在する。例えば、プロセッサを複数
個接続し、通常は、全て同じ処理を実行し、結果を照合
し、結果の不一致が発生した場合、多数決を採り少数派
のプロセッサが出した結果は不正であるため、その結果
を出したプロセッサは故障していると判断し、自動的に
デグレードするフォールト・トレラント・システムがあ
る。
明した流れ図である。まず、人手、あるいは、乱数で生
成した被診断装置の命令セットで作った試験プログラム
と、この試験プログラムを実行させるための診断データ
を作成し、診断プロセッサを介して被診断装置のメモリ
に読み込ませた後（ステップＳ１０）、診断プロセッサ
は被診断装置に対して試験プログラムの実行を指示する
（ステップＳ１１）。診断プロセッサは、被診断装置か
らの試験プログラム実行終了報告を受け、被診断装置の
ソフトウェア・レジスタ、あるいは、メモリから診断デ
ータを読み込み（ステップＳ１２）、被診断装置のソフ
トウェア・シミュレータによって生成した期待値と照合
し（ステップＳ１３）、一致していなかった場合、上述
した装置のも操作卓の画面に結果を表示し（ステップＳ
１４）、更に、エラー検出フラグを診断プロセッサが読
み込み、故障辞書を索引（ステップＳ１５）して故障Ｌ
ＳＩの指摘を行う（ステップＳ１６）。一方、ＬＳＩに
限らず、装置内のあるユニットで障害が発生した場合、
障害のあるユニット、あるいは、そのユニット中の複数
個存在している同一の系の１つを論理的に切り放し、一
時的に使用せずにシステムを運用することで、システム
がダウンしている時間をできるだけ短くする、デグレー
ドと呼ばれている方式がある。デグレードを実行する場
合、故障が発生した部分の切り分けを診断プロセッサ
で、あるいは、診断プロセッサと被診断装置自身が協力
して行い、更に、後者の場合、システム運用中にシステ
ムをダウンさせることなく、自動的に故障発生ユニット
を切り放す方式も存在する。例えば、プロセッサを複数
個接続し、通常は、全て同じ処理を実行し、結果を照合
し、結果の不一致が発生した場合、多数決を採り少数派
のプロセッサが出した結果は不正であるため、その結果
を出したプロセッサは故障していると判断し、自動的に
デグレードするフォールト・トレラント・システムがあ
る。
【０００５】
【発明が解決しようとする課題】上述した従来方式の第
一の回路においては、診断データの観測点がＦ／Ｆとい
うきめ細かいレベルに設定できることから、診断対象と
なる回路が、どのＬＳＩに含まれるかが分かっているた
め、診断データからＬＳＩの故障辞書を索引して故障Ｌ
ＳＩを洗い出すことが可能である。
一の回路においては、診断データの観測点がＦ／Ｆとい
うきめ細かいレベルに設定できることから、診断対象と
なる回路が、どのＬＳＩに含まれるかが分かっているた
め、診断データからＬＳＩの故障辞書を索引して故障Ｌ
ＳＩを洗い出すことが可能である。
【０００６】しかしながら、診断クロックという通常動
作用クロックに対して非常に遅いクロックで診断を行な
う必要があるため、通常動作用クロック時にのみ発生す
る故障を検出することが出来ないという欠点がある。診
断クロックで動作せざる得ない理由は、診断クロックを
一回づつ歩進させなければ、診断の範囲が広がってしま
いＦ／Ｆの診断データから故障ＬＳＩの指摘が不可能と
なる為である。
作用クロックに対して非常に遅いクロックで診断を行な
う必要があるため、通常動作用クロック時にのみ発生す
る故障を検出することが出来ないという欠点がある。診
断クロックで動作せざる得ない理由は、診断クロックを
一回づつ歩進させなければ、診断の範囲が広がってしま
いＦ／Ｆの診断データから故障ＬＳＩの指摘が不可能と
なる為である。
【０００７】また、もう１つの短所として、診断クロッ
クが遅いことと、スキャンパスによるＦ／Ｆへのデータ
の読み書きが頻発するため、診断プログラム実行時間が
無視できない程かかってしまうことである。特に、診断
クロックによるＲＡＭ、ＲＦの診断には膨大な時間がか
かる。
クが遅いことと、スキャンパスによるＦ／Ｆへのデータ
の読み書きが頻発するため、診断プログラム実行時間が
無視できない程かかってしまうことである。特に、診断
クロックによるＲＡＭ、ＲＦの診断には膨大な時間がか
かる。
【０００８】一方、従来のこの種の第二の回路におい
て、通常動作用クロックで動作するので、実行時間が短
かく、更に、被診断装置の命令の機能を通常動作用クロ
ックで試験するということから、通常動作環境での診断
が可能であり、また、被診断装置の命令の機能試験を行
うことになるから、被診断装置上を走行するＯＳ（オペ
レーティング・システム）、あるいは、応用プログラム
がとりあえず動作するために必要な試験として非常に実
用的であり、更にパリティ・チェックでエラー検出など
のエラー報告フラグを診断プロセッサが読み込み、故障
辞書を索引して故障ＬＳＩを指摘することも可能であ
る。しかしながら、例えば、ＬＳＩ中に存在するＲＡ
Ｍ、ＲＦの全アドレスに対して試験をするわけではない
ので、これらを保持するＬＳＩの故障を見逃す可能性が
ある。
て、通常動作用クロックで動作するので、実行時間が短
かく、更に、被診断装置の命令の機能を通常動作用クロ
ックで試験するということから、通常動作環境での診断
が可能であり、また、被診断装置の命令の機能試験を行
うことになるから、被診断装置上を走行するＯＳ（オペ
レーティング・システム）、あるいは、応用プログラム
がとりあえず動作するために必要な試験として非常に実
用的であり、更にパリティ・チェックでエラー検出など
のエラー報告フラグを診断プロセッサが読み込み、故障
辞書を索引して故障ＬＳＩを指摘することも可能であ
る。しかしながら、例えば、ＬＳＩ中に存在するＲＡ
Ｍ、ＲＦの全アドレスに対して試験をするわけではない
ので、これらを保持するＬＳＩの故障を見逃す可能性が
ある。
【０００９】ところで、実際に出荷された装置で、最も
故障の発生率の高い部分は、デジタル回路でスイッチン
グが頻繁に発生するところで、そこはデータ系の部分、
すなわち、演算回路や記憶素子周辺のデータパス、ある
いは、記憶素子そのものである。これらの故障発生率の
高い部分の診断をきめ細かく行うことは、上記２つの従
来の回路によっては不可能である。なぜなら、第一の回
路の場合、診断クロックが前提であるため、診断環境が
現実からかけ離れていること、更に、診断プログラムの
実行速度の点で、例えば、ＲＡＭの診断を行う場合、前
アドレスに対する読み書きの試験等は極めて長時間にな
り非現実的である。第二の回路の場合、試験命令の機能
試験であるめ、ＲＡＭに対して充分な試験を行うことが
できない。
故障の発生率の高い部分は、デジタル回路でスイッチン
グが頻繁に発生するところで、そこはデータ系の部分、
すなわち、演算回路や記憶素子周辺のデータパス、ある
いは、記憶素子そのものである。これらの故障発生率の
高い部分の診断をきめ細かく行うことは、上記２つの従
来の回路によっては不可能である。なぜなら、第一の回
路の場合、診断クロックが前提であるため、診断環境が
現実からかけ離れていること、更に、診断プログラムの
実行速度の点で、例えば、ＲＡＭの診断を行う場合、前
アドレスに対する読み書きの試験等は極めて長時間にな
り非現実的である。第二の回路の場合、試験命令の機能
試験であるめ、ＲＡＭに対して充分な試験を行うことが
できない。
【００１０】以上従来のこの種の診断回路によっては診
断がきめ細かく行われないこと、あるいは、通常の環境
からかけ離れたところで行われることから、障害を見逃
し、デグレードすべきユニットをデグレードできない可
能性があることと、もう１つは、逆に、障害発生箇所を
十分に絞り込むことができないことから、デグレードす
る必要のない部分までデグレードしてしまうことから、
無駄にシステムの性能を低下させてしまう欠点があっ
た。
断がきめ細かく行われないこと、あるいは、通常の環境
からかけ離れたところで行われることから、障害を見逃
し、デグレードすべきユニットをデグレードできない可
能性があることと、もう１つは、逆に、障害発生箇所を
十分に絞り込むことができないことから、デグレードす
る必要のない部分までデグレードしてしまうことから、
無駄にシステムの性能を低下させてしまう欠点があっ
た。
【００１１】
【課題を解決するための手段】本発明のＬＳＩ用故障診
断回路は、ランダムアクセスメモリおよびレジスタファ
イルの内の少なくとも一方を内部に有し装置に組み込ま
れたＬＳＩと前記装置の診断用プロセッサを具備する情
報処理装置に設けられる前記ＬＳＩを対象とするＬＳＩ
用故障診断回路において、前記診断プロセッサはスキャ
ンパスのフリップフロップを介してデータの書き込みお
よび読み取りを行う命令を出力する外に故障診断時以外
のクロックの開始と停止と診断時のクロックの歩進に関
する命令を出力する機能を有し、アドレス信号が加えら
れたとき前記ランダムアクセスメモリまたは前記レジス
タファイルに対して前記アドレス信号に応じたアドレス
を指定するアドレスレジスタと、書き込み信号を受信し
たとき前記書き込み信号で指定された値を前記アドレス
レジスタが指定するアドレス内に書き込む書き込みレジ
スタと、前記ＬＳＩ中のランダムアクセスメモリまたは
前記レジスタファイルが出力する値を一時記憶し外部に
読出し信号として出力する読み出しレジスタと、前記Ｌ
ＳＩ中に設けられ前記診断プロセッサのデータの書き込
みおよび読み取り命令に応じまた前記診断時の歩進に関
する命令により順次前記ランダムアクセスメモリまたは
レジスタファイル用のアドレスレジスタおよび書き込み
レジスタに与えるべき値をパターンとして記憶し前記歩
進に関する命令によりこれらの値を出力するパターン発
生モード・レジスタと、前記パターン発生モード・レジ
スタからの出力に応じて前記アドレスレジスタに与える
べきアドレス値とそのアドレス値で指定されたアドレス
に記憶すべき値を前記書き込みデータ・レジスタに出力
するとともに前記ＬＳＩ内に設けられている読み出しデ
ータ・レジスタから出力される期待値を生成し出力する
とともに前記パターンにより一連のテストが終了したと
きテスト終了信号を出力するパターン発生回路と、前記
ＬＳＩ内に設けられ前記期待値と前記読み出しデータ・
レジスタにより読み出された前記ＬＳＩ内の前記ランダ
ムアクセスメモリまたは前記レジスタファイル内の値と
を比較しその結果を出力するとともに前記期待値と前記
レジスタファイルで読み出した値とが一致しなかったと
きテスト終了信号を出力する期待値照合回路と、前記Ｌ
ＳＩ内に設けられ前記期待値照合回路からの前記照合結
果の出力を記憶するテスト結果フラグと、前記ＬＳＩ内
に設けられ前記テスト終了信号を受信したときテスト終
了を示すフラグを立てるテスト終了フラグとより成る回
路を備えて構成されている。
断回路は、ランダムアクセスメモリおよびレジスタファ
イルの内の少なくとも一方を内部に有し装置に組み込ま
れたＬＳＩと前記装置の診断用プロセッサを具備する情
報処理装置に設けられる前記ＬＳＩを対象とするＬＳＩ
用故障診断回路において、前記診断プロセッサはスキャ
ンパスのフリップフロップを介してデータの書き込みお
よび読み取りを行う命令を出力する外に故障診断時以外
のクロックの開始と停止と診断時のクロックの歩進に関
する命令を出力する機能を有し、アドレス信号が加えら
れたとき前記ランダムアクセスメモリまたは前記レジス
タファイルに対して前記アドレス信号に応じたアドレス
を指定するアドレスレジスタと、書き込み信号を受信し
たとき前記書き込み信号で指定された値を前記アドレス
レジスタが指定するアドレス内に書き込む書き込みレジ
スタと、前記ＬＳＩ中のランダムアクセスメモリまたは
前記レジスタファイルが出力する値を一時記憶し外部に
読出し信号として出力する読み出しレジスタと、前記Ｌ
ＳＩ中に設けられ前記診断プロセッサのデータの書き込
みおよび読み取り命令に応じまた前記診断時の歩進に関
する命令により順次前記ランダムアクセスメモリまたは
レジスタファイル用のアドレスレジスタおよび書き込み
レジスタに与えるべき値をパターンとして記憶し前記歩
進に関する命令によりこれらの値を出力するパターン発
生モード・レジスタと、前記パターン発生モード・レジ
スタからの出力に応じて前記アドレスレジスタに与える
べきアドレス値とそのアドレス値で指定されたアドレス
に記憶すべき値を前記書き込みデータ・レジスタに出力
するとともに前記ＬＳＩ内に設けられている読み出しデ
ータ・レジスタから出力される期待値を生成し出力する
とともに前記パターンにより一連のテストが終了したと
きテスト終了信号を出力するパターン発生回路と、前記
ＬＳＩ内に設けられ前記期待値と前記読み出しデータ・
レジスタにより読み出された前記ＬＳＩ内の前記ランダ
ムアクセスメモリまたは前記レジスタファイル内の値と
を比較しその結果を出力するとともに前記期待値と前記
レジスタファイルで読み出した値とが一致しなかったと
きテスト終了信号を出力する期待値照合回路と、前記Ｌ
ＳＩ内に設けられ前記期待値照合回路からの前記照合結
果の出力を記憶するテスト結果フラグと、前記ＬＳＩ内
に設けられ前記テスト終了信号を受信したときテスト終
了を示すフラグを立てるテスト終了フラグとより成る回
路を備えて構成されている。
【００１２】
【実施例】図１は、本発明の一実施例を示すブロック図
であり、図２は各ＲＡＭ付ＬＳＩ３０〜３２の内部に有
するテスト回路の一実施例を示すブロック図である。
であり、図２は各ＲＡＭ付ＬＳＩ３０〜３２の内部に有
するテスト回路の一実施例を示すブロック図である。
【００１３】ＲＡＭ（ランダムアクセスメモリ）付きＬ
ＳＩ３０〜３２は、テスト命令制御部１と信号線１３０
から１３２によってそれぞれ接続されている。テスト命
令制御部１は、各ＲＡＭ付ＬＳＩ３０〜３２が内部に有
するテスト回路が保持するパターン発生モード・レジス
タ２０およびテスト回数レジスタ２１に対して書き込み
制御を行う為、信号線１３０〜１３２より情報を送出す
る。診断プロセッサ２は、信号線３０２，３１２，３２
２によってＲＡＭ付レジスタ３０〜３２に対してクロッ
クを分配し、またクロックが停止している状態では、Ｒ
ＡＭ付ＬＳＩ３０〜３２からスキャンパスを介してＦ／
Ｆ（フリップフロップ）のデータの読み書きを行う。テ
スト命令制御部１は、被診断装置内に存在し、ＲＡＭ付
ＬＳＩ３０〜３２内のパターン発生モード・レジスタ２
０とテスト回数レジスタ２１のアクセス命令と、診断プ
ロセッサ２に対してテスト要求割り込みを送出し、診断
プロセッサ２からのテスト終了の割り込みを受け取るこ
とで実行を再開する命令の制御を行い、信号線１０２と
２０１によって診断プロセッサ２との間で割り込み信号
の送受信を行う。以後、図１中のＲＡＭ付ＬＳＩ３０に
含まれているテスト回路について説明する。なお、他の
ＲＡＭ付ＬＳＩ３０と３１内のテスト回路もこれと同じ
である。テスト回路制御部１１は、テスト・モードであ
ることを示す情報を保持するテストモード・フラグ１
９、どのようなパターンを発生してテストを行うかを示
す情報を格納するパターン発生モード・レジスタ２０、
テストの繰り返し回数を指定するテスト回数レジスタ２
１、テストが終了したことを示すテスト終了フラグ２
２、テストの結果を示すテスト結果フラグ２３を保持
し、信号線１３０によって図１におけるテスト命令制御
部１に接続され、このテスト命令制御部１によってアク
セスされる。クロック制御回路１３は、信号線３０１、
３３２、３０４、３０５、３０６、３０７、３０８によ
ってテスト回路内の各制御部とＲＡＭとＲＡＭの書き込
みデータレジスタ（ＷＤＲ）１５、アドレスレジスタ
（ＡＤＲ）１４、読み出しデータレジスタ（ＲＤＲ）１
７に対して、信号線３０２によって診断プロセッサ２か
ら送られてくるクロックを安定化させて提供する。パタ
ーン発生回路１２は、テスト回路制御部１１の起動によ
って、パターン発生モード・レジスタ２０の値を見なが
ら信号線２０４，２０５に対して、各々、アドレスと試
験データを送り、読んだデータの期待値を信号線２０８
を介して期待値照合回路１８に送出する。期待値照合回
路１８は、信号線２０８、７０８によって送られてきた
データを比較し、その結果を信号線８０１を介してテス
ト回路制御部１１に出力する。テスト回路制御部１１で
は、信号線８０１によりテスト結果を見て、もし、期待
値との不一致が発生した場合、テスト終了フラグ２２を
立て（たとえば論理値“１”とし）テストが終了したこ
とを示す、テスト結果フラグ２３を立て、障害が発生し
たことを示す。一通りのパターンによるテストが終了し
たら、テスト終了フラグ２２を立て（“１”とし）テス
トの終了を示し、もし、テスト回数レジスタ２１の値が
２以上の値を示していれば、再度同一のテストを実行す
る。
ＳＩ３０〜３２は、テスト命令制御部１と信号線１３０
から１３２によってそれぞれ接続されている。テスト命
令制御部１は、各ＲＡＭ付ＬＳＩ３０〜３２が内部に有
するテスト回路が保持するパターン発生モード・レジス
タ２０およびテスト回数レジスタ２１に対して書き込み
制御を行う為、信号線１３０〜１３２より情報を送出す
る。診断プロセッサ２は、信号線３０２，３１２，３２
２によってＲＡＭ付レジスタ３０〜３２に対してクロッ
クを分配し、またクロックが停止している状態では、Ｒ
ＡＭ付ＬＳＩ３０〜３２からスキャンパスを介してＦ／
Ｆ（フリップフロップ）のデータの読み書きを行う。テ
スト命令制御部１は、被診断装置内に存在し、ＲＡＭ付
ＬＳＩ３０〜３２内のパターン発生モード・レジスタ２
０とテスト回数レジスタ２１のアクセス命令と、診断プ
ロセッサ２に対してテスト要求割り込みを送出し、診断
プロセッサ２からのテスト終了の割り込みを受け取るこ
とで実行を再開する命令の制御を行い、信号線１０２と
２０１によって診断プロセッサ２との間で割り込み信号
の送受信を行う。以後、図１中のＲＡＭ付ＬＳＩ３０に
含まれているテスト回路について説明する。なお、他の
ＲＡＭ付ＬＳＩ３０と３１内のテスト回路もこれと同じ
である。テスト回路制御部１１は、テスト・モードであ
ることを示す情報を保持するテストモード・フラグ１
９、どのようなパターンを発生してテストを行うかを示
す情報を格納するパターン発生モード・レジスタ２０、
テストの繰り返し回数を指定するテスト回数レジスタ２
１、テストが終了したことを示すテスト終了フラグ２
２、テストの結果を示すテスト結果フラグ２３を保持
し、信号線１３０によって図１におけるテスト命令制御
部１に接続され、このテスト命令制御部１によってアク
セスされる。クロック制御回路１３は、信号線３０１、
３３２、３０４、３０５、３０６、３０７、３０８によ
ってテスト回路内の各制御部とＲＡＭとＲＡＭの書き込
みデータレジスタ（ＷＤＲ）１５、アドレスレジスタ
（ＡＤＲ）１４、読み出しデータレジスタ（ＲＤＲ）１
７に対して、信号線３０２によって診断プロセッサ２か
ら送られてくるクロックを安定化させて提供する。パタ
ーン発生回路１２は、テスト回路制御部１１の起動によ
って、パターン発生モード・レジスタ２０の値を見なが
ら信号線２０４，２０５に対して、各々、アドレスと試
験データを送り、読んだデータの期待値を信号線２０８
を介して期待値照合回路１８に送出する。期待値照合回
路１８は、信号線２０８、７０８によって送られてきた
データを比較し、その結果を信号線８０１を介してテス
ト回路制御部１１に出力する。テスト回路制御部１１で
は、信号線８０１によりテスト結果を見て、もし、期待
値との不一致が発生した場合、テスト終了フラグ２２を
立て（たとえば論理値“１”とし）テストが終了したこ
とを示す、テスト結果フラグ２３を立て、障害が発生し
たことを示す。一通りのパターンによるテストが終了し
たら、テスト終了フラグ２２を立て（“１”とし）テス
トの終了を示し、もし、テスト回数レジスタ２１の値が
２以上の値を示していれば、再度同一のテストを実行す
る。
【００１４】次に、パターン発生モード・レジスタ２０
とテスト回数レジスタ２１について説明する。テスト回
数レジスタ２１はテストの回数を指定するレジスタでＲ
ＡＭ１６に対するテストが一通り終了した後で、同一の
テストを繰り返すことで間欠故障のような故障を検出す
るために使用されるレジスタであり、診断時間との兼ね
合いで何回テストを繰り返すかを指定するためのレジス
タである。パターン発生モードレジスタ２０は、ランダ
ム・パターン、１をシフトして生成するようなパター
ン、あるいは、１と０を交互に発生するようなパターン
のうちどのようなパターンを用いてテストを行うかを指
定するレジスタである。
とテスト回数レジスタ２１について説明する。テスト回
数レジスタ２１はテストの回数を指定するレジスタでＲ
ＡＭ１６に対するテストが一通り終了した後で、同一の
テストを繰り返すことで間欠故障のような故障を検出す
るために使用されるレジスタであり、診断時間との兼ね
合いで何回テストを繰り返すかを指定するためのレジス
タである。パターン発生モードレジスタ２０は、ランダ
ム・パターン、１をシフトして生成するようなパター
ン、あるいは、１と０を交互に発生するようなパターン
のうちどのようなパターンを用いてテストを行うかを指
定するレジスタである。
【００１５】次にパターン発生モード・レジスタ２０と
テスト回数レジスタ２１ついて説明する。テスト回数レ
ジスタ２１はテストの回数を指定するレジスタでＲＡＭ
１６に対するテストが一通り終了した後で、同一のテス
トを繰り返すことで間欠故障のような故障を検出するた
めに使用されるレジスタであり、診断時間との兼ね合い
で何回テストを繰り返すかを指定するためのレジスタで
ある。パターン発生モードレジスタ２０は、ランダム・
パターン、１をシフトして生成するようなパターン、あ
るいは、１と０と交互に発生するようなパターンのうち
どのようなパターンを用いてテストを行うかを指定する
レジスタである。
テスト回数レジスタ２１ついて説明する。テスト回数レ
ジスタ２１はテストの回数を指定するレジスタでＲＡＭ
１６に対するテストが一通り終了した後で、同一のテス
トを繰り返すことで間欠故障のような故障を検出するた
めに使用されるレジスタであり、診断時間との兼ね合い
で何回テストを繰り返すかを指定するためのレジスタで
ある。パターン発生モードレジスタ２０は、ランダム・
パターン、１をシフトして生成するようなパターン、あ
るいは、１と０と交互に発生するようなパターンのうち
どのようなパターンを用いてテストを行うかを指定する
レジスタである。
【００１６】図３は図１に示した本発明のＬＳＩ用故障
診断回路の動作を説明する流れ図である。図３の流れ図
で示されている動作例では、診断プロセッサ２から診断
プログラムを実行することで診断を行う例である。ま
ず、診断プロセッサ２は、ＲＡＭ付きＬＳＩ３０〜３２
の各テストモードフラグ１９をセットし、同時にテスト
・エンドをリセットすることでテスト回路の初期化を行
う（ステップＳ２０）。次にパターン発生モード・レジ
スタ２０とテスト回数レジスタ２１にそれぞれテスト実
行モードとテスト実行モードとテスト繰り返し回数を指
定する。（ステップＳ２１）。例えば、同じテストを繰
り返し行い、間欠故障に近い故障を発見するための繰り
返し回数の設定、パターンの発生をランダムに行うかの
指定である。
診断回路の動作を説明する流れ図である。図３の流れ図
で示されている動作例では、診断プロセッサ２から診断
プログラムを実行することで診断を行う例である。ま
ず、診断プロセッサ２は、ＲＡＭ付きＬＳＩ３０〜３２
の各テストモードフラグ１９をセットし、同時にテスト
・エンドをリセットすることでテスト回路の初期化を行
う（ステップＳ２０）。次にパターン発生モード・レジ
スタ２０とテスト回数レジスタ２１にそれぞれテスト実
行モードとテスト実行モードとテスト繰り返し回数を指
定する。（ステップＳ２１）。例えば、同じテストを繰
り返し行い、間欠故障に近い故障を発見するための繰り
返し回数の設定、パターンの発生をランダムに行うかの
指定である。
【００１７】なお、テストモードフラグ１９がセット
（例えば“１”となっている状態）されているときには
ＲＡＭ付ＬＳＩは通常の動作時の入手力経路からの信号
を受けない状態となる。
（例えば“１”となっている状態）されているときには
ＲＡＭ付ＬＳＩは通常の動作時の入手力経路からの信号
を受けない状態となる。
【００１８】次に診断プロセッサ２から通常動作用クロ
ックを与える（ステップＳ２２）。適当な時間後、テス
ト終了フラグ２２の内容が例えば“１”であれば通常ク
ロックを停止し（ステップＳ２３とＳ２４）、テスト結
果フラグ２３の内容を読み取り（ステップＳ２５）、テ
スト結果フラグ２３の内容からこのテスト結果フラグ２
３を有するＲＡＭ付ＬＳＩの故障が検出された場合、図
示されていない故障辞書を索引して故障したＲＡＭ付Ｌ
ＳＩを図示されていない操作卓画面に表示する（ステッ
プＳ２６〜Ｓ２８）。
ックを与える（ステップＳ２２）。適当な時間後、テス
ト終了フラグ２２の内容が例えば“１”であれば通常ク
ロックを停止し（ステップＳ２３とＳ２４）、テスト結
果フラグ２３の内容を読み取り（ステップＳ２５）、テ
スト結果フラグ２３の内容からこのテスト結果フラグ２
３を有するＲＡＭ付ＬＳＩの故障が検出された場合、図
示されていない故障辞書を索引して故障したＲＡＭ付Ｌ
ＳＩを図示されていない操作卓画面に表示する（ステッ
プＳ２６〜Ｓ２８）。
【００１９】図４は、図１に示した本発明の診断装置を
被診断装置の命令によって診断処理装置を起動する例に
ついての動作を示す流れ図である。まず、図１に示され
ている被診断装置内のテスト命令制御部１よりＲＡＭ付
ＬＳＩ３０〜３２内の各テスト回路のパターンモード・
レジスタ２０とテスト回路レジスタ２１に値を設定する
命令を実行し、如何なるテストを実行すべきかを設定す
る（ステップＳ３０）。次に、テスト命令制御部はＴＥ
ＳＴ・ＡＣＴ命令を実行し（ステップＳ３１）、診断プ
ロセッサ２に対して割り込みをかけ、診断プロセッサ２
の診断プログラムを起動する。その後、被診断装置は、
診断プロセッサ２からの診断終了報告を受信するまで命
令を実行を行わずに待ち状態となる。
被診断装置の命令によって診断処理装置を起動する例に
ついての動作を示す流れ図である。まず、図１に示され
ている被診断装置内のテスト命令制御部１よりＲＡＭ付
ＬＳＩ３０〜３２内の各テスト回路のパターンモード・
レジスタ２０とテスト回路レジスタ２１に値を設定する
命令を実行し、如何なるテストを実行すべきかを設定す
る（ステップＳ３０）。次に、テスト命令制御部はＴＥ
ＳＴ・ＡＣＴ命令を実行し（ステップＳ３１）、診断プ
ロセッサ２に対して割り込みをかけ、診断プロセッサ２
の診断プログラムを起動する。その後、被診断装置は、
診断プロセッサ２からの診断終了報告を受信するまで命
令を実行を行わずに待ち状態となる。
【００２０】一方、診断プロセッサ２は、まず、被診断
装置の通常同作用クロックを停止し（ステップＳ３
２）、ＲＡＭ付ＬＳＩ内のテストモード・フラグ１９を
セットする（ステップＳ３３）。その後、再び通常動作
用クロックをスタートさせ（ステップＳ３４）、被診断
装置のＲＡＭ付ＬＳＩ３０〜３２のテストを実行させ
る。適当な時間経過後、通常動作用クロックを停止させ
（ステップＳ３５）、ＲＡＭ付ＬＳＩのテスト終了フラ
グ２２のチェックし（ステップ３６）、テストが終了し
たことを確認し、テスト結果フラグ２３の内容をスキャ
ンパスで読み込み（ステップＳ３７）、このＲＡＭ付Ｌ
ＳＩで故障が発生していた場合は、図示されていたい故
障辞書を索引して図示されていない操作端末に故障ＬＳ
Ｉを表示する（ステップＳ３８）。その後、被診断装置
の通常動作クロックをスタートさせ（ステップＳ３
９）、ＴＥＳＴ・ＥＮＤ命令を実行し、待ち状態にある
被診断装置の実行を再開させる。
装置の通常同作用クロックを停止し（ステップＳ３
２）、ＲＡＭ付ＬＳＩ内のテストモード・フラグ１９を
セットする（ステップＳ３３）。その後、再び通常動作
用クロックをスタートさせ（ステップＳ３４）、被診断
装置のＲＡＭ付ＬＳＩ３０〜３２のテストを実行させ
る。適当な時間経過後、通常動作用クロックを停止させ
（ステップＳ３５）、ＲＡＭ付ＬＳＩのテスト終了フラ
グ２２のチェックし（ステップ３６）、テストが終了し
たことを確認し、テスト結果フラグ２３の内容をスキャ
ンパスで読み込み（ステップＳ３７）、このＲＡＭ付Ｌ
ＳＩで故障が発生していた場合は、図示されていたい故
障辞書を索引して図示されていない操作端末に故障ＬＳ
Ｉを表示する（ステップＳ３８）。その後、被診断装置
の通常動作クロックをスタートさせ（ステップＳ３
９）、ＴＥＳＴ・ＥＮＤ命令を実行し、待ち状態にある
被診断装置の実行を再開させる。
【００２１】実行を再開した被診断装置は、ＲＡＭ付Ｌ
ＳＩのテスト結果フラグの内容を読み込む（ステップＳ
４１）。例えば、被診断装置はその結果を基にして、上
記処理の頻度を上げるなどして自己診断を強化しつつ、
通常の処理を行うこともできる。
ＳＩのテスト結果フラグの内容を読み込む（ステップＳ
４１）。例えば、被診断装置はその結果を基にして、上
記処理の頻度を上げるなどして自己診断を強化しつつ、
通常の処理を行うこともできる。
【００２２】なお、今までの実施例においてはＲＡＭ付
ＬＳＩを対象して説明したが、図２中のＲＡＭ１６の代
りにＲＦを用いたＬＳＩ、すなわち、ＲＦ付ＬＳＩに対
しても同様に回路が使用できることは明らかである。
ＬＳＩを対象して説明したが、図２中のＲＡＭ１６の代
りにＲＦを用いたＬＳＩ、すなわち、ＲＦ付ＬＳＩに対
しても同様に回路が使用できることは明らかである。
【００２３】
【発明の効果】ＲＡＭ，ＲＦ付ＬＳＩの診断がきめ細か
く、高速に、通常動作用クロックで行うことができるか
ら、以下のような効果がある。
く、高速に、通常動作用クロックで行うことができるか
ら、以下のような効果がある。
【００２４】すなわち、通常動作クロックによってきめ
細かな診断を行うことができるため、診断時間が短くす
む。
細かな診断を行うことができるため、診断時間が短くす
む。
【００２５】また、実機上でのＲＡＭ，ＲＦ付きの故障
ＬＳＩの指摘が正確に行えることによって、出荷先で障
害が発生した場合の作業のリードタイム削減が図れる。
システム運用中の自動デグレート時に、故障を見逃す可
能性を低くし、かつデグレートされるコニックを最小限
を抑えることが可能である。
ＬＳＩの指摘が正確に行えることによって、出荷先で障
害が発生した場合の作業のリードタイム削減が図れる。
システム運用中の自動デグレート時に、故障を見逃す可
能性を低くし、かつデグレートされるコニックを最小限
を抑えることが可能である。
【図１】本発明のＬＳＩ用故障診断回路の一実施例を示
すブロック図である。
すブロック図である。
【図２】図１に示されたＲＡＭ付ＬＳＩに設けられたテ
スト回路の実施例を示すブロック図である。
スト回路の実施例を示すブロック図である。
【図３】図１に示されているＬＳＩ用故障診断回路の動
作の一例を示す流れ図である。
作の一例を示す流れ図である。
【図４】図１に示されているＬＳＩ用故障診断回路の図
３とは異る動作の一例を示す流れ図である。
３とは異る動作の一例を示す流れ図である。
【図５】従来のこの種の診断回路の一例の動作を示す流
れ図である。
れ図である。
【図６】図５とは異る従来のこの種の診断回路の一例を
示す流れ図である。
示す流れ図である。
１ テスト命令制御部 ２ 診断プロセッサ １１ テスト回路制御部 １２ パターン発生回路 １３ クロック制御回路 １６ ＲＡＭ １８ 期待値照合回路 １９ テストモード・フラグ ２０ パターン発明モード・レジスタ ２１ テスト回数レジスタ ２２ テスト終了フラグ ２３ テスト結果フラグ ３０〜３２ ＲＡＭ付ＬＳＩ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 11/22 ３５０ 9072−5Ｂ ３６０ Ｐ 9072−5Ｂ
Claims (4)
- 【請求項１】 ランダムアクセスメモリおよびレジスタ
ファイルの内の少なくとも一方を内部に有し装置に組み
込まれたＬＳＩと前記装置の診断用プロセッサを具備す
る情報処理装置に設けられる前記ＬＳＩを対象とするＬ
ＳＩ用故障診断回路において、前記診断プロセッサはス
キャンパスのフリップフロップを介してデータの書き込
みおよび読み取りを行う命令を出力する外に故障診断時
以外のクロックの開始と停止と診断時のクロックの歩進
に関する命令を出力する機能を有し、アドレス信号が加
えられたとき前記ランダムアクセスメモリまたは前記レ
ジスタファイルに対して前記アドレス信号に応じたアド
レスを指定するアドレスレジスタと、書き込み信号を受
信したとき前記書き込み信号で指定された値を前記アド
レスレジスタが指定するアドレス内に書き込む書き込み
レジスタと、前記ＬＳＩ中のランダムアクセスメモリま
たは前記レジスタファイルが出力する値を一時記憶し外
部に読出し信号として出力する読み出しレジスタと、前
記ＬＳＩ中に設けられ前記診断プロセッサのデータの書
き込みおよび読み取り命令に応じまた前記診断時の歩進
に関する命令により順次前記ランダムアクセスメモリま
たはレジスタファイル用のアドレスレジスタおよび書き
込みレジスタに与えるべき値をパターンとして記憶し前
記歩進に関する命令によりこれらの値を出力するパター
ン発生モード・レジスタと、前記パターン発生モード・
レジスタからの出力に応じて前記アドレスレジスタに与
えるべきアドレス値とそのアドレス値で指定されたアド
レスに記憶すべき値を前記書き込みデータ・レジスタに
出力するとともに前記ＬＳＩ内に設けられている読み出
しデータ・レジスタから出力される期待値を生成し出力
するとともに前記パターンにより一連のテストが終了し
たときテスト終了信号を出力するパターン発生回路と、
前記ＬＳＩ内に設けられ前記期待値と前記読み出しデー
タ・レジスタにより読み出された前記ＬＳＩ内の前記ラ
ンダムアクセスメモリまたは前記レジスタファイル内の
値とを比較しその結果を出力するとともに前記期待値と
前記レジスタファイルで読み出した値とが一致しなかっ
たときテスト終了信号を出力する期待値照合回路と、前
記ＬＳＩ内に設けられ前記期待値照合回路からの前記照
合結果の出力を記憶するテスト結果フラグと、前記ＬＳ
Ｉ内に設けられ前記テスト終了信号を受信したときテス
ト終了を示すフラグを立てるテスト終了フラグとより成
る回路を備えることを特徴とするＬＳＩ用故障信号回
路。 - 【請求項２】 ランダムアクセスメモリおよびレジスタ
ファイルの内の少なくとも一方を内部に有し装置に組み
込まれたＬＳＩと前記装置の診断用プロセッサを具備す
る情報処理装置に設けられる前記ＬＳＩを対象とするＬ
ＳＩ用故障診断回路において、前記診断プロセッサはス
キャンパスのフリップフロップを介してデータの書き込
みおよび読み取りを行う命令を出力する外に故障診断時
以外のクロックの開始と停止と診断時のクロックの歩進
に関する命令を出力する機能を有し、アドレス信号が加
えられたとき前記ランダムアクセスメモリまたは前記レ
ジスタファイルに対して前記アドレス信号に応じたアド
レスを指定するアドレスレジスタと、書き込み信号を受
信したとき前記書き込み信号で指定された値を前記アド
レスレジスタが指定するアドレス内に書き込む書き込み
レジスタと、前記ＬＳＩ中のランダムアクセスメモリま
たは前記レジスタファイルが出力する値を一時記憶し外
部に読出し信号として出力する読み出しレジスタと、前
記ＬＳＩ中に設けられ前記スキャンパスを介して前記診
断プロセッサから出力された命令に対応して繰返し行う
テストの回数を記憶するテスト回数レジスタと、前記Ｌ
ＳＩ中に設けられ前記診断プロセッサのデータの書き込
みおよび読み取り命令に応じまた前記診断時の歩進に関
する命令により順次前記ランダムアクセスメモリまたは
レジスタファイル用のアドレスレジスタおよび書き込み
レジスタに与えるべき値をパターンとして記憶し前記歩
進に関する命令によりこれらの値を出力するパターン発
生モード・レジスタと、前記パターン発生モード・レジ
スタからの出力に応じて前記アドレスレジスタに与える
べきアドレス値とそのアドレス値で指定されたアドレス
に記憶すべき値を前記書き込みデータ・レジスタに出力
するとともに前記ＬＳＩ内に設けられている読み出しデ
ータ・レジスタから出力される期待値を生成し出力する
とともに前記パターンによる一連のテストを前記テスト
回数レジスタを参照してこのテスト回数レジスタに記憶
されている回数だけ実行したとき動作を終了しテスト終
了信号を出力するパターン発生回路と、前記ＬＳＩ内に
設けられ前記期待値と前記読み出しデータ・レジスタに
より読み出された前記ＬＳＩ内の前記ランダムアクセス
メモリまたは前記レジスタファイル内の値とを比較しそ
の結果を出力するとともに前記期待値と前記レジスタフ
ァイルで読み出した値とが一致しなかったときテスト終
了信号を出力する期待値照合回路と、前記ＬＳＩ内に設
けられ前記期待値照合回路からの前記照合結果の出力を
記憶するテスト結果フラグと、前記ＬＳＩ内に設けられ
前記テスト終了信号を受信したときテスト終了を示すフ
ラグを立てるテスト終了フラグとより成る回路を備える
ことを特徴とするＬＳＩ用故障診断回路。 - 【請求項３】 前記ＬＳＩを有する装置内に設けられ前
記パターンモード発生・レジスタに対するパターン値を
指定する命令をスキャンパスを介して出力するとともに
前記診断プロセッサを起動させる信号を出力し前記診断
プロセッサを起動させ前記診断プロセッサにより歩進の
ための命令を出力させ前記診断プロセッサの動作が終了
したとき前記診断プロセッサからの割り込み信号を受信
するまで前記装置を待ち状態に保つ制御を行うテスト命
令制御部を有する請求項１記載のＬＳＩ用故障信号回
路。 - 【請求項４】 前記ＬＳＩを有する装置内に設けられ前
記パターンモード発生・レジスタに対するパターン値を
指定する命令と前記テスト回数を指定する命令とをスキ
ャンパスを介して出力するとともに前記診断プロセッサ
を起動させる信号を出力し前記診断プロセッサを起動さ
せ前記診断プロセッサにより歩進のための命令を出力さ
せ前記診断プロセッサの動作が終了したとき前記診断プ
ロセッサからの割り込み信号を受信するまで前記装置を
待ち状態に保つ制御を行うテスト命令制御部を有する請
求項２記載のＬＳＩ用故障診断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254872A JPH05101697A (ja) | 1991-10-02 | 1991-10-02 | Ｌｓｉ用故障診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254872A JPH05101697A (ja) | 1991-10-02 | 1991-10-02 | Ｌｓｉ用故障診断回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05101697A true JPH05101697A (ja) | 1993-04-23 |
Family
ID=17271009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3254872A Pending JPH05101697A (ja) | 1991-10-02 | 1991-10-02 | Ｌｓｉ用故障診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05101697A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0862297A (ja) * | 1994-08-26 | 1996-03-08 | Nec Corp | ディジタル信号処理ｌｓｉテスト回路 |
| US6628566B2 (en) | 2001-05-03 | 2003-09-30 | Hynix Semiconductor Inc. | Synchronous semiconductor memory device for controlling cell operations by using frequency information of a clock signal |
| KR100864741B1 (ko) * | 2000-10-05 | 2008-10-22 | 텍사스 인스트루먼츠 인코포레이티드 | 저전원 전압에서 ｃｍｏｓ 처리와 호환가능한 퓨즈의상태를 검출하는 차동 전압 감지 회로 |
| JP2010140219A (ja) * | 2008-12-11 | 2010-06-24 | Renesas Technology Corp | 半導体データ処理デバイス |
| JP2018514306A (ja) * | 2015-04-28 | 2018-06-07 | 青▲島▼海▲尓▼洗衣机有限公司 | 洗濯機の故障検出及び処理方法 |
| CN114999559A (zh) * | 2022-08-03 | 2022-09-02 | 合肥康芯威存储技术有限公司 | 一种存储芯片的测试方法、***及存储介质 |
-
1991
- 1991-10-02 JP JP3254872A patent/JPH05101697A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0862297A (ja) * | 1994-08-26 | 1996-03-08 | Nec Corp | ディジタル信号処理ｌｓｉテスト回路 |
| KR100864741B1 (ko) * | 2000-10-05 | 2008-10-22 | 텍사스 인스트루먼츠 인코포레이티드 | 저전원 전압에서 ｃｍｏｓ 처리와 호환가능한 퓨즈의상태를 검출하는 차동 전압 감지 회로 |
| US6628566B2 (en) | 2001-05-03 | 2003-09-30 | Hynix Semiconductor Inc. | Synchronous semiconductor memory device for controlling cell operations by using frequency information of a clock signal |
| JP2010140219A (ja) * | 2008-12-11 | 2010-06-24 | Renesas Technology Corp | 半導体データ処理デバイス |
| JP2018514306A (ja) * | 2015-04-28 | 2018-06-07 | 青▲島▼海▲尓▼洗衣机有限公司 | 洗濯機の故障検出及び処理方法 |
| CN114999559A (zh) * | 2022-08-03 | 2022-09-02 | 合肥康芯威存储技术有限公司 | 一种存储芯片的测试方法、***及存储介质 |
| CN114999559B (zh) * | 2022-08-03 | 2022-11-29 | 合肥康芯威存储技术有限公司 | 一种存储芯片的测试方法、***及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI759719B (zh) | 快閃記憶體控制器及用於快閃記憶體控制器的方法 | |
| US5438673A (en) | Automatic interface for CPU real machine and logic simulator diagnostics | |
| EP0111952A2 (en) | Verification of a processor architecture having a partial instruction set | |
| JPH0526214B2 (ja) | ||
| JPH05101697A (ja) | Ｌｓｉ用故障診断回路 | |
| US7827540B2 (en) | Method for program debugging | |
| JPS6226734B2 (ja) | ||
| CN100403275C (zh) | 应用于固件程序除错的微处理器与方法 | |
| JP3315266B2 (ja) | 自己診断状況表示方式 | |
| JP3357567B2 (ja) | プログラム評価システム | |
| JPH05165737A (ja) | メモリ試験方式 | |
| JPH03149629A (ja) | メモリ試験方式 | |
| JP2661447B2 (ja) | 入出力装置の試験方法 | |
| JPH07334385A (ja) | 保守診断機能の検証方法 | |
| Walters et al. | Processor design and implementation for real-time testing of embedded systems | |
| JPH07334383A (ja) | 監視診断機能付計算機 | |
| JPS5849900B2 (ja) | Ｉｐｌ時の診断方式 | |
| CN116541220A (zh) | 一种pcie加速卡老化测试方法、***、终端及存储介质 | |
| JP3107015B2 (ja) | 間欠障害診断システム | |
| CN114911653A (zh) | 一种接口检测方法、装置、电子设备、***及介质 | |
| JP2002215471A (ja) | メモリポート、記憶装置、情報処理システム | |
| CN115470053A (zh) | 调试控制方法、调试控制***、设备和可读存储介质 | |
| JP2967741B2 (ja) | Ｃｐｕ互換性テスト装置 | |
| JPH05173829A (ja) | エラー発生方法 | |
| JPS6250858B2 (ja) |