KR100422272B1 - 액정표시장치의 제조방법 및 그 제조방법에 의해제조되는 액정 표시장치 - Google Patents

액정표시장치의 제조방법 및 그 제조방법에 의해제조되는 액정 표시장치 Download PDF

Info

Publication number
KR100422272B1
KR100422272B1 KR1019960051732A KR19960051732A KR100422272B1 KR 100422272 B1 KR100422272 B1 KR 100422272B1 KR 1019960051732 A KR1019960051732 A KR 1019960051732A KR 19960051732 A KR19960051732 A KR 19960051732A KR 100422272 B1 KR100422272 B1 KR 100422272B1
Authority
KR
South Korea
Prior art keywords
bus line
region
transparent substrate
data bus
liquid crystal
Prior art date
Application number
KR1019960051732A
Other languages
English (en)
Other versions
KR19980033899A (ko
Inventor
박재용
구동효
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019960051732A priority Critical patent/KR100422272B1/ko
Publication of KR19980033899A publication Critical patent/KR19980033899A/ko
Application granted granted Critical
Publication of KR100422272B1 publication Critical patent/KR100422272B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

종래의 액정표시장치는 투명기판에 증착된 금속층을 에칭하여 데이타버스라인, 게이트버스라인 등을 형성할 때 이 데이타버스라인과 게이트버스라인 및 그 교차부에 스트레스가 집중되어 라인이 단선되는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위하여 투명기판의 배면에 소정의 면적(투명기판의 가장자리부터 패드가 형성될 부분을 일부 포함하는 경계선까지의 면적) 만큼 금속막을 형성한 후, 이 투명기판의 앞면에 패드, 데이타버스라인 및 게이트버스라인 등을 형성한다. 이와 같은 제조방법은 투명기판의 배면에 형성된 금속막이 상기 투명기판의 전면에 데이타버스라인과 게이트버스라인 등을 형성할 때 발생하는 스트레스를 분산시킴으로써 스트레스로 인하여 데이타버스라인과 게이트버스라인 등이 단선되는 종래의 액정표시장치 문제점을 해결할 수 있도록 한다.

Description

액정표시장치의 제조방법 및 그 제조방법에 의해 제조되는 액정표시장치
도 1은 일반적인 액정표시장치의 입체도이고,
도 2는 종래의 액정표시장치의 제1기판의 평면도이고,
도 3은 도 2의 III-III선을 따라 절단한 단면도이고,
도 4는 본 발명의 액정표시장치의 제1기판의 평면도이고,
도 5는 본 발명의 실시예를 설명하기 위한 제조공정도이고,
도 6A, 6B는 패드 부분의 구조를 설명하기 위한 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
(50) 투명기판의 배면에 형성된 금속막(11, 111) 투명기판
(20, 120) 패드(15, 115) 데이타버스라인
(17, 117) 게이트버스라인(8, 108) 스위칭소자
(118) 양극산화막
[발명의 목적]
본 발명은 액티브 매트리스형 액정표시소자의 제조방법에 관한 것으로, 더 상세히는 액정표시소자에서 게이트버스라인과 데이터버스라인의 교차부 및 데이터버스라인 상에서 단선이 발생하지 않도록 하는 액정표시소자의 제조방법에 관한 것이다.
이와 관련하여 본 발명의 목적은 기판의 대면적화에 따른 라인 오픈성 불량의 발생을 최소로 할 수 있는 새로운 액정 표시장치의 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은, 기판의 대면적화에 따른 라인 오픈성 불량의 발생을 최소로 한 새로운 액정 표시장치를 제공하는데 있다.
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명의 액티브 매트릭스형 액정표시장치는 각 화소의 구동 및 제어하기 위해 TFT(박막트랜지스터)와 같은 능동소자를 집적한 스위칭소자가 이용되고 있다. TFT 어레이를 갖춘 일반적인 액정표시장치의 구성을 도 1의 입체도에 의하여 설명한다.
액정표시장치는 매트릭스 상으로 복수의 화소가 배치된 제1기판(3)을 갖고 있다. 제1기판(3)의 액정표시부의 각 화소전극(4)은 인접하는 2개의 게이트버스라인(17)과 인접하는 2개의 데이타버스라인(15)이 교차하여 만드는 부분에 배치된다. 상기 게이트버스라인(17)은 수평으로 형성되어 있고 상기 게이트버스라인(ㅣ17)에서 분기한 게이트전극(17a)이 형성되어 있다. 상기 데이타버스라인(15)은 종으로 형성되어 있고 상기 데이타버스라인(15)에서 분기한 소스전극(15a)이 형성되어 있다. 상기 소스전극(15a)과 게이트전극(17a)이 교차하는 부분에 TFT(8)이 형성되어 있고 드레인전극(15b)은 화소전극(4)과 전기적으로 접촉되도록 형성되어 있다.
한편 칼라필터층(37) 등이 형성된 제2기판(2)이 제1기판(3)과 대향하여 형성되어 있다.
상기 제1기판(3)과 상기 제2기판(2) 사이에는 액정(40)이 채워진다. 설명되지 않은 (1, 1a)는 편광판을 나타낸다.
상기와 같이 구성된 액정표시장치의 게이트버스라인(17)과 데이타버스라인(15)을 각 1개씩 선택하여 전압을 인가하면 상기 전압이 인가된 TFT(8)만이 온(ON)되고, 상기 ON된 TFT의 드레인전극에 접속된 화소전극(4)에 전하가 축적되어 액정분자의 각도를 변화시킨다. 상기 액정분자의 각도 변화를 이용하여 빛의 통과, 차단을 컨트롤 함으로써 문자나 그림 등을 표현할 수 있는 액정표시장치를 구현할 수 있다.
상기와 같은 여러 구성요소가 결합되어 형성되는 액정표시장치에 있어서 본 발명의 목적과 관련이 있는 종래 액정표시장치의 제1기판(3)의 구성 등에 대하여 더 상세히 설명한다.
도 2는 종래의 액정표시장치의 제1기판(3)에 형성된 패드부와 스위칭소자를 나타내는 평면도이다.
상기 도 2에서 11은 투명기판, 20은 패드(PAD)이고, 8은 TFT, 15는 데이타버스라인, 17은 게이트버스라인을 나타낸다. 상기 도 2의 III-III선을 따라 절단한 단면을 나타내는 도 3에서 17a는 크롬 등의 금속으로 형성된 게이트전극, 18은 양극산화막, 23은 SiNx 등으로 된 게이트절연막, 22는 어몰퍼스실리콘(a-Si)으로된 섬모양의 반도체층, 15는 데이타버스라인, 15a는 소스전극, 15b는 드레인전극, 26은 SiNx 등으로 된 보호막, 4는 ITO 등으로 형성된 화소전극이다.
상기와 같이 구성된 종래의 액정표시장치의 제1기판(3)은 기본적으로 게이트버스라인(17), 데이타버스라인(15)과, 게이트전극(17a), 게이트절연막(23), 반도체층(22), 드레인전극(15b) 및 소스전극(15a)으로 구성된 TFT(8)와 보호막(26)과 화소전극(4)을 포함하여 구성되고, 이 구성요소들은 막형성 공정 및 포토에칭공정을 반복해서 만들어진다.
이와 같은 막형성 공정 및 포토에칭 공정을 반복적으로 이용한 액정표시장치의 제조방법은 데이타버스라인, 소스 및 드레인전극용인 금속층을 에칭하는 과정에서 물질이 갖는 고유 열팽창계수(여기서는 금속의 고유 열팽창계수)에 의해 스트레스가 발생한다. 이러한 스트레스는 벡터량으로 표현되는데, 금속이 증착되어 있고 아직 패턴화되기 전의 기판에서는 벡터량인 스트레스는 여러 방향으로 분산되고 어느 한 지점을 향해 집중되는 스트레스는 발생하지 않는다. 그러나, 증착된 금속을 패터닝하여 소스 및 드레인전극, 혹은 데이타버스라인으로 형성할 때에, 스트레스는 패턴화된 금속방향으로 집중되어 증폭된다. 그 결과, 게이트버스라인과 데이타버스라인의 교차부에서는 게이트버스라인의 단차에 의해 스트레스가 가중되어 데이타버스라인이 오픈되거나 크랙이 발생하는 현상이 발생한다.
[발명이 이루고자 하는 기술적 과제]
본 발명은 상기와 같은 종래의 액정표시장치의 문제점을 해결하기 위하여 투명기판의 앞면을 제1영역과 제2영역으로 구분하고, 상기 제1영역에 게이트버스라인, 상기 게이트버스라인과 직교하는 데이타버스라인, 상기 게이트버스라인과 데이타버스라인이 직교하는 부분의 스위칭소자 및 상기 스위칭소자와 연결되는 화소전극이 구성되고, 상기 제1영역과 제2영역의 경계부분에 상기 데이타버스라인과 게이트버스라인에 각각 연결되는 패드가 포함되어 구성된 제1기판의 제조방법에 있어서 상기 데이타버스라인, 게이트버스라인 등을 형성하기 전에 상기 투명기판의 배면에 금속막을 증착시키는 단계와 상기 제1부분의 배면에 증착된 금속막을 제거하는 단계를 포함한다.
여기서 투명기판(11)의 배면에 부착된 금속막으로는, 양극 산화되기 어려운 금속, 예를 들면 Cu, Au, Mo, W, 또는 Cr 중 적어도 하나를 사용하는 것이 바람직하다.
이러한 공정에 따르는 본 발명은 투명기판 배면쪽 표면에 선택적으로 금속막층을 둔 상태에서 투명기판의 앞면의 금속 패턴공정이 이루어지므로 증착된 금속을 패터닝하여 소스 및 드레인 전극, 혹은 데이터버스라인으로 만들 때, 스트레스가 패턴화된 금속방향으로 집중되어 증폭되는 것을 방지할 수 있으며, 마스크 수를 증가시키지 않고도 높은 수율로 제품을 제조할 수 있다.
이러한 방법에 의해 제조되는 본 발명에 따른 액정표시장치는 앞면이 제1영역과 제2영역으로 구분되는 투명기판과, 상기 제1영역에는 게이트버스라인, 상기 게이트버스라인과 직교하는 데이타버스라인, 상기 게이트버스라인과 데이타버스라인이 직교하는 부분의 스위칭소자 및 상기 스위칭소자와 연결되는 화소전극이 형성되고, 상기 제1영역과 제2영역의 경계부분에 상기 데이타버스라인과 게이트버스라인에 각각 연결되는 패드가 형성되고, 상기 투명기판의 제2영역의 배면에 금속막이 형성된 구조를 포함한다.
[발명의 구성 및 작용]
상기와 같이 구성되는 본 발명의 액정표시장치의 제조방법은 실시예를 통하여 자세히 설명한다.
[실시예]
도 4는 본 발명의 액정표시장치의 제1기판(103)의 평면도이다. 상기 실시예는 도 4의 V-V선을 따라 절단한 단면으로 나타내는 제조공정도에 의하여 설명된다.
먼저, 투명기판(111)의 아래쪽 표면(배면)의 전면에 Cu, Au, Mo, W, 또는 Cr 중 하나를 사용하여 금속막을 증착한다. 상기 금속막 위에 포토레지스트를 도포한 후 사진식각공정으로 ① 영역 부분의 금속막을 제거하여 금속막(50)을 형성한다(도 5a). 상기 ① 영역 부분은 제1영역이라 칭하고 상기 금속막(50)이 형성된 영역을 제2영역이라 칭한다. 도 4에서 빗금친부분은 제2영역이고, 빗금치지 않은 부분은 제1영역이 됨을 쉽게 이해할 수 있을 것이다.
이어서 상기 투명기판의 앞면을 세정하고, 투명기판(111)의 위쪽 표면에, Al, Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu 또는 Al계 합금 등으로 된 금속층을 스퍼터링에 의해 막두께 4000Å로 증착하고, 사진식각 공정으로 상기 위쪽 표면의 금속층을 선택적으로 에칭하여 패드와 게이트버스라인과 게이트버스라인에서 분기하는 게이트 전극(117a)을 형성한다(도 5b). 상기 패드와 게이트버스라인은 도 5b에 도시되지 않는다.
이어서 내화학성 및 내열성, 특히 다음에 형성되는 게이트절연층과의 결합성 등을 높이기 위해 게이트버스라인과 게이트전극(117a)을 양극 산화시켜, 양극산화막(118)을 형성한다(도 5c). 이 양극산화막(118)은 뒤에 형성되는 게이트절연층의 SiNx와 함께 2층 절연층으로 되어 게이트전극(117a)과 데이타버스라인 간의 층간 절연을 개선하는 역할을 한다.
이어서 상기 게이트전극 등이 양극산화된 투명기판(111)에 프라즈마 CVD장치로 암모니아가스, 실란가스, 질소가스 등을 도입하여, 막두께 2000Å의 질화 Si막 절연층 즉, 게이트절연막(123)을 형성한다. 상기 게이트절연막은 SiO2(산화Si막) 등의 다른 무기절연막을 사용할 수도 있으며, 한층 이상이 되도록 형성할 수도 있다. 상기 게이트절연막상에 연속하여 비정질실리콘층, 도핑된 비정질실리콘층을 증착한다. 이와 같이 게이트절연막, 비정질실리콘층, 도핑된 비정질실리콘층을 연속적으로 증착한 후 비정질실리콘층과 도핑된 비정질 실리콘층을 사진식각 공정으로 소정의 패턴이 되도록 에칭하여 반도체층(122)과 오믹접촉층(125)을 형성한다(도 5d).
이어서 Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu 또는 Al계 합금 등의 금속층을 스퍼터링에 의해 막두께 4000Å로 증착하고, 사진식각 공정으로 상기 금속층을 에칭하여 소스전극(115a)과 드레인전극(115b)을 형성한다. 소스 및 드레인전극을 마스크로하여 오믹접촉층이 (125)이 양쪽으로 분리되도록 중앙부분을 에칭한다(도 5e).
이어서 프라즈마 CVD장치에 암모니아가스, 실란가스, 질소가스를 도입해서 0.3㎛의 질화Si막을 증착하여 보호막(126)을 형성하고, 사진식각 공정으로 보호막(126)을 선택적으로 에칭하여 컨택홀을 형성한다. 이어서 ITO막을 증착하고 사진 식각 공정에 의하여 소정의 패턴이 되는 화소전극(104)을 형성한다. 상기 화소전극은 드레인전극(115b)과 연결된다(도 5f). 상기 식각공정으로 보호막(126)을 선택적으로 에칭할 때 도 4의 패드(120)가 노출되도록 보호막(126) 아래층에 형성된 게이트절연막(123)도 에칭하여 제거한다. 상기 패드(120)가 노출된 단면구조를 도 4의 VI-VI선을 따라 절단하여 나타낸 도 6A에 나타낸다.
상기 도 6A에서 A는 투명기판(111)의 제1영역과 제2영역의 경계부분을 나타내며, 50은 투명기판(111)의 제2영역의 배면에 형성된 금속막이고, ①로 표시되는 투명기판(111)의 제1영역의 전면에는 스위칭소자, 게이트버스라인, 데이타버스라인 등이 형성된다. 특히 게이트버스라인 등과 연결되는 패드(120)는 투명기판(111)을 사이에 두고 투명기판(111)의 배면에 형성된 금속막(50)과 중첩되어 형성된다. 도 6A의 설명되지 않은 도면부호(118)은 양극산화막, (123)은 게이트절연막, (126)은 보호막이다. 도 4의 VII-VII선을 따라 절단하면 양극산화막(118), 게이트절연막(123) 등의 구조는 도 6B와 같다.
이러한 구조(도 6A, 6B)를 포함하는 본 발명의 액정표시장치의 제조방법은 투명기판(111)의 아래쪽 표면에 금속막(50)을 둔 상태에서 상기 금속막(50)과 일정부분 겹치도록 투명기판의 전면에 금속막의 패턴공정이 이루어지므로 상기 패터닝공정에 의하여 게이트버스라인 혹은 데이타버스라인 등을 형성할 때, 스트레스가 패턴화된 금속방향으로 집중되지 않고 금속막(50)에 분산되기 때문에 패턴된 금속막이 단선되는 것을 방지할 수 있다.
본 발명에서는 하나의 실시예를 들어 설명하였지만, 스위칭소자 등의 구조에 관계없이 스트레스에 의해 오픈이 발생하는 모든 액정표시장치의 구조에 적용 가능함은 당연한 것이다.
[발명의 효과]
기판의 박형, 대면적화, 고정세화에 따른 미세패턴화의 추세에 따라 게이트버스라인 및 데이타버스라인 등을 미세패턴으로 형성할 때 스트레스에 의한 패턴의 단선 불량이 발생한다.
본 발명은 상기 패턴의 단선불량을 줄이기 위하여 투명기판의 배면쪽 표면에 선택적으로 금속막층을 둔 상태에서 투명기판의 앞면의 금속 패턴공정이 이루어지도록 함으로써 소스 및 드레인 전극, 혹은 데이터버스라인으로 만들 때, 스트레스가 패턴화된 금속방향으로 집중되어 중폭되는 것을 방지하여 패턴의 단선을 막을 수 있으며, 높은 수율로 제품을 제조할 수 있도록 한다.

Claims (3)

  1. 투명기판의 앞면을 제1영역과 제2영역으로 구분하고, 상기 제1영역에 게이트버스라인, 데이타버스라인, 스위칭소자 및 상기 스위칭소자와 연결되는 화소전극이 구성되고, 상기 제1영역과 제2영역의 경계부분에 상기 데이타버스라인과 게이트버스라인에 각각 연결되는 패드가 포함되어 구성된 액정표시장치의 제조방법에 있어서;
    상기 투명기판의 제1부분의 배면에 금속막을 형성하는 공정과,
    상기 금속막이 형성된 투명기판의 전면의 제1영역과 제2영역의 경계부분에 패드를 형성하는 공정을 포함하는 액정표시장치의 제조방법.
  2. 청구항 1에 있어서;
    상기 투명기판의 제1부분의 배면에 형성된 금속막은 Cu, Au, Mo, W, 또는 Cr 중 선택되는 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 앞면이 제1영역과 제2영역으로 구분되는 투명기판과,
    상기 투명기판의 제1영역에 형성된 게이트버스라인, 상기 게이트버스라인과 직교하는 데이타버스라인, 상기 게이트버스라인과 데이타버스라인이 직교하는 부분의 스위칭소자 및 상기 스위칭소자와 연결되는 화소전극과,
    상기 데이타버스라인과 게이트버스라인에 각각 연결되며, 상기 제1영역과 제2영역의 경계부분에 형성된 패드와,
    상기 투명기판의 제2영역의 배면에 형성된 금속막을 포함하는 액정표시장치.
KR1019960051732A 1996-11-04 1996-11-04 액정표시장치의 제조방법 및 그 제조방법에 의해제조되는 액정 표시장치 KR100422272B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960051732A KR100422272B1 (ko) 1996-11-04 1996-11-04 액정표시장치의 제조방법 및 그 제조방법에 의해제조되는 액정 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960051732A KR100422272B1 (ko) 1996-11-04 1996-11-04 액정표시장치의 제조방법 및 그 제조방법에 의해제조되는 액정 표시장치

Publications (2)

Publication Number Publication Date
KR19980033899A KR19980033899A (ko) 1998-08-05
KR100422272B1 true KR100422272B1 (ko) 2004-06-16

Family

ID=37323540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960051732A KR100422272B1 (ko) 1996-11-04 1996-11-04 액정표시장치의 제조방법 및 그 제조방법에 의해제조되는 액정 표시장치

Country Status (1)

Country Link
KR (1) KR100422272B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437025A (en) * 1987-08-03 1989-02-07 Sumitomo Electric Industries Manufacture of semiconductor device
KR960018662A (ko) * 1994-11-28 1996-06-17 엄길용 액정표시장치 및 그 제조방법
KR960024525A (ko) * 1994-12-28 1996-07-20 윤종용 액정 표시 패널 및 그 전극 제조 방법
KR960042134A (ko) * 1995-05-31 1996-12-21 세끼자와 다다시 박막트랜지스터 매트릭스장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437025A (en) * 1987-08-03 1989-02-07 Sumitomo Electric Industries Manufacture of semiconductor device
KR960018662A (ko) * 1994-11-28 1996-06-17 엄길용 액정표시장치 및 그 제조방법
KR960024525A (ko) * 1994-12-28 1996-07-20 윤종용 액정 표시 패널 및 그 전극 제조 방법
KR960042134A (ko) * 1995-05-31 1996-12-21 세끼자와 다다시 박막트랜지스터 매트릭스장치 및 그 제조방법

Also Published As

Publication number Publication date
KR19980033899A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
KR100270467B1 (ko) 액정 디스플레이 장치의 액티브 매트릭스 기판 및 그의 제조 방법
KR100392909B1 (ko) 박막트랜지스터및그의제조방법
KR100679518B1 (ko) 액정표장치용 어레이기판과 그 제조방법
JP4131297B2 (ja) 液晶表示装置の製造方法
JPH0338065A (ja) 薄膜トランジスタアレイ
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JPH08201853A (ja) 電極基板および平面表示装置
KR100264757B1 (ko) 액티브 매트릭스 lcd 및 그 제조 방법
JP4238960B2 (ja) 薄膜トランジスタの製造方法
JP4166300B2 (ja) 液晶表示装置の製造方法
US6549251B2 (en) LCD having barrier layer in same plane as gate electrode and method of fabricating
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP2004013003A (ja) 液晶表示装置
KR100422272B1 (ko) 액정표시장치의 제조방법 및 그 제조방법에 의해제조되는 액정 표시장치
JPH0764109A (ja) 液晶表示装置
JP4034376B2 (ja) アクティブマトリクス方式液晶表示装置の製造方法
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
JP4138357B2 (ja) 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置
KR100236614B1 (ko) 액정표시장치의 제조방법
KR100806802B1 (ko) Tft 기판의 패드 구조 및 그 제조방법
JP2690404B2 (ja) アクティブマトリクス基板
JPH0618922A (ja) 液晶表示装置
KR100236615B1 (ko) 액정표시장치의 제조방법
KR100611043B1 (ko) 액정 표시장치 제조방법
KR100904268B1 (ko) 액정표시소자 및 그의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 13

EXPY Expiration of term