KR100413914B1 - 성막방법 - Google Patents
성막방법 Download PDFInfo
- Publication number
- KR100413914B1 KR100413914B1 KR1019950016167A KR19950016167A KR100413914B1 KR 100413914 B1 KR100413914 B1 KR 100413914B1 KR 1019950016167 A KR1019950016167 A KR 1019950016167A KR 19950016167 A KR19950016167 A KR 19950016167A KR 100413914 B1 KR100413914 B1 KR 100413914B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- film
- polysilicon film
- crystal
- silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 18
- 230000015572 biosynthetic process Effects 0.000 title claims description 8
- 239000013078 crystal Substances 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 9
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 abstract description 67
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 31
- 229920005591 polysilicon Polymers 0.000 abstract description 31
- 235000012431 wafers Nutrition 0.000 abstract description 19
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 12
- 239000011574 phosphorus Substances 0.000 abstract description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 7
- 239000001301 oxygen Substances 0.000 abstract description 7
- 238000000354 decomposition reaction Methods 0.000 abstract description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 64
- 230000008569 process Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Abstract
다수의 웨이퍼가 웨이퍼보트상의 반응관 내에 적재되고; 모노실란 가스, 포스핀 가스 및 N2O가스가 인이 도핑된 비정질 실리콘막을 형성하기 위해 공급되; 다음에 비정질 실리콘막을 다결정화 하기 위해 다른 반응관 내에서 해당 웨이퍼를 어닐한다. N2O의 분해에 의해 생성된 0(산소)가 막중에 취입된다. 그 0는 실리콘 결정의 핵으로 되어, 결정이 미소화되고 크기가 균일해진다. 결과적으로 폴리실리콘막의 미세소자의 저항치의 높은 균일성을 얻을 수 있게 된다. 폴리실리콘막의 저항치는 산소의 첨가에 의해 쉽게 제어될 수 있다. 결과적으로, 폴리실리콘막의 미세소자의 저항치의 높은 균일성을 얻을 수 있게 된다.
Description
[산업상의 이용분야]
본 발명은 성막방법에 관한 것이다.
반도체장치는 여러가지의 박막이 적층되어 구성된다. 인(P)을 도핑한 폴리실리콘막도 이들 박막 중 하나이다. 인으로 도핑된 폴리실리콘막은 저항소자, 게이트, 배선등으로 이용된다. 인으로 도핑된 폴리실리콘막의 제조방법으로서는, 제어성이 우수하고 이온주입과 같은 기판에 손상이 없는 장점 때문에 감압 CVD(Chemical vapor deposition)가 널리 이용되고 있다.
[종래의 기술 및 그 문제점]
종형 열처리장치를 이용한 감압 CVD에 의해 인으로 도핑된 폴리실리콘막을 형성하기 위한 종래의 처리방법에 대해 이하 설명한다. 이러한 처리방법에 있어서, 반도체 웨이퍼(이하 "웨이퍼"라 칭함)의 다수매(예컨대, 150매)를 웨이퍼보트 상의 반응관 내에 탑재하고; 반응관 내의 온도를, 예컨대 성막가스로서 모노실란(SiH4)가스와 도핑가스로서 포스핀(PH3)가스를 반응관 내에 도입하면서 500℃ 이상의 온도로 설정하며; 인으로 도핑된 폴리실리콘막을 소정의 진공상태에서 형성한다. 디실란(Si2H6)가스가 인으로 도핑된 비정질 실리콘막을 형성하기 위해 모노실란가스 대신 성막가스로서 사용되고, 박막을 예컨대 600-1000℃의 온도에서 어닐하여 다결정화 하는 처리방법도 사용되고 있다.
반도체장치의 패턴 선폭은 최근에 상당히 미세화 되고 있다. 인으로 도핑된 폴리실리콘막의 저항소자의 선폭도 예컨대 2μm로 상당히 미세화 되고 있다. 따라서, 패턴 선폭이 미세화됨에 따라, 저항소자의 저항치 불균일성은 저항소자를 포함한 장치의 특성 불균일성으로 제품상에 심각하게 반영된다. 따라서, 상당히 높은 저항치(시트저항) 균일성이 웨이퍼 면내, 웨이퍼 면간, 웨이퍼 배치(batch)간에서의 상술한 폴리실리콘막에 요구된다.
여기서, 폴리실리콘막의 저항치를 좌우하는 요인의 하나는 실리콘 결정의 크기이다. 비교적 결정크기가 크면 폴리실리콘 미세저항소자간의 저항 불균일성이 발생한다. 그 이유는, 폴리실리콘막이, 예컨대 동일한 크기의 실리콘 결정의 집합체라 하더라도 웨이퍼를 각 장치 내로 자를때 폴리실리콘막의 각 미세저항소자는 제4도(A)와 제4도(B)에 나타낸 바와 같이 서로 다른 결정수를 가지기 때문이다. 미세저항소자간의 결정(101)수의 불균일성은 결정의 크기(예컨대, 0.2μm)만큼 크다. 여기서, 예컨대 인을 도핑할 경우 실리콘 결정의 계면에 인(102)이 석출되어 박막의 저항치를 높이기 때문에, 결정수의 불균일성이 높아짐에 따라(0.5% 이상) 미세저항소자간의 저항치 균일성이 낮어져 버려, 그 결과 장치의 수율이 저하된다.
본 발명은 상기한 점을 감안하여 발명된 것으로, 반도체장치의 폴리실리콘막 저항치의 균일성을 높이기 위해 결정수의 불균일성을 최소화하는 성막방법을 제공함에 그 목적이 있다.
제1도는 본 발명에 따른 성막방법을 실시하기 위해 이용되는 성막장치의 일예를 나타낸 단면도,
제2도는 실리콘 결정의 성장을 방해하는 반응용기 내에 제공되는 N2O가스의 N2O가스 유량(SCCM)과 폴리실리콘막의 결정크기(Å)와의 관계를 나타낸 특성도,
제3도는 폴리실리콘막의 저항치(10-3Ω · cm)와 N2O가스의 유량과의 관계를 나타낸 특성도,
제4도 (A), (B)는 폴리실리콘막 결정구조의 개요도이다.
본 발명에 의하면, 기밀한 반응용기 내에 피처리체가 적재되고, 성막가스 및 도핑가스가 CVD에 의해 처리되는 피처리체 상에 실리콘막을 형성하기 위해 반응용기 내로 도입되며, 실리콘 결정의 성장을 방해하는 성분을 포함하는 가스가 성막공정중 계속해서 반응용기 내에 제공된다.
본 발명에 의하면, 실리콘 결정의 성장을 방해하는 성분을 포함하는 가스를N2O, O2, O3및 CO2중에서 어느 하나가 선택된다.
(작용)
반응관 내에 실란계 가스와 N2O가스를 도입하여 성막을 행함으로써, 미소 소자간의 저항치가 균일한 실리콘막이 얻어진다. 이것은, 실란계가스, 예컨대 모노실란을 이용하여 예컨대 아몰파스 실리콘막을 형성하고, 그 후 열처리 예컨대 어닐하여 다결정화 할 경우와, 성막시의 온도를 다결정화 할 수 있는 온도로 설정하여 폴리실리콘막을 성막할 경우의 양쪽이 포함된다. 막 저항치가 균일한 이유는 예컨대 N2O의 분해에 의해 생성된 산소가 실리콘 결정의 핵으로 되고, 그 결과 실리콘 결정의 크기가 작아짐과 동시에 그 크기의 불균일성도 작아지는 것에 의한 것으로 추정된다.
(실시예)
제1도는 본 발명에 따른 성막방법을 실시하기 위한 성막장치의 일예를 나타낸 단면도이다.
가열로(1)는 베이스 플레이트(10) 상에 배치되어 있고, 단열층(11)의 내주면에 반응관을 둘러싸도록 히터(12)가 배치되어 있다.
가열로 내에는 상단이 닫혀있는 예컨대 석영으로 이루어진 외관(21)과, 이 외관(21) 내에 동심형상으로 배치된 예컨대 석영으로 이루어진 내관(22)을 갖춘 피처리분위기를 형성하는 2중관 구조의 반응용기인 반응관(2)이 제공되어 있다.
상기 외관(21)과 내관(22)은 각각 그 하단에 원통형의 매니폴드(3)에 유지되어 있다. 캡이(31) 매니폴드(3) 하단 개구부에 그 매니폴드 하단의 개구부를 봉지하기 위해 제공된다.
회전축(32)은 캡(31)의 중앙부를 관통하고 있다. 회전축(32)은 자기실(magnetic seal)에 의해 기밀한 상태로 회전가능하다. 회전축(32)의 하단은 승강대(33)의 회전기구(34)에 접속되어 있음과 동시에 상단은 턴테이블(35)에 고정되어 있다. 석영제의 웨이퍼보트(4)는 보온관(40)을 매개로 턴테이블(35)의 상단측에 회전할 수 있도록 설치되어 있다. 그 웨이퍼보트(4)는 예컨대 150매의 웨이퍼(W)를 소정 간격의 피치로 적층할 수 있다.
성막용 가스도입관(5), 도핑용 가스도입관(6) 및 결정핵용 가스도입관은 매니폴드(3)의 하부측면에 삽입되어 있다. 성막용 가스도입관(5) 및 도핑용 가스도입관(6)은 각각 매스플로우 콘트롤러(51, 61)를 매개로 공급원(도시하지 않음)에 접속되고, 성막용가스 모노실란(SiH4)가스 및 도핑용가스 포스핀(PH3)가스를 내관(22) 내에 도입하도록 구성된다. 결정핵용 가스도입관(7)은 매스플로우 콘트롤러(71)를 매개로 도시하지 않은 가스 공급원에 접속되고, 실리콘 결정의 핵으로 되는 성분을 포함하는 가스 예컨대 N2O가스, O2가스 또는 CO2가스를 내관(22) 내에 도입하도록 구성된다.
배기관(8)은 매니폴드(3)의 상부의 측면에 접속된다. 배기관(8)은 진공펌프(81)에 접속되어, 반응관(2) 내를 소정의 감압분위기로 설정하기 위해 외관(21)과 내관(22) 사이 처리가스를 배출한다.
다음에, 상술한 성막장치를 이용하여 본 발명에 따른 성막방법의 실시예를 설명한다. 우선, 히터(12)에 의해 웨이퍼보트(4)의 중앙부(수직적으로 중앙부)의 온도가 예컨대 580℃가 되도록 반응관(2) 내의 피처리분위기를 가열하고, 예컨대 150매의 웨이퍼(W)를 유지한 웨이퍼 보트(5)를 반응관(3) 내에 아래쪽 개구부로부터 승강대(38)에 의해 반입한다.
계속해서, 반응관(2)의 내부는 예컨대 1mmTorr진공도로 독립적으로 제공된 진공펌프에 의해 진공된다. 다음에, 모노실란가스 및 포스핀가스가 각각 800-1000SCCM(분당 표준 큐빅 센티미터;Standard Cubic Centimeter Per Minute) 및 150SCCM 유량으로, 성막용 가스도입관(5) 및 도핑용 가스도입관(6)을 통해 내관(32)에 도입된다. 동시에, 결정핵용 가스도입관(7)을 통해 N2O가스, O2가스, O3가스 또는 CO2가스가 예컨대 1-50SCCM 유량으로 성막처리동안 내관에 공급된다. 반응관(3)의 내부는 예컨대 1.0Torr의 압력으로 되도록 배기되고, 웨이퍼보트(5)는 회전장치(34)에 의해 예컨대 1rpm의 회전수로 설정된다. 따라서, 성막처리가 30분동안 수행된다.
이러한 성막처리를 행함으로써, 인으로 도핑된 레지스터로서 기능하고 도전성을 갖는 비정질 실리콘막이 형성될 수 있다. 상기 막은 800℃로 예컨대 다른 열처리장치에서 어닐되어, 폴리실리콘막이 형성될 수 있다. 상기 폴리실리콘막은 웨이퍼 면내, 면간 및 배치처리간에서 시트저항이 균일성이 높다. 그 이유에 대해서는 하기와 같이 설명된다. 즉, N2O가스는 580℃ 부근에서 N과 0로 분해되며, 이0(oxygen)가 폴리실리콘 또는 비정질 실리콘막 중에 제공된다. 이어서, 실리콘막이 어닐되어 다결정화 될 경우에, 비정질 실리콘막중의 0는 실리콘 결정의 핵이 된다. 그 핵의 수 예컨대 0가 많기 때문에 실리콘 결정의 크기가 작고 균일한 크기가 된다. 그런데, 상기 막이 580℃부근에서 성막될 경우, 비정질 실리콘이 일부 다결정화 되지만, 그 다결정화된 부분에 있어서도 0가 결정의 핵이 된다. 따라서, 결정의 크기는 작고 균일하여, 실리콘막의 소자간의 저항값(시트저항)의 균일성이 향상된다.
본 발명에 따른 성막방법의 효과를 확인하기 위해 성막시에 결정핵용 가스를 공급한 경우와 공급하지 않은 경우에 대해, 폴리실리콘막중의 실리콘 결정의 크기를 조사했다. 제2도는 그 결과를 나타낸다. SiH4가스 및 PH3가스의 유량은 각각 950SCCM 및 130SCCM으로 하고, 어닐온도는 약 950℃로 했다.
상기 결과에서는, N2O가스(1-100SCCM)를 공급함으로써, 0(Oxygen)가 결정핵으로 되어 실리콘 결정 크기(Å)가 작아진 것을 알 수 있다. 따라서, 웨이퍼를 각 디바이스로 분단한 경우, 잘려진 개소에 의해 디바이스중의 미소저항소자에 포함되는 결정의 수는 다르게 되어 있다. 따라서, 폴리실리콘막의 미소저항소자간에 저항의 균일성이 향상된다.
폴리실리콘막의 저항치는 변화된 N2O가스의 유량으로 조사되며, 이 결과는 제3도에 나타냈다. SiH4가스 및 ph3가스의 유량은 각각 950SCCM 및 130SCCM이며, 어닐온도는 약 950℃이다. 제3도에서, 0 , △, □ 및 ◇는 각각 N2O가스의 유량이 0(N2O가스를 공급하지 않은), 3SCCM N2O가스의 유량, 15SCCM N2O가스의 유량 및 70SCCM N2O가스의 유량을 나타낸다. 상기 결과로부터 알 수 있는 바와 같이, N2O가스의 유량을 크게함에 따라, 폴리실리콘막의 저항치가 높아지고 있다. 그 이유는, 산소가 막중에 취입됨으로써, 실리콘 결정의 성장이 지연되고, 이 때문에 실리콘과 인간의 결합이 불충분하게 되어 저항치가 높아지기 때문인 것으로 생각된다. 상기 결합상태는 N2O가스의 유량에 의해 제어될 수 있으며, 따라서 폴리실리콘막의 저항치는 N2O가스의 유량에 의해 제어될 수 있다. 어닐은 30분동안 수행하는 것이 바람직하다.
본 발명은 폴리실리콘막에 인을 도핑하는 것에 한정되지 않으며, 예컨대 BF3가스를 이용하여 B를 도핑할 경우와 B2H6를 이용하여 도핑할 경우에도 적용할 수 있다. 본 발명은 결정크기가 더 작아질 수 있기 때문에, 본 발명은 불순물을 도핑하지 않은 경우에 보다 효과적이다.
본 발명은 비정질 실리콘막을 어닐하여 다결정화 하는 경우에 한정되지 않으며, 폴리실리콘막이 예컨대 550-580℃의 성막온도에서 성막하여 폴리실리콘막을 얻는 경우에도 적용해도 된다. 성막처리는 배치처리에 한정되지 않고, 시트처리여도 된다.
실리콘 결정의 핵을 형성하는 성분을 포함하는 가스로서는 N2O가스에 한정되지 않으며, O2가스, O3가스, 또는 CO2가스 등이여도 된다. 더욱이, 그 성분으로서 산소 이외의 것이여도 된다. 피처리체로서는 웨이퍼에 한정되지 않으며, 액정패널의 제조공정에 사용되는 유리기판이여도 된다.
본 발명에 따른 성막방법에 의하면, 폴리실리콘막의 결정크기를 작게 할 수 있고, 이로 인해 소자간 저항치에 대해 높은 균일성을 획득할 수 있어, 수율을 향상시킬 수 있다.
Claims (3)
- 기밀한 반응용기 내에 피처리체를 적재하는 단계와,CVD에 의해 피처리체 상에 실리콘막을 형성하기 위해 반응용기 내에 성막가스 및 도핑가스를 도입하는 단계 및,성막시에 계속해서 반응용기 내에 실리콘 결정의 성장을 방지하는 성분을 포함하는 가스를 공급하는 단계를 구비하여 이루어지고,상기 실리콘 결정의 성장을 방지하는 성분을 포함하는 가스로는 N2O, O2, O3및 CO2중 하나가 선택되는 것을 특징으로 하는 성막방법.
- 제1항에 있어서, 성막가스는 모노실란(SiH4)가스인 것을 특징으로 하는 성막방법.
- 제1항에 있어서, 도핑가스는 포스핀(PH3) 또는 B2H6인 것을 특징으로 하는 성막방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP94-159532 | 1994-06-17 | ||
| JP15953294A JP3432601B2 (ja) | 1994-06-17 | 1994-06-17 | 成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002526A KR960002526A (ko) | 1996-01-26 |
| KR100413914B1 true KR100413914B1 (ko) | 2004-03-30 |
Family
ID=15695832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950016167A KR100413914B1 (ko) | 1994-06-17 | 1995-06-17 | 성막방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5783257A (ko) |
| JP (1) | JP3432601B2 (ko) |
| KR (1) | KR100413914B1 (ko) |
| TW (1) | TW271504B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009134083A2 (ko) * | 2008-05-02 | 2009-11-05 | 주식회사 유진테크 | 극미세 결정립 폴리 실리콘 박막 증착 방법 |
| WO2009134080A2 (ko) * | 2008-05-02 | 2009-11-05 | 주식회사 유진테크 | 극미세 결정립 폴리 실리콘 박막 증착 방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11260734A (ja) | 1998-03-12 | 1999-09-24 | Nec Corp | 半導体装置の製造方法 |
| JPH11288893A (ja) | 1998-04-03 | 1999-10-19 | Nec Corp | 半導体製造装置及び半導体装置の製造方法 |
| US6194292B1 (en) * | 1998-08-21 | 2001-02-27 | Texas Instruments Incorporated | Method of fabricating in-situ doped rough polycrystalline silicon using a single wafer reactor |
| US6615615B2 (en) | 2001-06-29 | 2003-09-09 | Lightwave Microsystems Corporation | GePSG core for a planar lightwave circuit |
| JP5311791B2 (ja) * | 2007-10-12 | 2013-10-09 | 東京エレクトロン株式会社 | ポリシリコン膜の形成方法 |
| US8304033B2 (en) * | 2009-02-04 | 2012-11-06 | Tel Epion Inc. | Method of irradiating substrate with gas cluster ion beam formed from multiple gas nozzles |
| WO2014002353A1 (ja) * | 2012-06-27 | 2014-01-03 | パナソニック株式会社 | 固体撮像素子及びその製造方法 |
| JP7190875B2 (ja) * | 2018-11-16 | 2022-12-16 | 東京エレクトロン株式会社 | ポリシリコン膜の形成方法及び成膜装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900008716A (ko) * | 1988-11-26 | 1990-06-03 | 삼성전자 주식회사 | 비정질 실리콘 태양전지 |
| KR920008876A (ko) * | 1990-10-16 | 1992-05-28 | 토자끼 시노부 | Cvd실리콘 산화질화막의 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4441249A (en) * | 1982-05-26 | 1984-04-10 | Bell Telephone Laboratories, Incorporated | Semiconductor integrated circuit capacitor |
| JPS6035746A (ja) * | 1984-06-13 | 1985-02-23 | Matsushita Electric Ind Co Ltd | 電子写真感光体 |
| JPH01268047A (ja) * | 1988-04-19 | 1989-10-25 | Nec Corp | ポリシリコン抵抗の形成方法 |
| JPH0376022A (ja) * | 1989-08-18 | 1991-04-02 | Konica Corp | 磁気記録媒体 |
| US5080933A (en) * | 1990-09-04 | 1992-01-14 | Motorola, Inc. | Selective deposition of polycrystalline silicon |
| JPH053258A (ja) * | 1990-09-25 | 1993-01-08 | Kawasaki Steel Corp | 層間絶縁膜の形成方法 |
| US5159205A (en) * | 1990-10-24 | 1992-10-27 | Burr-Brown Corporation | Timing generator circuit including adjustable tapped delay line within phase lock loop to control timing of signals in the tapped delay line |
| JPH06140324A (ja) * | 1992-10-23 | 1994-05-20 | Casio Comput Co Ltd | 半導体薄膜の結晶化方法 |
-
1994
- 1994-06-17 JP JP15953294A patent/JP3432601B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-16 TW TW084106198A patent/TW271504B/zh not_active IP Right Cessation
- 1995-06-17 KR KR1019950016167A patent/KR100413914B1/ko not_active IP Right Cessation
-
1997
- 1997-05-29 US US08/864,907 patent/US5783257A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900008716A (ko) * | 1988-11-26 | 1990-06-03 | 삼성전자 주식회사 | 비정질 실리콘 태양전지 |
| KR920008876A (ko) * | 1990-10-16 | 1992-05-28 | 토자끼 시노부 | Cvd실리콘 산화질화막의 제조방법 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009134083A2 (ko) * | 2008-05-02 | 2009-11-05 | 주식회사 유진테크 | 극미세 결정립 폴리 실리콘 박막 증착 방법 |
| WO2009134080A2 (ko) * | 2008-05-02 | 2009-11-05 | 주식회사 유진테크 | 극미세 결정립 폴리 실리콘 박막 증착 방법 |
| WO2009134080A3 (ko) * | 2008-05-02 | 2010-02-11 | 주식회사 유진테크 | 극미세 결정립 폴리 실리콘 박막 증착 방법 |
| WO2009134083A3 (ko) * | 2008-05-02 | 2010-03-04 | 주식회사 유진테크 | 극미세 결정립 폴리 실리콘 박막 증착 방법 |
| KR101012103B1 (ko) * | 2008-05-02 | 2011-02-07 | 주식회사 유진테크 | 극미세 결정립 폴리 실리콘 박막 증착 방법 |
| KR101012102B1 (ko) * | 2008-05-02 | 2011-02-07 | 주식회사 유진테크 | 극미세 결정립 폴리 실리콘 박막 증착 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002526A (ko) | 1996-01-26 |
| JPH088195A (ja) | 1996-01-12 |
| JP3432601B2 (ja) | 2003-08-04 |
| US5783257A (en) | 1998-07-21 |
| TW271504B (ko) | 1996-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2875945B2 (ja) | Ｃｖｄにより大面積のガラス基板上に高堆積速度でシリコン窒化薄膜を堆積する方法 | |
| JP3184000B2 (ja) | 薄膜の形成方法およびその装置 | |
| JP3164956B2 (ja) | Ｃｖｄにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法 | |
| KR101196576B1 (ko) | 폴리실리콘막 형성 방법 | |
| US7354858B2 (en) | Film formation method and apparatus for semiconductor process | |
| JP3023982B2 (ja) | 成膜方法 | |
| US20170287778A1 (en) | Method and apparatus for forming silicon film and storage medium | |
| JP3666751B2 (ja) | 絶縁膜の形成方法及び絶縁膜形成システム | |
| EP1908098A2 (en) | Uniform batch film deposition process and films so produced | |
| JP2008523640A (ja) | 深トレンチのドープシリコン充填のプロセスシーケンス | |
| JP3356531B2 (ja) | ボロン含有ポリシリコン膜の形成方法 | |
| JPH0786174A (ja) | 成膜装置 | |
| KR100974969B1 (ko) | 실리콘 질화막의 형성 방법 | |
| KR100413914B1 (ko) | 성막방법 | |
| JP2819073B2 (ja) | ドープド薄膜の成膜方法 | |
| JPH0786173A (ja) | 成膜方法 | |
| KR100348833B1 (ko) | 반도체 장치의 제조 공정 | |
| JP3899933B2 (ja) | 成膜方法及び成膜装置 | |
| JP3100702B2 (ja) | 減圧化学反応方法及びその装置 | |
| JPH03170676A (ja) | 薄膜形成装置 | |
| JPH06124909A (ja) | 縦型熱処理装置 | |
| KR100280690B1 (ko) | 도우프트 박막의 막형성방법 | |
| JPH05251347A (ja) | 成膜方法 | |
| JPH06120150A (ja) | 薄膜の処理方法 | |
| JPH07106270A (ja) | 熱処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131210 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141205 Year of fee payment: 12 |
|
| EXPY | Expiration of term |