WO2014002353A1 - 固体撮像素子及びその製造方法 - Google Patents

固体撮像素子及びその製造方法 Download PDF

Info

Publication number
WO2014002353A1
WO2014002353A1 PCT/JP2013/002700 JP2013002700W WO2014002353A1 WO 2014002353 A1 WO2014002353 A1 WO 2014002353A1 JP 2013002700 W JP2013002700 W JP 2013002700W WO 2014002353 A1 WO2014002353 A1 WO 2014002353A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
solid
polysilicon
imaging device
boron
Prior art date
Application number
PCT/JP2013/002700
Other languages
English (en)
French (fr)
Inventor
純 鈴木
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2014522379A priority Critical patent/JPWO2014002353A1/ja
Publication of WO2014002353A1 publication Critical patent/WO2014002353A1/ja
Priority to US14/529,052 priority patent/US20150054113A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Definitions

  • the technology described in this specification relates to a solid-state imaging device having a contact region and a method for manufacturing the same.
  • a solid-state imaging device mounted on a digital still camera or the like for example, a CMOS sensor or a CCD sensor has an imaging region in which a plurality of photodiodes are two-dimensionally arranged.
  • the solid-state imaging device is transferred by a charge transfer unit having a photoelectric conversion unit such as a photodiode formed on a semiconductor substrate, a charge transfer electrode for transferring a signal charge generated by the photoelectric conversion unit, and a charge transfer unit. And a signal output unit for converting the signal charge into a voltage signal and outputting the voltage signal.
  • a photoelectric conversion unit such as a photodiode formed on a semiconductor substrate
  • a charge transfer electrode for transferring a signal charge generated by the photoelectric conversion unit
  • a charge transfer unit for transferring a signal charge generated by the photoelectric conversion unit
  • a charge transfer unit for transferring a signal charge generated by the photoelectric conversion unit
  • a charge transfer unit for transferring a signal charge generated by the photoelectric conversion unit
  • a charge transfer unit for transferring a signal charge generated by the photoelectric conversion unit
  • a charge transfer unit for transferring a signal charge generated by the photoelectric conversion unit
  • a charge transfer unit for transferring a signal charge generated by the
  • a floating diffusion amplifier is used as the signal output unit.
  • the floating diffusion amplifier is formed on a silicon substrate provided with an element isolation region and the like, and has an amplifier gate electrode made of a first electrode material, and a contact electrode made of a second electrode material in contact with the floating diffusion.
  • the first electrode material and the second electrode material polysilicon or amorphous silicon that is doped with an N-type impurity such as phosphorus at a high concentration is used.
  • impurities in the contact electrode diffuse to the silicon substrate side due to heat applied in the process after the contact electrode is formed and affect the floating diffusion.
  • Patent Document 1 describes a technique for reducing the influence of impurity diffusion on the floating diffusion.
  • a second electrode material film doped with an N-type impurity such as arsenic at a low concentration is stacked.
  • the gate insulating film is provided with an opening located on the floating diffusion, and the second electrode material film is in contact with the floating diffusion in the opening.
  • the solid-state imaging device by reducing the concentration of the impurities contained in the second electrode material film, the influence of the impurities in the second electrode material film on the floating diffusion is reduced, and the impurity diffusion layer constituting the floating diffusion Is suppressed from expanding.
  • the polysilicon used in the above-mentioned conventional solid-state imaging device doped with N-type impurities such as phosphorus and arsenic has a higher resistance value than that of metal. I cannot raise it enough. Furthermore, in the configuration described in Patent Document 1, the amount of impurities doped into polysilicon is reduced for the purpose of suppressing impurity diffusion to the floating diffusion formed on the substrate surface, so that the charge transfer rate is increased. I can't expect much more. Here, in order to reduce the resistance value, it can be considered that the polysilicon is silicided. However, polysilicon introduced with N-type impurities such as phosphorus and arsenic has a large grain size.
  • the silicide reaction proceeds along the crystal grain boundary, and the silicide reaches the substrate surface.
  • the diffusion region on the surface is contaminated with metal.
  • noise is generated when a diffusion region such as a charge storage portion is contaminated with metal.
  • the charge transfer rate can be increased, but an alloying reaction occurs at the contact surface between the diffusion region in the pixel region and the metal electrode, and crystal defects are likely to occur. Become. For this reason, it is not preferable to use metal as an electrode material because it causes noise as in the case of using silicided polysilicon as an electrode material.
  • an object of the present invention is to provide a solid-state imaging device in which noise is reduced and a manufacturing method thereof.
  • a solid-state imaging device employs the following configuration.
  • a solid-state imaging device includes a substrate on which an impurity region is formed, an insulating film formed on the substrate, and a contact electrode that penetrates the insulating film and is bonded to the impurity region. And.
  • the contact electrode has a lower electrode portion embedded in the insulating film and an upper electrode portion protruding from the upper surface of the insulating film, and is made of polysilicon containing boron, and constitutes the contact electrode.
  • the maximum grain size is 2 nm or more and 30 nm or less, and silicide is formed on at least the surface of the upper part of the electrode.
  • a low-resistance contact electrode having a high charge transfer rate can be obtained.
  • the metal contained in the silicide is less likely to contaminate the impurity region via the contact electrode, the deterioration of the characteristics of the solid-state imaging device is suppressed.
  • a method for manufacturing a solid-state imaging device includes a step of forming an impurity region on a substrate, a step of forming an insulating film covering the impurity region on the substrate, and the insulating film.
  • a process for forming boron-containing polysilicon having a maximum grain size of 2 nm or more and 30 nm or less, patterning the boron-containing polysilicon, and projecting from the lower part of the electrode embedded in the contact hole and the upper surface of the insulating film Forming a contact electrode having an upper portion of the electrode, and at least a surface portion of the upper portion of the electrode And a step of forming a Risaido.
  • the low-resistance contact electrode connected to the impurity region of the pixel region can be provided while preventing metal contamination of the impurity region. As a result, it is possible to reduce noise in the output image while increasing the speed when transferring the pixel signal.
  • FIG. 1 is a plan view illustrating a schematic configuration of a solid-state imaging device according to an embodiment of the present disclosure.
  • 2 is a cross-sectional view taken along line II-II of the solid-state imaging device shown in FIG.
  • FIG. 3 is an enlarged cross-sectional view illustrating a structure in the vicinity of the charge storage unit in the solid-state imaging device according to an embodiment of the present disclosure.
  • 4A to 4F are cross-sectional views illustrating a method for manufacturing a solid-state imaging device according to an embodiment of the present disclosure.
  • FIG. 5 is a graph showing the relationship between the deposition rate and the deposition temperature of amorphous silicon containing boron.
  • FIG. 6A is a schematic diagram illustrating an example of a film forming apparatus for boron-containing amorphous silicon
  • FIG. 6B is a diagram illustrating a nozzle structure in the film forming apparatus.
  • FIG. 7 is a diagram showing the relationship between the position of the substrate and the deposited polysilicon film thickness when the film forming apparatus shown in FIG. 6 is used.
  • FIG. 8 is a graph showing the relationship between the heat treatment temperature of amorphous silicon containing boron and the resistivity of boron-containing polysilicon after the heat treatment.
  • FIG. 9A is a diagram schematically showing the relationship between polysilicon grain size and resistivity
  • FIG. 9B is a diagram schematically showing the relationship between polysilicon dopant concentration and resistivity.
  • FIG. 10A is a view showing an example of a batch-type heat treatment apparatus
  • FIG. 10B is a view showing an example of a heating profile in the heat treatment for forming boron-containing polysilicon
  • FIGS. 11A and 11B are diagrams schematically showing the relationship between the rate of temperature increase in the heat treatment and the crystallization of silicon.
  • 12A is a diagram showing the results of backside SIMS when a polysilicon layer having a maximum grain size of about 100 nm is formed with a thickness of 80 nm and silicide is formed on the surface of the polysilicon.
  • B is a figure which shows the result of the back side SIMS at the time of forming and siliciding the polysilicon layer whose maximum grain size is about 10 nm with a film thickness of 80 nm.
  • a solid-state imaging device is an element for photoelectrically converting incident light to form an image, and includes various imaging devices such as a digital still camera, a video camera, a mobile phone, and the like. Used in electronic equipment.
  • the electrical resistance between the photoelectric conversion layer and the impurity region is reduced while reducing crystal defects at the contact portion between the contact electrode and the impurity region (diffusion region).
  • the increase in the amount can be suppressed.
  • the photoelectric conversion layer may be made of an organic semiconductor material.
  • the solid-state imaging device can be manufactured by appropriately combining a process for a semiconductor integrated circuit and a known manufacturing process for an organic solid-state imaging device. Basically, repetitive operations such as pattern formation by photolithography and etching, diffusion region formation by ion implantation and heat treatment, arrangement of element formation material by sputtering and chemical vapor deposition (CVD), removal of non-patterned material, heat treatment, etc. by.
  • repetitive operations such as pattern formation by photolithography and etching, diffusion region formation by ion implantation and heat treatment, arrangement of element formation material by sputtering and chemical vapor deposition (CVD), removal of non-patterned material, heat treatment, etc. by.
  • CVD chemical vapor deposition
  • the solid-state imaging device includes a photoelectric conversion unit / charge transfer unit / readout unit / electrode / wiring or charge storage unit in the substrate or above the substrate.
  • the charge transfer section and readout section are made of a semiconductor material with high charge mobility. Among these, it is preferable that it is made of silicon because the miniaturization technique is advanced and the cost is low. There are many charge transfer / readout methods, and any method may be adopted, and a CMOS method or a charge-coupled device (CCD) method is preferably used. Of these, the CMOS method is often preferable from the viewpoints that high-speed reading is possible, pixel signal addition processing is possible, partial reading is possible, and power consumption is low.
  • each photoelectric conversion layer and the charge storage unit corresponding to the photoelectric conversion layer can be connected by electric wiring.
  • a configuration in which a MIS transistor is formed for each imaging pixel unit on a semiconductor substrate or a configuration having a CCD can be used as appropriate.
  • any metal may be used as the material of the pixel electrode on the semiconductor substrate side among the electrodes in contact with the photoelectric conversion layer and the wiring connected to the pixel electrode. It is preferable to use (Cu), aluminum (Al), silver (Ag), gold (Au), chromium (Cr), tungsten (W), or an alloy thereof.
  • the counter electrode on the opposite side of the pixel electrode across the photoelectric conversion layer may also be composed of any metal, but indium tin oxide with particularly high light transmission It is preferable if it is made of (ITO) or indium zinc oxide (IZO).
  • a color filter that divides incident light into, for example, red (R), green (G), and blue (B), a microlens for collecting incident light, and the like can be provided.
  • FIG. 1 is a plan view illustrating a schematic configuration of a solid-state imaging device according to an embodiment of the present disclosure
  • FIG. 2 is a cross-sectional view taken along line II-II of the solid-state imaging device illustrated in FIG.
  • the solid-state imaging device 1 includes an imaging pixel region 1a in which a plurality of imaging pixels are arranged in a two-dimensional manner, and logic for processing signals read from the individual imaging pixels.
  • a peripheral circuit region 1b in which a circuit is formed. The signal is read from the imaging pixel region 1a to the peripheral circuit region 1b and output to the outside of the element.
  • imaging pixels 10 corresponding to a plurality of colors are two-dimensionally arranged. Each imaging pixel 10 is provided with a color filter of a corresponding color.
  • the solid-state imaging device 1 includes a substrate 101, an interlayer insulating layer 201 formed on the substrate 101, a photoelectric conversion layer 301 formed on the interlayer insulating layer 201, and a photoelectric sensor.
  • a pixel electrode 302 and a counter electrode 303 provided on the upper and lower sides of the conversion layer 301 so as to face each other, a color filter 304 formed on the counter electrode 303, and a top lens 305 formed on the color filter 304.
  • the pixel electrode 302, the color filter 304, and the micro lens 305 are provided for each imaging pixel 10.
  • the color filter 304 may form, for example, a Bayer array.
  • the solid-state imaging device has a gate insulating layer on the readout unit 107 and the charge storage unit 102 formed on the substrate 101, and on the substrate 101 positioned between the readout unit 107 and the charge storage unit 102.
  • a gate electrode 106 provided with a film (not shown) interposed therebetween, an insulating film 103 formed over the gate electrode 106, covering the readout portion 107 and the charge storage portion 102 on the substrate 101, and partly A contact electrode 104 that penetrates the insulating film 103 and joins the charge storage portion 102, a metal contact 202 that penetrates the interlayer insulating layer 201 and joins the contact electrode 104 or the gate electrode 106, and is connected to the metal contact 202 An upper contact that penetrates the wiring 203 and the interlayer insulating layer 201 and connects the wiring 203 and the pixel electrode 302 corresponding thereto. And a 04.
  • the contact electrode 104 is made of polysilicon containing boron (boron-doped polysilicon), and has a lower portion (lower electrode portion described later) embedded in a contact hole of the insulating film 103 and an upper portion (described later) protruding from the insulating film 103. Electrode upper part).
  • the upper portion of the electrode has a silicide 105 formed on the surface portion thereof, that is, the upper surface portion and the side surface portion. On the other hand, no silicide is formed between the lower portion of the electrode and between the lower portion of the electrode and the charge storage portion 102. Note that the resistance between the wiring 203 and the contact electrode 104 is reduced by providing the metal contact 202 on the contact electrode 104, and the contact electrode 104 and the metal contact are provided by providing the silicide 105. The contact resistance with 202 is reduced.
  • the material of the silicide 105 is preferably a material such as cobalt (Co), nickel (Ni), titanium (Ti), or platinum (Pt). Note that the contact electrode 104 illustrated in FIG. 2 is used as the contact electrode 104 including the silicide 105. The same applies to the following description.
  • the insulating film 103 is made of an insulator such as a silicon oxide film or a silicon nitride film, or a laminated film of these insulators, and has a contact hole through which the contact electrode 104 penetrates to the charge storage portion 102.
  • the insulating film 103 is provided on the side and upper surfaces of the gate electrode 106 and the upper surface of the substrate 101 except for the junction region between the metal contact 202 and the gate electrode 106.
  • both the reading unit 107 and the charge storage unit 102 are, for example, P-type impurity regions formed on the substrate 101, and are provided with a gap in the X direction shown in FIG.
  • the reading unit 107, the charge storage unit 102, and the gate electrode 106 constitute a MIS transistor whose operation is controlled by applying a voltage to the gate electrode 106.
  • the MIS transistor may be provided for each imaging pixel 10.
  • sidewall spacers made of an insulator are formed on both side surfaces of the gate electrode 106.
  • the sidewall spacer is made of, for example, silicon oxide or silicon nitride, or a laminated film of a silicon oxide film and a silicon nitride film.
  • a conductor is used as the constituent material.
  • polysilicon containing impurities is preferably used as the constituent material.
  • reading unit 107 and the charge storage unit 102 may be diffusion regions formed by ion implantation and thermal diffusion, or regions formed by CVD or the like.
  • impurity regions or diffusion regions containing conductive impurities such as the source and drain of transistors other than the above-described MIS transistors are formed in the surface layer portion of the substrate 101, and these impurity regions are formed in the impurity regions.
  • the color filter 304 on the counter electrode 303 described above is a filter that transmits light having a wavelength corresponding to each imaging pixel 10.
  • a microlens 305 made of transparent resin or the like is formed on each color filter 304.
  • FIGS. 1 and 2 show red (R), green (G), and blue (B) color filters 304 when the additive color method is employed, but cyan (C), magenta (M), and yellow.
  • the color reduction method can also be adopted using the color filter of (Y).
  • the photoelectric conversion layer 301 formed on the pixel electrode 302 forms, for example, a mixed layer by simultaneously depositing copper phthalocyanine and fullerene having broad absorption in the visible region (flash deposition or the like) in the same chamber. It is made with.
  • the photoelectric conversion layer 301 absorbs light transmitted through each of the R, G, and B color filters 304, and charges are generated for each imaging pixel 10 by photoelectric conversion.
  • the counter electrode 303 formed on the photoelectric conversion layer 301 is formed by vacuum deposition. Since signal incident light passes through the counter electrode 303 and enters the photoelectric conversion layer 301, it is preferable to use ITO or the like having high light transmittance for the counter electrode 303.
  • the charge accumulating unit 102 is a part for accumulating signal charges generated in the photoelectric conversion layer 301
  • the reading unit 107 is a part for reading out the read out charges by applying a voltage to the gate electrode 106. It is.
  • a predetermined voltage is applied to the gate electrode 106 to turn on the MIS transistor, and the signal is transmitted to the reading unit 107 and the signal line connected to the reading unit 107.
  • a P-type or N-type region such as a well is formed, and the read signal charge (signal voltage) is output to the outside.
  • a transistor, a contact, a wiring, and the like are formed.
  • the transfer of the signal from the charge storage unit 102 may be performed using a transistor as described above, but may also be performed using a CCD.
  • the wiring 203, the metal contact 202, the upper contact 204, and the contact electrode 104 serve as a path for signal charge movement from the pixel electrode 302 to the charge storage unit 102 and signal voltage transmission.
  • the material of the metal contact 202 connected to the charge storage portion 102 via the contact electrode 104 and the metal contact 202 connected to the gate electrode 106 is preferably tungsten, for example, and the upper contact connected to the pixel electrode 302.
  • the wiring 203 may be provided in only one layer, but may be provided in a plurality of layers, and can be set as appropriate depending on the type of solid-state imaging device, the circuit configuration, and the like.
  • aluminum is preferably used as the material of the pixel electrode 302.
  • aluminum is deposited on the interlayer insulating layer 201 by a sputtering method or the like, and a desired planar shape pattern is formed on the aluminum with a resist. Thereafter, the pixel electrode 302 having a desired planar shape such as a quadrilateral shape is formed by dry etching. The above process is performed using a known CMOS process or the like as appropriate.
  • the color filters 304 of a plurality of colors are provided and the photoelectric conversion layer 301 having the same configuration is provided between the imaging pixels 10, but each color of R, G, and B is not provided with a color filter.
  • a structure in which a photoelectric conversion layer that selectively absorbs the light is stacked on the interlayer insulating layer 201 may be employed.
  • FIG. 3 is an enlarged cross-sectional view illustrating a structure in the vicinity of the charge storage unit in the solid-state imaging device according to an embodiment of the present disclosure.
  • the contact electrode 104 is directly connected to an impurity region such as a diffusion region formed on the substrate 101.
  • the charge storage unit 102 is shown as an example of the diffusion region.
  • the diffusion region refers to a region in which impurities are introduced into the substrate by ion implantation and diffusion is performed by heat treatment.
  • the charge accumulation unit and readout unit for storing and reading out signal charges, and the source / source of the transistor Includes drain region and the like.
  • the shape of the charge storage portion 102 in FIG. 3 is different from the shape of the charge storage portion 102 shown in FIG. 2, but it may have a shape extending in the direction of the gate electrode 106 as in FIG.
  • the readout unit 107 and the charge storage unit 102 are diffused with Group III (Group 13) impurities such as boron and indium, and exhibit the same P-type conductivity as the contact electrode 104.
  • the planar shape of the charge storage unit 102 is not particularly limited, but is, for example, a quadrilateral shape.
  • the planar shape of the contact electrode 104 is not particularly limited, and may be a quadrilateral shape, a circular shape, or the like.
  • the contact electrode 104 is embedded in a contact hole 120 provided in the insulating film 103, is made of polysilicon containing boron, and has an electrode lower part 110 joined to the charge storage portion 102, and the insulating film 103. And an electrode upper part 114 protruding from the upper surface of the electrode.
  • the electrode lower part 110 and the electrode upper part 114 are described separately for convenience, they are actually formed integrally, and the electrode lower part 110 and the electrode upper part 114 are not formed separately.
  • the periphery of the electrode upper portion 114 is located on the insulating film 103.
  • the electrode upper portion 114 is formed so as to run on the peripheral portion of the contact hole in the insulating film 103, and therefore the end portion of the electrode upper portion 114 is located above the insulating film 103. That is, the cross section of the contact electrode 104 is substantially T-shaped as shown in FIG. Since the electrode upper portion 114 has such a shape, the silicide 105 can be reliably formed only on the electrode upper portion 114 protruding from the upper surface of the insulating film 103. Further, since the planar area of the electrode upper portion 114 is larger than the planar area of the electrode lower portion 110, it is possible to increase the tolerance of alignment deviation when forming the metal contact 202 directly connected to the contact electrode. ing.
  • the electrode upper portion 114 has a portion 112 made of polysilicon containing boron and a silicide 105 positioned at least on the surface portion of the electrode upper portion 114. Note that it is preferable that the silicide 105 is provided only on the surface portion of the electrode upper portion 114 from the viewpoint of preventing metal contamination of the charge storage portion 102, but the silicide 105 may be provided on most of the electrode upper portion 114.
  • the silicide 105 is preferably made of nickel silicide containing about 1 to 10% of platinum, but may be made of cobalt silicide or titanium silicide.
  • the maximum grain size of the polysilicon constituting the contact electrode 104 is 2 nm or more and 30 nm.
  • the maximum value of the grain size of polysilicon is more preferably 5 nm or more and 20 nm or less.
  • the grain size of polysilicon can be measured by a method using a transmission electron microscope (TEM) or an X-ray diffraction method (XRD).
  • TEM transmission electron microscope
  • XRD X-ray diffraction method
  • the maximum value of the grain size of polysilicon means the maximum diameter of the silicon crystal.
  • the surface of the electrode upper portion 114 can be reliably silicided, and the silicide does not reach the surface of the charge storage portion 102. Metal contamination in the portion 102 can be effectively reduced.
  • the maximum value of the grain size of the polysilicon constituting the contact electrode 104 can be specified to be about 1/50 or more and 1/5 or less of the height of the contact electrode 104.
  • the height of the contact electrode 104 here is defined as the maximum height from the contact surface between the contact electrode 104 and the charge storage portion 102 to the upper surface of the contact electrode 104 including the silicided portion.
  • the boron concentration of polysilicon constituting the contact electrode 104 is about 3 atomic% or more and 5 atomic% or less.
  • the boron concentration of polysilicon constituting the contact electrode 104 can be specified to be about 1.5 ⁇ 10 21 atoms / cm 3 or more and 2.5 ⁇ 10 21 atoms / cm 3 or less.
  • fluorescent X-ray concentration measurement (XRF) and nuclear reaction analysis (NRA) are preferable, and secondary ion mass spectrometry (SIMS) and Rutherford backscattering spectroscopy (RBS) are preferable. Absent. This is because it is difficult to obtain sufficient measurement accuracy in SIMS because the boron concentration of the contact electrode 104 is high, and it is difficult to measure light elements such as boron in RBS.
  • the grain size of the polysilicon in the contact electrode 104 can be set in an appropriate range at the time of manufacturing, and contamination of the charge storage portion 102 due to silicide can be reduced.
  • the electrical resistance of the contact electrode 104 can be sufficiently reduced.
  • 4A to 4F are cross-sectional views illustrating a method for manufacturing a solid-state imaging device according to an embodiment of the present disclosure.
  • a resist is formed on the upper surface of the substrate 101 that is made of an N-type semiconductor or has an N-type diffusion region, and then the resist is patterned by lithography. A resist mask having a predetermined pattern is formed. Next, a group III (group 13) impurity such as boron or indium is ion-implanted into a predetermined region of the substrate 101 to form an impurity diffusion layer. Thereafter, the resist is removed, and heat treatment for activating the impurity diffusion layer is applied to form the charge storage portion 102.
  • group III group 13
  • the process similar to the formation of the charge storage portion 102 is repeated under desired conditions of the impurity species to be implanted, implantation energy, heat treatment, and the like, and the readout pixel and the source / drain of the transistor are displayed in the imaging pixel region 1a shown in FIG.
  • a desired diffusion region such as a source / drain region is also formed in the peripheral circuit region 1b shown in FIG.
  • an isolation layer called shallow trench isolation (STI) may be formed of silicon oxide on the substrate 101, and a group V (group 15) impurity is ion-implanted to isolate the isolation layer. May be formed.
  • a gate insulating film and a gate electrode are also formed on the substrate 101 by a known process.
  • an insulating film 103 made of, for example, silicon oxide or the like is formed to a thickness of about 50 nm on the substrate 101 on which a desired diffusion region, gate electrode, and the like are formed, and then lithography. Then, a resist (not shown) is patterned. Next, dry etching is performed using the resist pattern as a resist mask to open a contact hole 120 having a diameter of about 30 nm or more and 300 nm or less exposing the charge storage portion 102.
  • the diameter of the contact hole 120 is smaller than about 50 nm, the interface resistance between the contact electrode formed in the subsequent process and the charge storage portion 102 tends to increase. Further, if the method of the contact hole 120 is larger than about 100 nm, crystal defects are generated in the charge storage portion 102 due to plasma damage during dry etching of the insulating film 103. Therefore, the diameter of the contact hole 120 formed in the insulating film 103 is preferably about 50 nm to 100 nm.
  • amorphous silicon 104 a containing boron is deposited by a CVD method or the like so as to be embedded in the contact hole 120.
  • the amorphous silicon 104a is formed so as to have a desired film thickness on the insulating film 103 in a range of approximately 50 nm to 100 nm.
  • hydrofluoric acid is used to remove the polymer residue and the natural oxide film formed on the charge storage portion 102 exposed at the bottom of the contact hole 120. After cleaning, it is preferable in view of the characteristics of the solid-state imaging device to form a chemical oxide film on the charge storage portion 102 again using ammonia and hydrogen peroxide solution.
  • silane (SiH 4 ) is preferable as the silicon source gas for forming the amorphous silicon 104a, and in addition, disilane (Si 2 H 6 ), trisilane (Si 3 H 8 ), dichlorosilane (SiH) 2 Cl 2) or the like may be used.
  • boron source gas boron trichloride (BCl 3 ) is preferably used. When silane and boron trichloride are reacted with each other, hydrogen chloride (HCl) is generated, which promotes the growth of amorphous silicon 104a containing boron.
  • FIG. 5 is a graph showing the relationship between the deposition rate and the deposition temperature of amorphous silicon containing boron.
  • the deposition rate is about 0.1 nm / min or less (deposition temperature: 420 ° C.).
  • silane and boron trichloride are used, the deposition rate can be improved to about 2.4 nm / min at 420 ° C., as indicated by “ ⁇ ” in FIG. Therefore, in this embodiment, amorphous silicon containing boron is formed using silane and boron trichloride as source gases.
  • a batch type apparatus is preferably used instead of a single wafer type apparatus in consideration of throughput.
  • FIG. 6A is a schematic view showing an example of a film forming apparatus for boron-containing amorphous silicon
  • FIG. 6B is a view showing a nozzle structure in the film forming apparatus.
  • the film forming apparatus shown in FIG. 6A is a batch type apparatus, and includes a reaction furnace 402 and a wafer boat 403 in which a plurality of wafer-like substrates 101 can be installed in the reaction furnace 402.
  • the substrate 101 When depositing the amorphous silicon 104 a on the substrate 101, the substrate 101 is placed on the wafer boat 403 in the reaction furnace 402 heated by the resistance heater 401, and silane is discharged from the nozzle 405 and the nozzle 406 under reduced pressure. Supply boron trichloride respectively.
  • Boron trichloride and silane are supplied using multi-stage nozzles (nozzles 405 and 406) each having a single tube nozzle 407 connected in multiple stages, regardless of the position of the wafer boat 403 holding the substrate 101.
  • Amorphous silicon 104a having a desired film thickness can be formed on the substrate 101. It is also effective to improve the film thickness uniformity by using a porous nozzle 408 that can supply boron trichloride in a direction parallel to each substrate 101.
  • the temperature in the reaction furnace 402 is about 400 ° C. or more and about 430 ° C. or less, and the pressure in the reaction furnace 402 is preferably about 40 Pa or more and 80 Pa or less. More preferably, the temperature in the reaction furnace 402 is about 420 ° C. and the pressure is about 60 Pa.
  • FIG. 7 is a diagram showing the relationship between the position of the substrate and the deposited polysilicon film thickness when the film forming apparatus shown in FIG. 6 is used.
  • the top, center, and bottom regions are plotted.
  • silane and boron trichloride react with each other to generate hydrogen chloride, thereby promoting film formation.
  • the thickness is lowered, the polysilicon film thickness on the substrate 101 held in the top region is lowered.
  • the supply of boron trichloride is performed using a multistage nozzle (nozzle 406) or a multi-hole nozzle 408 shown in FIGS. 6 (a) and 6 (b).
  • the boron concentration in the amorphous silicon 104a containing boron is set to be about 3 atomic% or more and 5 atomic% or less when the amorphous silicon 104a is changed to polysilicon in the heat treatment in the next step.
  • the boron concentration in the amorphous silicon 104a hardly changes even after the heat treatment, and is maintained as it is as the boron concentration in the polysilicon. That is, if the film formation conditions are determined so that the boron concentration in the amorphous silicon 104a containing boron is about 3 atomic% or more and 5 atomic% or less, the boron concentration in the polysilicon after the heat treatment is also about 3 atomic% or more and 5 atomic%. The range is as follows.
  • amorphous silicon 104a containing boron is crystallized by heat treatment to form boron-containing polysilicon 104b.
  • the maximum value of the grain size in the boron-containing polysilicon 104b is in the range of about 2 nm to 30 nm.
  • the maximum grain size in the boron-containing polysilicon 104b is the film thickness of the boron-containing polysilicon 104b, that is, from the contact surface between the boron-containing polysilicon 104b and the charge storage portion 102 to the upper surface of the boron-containing polysilicon 104b. It is about 1/50 or more and 1/5 or less of the maximum height.
  • FIG. 8 is a diagram showing the relationship between the heat treatment temperature of the amorphous silicon 104a containing boron and the resistivity of the boron-containing polysilicon 104b after the heat treatment. This figure shows the results of measurement of amorphous silicon 104a formed at 420 ° C. using the above-described film forming apparatus.
  • the resistivity is 2500 to 3700 ⁇ ⁇ cm, and the minimum value of the resistivity by heat treatment at about 600 ° C .: It is considered that 2500 ⁇ ⁇ cm is taken. Further, when the boron concentration is 2.5 atomic% ( ⁇ ), it shows a resistivity of 2000 to 2500 ⁇ ⁇ cm, and is considered to have a minimum value of 2000 ⁇ ⁇ cm at around 600 ° C. When the boron concentration is 4.5 atomic% ( ⁇ ), the resistivity is 1800 to 2400 ⁇ ⁇ cm, and takes a minimum value of 1800 ⁇ ⁇ cm in the vicinity of 700 ⁇ 50 ° C.
  • the boron concentration is 7.0 atomic% ( ⁇ )
  • it shows a resistivity of 2400 to 3700 ⁇ ⁇ cm, and has a minimum resistivity around 750 ° C.
  • the resistivity of boron-containing polysilicon obtained by heat-treating amorphous silicon containing boron is greatly influenced by the boron concentration in the amorphous silicon and the grain size of the polysilicon formed after the heat treatment.
  • FIG. 9A is a diagram schematically showing the relationship between polysilicon grain size and resistivity
  • FIG. 9B is a diagram schematically showing the relationship between polysilicon dopant concentration and resistivity
  • FIG. 6C is a diagram schematically showing the relationship between the boron concentration and the resistivity of polysilicon
  • FIG. 9D shows the result of measuring the relationship between the boron concentration and the resistivity of polysilicon when the heat treatment temperature is 650 ° C. ((), 750 ° C. ( ⁇ ), and 850 ° C. ( ⁇ ).
  • FIG. 9A is a diagram schematically showing the relationship between polysilicon grain size and resistivity
  • FIG. 9B is a diagram schematically showing the relationship between polysilicon dopant concentration and resistivity
  • FIG. 6C is a diagram schematically showing the relationship between the boron concentration and the resistivity of polysilicon
  • FIG. 9D shows the result of measuring the relationship between the boron concentration and the resistivity of polysilicon when the heat treatment temperature is 650 °
  • the resistivity of polysilicon increases as the crystal grain size decreases, as shown in FIG. 9A, and increases as the impurity concentration decreases, as shown in FIG. 9B.
  • boron-containing amorphous silicon is heat-treated to form boron-containing polysilicon, if the boron concentration in the amorphous silicon is high, boron inhibits silicon crystallization, resulting in a small grain size crystal, and the boron concentration is low. Large grains grow because the crystal growth is hardly inhibited. Therefore, as shown in FIG. 9 (c), when the heat treatment temperature is kept constant between 600 ° C. and 900 ° C., the resistivity of the polysilicon with respect to the boron concentration does not increase or decrease monotonously.
  • the curve has a minimum value for the boron concentration in the range.
  • the resistivity of polysilicon generally takes a minimum value when the boron concentration is in the range of about 3 atomic% to 5 atomic%, regardless of the heat treatment temperature.
  • a contact electrode made of polysilicon containing boron has a higher resistance than a contact electrode made of a metal material and tends to cause an operation delay of the device. Therefore, it is required to have a resistivity as low as possible. Therefore, by setting the boron concentration in the range of about 3 atomic% or more and 5 atomic% or less, it is possible to obtain a substantially minimum resistivity as a contact electrode made of polysilicon.
  • the heat treatment temperature zone suitable for setting the resistivity to the minimum level is in the range of about 650 ° C. or more and 750 ° C. or less.
  • the heat treatment time is in the range of about 5 to 30 minutes
  • the inside of the furnace is in an inert gas atmosphere such as nitrogen
  • the temperature rising rate is in the range of about 5 ° C./min to 10 ° C./min.
  • heat treatment is applied to the amorphous silicon containing boron.
  • boron-containing polysilicon having a resistivity of about 1800 ⁇ ⁇ cm or more and 2000 ⁇ ⁇ cm or less can be obtained.
  • boron-containing polysilicon can be formed from amorphous silicon containing boron, and crystal defects in the charge storage portion 102 can be recovered.
  • a single wafer heat treatment apparatus typified by a lamp annealing apparatus
  • the amorphous silicon 104a can be made into polysilicon, there is a possibility that the crystal recovery of the charge storage portion 102 is insufficient. is there. Therefore, it is preferable to use a batch-type heat treatment apparatus as shown in FIG.
  • the heat treatment apparatus shown in FIG. 10A includes a heating chamber 802, a wafer boat 803 that is disposed in the heating chamber 802 and can have a plurality of wafer-like substrates 101, and a heater 801 that heats the heating chamber 802. And.
  • Such a batch-type heat treatment apparatus is suitable for crystal recovery of the charge storage part in that a sufficient heat treatment time can be secured without causing a decrease in productivity, and dark current derived from crystal defects is reduced. Can be reduced.
  • this heat treatment is not limited to a nitrogen atmosphere, but is performed in an inert gas atmosphere such as argon, so that polysilicon can be formed and the crystal of the charge storage portion can be recovered.
  • FIG. 10B is a diagram showing an example of a heating profile in the heat treatment for forming the boron-containing polysilicon 104b.
  • a temperature trace log of the internal thermocouple in the center portion of the furnace when the standby temperature is 700 ° C., the heating rate is 8 ° C./min, the heat treatment temperature is 750 ° C., and the heat treatment time is 10 minutes is shown.
  • the resistivity is higher when the heat treatment is performed at 850 ° C., which is a high-temperature heat treatment, than the heat treatment at 650 ° C. and 750 ° C.
  • the grain size of the boron-containing polysilicon obtained at each processing temperature was confirmed by TEM, the grain size of the boron-containing polysilicon was smaller when the heat treatment at 850 ° C. was applied compared to the heat treatment at 650 ° C. It was. From this, it can be understood that the resistivity of boron-containing polysilicon is increased by reducing the grain size of polysilicon by heat treatment at 850 ° C.
  • FIGS. 11 (a) and 11 (b) are diagrams schematically showing the relationship between the heating rate in the heat treatment and the crystallization of silicon.
  • FIG. 11A when the temperature is rapidly raised during the heat treatment, many crystal nuclei are generated in the amorphous silicon, and the crystal growth proceeds based on each crystal nuclei, so that the grain size is small. Become.
  • FIG. 11B when the temperature is raised slowly, the generation of crystal nuclei is suppressed, and the grain size of polysilicon tends to increase.
  • FIG. 9A when the grain size is small, the resistivity of the polysilicon is increased. Therefore, in order to obtain a low resistivity polysilicon, it is desirable to raise the temperature gradually so that the grain size is increased.
  • the heat treatment temperature and the temperature increase rate are set so that the maximum value of the grain size is about 2 nm or more, preferably 5 nm or more.
  • the maximum grain size is set to about 1/50 or more with respect to the film thickness of the boron-containing polysilicon 104b.
  • the resist is patterned by lithography in the step shown in FIG. 4E, and then the contact electrode 104c made of boron-containing polysilicon is formed by dry etching using the resist pattern as a mask.
  • the contact electrode 104 has an electrode lower part 110 embedded in the contact hole 120 and an electrode upper part 114 protruding from the upper surface of the insulating film 103.
  • the electrode upper portion 114 covers the upper surface of the portion of the insulating film 103 located around the contact hole 120.
  • the insulating film 103 can be used as a silicide block layer in a later step.
  • the source / drain regions where silicide is not formed later and the imaging pixel region where the gate electrode is formed leave the insulating film 103 serving as a silicide block layer, and the peripheral circuit region where silicide is formed in the gate electrode or source / drain region, etc. Then, if the insulating film is removed, silicide can be formed only at a desired portion later.
  • Ni preferably Ni containing Pt in a range of about 5% to 10%
  • heat treatment is performed, so that an electrode upper portion 114 of the contact electrode 104c is applied.
  • the contact electrode 104 including the silicide 105 is formed by forming the silicide 105 including Ni on the surface portion of the substrate.
  • the silicide 105 can greatly reduce the contact resistance between the contact electrode 104 and a metal contact connected to the contact electrode 104.
  • the solid-state image sensor of this embodiment can be manufactured by forming the interlayer insulation layer 201, the metal contact 202, the wiring 203, etc. by a well-known method after this (refer FIG. 2).
  • the maximum grain size of the boron-containing polysilicon is larger than about 30 nm, or a grain size larger than the polysilicon film thickness (the height of the contact electrode 104) (about the film thickness).
  • the contact electrode 104 having a grain size larger than 1/5 is formed, the crystal grain boundary may penetrate from the silicide 105 to the charge storage portion 102.
  • Ni in the silicide 105 diffuses to the charge storage unit 102 and generates a dark current. Therefore, in the heat treatment shown in FIG.
  • the maximum grain size of the boron-containing polysilicon 104b is smaller than about 30 nm, or about 1 with respect to the film thickness (height) of the boron-containing polysilicon 104b. It is preferable to set the heat treatment temperature and the temperature increase rate so that / 5 or less. More preferably, the heat treatment conditions are set so that the maximum grain size is about 20 nm or less.
  • FIG. 12A is a diagram showing the results of backside SIMS when a polysilicon layer having a maximum grain size of about 100 nm is formed with a thickness of 80 nm and silicide is formed on the surface of the upper portion of the polysilicon.
  • measurement was performed by fabricating a measurement device in which a base SiO 2 film, a polysilicon layer, and a silicide layer (NiPtSi layer) were sequentially formed on a silicon substrate.
  • Ni is not diffused, the Ni concentration observed in the silicon substrate is 1 ⁇ 10 18 atoms / cm 3 or less which is the background, but the Ni concentration in the polysilicon layer is 3 ⁇ 10 19 atoms / cm 3. Since it is cm 3 or more, it can be seen that Ni diffuses from the polysilicon layer to the underlying SiO 2 layer.
  • FIG. 12B is a diagram showing the results of backside SIMS when a polysilicon layer having a maximum grain size of about 10 nm is formed with a thickness of 80 nm and silicided. From the results shown in the figure, it was found that Ni diffusion did not diffuse to the bottom of the polysilicon layer, but stopped at the surface of the polysilicon layer. Thus, the diffusion of Ni stops at the polysilicon layer, and the Ni concentration in the polysilicon layer is about 1 ⁇ 10 18 atoms / cm 3 like the Ni concentration in the silicon substrate except for the vicinity of the silicide. It can be said that there is almost no Ni diffusion to the SiO 2 layer.
  • the resistivity is higher than that of a metal contact using tungsten or titanium.
  • the contact electrode made of polysilicon is provided. At this time, for the purpose of reducing the resistance of the contact electrode made of polysilicon as much as possible, the grain size of the polysilicon constituting the contact electrode can be increased, and only the surface portion of the upper portion of the contact electrode can be silicided.
  • the silicide diffuses along the crystal grain boundary, and the charge accumulation portion is contaminated with metal. receive. In order to prevent this metal contamination, it is effective to prevent silicide diffusion by reducing the grain size of polysilicon. That is, there is a trade-off relationship between reducing the resistance of the contact electrode 104 made of polysilicon and preventing silicide diffusion into the charge storage portion 102.
  • boron-containing amorphous silicon having a boron concentration of 3 atomic% or more and 5 atomic% or less using silane and boron trichloride heat treatment is performed in a range of 650 ° C. or more and 750 ° C. or less, and amorphous silicon is formed.
  • polysilicon boron-containing polysilicon having a grain size in a desired range can be formed. As a result, it is possible to form a contact electrode having low resistance and sufficiently suppressing metal contamination of the charge storage portion.
  • the boron concentration of amorphous silicon is 3 atomic% or more and 5 atomic% or less and the heat treatment temperature when forming boron-containing polysilicon is 650 ° C. or more and 750 ° C. or less, most of boron contained in the contact electrode 104 is obtained. Since it is incorporated into the silicon crystal and activated, diffusion into the charge storage portion 102 can be effectively suppressed. Even if a small amount of boron diffuses into the surface layer portion of the charge storage portion 102, the function of the charge storage portion 102 is not affected.
  • the contact electrode 104 connected to the charge storage unit 102 of the organic solid-state imaging device has been described.
  • the contact electrode 104 is connected to an impurity region (diffusion region) other than the charge storage unit 102.
  • the contact electrode described above can be applied to a readout unit in an imaging pixel region of a CMOS sensor. It is also useful as a contact electrode connected to a source / drain region in a transistor constituting an organic solid-state imaging device or a CMOS sensor.
  • a diffusion region in an imaging pixel region that does not like metal contamination can be used as a low-resistance contact electrode without metal contamination in the imaging pixel region, so that a solid-state imaging device that can realize high image quality with reduced noise Can be obtained.
  • solid-state imaging device and the manufacturing method thereof described above are one embodiment of the present invention, and the shape, size, constituent material, manufacturing conditions, etc. of each part can be changed as appropriate without departing from the spirit of the present invention. It is.
  • the solid-state imaging device is used in imaging devices such as a digital still camera and a digital movie camera, and various electronic devices including the imaging device.
  • Solid-state image sensor 1a Imaging pixel area

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

固体撮像素子は、不純物領域１０２が形成された基板１０１と、基板１０１上に形成された絶縁膜１０３と、絶縁膜１０３を貫通し、不純物領域１０２と接合するコンタクト電極１０４とを備える。コンタクト電極１０４は、絶縁膜１０３内に埋め込まれた電極下部１１０と、絶縁膜１０３の上面から突き出た電極上部１１４とを有するとともに、ボロンを含むポリシリコンからなり、コンタクト電極１０４を構成するポリシリコンのグレインサイズの最大値は２ｎｍ以上且つ３０ｎｍ以下であり、電極上部１１４の少なくとも表面部にはシリサイド１０５が形成される。

Description

固体撮像素子及びその製造方法
　本明細書に記載された技術は、コンタクト領域を備えた固体撮像素子、及びその製造方法に関する。
　ディジタルスチルカメラなどに搭載されている固体撮像素子、例えば、ＣＭＯＳセンサやＣＣＤセンサは、複数のフォトダイオードが２次元状に配置された撮像領域を備えている。
　近年、多画素化・微細化に伴って画素サイズが小さくなっており、フォトダイオードの面積も小さくなる傾向にある。フォトダイオードの面積が小さくなってくると、１画素当たりの飽和信号量の低下、あるいは開口率・集光効率の低下などによる感度低下など、センサ特性の低下が問題となる。
　固体撮像素子は、半導体基板上に形成されたフォトダイオード等の光電変換部と、光電変換部で生成された信号電荷を転送するための電荷転送電極を有する電荷転送部と、電荷転送部によって転送された信号電荷を電圧信号に変換して出力する信号出力部とを備えている。
　信号出力部として、例えばフローティングディフュージョンアンプが用いられる。当該フローティングディフュージョンアンプは、素子分離領域などが設けられたシリコン基板上に形成され、第１電極材料からなるアンプゲート電極と、フローティングディフュージョンに接し、第２電極材料からなるコンタクト電極とを有している。この第１電極材料及び第２電極材料としては、ポリシリコンやアモルファスシリコンであって、リン等のＮ型不純物が高濃度にドープされたものが用いられる。このような構成を有する固体撮像素子では、コンタクト電極を形成した後のプロセスで加わる熱により、コンタクト電極中の不純物がシリコン基板側へと拡散してフローティングディフュージョンに影響を与える場合がある。
　特許文献１には、フローティングディフュージョンへの不純物拡散の影響を低減するための技術が記載されている。特許文献１に記載の固体撮像素子では、フローティングディフュージョンが形成された半導体基板上に、ゲート絶縁膜、リンやヒ素等のＮ型の不純物が高濃度にドープされた第１電極材料膜とリンやヒ素等のＮ型不純物が低濃度にドープされた第２電極材料膜とが積層されている。ゲート絶縁膜にはフローティングディフュージョン上に位置する開口が設けられており、第２電極材料膜は当該開口内でフローティングディフュージョンに接している。当該固体撮像素子では、第２電極材料膜に含まれる不純物の濃度を下げることにより、第２電極材料膜中の不純物がフローティングディフュージョンに与える影響が低減されるとともに、フローティングディフュージョンを構成する不純物拡散層が拡大するのが抑えられている。
　また、多画素化・微細化に伴って飽和電荷量及び感度特性が低下するにつれ、ノイズの低減が重要となる。ノイズの要因として、フォトダイオードやフローティングディフュージョン等、画素領域内の拡散領域における結晶欠陥や、金属汚染が挙げられる。特に画素領域内のゲート電極やソース／ドレイン領域にシリサイドを形成した場合、シリサイドの形成に使用された金属がフォトダイオードやフローティングディフュージョン等の拡散領域に拡散し、白キズなどのノイズが生じる場合がある。このような問題を解決するために、画素領域内ではシリサイドを形成しない固体撮像素子が一般的となっている（例えば、特許文献２などを参照）。
　また、近年、光利用効率を上げるために基板上方に有機光電変換層を積層した構造の固体撮像素子も開発されている（例えば、特許文献３などを参照）。
特開２００９－１７０８０３号公報 特開２００６－２４５５４０号公報 特開２００９－１３００９０号公報
　しかし、上記従来の固体撮像素子で用いられている、リンやヒ素等のＮ型の不純物をドープしたポリシリコンは、金属に比べ抵抗値が高いため、従来の固体撮像素子では電荷の転送速度を十分上げることができない。さらに、特許文献１に記載の構成では、基板表面に形成されたフローティングディフュージョンへの不純物拡散を抑える目的で、ポリシリコンにドープする不純物量を低減する構成としているので、電荷の転送速度の高速化はより一層望めない。ここで、抵抗値を低減するため、ポリシリコンをシリサイド化することが考えられる。しかし、リンやヒ素等のＮ型不純物を導入したポリシリコンはグレインサイズが大きいことから、ポリシリコンをシリサイド化すると、結晶粒界に沿ってシリサイド反応が進み、基板表面までシリサイドが到達し、基板表面の拡散領域が金属で汚染されてしまう。特に、電荷蓄積部等の拡散領域が金属で汚染されるとノイズが発生することとなる。
　また、抵抗の低い金属を電極材料として用いる場合、電荷の転送速度を上げることはできるが、画素領域内の拡散領域と金属電極との接触面において合金化反応が起こり、結晶欠陥が発生しやすくなる。このため、金属を電極材料として用いることは、前述の、シリサイド化したポリシリコンを電極材料とする場合と同様にノイズの原因となるため、好ましくない。
　さらに、有機固体撮像素子においては、電荷蓄積部と金属電極との接触面での結晶欠陥を起因としたノイズが、特に問題となる。有機固体撮像素子では、信号を発生させる光電変換層と電荷蓄積部とが電気的に接続しているので、電荷蓄積部におけるノイズは信号電荷とともに蓄積され、センサ特性に大きく影響する。
　本発明は、上記課題に鑑み、ノイズの低減が図られた固体撮像素子及びその製造方法を提供することを目的とする。
　上記目的を達成するために、本開示の一実施形態に係る固体撮像素子は、次の構成を採用する。
　すなわち、本開示の一実施形態に係る固体撮像素子は、不純物領域が形成された基板と、前記基板上に形成された絶縁膜と、前記絶縁膜を貫通し、前記不純物領域と接合するコンタクト電極とを備えている。また、前記コンタクト電極は、前記絶縁膜内に埋め込まれた電極下部と、前記絶縁膜の上面から突き出た電極上部とを有するとともに、ボロンを含むポリシリコンからなり、前記コンタクト電極を構成するポリシリコンのグレインサイズの最大値は２ｎｍ以上且つ３０ｎｍ以下であり、前記電極上部の少なくとも表面部にはシリサイドが形成されている。    
　このような構成とすることで、電荷の転送速度の速い低抵抗なコンタクト電極を得ることができる。また、シリサイドに含まれる金属がコンタクト電極を介して不純物領域を汚染しにくくなっているので、固体撮像素子の特性の劣化が抑えられている。
　また、本開示の一実施形態に係る固体撮像素子の製造方法は、基板上に不純物領域を形成する工程と、前記基板上に前記不純物領域を覆う絶縁膜を形成する工程と、前記絶縁膜に前記不純物領域を露出するコンタクトホールを形成する工程と、前記コンタクトホールを埋め込み、前記絶縁膜上にボロンを含むアモルファスシリコンを堆積する工程と、前記アモルファスシリコンを不活性ガスの雰囲気下で熱処理し、グレインサイズの最大値が２ｎｍ以上且つ３０ｎｍ以下のボロン含有ポリシリコンとする工程と、前記ボロン含有ポリシリコンをパターニングして、前記コンタクトホール内に埋め込まれた電極下部と、前記絶縁膜の上面から突き出た電極上部とを有するコンタクト電極を形成する工程と、前記電極上部の少なくとも表面部にシリサイドを形成する工程とを備えている。
　この方法によれば、不純物領域に接続し、電極上部の表面部がシリサイド化された低抵抗なコンタクト電極を、不純物領域の金属汚染等を抑えつつ、形成することができる。
　本開示の一実施形態に係る固体撮像素子及びその製造方法によれば、画素領域の不純物領域に接続される低抵抗なコンタクト電極を、不純物領域の金属汚染を防ぎつつ設けることができる。その結果、画素信号を転送する際の高速化を図りつつ、出力画像のノイズを低減することが可能となる。
図１は、本開示の一実施形態に係る固体撮像素子の概略構成を示す平面図である。 図２は、図１に示す固体撮像素子のII-II線における断面図である。 図３は、本開示の一実施形態に係る固体撮像素子における、電荷蓄積部付近の構造を拡大して示す断面図である。 図４（ａ）～（ｆ）は、本開示の一実施形態に係る固体撮像素子の製造方法を示す断面図である。 図５は、ボロンを含有するアモルファスシリコンの成膜速度と成膜温度との関係を示す図である。 図６（ａ）は、ボロン含有アモルファスシリコン用の成膜装置の一例を示す概略図であり、（ｂ）は当該成膜装置内のノズル構造を示す図である。 図７は、図６に示す成膜装置を用いた場合の基板の位置と堆積されるポリシリコン膜厚との関係を示す図である。 図８は、ボロンを含むアモルファスシリコンの熱処理温度と熱処理後におけるボロン含有ポリシリコンの抵抗率との関係を示す図である。 図９（ａ）は、ポリシリコンのグレインサイズと抵抗率との関係を概略的に示す図であり、（ｂ）は、ポリシリコンのドーパント濃度と抵抗率との関係を概略的に示す図であり、（ｃ）は、ポリシリコンのボロン濃度と抵抗率との関係を概略的に示す図であり、（ｄ）は、各熱処理温度での、ポリシリコンのボロン濃度と抵抗率との関係を測定した結果を示す図である。 図１０（ａ）は、バッチ式の熱処理装置の一例を示す図であり、（ｂ）は、ボロン含有ポリシリコンを形成するための熱処理での加熱プロファイルの一例を示す図である。 図１１（ａ）、（ｂ）は、熱処理における昇温速度とシリコンの結晶化との関係を模式的に示した図である。 図１２（ａ）は、グレインサイズの最大値が約１００ｎｍであるポリシリコン層を膜厚８０ｎｍで形成してポリシリコン上部の表面にシリサイドを形成した場合のバックサイドＳＩＭＳの結果を示す図であり、（ｂ）は、グレインサイズの最大値が約１０ｎｍであるポリシリコン層を膜厚８０ｎｍで形成してシリサイドした場合のバックサイドＳＩＭＳの結果を示す図である。
　以下、本開示の一実施形態に係る固体撮像素子について、図面に基づいて詳細に説明する。
　－固体撮像素子の概要－
　本開示の一実施形態に係る固体撮像素子は、入射光を光電変換して画像を形成するための素子であり、例えばディジタルスチルカメラ、ビデオカメラ、携帯電話等、種々の撮像装置及びこれを備えた電子機器に用いられる。
　また、以下で詳述するコンタクト電極の構成によれば、当該コンタクト電極と不純物領域（拡散領域）との接触部分での結晶欠陥を低減しつつ、光電変換層と不純物領域との間の電気抵抗の増大を抑えうる。また、光電変換層は有機半導体材料で構成されていてもよい。
　本実施形態に係る固体撮像素子は、半導体集積回路用のプロセス、有機固体撮像素子用の公知の製造プロセスを適宜組み合わせて製造することができる。基本的には、フォトリソグラフィ及びエッチングによるパターン形成、イオン注入及び熱処理による拡散領域形成、スパッタやchemical vapor deposition（ＣＶＤ）による素子形成材料の配置、非パターン部の材料の除去、熱処理などの反復操作による。また、有機固体撮像素子の場合は、有機光電変換層や透明電極を形成するプロセス及び操作等が加わる。
　固体撮像素子は、光電変換部／電荷転送部／読み出し部／電極／配線あるいは電荷蓄積部などの部位を、基板内又は基板上方に具備している。
　電荷転送部や読み出し部は、電荷の移動度が高い半導体材料で構成される。その中でも微細化技術が進んでいることと、低コストであることとからシリコンで構成されていることが好ましい。電荷転送／読み出しの方式は数多くあるが、いずれの方式を採用してもよく、好ましくはＣＭＯＳ方式あるいはcharge coupled device（ＣＣＤ）方式が用いられる。これらのうち、ＣＭＯＳ方式の方が高速読み出しが可能であること、画素信号の加算処理が可能なこと、部分読み出しが可能なこと、消費電力が小さいことなどの点で好ましいことが多い。
　有機固体撮像素子の場合、互いに吸収波長の相異なる３種の光電変換層を基板上方に積層し、各光電変換層とこれに対応する電荷蓄積部とを電気配線で接続することができる。この場合も、半導体基板上にＭＩＳトランジスタが各撮像画素単位に形成された構成や、ＣＣＤを有する構成を適宜用いることができる。
　例えば、有機固体撮像素子の場合には、光電変換層に接触する電極のうち半導体基板側にある画素電極、さらに画素電極に接続する配線の材料には、何れの金属を用いてもよく、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、タングステン（Ｗ）、あるいはこれらの合金を用いることが好ましい。光電変換層に接触する電極のうち、光電変換層を挟んで画素電極の反対側にある対向電極についても、何れの金属で構成されていてもよいが、特に光の透過性が高い酸化インジウムスズ（ＩＴＯ）や酸化インジウム亜鉛（ＩＺＯ）で構成されていれば好ましい。
　この他に、入射光を例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分けるカラーフィルタや、入射光を集光するためのマイクロレンズ等を設けることができる。
　以下では、本開示の一実施形態に係る固体撮像素子について、図面を参酌しながら説明する。なお、以下で説明する実施形態は、本発明の構成及びそこから奏される作用・効果を分かり易く説明するために用いる一例であって、本発明は、本質的な特徴部分以外に何ら以下の形態に限定を受けるものではない。
　－固体撮像素子の概略構成－
　図１は、本開示の一実施形態に係る固体撮像素子の概略構成を示す平面図であり、図２は、図１に示す固体撮像素子のII-II線における断面図である。
　図１に示すように、本実施形態に係る固体撮像素子１は、複数の撮像画素が二次元状に配置された撮像画素領域１ａと、個々の撮像画素から読み出された信号を処理するロジック回路が形成された周辺回路領域１ｂとから構成されている。信号は、撮像画素領域１ａから周辺回路領域１ｂへと読み出され、素子の外部に出力される。図１の右側に拡大して示すように、固体撮像素子１における撮像画素領域１ａでは、複数の色に対応する撮像画素１０が２次元配列されている。各撮像画素１０には、それぞれ対応する色のカラーフィルタが設けられている。
　図２に示すように、本実施形態の固体撮像素子１は、基板１０１と、基板１０１上に形成された層間絶縁層２０１と、層間絶縁層２０１上に形成された光電変換層３０１と、光電変換層３０１の上下に互いに対向して設けられた画素電極３０２及び対向電極３０３と、対向電極３０３上に形成されたカラーフィルタ３０４と、カラーフィルタ３０４上に形成されたトップレンズ３０５とを備えている。
　画素電極３０２、カラーフィルタ３０４及びマイクロレンズ３０５は撮像画素１０ごとに設けられている。カラーフィルタ３０４は、図１右図に示すように、例えばベイヤー配列を構成していてもよい。
　また、本実施形態の固体撮像素子は、基板１０１の上部にそれぞれ形成された読み出し部１０７及び電荷蓄積部１０２と、読み出し部１０７と電荷蓄積部１０２との間に位置する基板１０１上にゲート絶縁膜（図示せず）を挟んで設けられたゲート電極１０６と、基板１０１上の読み出し部１０７及び電荷蓄積部１０２を覆い、ゲート電極１０６上に亘って形成された絶縁膜１０３と、一部が絶縁膜１０３を貫通し、電荷蓄積部１０２に接合するコンタクト電極１０４と、層間絶縁層２０１を貫通し、コンタクト電極１０４又はゲート電極１０６に接合する金属コンタクト２０２と、金属コンタクト２０２上に接続された配線２０３と、層間絶縁層２０１を貫通し、配線２０３とこれに対応する画素電極３０２とを接続する上部コンタクト２０４とを備えている。
　コンタクト電極１０４は、ボロンを含むポリシリコン（ボロンドープドポリシリコン）からなり、絶縁膜１０３のコンタクトホール内に埋め込まれた下部（後述の電極下部）と、絶縁膜１０３から突き出た上部（後述の電極上部）とを有している。当該電極上部は、その表面部、すなわち上面部及び側面部に形成されたシリサイド１０５を有している。その一方で、電極下部、及び電極下部と電荷蓄積部１０２との間にはシリサイドが形成されていない。なお、コンタクト電極１０４上に金属コンタクト２０２が設けられていることにより配線２０３とコンタクト電極１０４との間の抵抗は低減されており、シリサイド１０５が設けられていることで、コンタクト電極１０４と金属コンタクト２０２との接触抵抗が低減されている。
　シリサイド１０５の材料としては、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）などの材料が好ましい。なお、図２に示すコンタクト電極１０４は、シリサイド１０５も含めてコンタクト電極１０４とする。以降の記載についても同様である。
　絶縁膜１０３は、シリコン酸化膜やシリコン窒化膜等の絶縁体、又はこれらの絶縁体の積層膜からなり、コンタクト電極１０４が電荷蓄積部１０２まで貫通するコンタクトホールを有している。絶縁膜１０３は、金属コンタクト２０２とゲート電極１０６との接合領域とを除いてゲート電極１０６の側面及び上面、及び基板１０１の上面上に設けられている。
　基板１０１としては、半導体基板等が好ましく用いられ、例えばＮ型の単結晶シリコンからなる基板が用いられる。また、読み出し部１０７と電荷蓄積部１０２とは、共に基板１０１に形成された例えばＰ型の不純物領域であって、図１に示すＸ方向に間を空けて設けられている。
　図２に示す例では、読み出し部１０７、電荷蓄積部１０２及びゲート電極１０６は、ゲート電極１０６への電圧印加によって動作が制御されるＭＩＳトランジスタを構成する。当該ＭＩＳトランジスタは撮像画素１０ごとに設けられていてもよい。図示しないが、ゲート電極１０６の両側面上には絶縁体からなるサイドウォールスペーサが形成されている。サイドウォールスペーサは、例えばシリコン酸化物又はシリコン窒化物、あるいはシリコン酸化膜とシリコン窒化膜の積層膜等で構成される。ゲート電極１０６の構成材料としては導電体が用いられるが、例えば不純物を含むポリシリコンが構成材料として好ましく用いられる。
　なお、読み出し部１０７と電荷蓄積部１０２とは、イオン注入及び熱拡散により形成された拡散領域であってもよいし、ＣＶＤ等によって形成された領域であってもよい。
　また、図示していないが、基板１０１の表層部分には上述のＭＩＳトランジスタ以外のトランジスタのソース・ドレイン等、導電性不純物を含む不純物領域（あるいは拡散領域）が形成されており、それら不純物領域にも絶縁膜１０３に形成されたコンタクトホールに一部が埋め込まれた金属コンタクト２０２、あるいはボロンを含むポリシリコンからなるコンタクト電極が接触している。
　上述した対向電極３０３の上のカラーフィルタ３０４は、各撮像画素１０に応じた波長の光を透過するフィルタである。各カラーフィルタ３０４上には各々透明樹脂等からなるマイクロレンズ３０５が形成されている。図１及び図２では加色法を採用した場合の赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタ３０４が示されているが、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）のカラーフィルタを用い、減色法を採用することもできる。
　画素電極３０２の上に形成される光電変換層３０１は、例えば銅フタロシアニンと、可視領域においてブロードな吸収を有するフラーレンとを同一チャンバー内で同時に蒸着（フラッシュ蒸着等）して混合層を形成することで作製される。光電変換層３０１では、Ｒ、Ｇ、Ｂの各カラーフィルタ３０４を透過した光をそれぞれ吸収し、光電変換により撮像画素１０ごとに電荷が生成される。
　光電変換層３０１の上に形成される対向電極３０３は、真空蒸着により形成される。信号入射光は、対向電極３０３を透過して光電変換層３０１に入射するため、対向電極３０３には光の透過性が高いＩＴＯ等を用いるのが好ましい。
　電荷蓄積部１０２は、光電変換層３０１で生成された信号電荷を蓄積するための部位であり、読み出し部１０７は、ゲート電極１０６への電圧の印加により、読み出された電荷を読み出すための部位である。電荷蓄積部１０２から信号電荷を取り出す場合には、所定の電圧をゲート電極１０６に印加してＭＩＳトランジスタをオン状態にし、読み出し部１０７、及び読み出し部１０７に接続された信号線へと信号を伝達させる。
　また、図２には示していないが、電荷蓄積部１０２以外にもウエルなどのＰ型あるいはＮ型の領域が形成されている他、読み出された信号電荷（信号電圧）を外部に出力するための回路となるトランジスタ、コンタクトや配線などが形成されている。
　なお、電荷蓄積部１０２からの信号の転送は上述のようにトランジスタを用いて行ってもよいが、ＣＣＤを用いて行うことも可能である。
　配線２０３、金属コンタクト２０２、上部コンタクト２０４及びコンタクト電極１０４は、画素電極３０２から電荷蓄積部１０２への信号電荷の移動や、信号電圧の伝達などの経路としての役割を果たす。電荷蓄積部１０２にコンタクト電極１０４を介して接続している金属コンタクト２０２やゲート電極１０６に接続している金属コンタクト２０２の材料としては、例えばタングステンが好ましく、画素電極３０２に接続している上部コンタクト２０４の材料としては、例えばアルミニウムが好ましい。
　配線２０３は一層のみ設けられていてもよいが、複数層設けられていてもよく、固体撮像素子の種類や回路構成等により適宜設定できる。
　画素電極３０２の材料としては例えばアルミニウムが好ましく用いられる。この場合、層間絶縁層２０１上にアルミニウムをスパッタリング法等を用いて堆積し、当該アルミニウムの上にレジストにより所望の平面形状パターンを形成する。その後、ドライエッチングにより四辺形状等、所望の平面形状を有する画素電極３０２が形成される。以上のプロセスは公知のＣＭＯＳプロセス等を適宜用いて行われる。
　なお、図２に示す例では、複数色のカラーフィルタ３０４を設けるとともに、撮像画素１０間で同じ構成の光電変換層３０１を設けているが、カラーフィルタを設けずにＲ、Ｇ、Ｂの各色の光を選択的に吸収するような光電変換層を層間絶縁層２０１上に積層したような構成をとってもよい。
　－固体撮像素子におけるコンタクト電極の詳細構造－
　図３は、本開示の一実施形態に係る固体撮像素子における、電荷蓄積部付近の構造を拡大して示す断面図である。
　同図に示すように、コンタクト電極１０４は、基板１０１上部に形成された拡散領域等の不純物領域に直接接続されている。図３では、拡散領域の例として電荷蓄積部１０２を示している。ここで、拡散領域とは、基板に対してイオン注入による不純物の導入及び熱処理による拡散を行なった領域を言い、信号電荷の蓄積や読み出しを行なうための電荷蓄積部や読み出し部、トランジスタのソース／ドレイン領域等を含む。なお、図３での電荷蓄積部１０２の形状は、図２に示す電荷蓄積部１０２の形状と異なっているが、図２と同様にゲート電極１０６の方向に延びた形状をとってもよい。
　読み出し部１０７及び電荷蓄積部１０２にはボロンやインジウム等のIII族（１３族）不純物が拡散されており、コンタクト電極１０４と同じＰ型の導電性を示す。電荷蓄積部１０２の平面形状は特に限定されないが、例えば四辺形状である。なお、コンタクト電極１０４の平面形状も特に限定されず、四辺形状や円形等であってもよい。
　図３に示すように、コンタクト電極１０４は、絶縁膜１０３に設けられたコンタクトホール１２０に埋め込まれ、ボロンを含むポリシリコンにより構成され、電荷蓄積部１０２に接合する電極下部１１０と、絶縁膜１０３の上面から突き出た電極上部１１４とを有している。電極下部１１０と電極上部１１４は便宜上分けて記載しているが、実際には一体で形成されており、電極下部１１０と電極上部１１４とが分離して形成されているわけではない。
　電極上部１１４の周縁部は、絶縁膜１０３上に位置している。言い換えると、電極上部１１４は、絶縁膜１０３におけるコンタクトホール周辺部に乗り上げて形成されており、従って電極上部１１４の端部は、絶縁膜１０３の上方に位置する。即ち、コンタクト電極１０４の断面は、図２に示すように略Ｔ字形状をしている。電極上部１１４がこのような形状をとっていることにより、絶縁膜１０３の上面から突き出た電極上部１１４のみに確実にシリサイド１０５を形成することができる。また、電極上部１１４の平面面積が電極下部１１０の平面面積よりも大きくなっているので、コンタクト電極に直接接続する金属コンタクト２０２を形成する際のアラインメントずれの許容量を大きくすることが可能となっている。
　電極上部１１４は、ボロンを含むポリシリコンにより構成された部分１１２と、少なくとも電極上部１１４の表面部に位置するシリサイド１０５とを有している。なお、シリサイド１０５が電極上部１１４の表面部のみに設けられていれば電荷蓄積部１０２の金属汚染を防ぐ観点からは好ましいが、シリサイド１０５が電極上部１１４の大部分に設けられていてもよい。シリサイド１０５は、白金を１～１０％程度含有したニッケルシリサイドで構成されていれば好ましいが、コバルトシリサイドやチタンシリサイドで構成されていてもよい。
  また、コンタクト電極１０４を構成するポリシリコンのグレインサイズの最大値は２ｎｍ以上且つ３０ｎｍであれば好ましい。ポリシリコンのグレインサイズの最大値は、より好ましくは５ｎｍ以上且つ２０ｎｍ以下である。ここで、ポリシリコンのグレインサイズは透過電子顕微鏡（ＴＥＭ）やＸ線回折法（ＸＲＤ）を用いた方法により測定することが可能である。ここでいうポリシリコンのグレインサイズの最大値とは、シリコン結晶の最大径を意味するものとする。
　ポリシリコンのグレインサイズの最大値が上述の範囲内であれば、電極上部１１４の表面を確実にシリサイド化することができるとともに、シリサイドが電荷蓄積部１０２表面まで到達することがないため、電荷蓄積部１０２における金属汚染を効果的に低減することができる。
　また、コンタクト電極１０４を構成するポリシリコンのグレインサイズの最大値は、コンタクト電極１０４の高さの約１／５０以上且つ１／５以下である、と規定することもできる。ここで言うコンタクト電極１０４の高さとは、コンタクト電極１０４と電荷蓄積部１０２との接触面から、シリサイド化された部分も含めたコンタクト電極１０４上面までの最大高さであると規定する。
　また、コンタクト電極１０４を構成するポリシリコンのボロン濃度は、約３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下となっている。あるいは、コンタクト電極１０４を構成するポリシリコンのボロン濃度は、約１．５×１０21ａｔｏｍｓ／ｃｍ3以上且つ２．５×１０21ａｔｏｍｓ／ｃｍ3以下と規定することもできる。ここで用いられるボロン濃度の測定方法としては、蛍光Ｘ線濃度測定（ＸＲＦ）、核反応分析法（ＮＲＡ）が好ましく、２次イオン質量分析（ＳＩＭＳ）やラザフォード後方散乱分光法（ＲＢＳ）は好ましくない。これは、ＳＩＭＳでは、コンタクト電極１０４のボロン濃度が高いため、十分な測定精度を得るのが難しく、ＲＢＳでは、ボロンのような軽い元素の測定が難しいからである。
　コンタクト電極１０４中のボロン濃度を上述の範囲にすることにより、製造時にコンタクト電極１０４中のポリシリコンのグレインサイズを適切な範囲にしてシリサイドによる電荷蓄積部１０２の汚染を低減することができるとともに、コンタクト電極１０４の電気抵抗を十分に低減することが可能となる。
　－固体撮像素子の製造方法－
　上述のコンタクト電極１０４の製造方法を主体として、本実施形態の固体撮像素子の製造方法を説明する。
　図４（ａ）～（ｆ）は、本開示の一実施形態に係る固体撮像素子の製造方法を示す断面図である。
　まず、図４（ａ）に示す工程では、Ｎ型半導体で構成されるか、もしくはＮ型拡散領域が形成された基板１０１の上面上にレジストを形成した後、リソグラフィにより当該レジストをパターニングして所定のパターンを有するレジストマスクを形成する。次いで、基板１０１の所定領域にボロンやインジウム等のIII族（１３族）不純物をイオン注入して不純物拡散層を形成する。その後、レジストを除去し、不純物拡散層を活性化させる熱処理を加え、電荷蓄積部１０２を形成する。
　また、注入する不純物種や注入エネルギー、熱処理等を所望の条件にして、電荷蓄積部１０２の形成と同様のプロセスを繰り返し、図１に示す撮像画素領域１ａに読み出し部や、トランジスタのソース／ドレイン領域等を形成するとともに、図１に示す周辺回路領域１ｂにおいてもソース／ドレイン領域等の、デバイスに合わせた所望の拡散領域を形成する。
　この時、図示しないが、基板１０１上部には、shallow trench isolation（ＳＴＩ）と呼ばれる分離層がシリコン酸化物により構成されていてもよく、Ｖ族（１５族）の不純物をイオン注入して分離層を形成してもよい。また、ゲート絶縁膜、ゲート電極も公知のプロセスによって基板１０１上に形成する。
　次に、図４（ｂ）に示す工程では、所望の拡散領域、ゲート電極等が形成された基板１０１上に例えばシリコン酸化物等からなる絶縁膜１０３を厚さ５０ｎｍ程度に形成した後、リソグラフィによりレジスト（図示せず）をパターニングする。次いで、当該レジストパターンをレジストマスクとしてドライエッチングを行い、電荷蓄積部１０２を露出する直径約３０ｎｍ以上且つ３００ｎｍ以下程度の範囲のコンタクトホール１２０を開口する。
　コンタクトホール１２０の直径が約５０ｎｍより小さくなると、この後の工程で形成されるコンタクト電極と電荷蓄積部１０２との界面抵抗が上昇する傾向にある。また、コンタクトホール１２０の方法が約１００ｎｍより大きくなると絶縁膜１０３のドライエッチングの際、電荷蓄積部１０２にプラズマダメージにより結晶欠陥が発生する。そのため、絶縁膜１０３に形成するコンタクトホール１２０の直径は、約５０ｎｍ以上且つ１００ｎｍ以下の大きさであることが好ましい。
　次に、図４（ｃ）に示す工程では、ボロンを含有するアモルファスシリコン１０４ａを、コンタクトホール１２０に埋め込むように、ＣＶＤ法等により堆積する。本工程では、絶縁膜１０３上における膜厚が約５０ｎｍ以上且つ１００ｎｍ以下の範囲の所望の膜厚となるようにアモルファスシリコン１０４ａを形成する。
　なお、ボロンを含有するアモルファスシリコン１０４ａを成膜する前に、コンタクトホール１２０底部に露出する電荷蓄積部１０２上に形成されたポリマー残渣や自然酸化膜を除去するためにフッ化水素酸を用いて洗浄した後、アンモニアと過酸化水素水を用いて、再度、電荷蓄積部１０２上に化学酸化膜を形成することが、固体撮像素子の特性上好ましい。
　本工程において、アモルファスシリコン１０４ａを成膜するためのシリコンソースガスとしては、シラン（ＳｉＨ4）が好ましく、他に、ジシラン（Ｓｉ2Ｈ6）やトリシラン（Ｓｉ3Ｈ8）やジクロロシラン（ＳｉＨ2Ｃｌ2）などを用いてもよい。ボロンソースガスとしては、三塩化ホウ素（ＢＣｌ3）が好ましく用いられる。シランと三塩化ホウ素とを反応させると塩化水素（ＨＣｌ）が発生するので、ボロンを含有するアモルファスシリコン１０４ａの成長が促進される。
　図５は、ボロンを含有するアモルファスシリコンの成膜速度と成膜温度との関係を示す図である。同図に示すように、ボロンソースとしてジボラン（Ｂ2Ｈ6）を使った場合、ジボランがシランと同じ水素化合物であるため、成長反応を促進しにくい。この場合、図５において「＋」印に示すように、成膜速度（デポレート）は、０．１ｎｍ／ｍｉｎ以下（成膜温度：４２０℃）程度となる。また、シランと三塩化ホウ素を用いると、図５中「◆」印で示すように、成膜速度は４２０℃で２．４ｎｍ／ｍｉｎ程度まで向上できる。従って、本実施形態では、シランと三塩化ホウ素をソースガスとしてボロンを含むアモルファスシリコンを形成する。
　この場合、目標堆積膜厚が５０ｎｍ～１００ｎｍとすると、成膜時間が長くなるので、成膜装置としては、スループットを考慮して、枚葉式装置ではなくバッチ式装置が好ましく用いられる。
　図６（ａ）は、ボロン含有アモルファスシリコン用の成膜装置の一例を示す概略図であり、（ｂ）は当該成膜装置内のノズル構造を示す図である。図６（ａ）に示す成膜装置は、バッチ式装置であって、反応炉４０２と、反応炉４０２内で複数のウェハ状の基板１０１を設置できるウェハボート４０３とを備えている。
　アモルファスシリコン１０４ａを基板１０１上に堆積する際には、抵抗加熱ヒータ４０１によって加熱された反応炉４０２内のウェハボート４０３に基板１０１を設置し、減圧下で、ノズル４０５からシランを、ノズル４０６から三塩化ホウ素をそれぞれ供給する。
　三塩化ホウ素とシランは、各々単管ノズル４０７を多段階に連ねた多段階ノズル（ノズル４０５、４０６）を用いて供給されることで、基板１０１を保持するウェハボート４０３の位置に関わらず、基板１０１上に所望の膜厚のアモルファスシリコン１０４ａを形成ことが可能となる。また、各基板１０１に対して平行な方向に三塩化ホウ素を供給できる多孔ノズル４０８を用いることも膜厚の均一性を向上させるのに有効である。
　反応炉４０２内の温度は、約４００℃以上且つ４３０℃以下程度とし、反応炉４０２内の圧力は、好ましくは約４０Ｐａ以上且つ８０Ｐａ以下とする。さらに好ましくは、反応炉４０２内の温度を約４２０℃とし、圧力を約６０Ｐａとする。
　図７は、図６に示す成膜装置を用いた場合の基板の位置と堆積されるポリシリコン膜厚との関係を示す図である。ここでは、上述の成膜装置において、シランを多段階ノズル４０５から供給し、三塩化ホウ素をボトムのノズル４０６ａからのみガス流量を変えて供給した時に形成されるボロン含有アモルファスシリコン１０４ａの膜厚を、トップ、センター、ボトム領域のそれぞれについてプロットしている。
　図７に示すように、成膜装置内では、シランと三塩化ホウ素とが反応して、塩化水素を生じることで膜の形成が促進されるため、ボトムから供給する三塩化ホウ素のガス流量を低下させると、トップ領域に保持された基板１０１上のポリシリコン膜厚が低下する。このため、三塩化ホウ素の供給は、図６（ａ）、（ｂ）に示す多段階ノズル（ノズル４０６）又は多孔ノズル４０８を用いて行われることが好ましい。
　ボロンを含むアモルファスシリコン１０４ａ中のボロン濃度は、次工程の熱処理にてアモルファスシリコン１０４ａをポリシリコンに変化させる際に、約３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下になるように設定する。
　ここで、アモルファスシリコン１０４ａ中のボロン濃度は熱処理を経てもほとんど変わらず、そのままポリシリコン中のボロン濃度として維持される。すなわち、ボロンを含むアモルファスシリコン１０４ａ中のボロン濃度が約３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下となるように成膜条件を決定すれば、熱処理後のポリシリコン中のボロン濃度も約３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下の範囲となる。例えば、アモルファスシリコン１０４ａ中のボロン濃度を４．５ａｔｏｍｉｃ％にするためには、シランを多段階のノズル４０５から各々１５０ｓｃｃｍ（＝ｍＬ／ｍｉｎ）で供給し、三塩化ホウ素を多段階のノズル４０６から各々２ｓｃｃｍ（＝ｍＬ／ｍｉｎ）で供給する。
　次に、図４（ｄ）に示す工程では、ボロンを含むアモルファスシリコン１０４ａを熱処理によって結晶化させ、ボロン含有ポリシリコン１０４ｂを形成する。ここで、ボロン含有ポリシリコン１０４ｂ中のグレインサイズの最大値は、約２ｎｍ以上３０ｎｍ以下の範囲となる。また、ボロン含有ポリシリコン１０４ｂ中のグレインサイズの最大値は、ボロン含有ポリシリコン１０４ｂの膜厚、すなわちボロン含有ポリシリコン１０４ｂと電荷蓄積部１０２との接触面からボロン含有ポリシリコン１０４ｂの上面までの最大高さの約１／５０以上且つ１／５以下となる。
　図８は、ボロンを含むアモルファスシリコン１０４ａの熱処理温度と熱処理後におけるボロン含有ポリシリコン１０４ｂの抵抗率との関係を示す図である。同図では、上述の成膜装置を用いて４２０℃で形成されたアモルファスシリコン１０４ａについて測定した結果を示す。
　図８に示す結果から、ボロン濃度が１．０ａｔｏｍｉｃ％の場合（○）は、ボロン濃度が低いため、２５００～３７００μΩ・ｃｍの抵抗率を示し、６００℃程度の熱処理で抵抗率の最小値：２５００μΩ・ｃｍを取ると考えられる。また、ボロン濃度が２．５ａｔｏｍｉｃ％の場合（□）も、２０００～２５００μΩ・ｃｍの抵抗率を示し、同様に６００℃付近で最小値２０００μΩ・ｃｍを取ると考えられる。ボロン濃度が４．５ａｔｏｍｉｃ％の場合（△）は１８００～２４００μΩ・ｃｍの抵抗率を示し、７００±５０℃の付近で最小値１８００μΩ・ｃｍを取る。
　ボロンをポリシリコンにイオン注入して熱処理した場合、高温にすればするほど、活性化率が向上し、抵抗は低下する。これに対し、ボロンを含むアモルファスシリコンを熱処理してボロン含有ポリシリコンにした場合、この熱処理の温度を高温にするほど抵抗が上昇する。また、ボロンを含むアモルファスシリコンの成膜温度が４２０℃である場合、熱処理温度を６００℃以下に低下させると、４２０℃に漸近するように抵抗率が上昇すると考えられる。
　また、ボロン濃度が７．０ａｔｏｍｉｃ％の場合（◇）、２４００～３７００μΩ・ｃｍの抵抗率を示し、７５０℃付近に抵抗率の最小値をもつ。これは、図８に示すボロン濃度が１．０～４．５ａｔｏｍｉｃ％の場合の熱処理温度依存性と異なり、ボロン濃度が高いゆえに、熱処理の際に結晶成長が阻害されているためと考えられる。つまり、ボロンを含むアモルファスシリコンを熱処理して得られたボロン含有ポリシリコンの抵抗率は、アモルファスシリコン中のボロン濃度と熱処理後に形成されたポリシリコンのグレインサイズとに大きく影響される。
　図９（ａ）は、ポリシリコンのグレインサイズと抵抗率との関係を概略的に示す図であり、（ｂ）は、ポリシリコンのドーパント濃度と抵抗率との関係を概略的に示す図であり、（ｃ）は、ポリシリコンのボロン濃度と抵抗率との関係を概略的に示す図である。また、図９（ｄ）は、熱処理温度を６５０℃（◇）、７５０℃（□）、８５０℃（△）とした場合におけるポリシリコンのボロン濃度と抵抗率との関係を測定した結果を示す図である。
　一般的に、ポリシリコンの抵抗率は、図９（ａ）に示すように、結晶のグレインサイズが小さくなると上昇し、図９（ｂ）に示すように、不純物濃度が小さくなると上昇する。しかし、ボロン含有アモルファスシリコンを熱処理してボロン含有ポリシリコンとする場合、アモルファスシリコン中のボロン濃度が高いと、ボロンがシリコンの結晶化を阻害するため小さなグレインサイズの結晶となり、ボロン濃度が低いと結晶成長が阻害されにくくなるため、大きなグレインが成長する。そのため、図９（ｃ）に示すように、６００℃～９００℃の間で熱処理温度を一定にした場合、ボロン濃度に対するポリシリコンの抵抗率は、単調増加あるいは単調減少とはならずに、ある範囲のボロン濃度に対して最小値をとるような曲線となる。
　また、図９（ｄ）に示す結果から、熱処理温度によらず、ボロン濃度が約３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下の範囲でポリシリコンの抵抗率は概ね最小値をとることが分かる。ボロンを含むポリシリコンからなるコンタクト電極は、金属材料からなるコンタクト電極より抵抗が高く、デバイスの動作遅延を生じやすいので、できる限り抵抗率が低いことが求められる。そこで、ボロン濃度が約３ａｔｏｍｉｃ％以上５ａｔｏｍｉｃ％以下の範囲に設定することで、ポリシリコンからなるコンタクト電極としては、概ね最小の抵抗率を得ることができる。
　また、図８、図９（ｄ）に示す結果から、抵抗率を最小レベルにするのに適した熱処理温度帯は、約６５０℃以上７５０℃以下の範囲であることが分かる。この際に、例えば、熱処理時間は約５分～３０分の範囲とし、炉内は窒素等の不活性ガス雰囲気にして、昇温速度は約５℃／ｍｉｎ以上且つ１０℃／ｍｉｎ以下の範囲にて、ボロンを含むアモルファスシリコンに熱処理を加える。このような熱処理により、抵抗率が約１８００μΩ・ｃｍ以上且つ２０００μΩ・ｃｍ以下のボロン含有ポリシリコンを得ることができる。
　この熱処理によれば、ボロンを含むアモルファスシリコンからボロン含有ポリシリコンを形成するとともに、電荷蓄積部１０２の結晶欠陥を回復させることもできる。ランプアニール装置に代表される枚葉式熱処理装置を用いることもできるが、その場合、アモルファスシリコン１０４ａのポリシリコン化は可能であるものの、電荷蓄積部１０２の結晶回復が不十分となる可能性がある。そのため、熱処理には図１０（ａ）に示すようなバッチ式の熱処理装置を用いることが好ましい。ここで、図１０（ａ）に示す熱処理装置は、加熱室８０２と、加熱室８０２内に配置され、複数のウェハ状の基板１０１を設置できるウェハボート８０３と、加熱室８０２を加熱するヒータ８０１とを備えている。
　このようなバッチ式の熱処理装置は、生産性の低下を来すことなく十分な熱処理時間を確保することができる点で電荷蓄積部の結晶回復に適しており、結晶欠陥に由来する暗電流を低減できる。なお、この熱処理は、窒素雰囲気に限らずアルゴン等の不活性ガス雰囲気下で行われることにより、ポリシリコンの形成及び電荷蓄積部の結晶回復が可能である。
　図１０（ｂ）はボロン含有ポリシリコン１０４ｂを形成するための熱処理での加熱プロファイルの一例を示す図である。ここでは、待機温度７００℃、昇温速度８℃／ｍｉｎ、熱処理温度７５０℃、熱処理時間１０分である場合の、炉内センター部分の内部熱電対の温度トレースログを示す。
　ところで、図９（ｄ）に示す結果では、６５０℃、７５０℃での熱処理より、高温熱処理である８５０℃で熱処理した方が抵抗率が高くなっている。それぞれの処理温度で得られたボロン含有ポリシリコンのグレインサイズをＴＥＭで確認したところ、６５０℃での熱処理に比べて、８５０℃での熱処理を加えた方がボロン含有ポリシリコンのグレインサイズは小さかった。このことから、８５０℃の熱処理ではポリシリコンのグレインサイズが小さくなることで、ボロン含有ポリシリコンの抵抗率が高くなったと理解できる。
　図１１（ａ）、（ｂ）は、熱処理における昇温速度とシリコンの結晶化との関係を模式的に示した図である。図１１（ａ）に示すように、熱処理の際、急激に高温に昇温されるとアモルファスシリコン中に結晶核が多数発生し、各々の結晶核を元に結晶成長が進むためグレインサイズが小さくなる。逆に、図１１（ｂ）に示すように、緩やかに昇温させた場合、結晶核の発生が抑制されるため、ポリシリコンのグレインサイズが大きくなる傾向にある。図９（ａ）に示したとおり、グレインサイズが小さい場合、ポリシリコンの抵抗率は大きくなるため、低抵抗率のポリシリコンを得るためには、グレインサイズが大きくなる緩やかな昇温が望ましい。
　特に、グレインサイズの最大値が約２ｎｍより小さい場合は、アモルファスに近くなるので固体撮像素子の動作に支障を来すほど抵抗値が大きくなる。そのため、グレインサイズの最大値が約２ｎｍ以上、好ましくは５ｎｍ以上となるように熱処理温度、昇温速度を設定する。また、ボロン含有ポリシリコン１０４ｂの膜厚に対してグレインサイズの最大値が約１／５０以上の大きさとなるようにする。
　以上で説明した熱処理の後、図４（ｅ）に示す工程で、リソグラフィによってレジストをパターニングした後、レジストパターンをマスクとして用いたドライエッチングにより、ボロン含有ポリシリコンからなるコンタクト電極１０４ｃを形成する。コンタクト電極１０４は、コンタクトホール１２０内に埋め込まれた電極下部１１０と、絶縁膜１０３の上面から突き出た電極上部１１４とを有している。電極上部１１４は、絶縁膜１０３のうちコンタクトホール１２０の周囲に位置する部分の上面を覆っている。
　なお、図示しないが、本工程において、コンタクトホール１２０の周囲からゲート電極上に亘る絶縁膜１０３を残しておくことにより、後の工程で絶縁膜１０３をシリサイドブロック層として用いることができる。言い換えれば、後にシリサイドを形成しないソース／ドレイン領域やゲート電極の形成された撮像画素領域ではシリサイドブロック層となる絶縁膜１０３を残し、ゲート電極やソース／ドレイン領域にシリサイドを形成する周辺回路領域等では絶縁膜を除去するようにすれば、後で所望の部位のみにシリサイドを形成することができる。
　次に、図４（ｆ）に示す工程で、Ｎｉ、好ましくはＰｔを約５％以上且つ１０％以下の範囲で含有するＮｉを堆積させた後、熱処理を加え、コンタクト電極１０４ｃの電極上部１１４の表面部にＮｉを含むシリサイド１０５を形成することにより、当該シリサイド１０５を含むコンタクト電極１０４を形成する。シリサイド１０５により、コンタクト電極１０４とこれに接続される金属コンタクト等との接触抵抗を大幅に低減することができる。
　なお、この後に公知の方法により層間絶縁層２０１や金属コンタクト２０２、及び配線２０３等を形成することで、本実施形態の固体撮像素子が作製できる（図２参照）。
　上述のシリサイド形成工程において、ボロン含有ポリシリコンのグレインサイズの最大値が約３０ｎｍより大きい場合、あるいは、ポリシリコン膜厚（コンタクト電極１０４の高さ）に比較して大きいグレインサイズ（膜厚の約１／５より大きいグレインサイズ）を持つコンタクト電極１０４が形成されていると、結晶粒界がシリサイド１０５から電荷蓄積部１０２まで突き抜けることがある。この場合、シリサイド１０５中のＮｉは電荷蓄積部１０２まで拡散し、暗電流を生じさせる。このため、図４（ｄ）に示す熱処理では、ボロン含有ポリシリコン１０４ｂのグレインサイズの最大値が約３０ｎｍより小さくなる、あるいは、ボロン含有ポリシリコン１０４ｂの膜厚（高さ）に対して約１／５以下になるよう、熱処理温度、昇温速度を設定することが好ましい。より好ましくは、グレインサイズの最大値が約２０ｎｍ以下となるように熱処理条件を設定する。
　図１２（ａ）は、グレインサイズの最大値が約１００ｎｍであるポリシリコン層を膜厚８０ｎｍで形成してポリシリコン上部の表面にシリサイドを形成した場合のバックサイドＳＩＭＳの結果を示す図である。ここでは、シリコン基板上に下地ＳｉＯ2膜、ポリシリコン層、シリサイド層（ＮｉＰｔＳｉ層）が下から順に形成された測定用デバイスを作製して測定を行った。
　Ｎｉが拡散していなければ、シリコン基板中で観察されるＮｉ濃度は、バックグラウンドである１×１０18ａｔｏｍｓ／ｃｍ3以下になるが、ポリシリコン層中のＮｉ濃度は３×１０19ａｔｏｍｓ／ｃｍ3以上あることから、Ｎｉは、ポリシリコン層中から下地ＳｉＯ2層まで拡散していることが分かる。
　図１２（ｂ）は、グレインサイズの最大値が約１０ｎｍであるポリシリコン層を膜厚８０ｎｍで形成してシリサイドした場合のバックサイドＳＩＭＳの結果を示す図である。同図に示す結果から、Ｎｉ拡散は、ポリシリコン層の底部まで拡散することなく、ポリシリコン層の表面部で拡散が止まっていることが分かった。このようにＮｉの拡散はポリシリコン層で止まっており、ポリシリコン層中のＮｉ濃度は、シリサイド近傍を除き、シリコン基板中のＮｉ濃度と同様に１×１０18ａｔｏｍｓ／ｃｍ3程度なので、下地ＳｉＯ2層までのＮｉ拡散はほぼ無いといえる。
　以上のように、本実施形態の固体撮像素子では、金属汚染が原因となる暗電流などの固体撮像素子特有の課題を解決する目的で、タングステンやチタンを用いた金属コンタクトと比較して抵抗率は上昇するのにも関わらず、ポリシリコンからなるコンタクト電極を設ける。このとき、ポリシリコンからなるコンタクト電極の抵抗をできる限り下げる目的で、コンタクト電極を構成するポリシリコンのグレインサイズを大きくすること、及びコンタクト電極上部の表面部のみをシリサイド化することができる。
　しかし、グレインサイズが、ある程度の大きさを越える、あるいは、ポリシリコン電極の膜厚に比較してある範囲以上に大きくなると、結晶粒界に沿ってシリサイドが拡散し、電荷蓄積部が金属汚染を受ける。この金属汚染を防止するためには、ポリシリコンのグレインサイズを小さくして、シリサイド拡散を防止することが有効である。つまり、ポリシリコンからなるコンタクト電極１０４の低抵抗化と、電荷蓄積部１０２へのシリサイド拡散の防止は、トレードオフの関係にある。
　これらに対して、シランと三塩化ホウ素を用いてボロン濃度が３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下のボロン含有アモルファスシリコンを堆積した後、６５０℃以上且つ７５０℃以下の範囲で熱処理を行ない、アモルファスシリコンをポリシリコン化することで、所望範囲のグレインサイズからなるボロン含有ポリシリコンを形成することができる。その結果、低抵抗で、且つ電荷蓄積部の金属汚染が十分に抑えられたコンタクト電極を形成することができる。
　また、アモルファスシリコンのボロン濃度が３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下で、ボロン含有ポリシリコンを形成する際の熱処理温度が６５０℃以上且つ７５０℃以下としていることにより、コンタクト電極１０４に含まれるボロンのほとんどはシリコン結晶中に取り込まれて活性化されるので、電荷蓄積部１０２への拡散を効果的に抑えることができる。また、微量のボロンが電荷蓄積部１０２の表層部に拡散したとしても、電荷蓄積部１０２の機能に影響はない。
　なお、本実施形態では、有機固体撮像素子の電荷蓄積部１０２に接続するコンタクト電極１０４について説明したが、当該コンタクト電極１０４は、電荷蓄積部１０２以外の不純物領域（拡散領域）に接続するコンタクト電極として用いることもできる。例えば、上述のコンタクト電極は、ＣＭＯＳセンサの撮像画素領域における読み出し部などに適用することができる。また、有機固体撮像素子やＣＭＯＳセンサを構成するトランジスタにおける、ソース／ドレイン領域に接続するコンタクト電極としても有用である。特に金属汚染を嫌う撮像画素領域内の拡散領域であれば、撮像画素領域内に金属汚染することなく低抵抗なコンタクト電極として用いることができるため、ノイズが低減され高画質を実現できる固体撮像素子を得ることができることとなる。
　なお、以上で説明した固体撮像素子及びその製造方法は本発明の一実施形態であり、各部位の形状、サイズ、構成材料、あるいは製造条件等は本発明の趣旨を逸脱しない範囲で適宜変更可能である。
　本開示の一実施形態に係る固体撮像素子は、ディジタルスチルカメラやディジタルムービカメラ等の撮像装置、及び撮像装置を備えた種々の電子機器に利用される。
１　　　固体撮像素子
１ａ　　撮像画素領域
１ｂ　　周辺回路領域
１０　　　撮像画素
１０１　　　基板
１０２　　　電荷蓄積部
１０３　　　絶縁膜
１０４　　　コンタクト電極
１０４ａ　　アモルファスシリコン
１０４ｂ　　ボロン含有ポリシリコン
１０４ｃ　　コンタクト電極
１０５　　　シリサイド
１０６　　　ゲート電極
１０７　　　読み出し部
１１０　　　電極下部
１１２　　　部分
１１４　　　電極上部
１２０　　　コンタクトホール
２０１　　　層間絶縁層
２０２　　　金属コンタクト
２０３　　　配線
２０４　　　上部コンタクト
３０１　　　光電変換層
３０２　　　画素電極
３０３　　　対向電極
３０４　　　カラーフィルタ
３０５　　　トップレンズ
３０５　　　マイクロレンズ
４０１　　　抵抗加熱ヒータ
４０２　　　反応炉
４０３　　　ウェハボート
４０５、４０６　　ノズル
４０６ａ　　ノズル
４０７　　　単管ノズル
４０８　　　多孔ノズル
８０１　　　ヒータ
８０２　　　加熱室

Claims (17)

  1. 　不純物領域が形成された基板と、前記基板上に形成された絶縁膜と、前記絶縁膜を貫通し、前記不純物領域と接合するコンタクト電極とを備え、
    　前記コンタクト電極は、前記絶縁膜内に埋め込まれた電極下部と、前記絶縁膜の上面から突き出た電極上部とを有するとともに、ボロンを含むポリシリコンからなり、
    　前記コンタクト電極を構成するポリシリコンのグレインサイズの最大値は２ｎｍ以上且つ３０ｎｍ以下であり、
    　前記電極上部の少なくとも表面部にはシリサイドが形成されている固体撮像素子。
  2. 　請求項１に記載の固体撮像素子において、
    　前記不純物領域は、拡散領域である。
  3. 　請求項２に記載の固体撮像素子において、
    　前記拡散領域は、電荷蓄積部である。
  4. 　請求項１～３のうちいずれか１項に記載の固体撮像素子において、
    　前記電極上部の周縁部は、前記絶縁膜上に位置する。
  5. 　請求項１～４のうちいずれか１項に記載の固体撮像素子において、
    　前記コンタクト電極を構成するポリシリコンのグレインサイズの最大値は、前記コンタクト電極の高さの１／５０以上且つ１／５以下である。
  6. 　請求項１～５のうちいずれか１項に記載の固体撮像装置において、
    　前記電極上部に接合する金属コンタクトをさらに備える。
  7. 　請求項１～６のうちいずれか１項に記載の固体撮像装置において、
    　前記コンタクト電極を構成するポリシリコンのボロン濃度は、３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下である。
  8. 　請求項１～７のうちいずれか１項に記載の固体撮像装置において、
    　前記コンタクト電極を構成するポリシリコンのボロン濃度は、１．５×１０21ａｔｏｍｓ／ｃｍ3以上且つ２．５×１０21ａｔｏｍｓ／ｃｍ3以下である。
  9. 　請求項１～８のうちいずれか１項に記載の固体撮像装置において、
    　前記シリサイドは、ニッケルシリサイド、コバルトシリサイド、又はチタンシリサイドである。
  10. 　請求項１～９のうちいずれか１項に記載の固体撮像装置において、
    　前記コンタクト電極を構成するポリシリコンの抵抗率は１８００μΩ・ｃｍ以上且つ２０００μΩ・ｃｍ以下である。
  11. 　基板上に不純物領域を形成する工程と、
    　前記基板上に前記不純物領域を覆う絶縁膜を形成する工程と、
    　前記絶縁膜に前記不純物領域を露出するコンタクトホールを形成する工程と、
    　前記コンタクトホールを埋め込み、前記絶縁膜上にボロンを含むアモルファスシリコンを堆積する工程と、
    　前記アモルファスシリコンを不活性ガスの雰囲気下で熱処理し、グレインサイズの最大値が２ｎｍ以上且つ３０ｎｍ以下のボロン含有ポリシリコンとする工程と、
    　前記ボロン含有ポリシリコンをパターニングして、前記コンタクトホール内に埋め込まれた電極下部と、前記絶縁膜の上面から突き出た電極上部とを有するコンタクト電極を形成する工程と、
    　前記電極上部の少なくとも表面部にシリサイドを形成する工程とを備えている固体撮像素子の製造方法。
  12. 　請求項１１に記載の固体撮像素子の製造方法において、
    　前記ボロン含有ポリシリコンを形成するための前記熱処理を行う温度は、６５０℃以上かつ７５０℃以下である。
  13. 　請求項１１又は１２に記載の固体撮像素子の製造方法において、
    　前記ボロン含有ポリシリコンを形成するための前記熱処理には、バッチ式の熱処理装置が用いられる。
  14. 　請求項１１～１３のうちいずれか１項に記載の固体撮像素子の製造方法において、
    　前記不純物領域は、電荷蓄積部である。
  15. 　請求項１１～１４のうちいずれか１項に記載の固体撮像素子の製造方法において、
    　前記シリサイドの形成後に、前記電極上部に接合する金属コンタクトを形成する工程をさらに備える。
  16. 　請求項１１～１５のうちいずれか１項に記載の固体撮像素子の製造方法において、
    　前記アモルファスシリコンのボロン濃度は、３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下である。
  17. 　請求項１１～１６のうちいずれか１項に記載の固体撮像素子の製造方法において、
    　前記アモルファスシリコンのボロン濃度は、１．５×１０21ａｔｏｍｓ／ｃｍ3以上且つ２．５×１０21ａｔｏｍｓ／ｃｍ3以下である。
PCT/JP2013/002700 2012-06-27 2013-04-22 固体撮像素子及びその製造方法 WO2014002353A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014522379A JPWO2014002353A1 (ja) 2012-06-27 2013-04-22 固体撮像素子及びその製造方法
US14/529,052 US20150054113A1 (en) 2012-06-27 2014-10-30 Solid-state image sensing device and production method for same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-143970 2012-06-27
JP2012143970 2012-06-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/529,052 Continuation US20150054113A1 (en) 2012-06-27 2014-10-30 Solid-state image sensing device and production method for same

Publications (1)

Publication Number Publication Date
WO2014002353A1 true WO2014002353A1 (ja) 2014-01-03

Family

ID=49782558

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/002700 WO2014002353A1 (ja) 2012-06-27 2013-04-22 固体撮像素子及びその製造方法

Country Status (3)

Country Link
US (1) US20150054113A1 (ja)
JP (1) JPWO2014002353A1 (ja)
WO (1) WO2014002353A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017134896A1 (ja) * 2016-02-04 2017-08-10 株式会社ブイ・テクノロジー Ｘ線撮像素子の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9405089B2 (en) * 2014-05-22 2016-08-02 Texas Instruments Incorporated High-temperature isotropic plasma etching process to prevent electrical shorts
JP6700655B2 (ja) * 2014-10-30 2020-05-27 キヤノン株式会社 光電変換装置および光電変換装置の製造方法
US9552833B2 (en) * 2014-11-11 2017-01-24 Seagate Technology Llc Devices including a multilayer gas barrier layer
US9620150B2 (en) * 2014-11-11 2017-04-11 Seagate Technology Llc Devices including an amorphous gas barrier layer
JP2019212900A (ja) * 2018-05-31 2019-12-12 パナソニックＩｐマネジメント株式会社 撮像装置
JP6689936B2 (ja) * 2018-10-15 2020-04-28 パナソニック株式会社 撮像装置の製造方法
CN111987117A (zh) * 2020-09-01 2020-11-24 中国电子科技集团公司第四十四研究所 Ccd图像传感器的输出节点结构及其制作工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109637A (ja) * 1991-08-19 1993-04-30 Toshiba Corp 半導体薄膜の形成方法および半導体装置の製造方法
JPH05109649A (ja) * 1991-10-15 1993-04-30 Nec Corp 半導体装置の製造方法
JPH0897172A (ja) * 1994-09-28 1996-04-12 Nec Corp 半導体装置
JP2000331953A (ja) * 1990-08-31 2000-11-30 Sony Corp 半導体装置の製法
JP2005236013A (ja) * 2004-02-19 2005-09-02 Canon Inc 固体撮像装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04150017A (ja) * 1990-10-12 1992-05-22 Toshiba Corp 半導体装置の製造方法
JP3432601B2 (ja) * 1994-06-17 2003-08-04 東京エレクトロン株式会社 成膜方法
KR20030025672A (ko) * 2001-09-22 2003-03-29 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
KR100558006B1 (ko) * 2003-11-17 2006-03-06 삼성전자주식회사 니켈 샐리사이드 공정들 및 이를 사용하여 반도체소자를제조하는 방법들
EP1933388A1 (en) * 2005-10-03 2008-06-18 Sharp Kabushiki Kaisha Silicon-based thin film photoelectric converter, and method and apparatus for manufacturing same
US7928008B2 (en) * 2007-01-18 2011-04-19 Terasemicon Corporation Method for fabricating semiconductor device
KR100942961B1 (ko) * 2007-10-24 2010-02-17 주식회사 하이닉스반도체 주상 구조의 폴리실리콘 게이트전극을 구비한 반도체소자의제조 방법
US8183553B2 (en) * 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
JP2013065604A (ja) * 2011-09-15 2013-04-11 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331953A (ja) * 1990-08-31 2000-11-30 Sony Corp 半導体装置の製法
JPH05109637A (ja) * 1991-08-19 1993-04-30 Toshiba Corp 半導体薄膜の形成方法および半導体装置の製造方法
JPH05109649A (ja) * 1991-10-15 1993-04-30 Nec Corp 半導体装置の製造方法
JPH0897172A (ja) * 1994-09-28 1996-04-12 Nec Corp 半導体装置
JP2005236013A (ja) * 2004-02-19 2005-09-02 Canon Inc 固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017134896A1 (ja) * 2016-02-04 2017-08-10 株式会社ブイ・テクノロジー Ｘ線撮像素子の製造方法

Also Published As

Publication number Publication date
JPWO2014002353A1 (ja) 2016-05-30
US20150054113A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
WO2014002353A1 (ja) 固体撮像素子及びその製造方法
US11545513B2 (en) Image sensor having improved full well capacity and related method of formation
JP5558916B2 (ja) 光電変換装置の製造方法
JP5529304B2 (ja) イメージセンサ及びその製造方法
US9202842B2 (en) Method for manufacturing photoelectric conversion device
US7592196B2 (en) Method for fabricating a CMOS image sensor
JP2008300446A (ja) 固体撮像素子、固体撮像素子の製造方法及び撮像装置
JP6305030B2 (ja) 光電変換装置の製造方法
US20230343883A1 (en) Full well capacity for image sensor
US7795069B2 (en) Image sensor and method for manufacturing the same
KR100625945B1 (ko) 씨모스 이미지 센서의 포토다이오드 제조 방법
US11721774B2 (en) Full well capacity for image sensor
JP2011204916A (ja) 固体撮像装置およびその製造方法
US20130234214A1 (en) Solid-state imaging device and method of manufacturing the same
KR100885494B1 (ko) 커패시터를 갖는 이미지 소자의 제조방법 및 그에 의해제조된 이미지 소자
JPH0513802A (ja) 光電変換装置
JP5890863B2 (ja) 光電変換装置の製造方法
JP2010251628A (ja) 固体撮像装置およびその製造方法
JP2004335804A (ja) 固体撮像素子およびその製造方法
JP2011151139A (ja) 固体撮像素子の製造方法および固体撮像素子
KR100644025B1 (ko) 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
WO2013018308A1 (ja) 固体撮像装置の製造方法
KR100670539B1 (ko) 단결정 실리콘 성장 방식을 이용한 씨모스 이미지센서제조 방법
JP2001189286A (ja) 固体撮像素子及びその製造方法
JP2014127514A (ja) 固体撮像素子、固体撮像素子の製造方法および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13810288

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014522379

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13810288

Country of ref document: EP

Kind code of ref document: A1