KR100407977B1 - 포맷 변환 장치 - Google Patents
포맷 변환 장치 Download PDFInfo
- Publication number
- KR100407977B1 KR100407977B1 KR10-2002-0002784A KR20020002784A KR100407977B1 KR 100407977 B1 KR100407977 B1 KR 100407977B1 KR 20020002784 A KR20020002784 A KR 20020002784A KR 100407977 B1 KR100407977 B1 KR 100407977B1
- Authority
- KR
- South Korea
- Prior art keywords
- image
- oversampled
- output
- clock
- converter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0102—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving the resampling of the incoming video signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Television Systems (AREA)
Abstract
오버 샘플된 영상의 포맷 변환 장치에 관한 것으로서, 특히 오버 샘플된 영상 포맷 변환부는 오버 샘플된 클럭에 동기시켜 상기 오버 샘플된 영상의 대역을 제한하는 디지탈 필터와, 상기 디지털 필터에서 출력되는 영상의 해상도를 외부에서 입력되는 입/출력 해상도 정보에 따라 변환하는 포맷 변환기와, 상기 포맷 변환기의 출력을 일시 저장하는 버퍼를 포함하여 구성되므로, 외부에 사용하는 복잡한 아날로그 필터를 없앨 수 있으며 또한, PLL 기능을 포함하는 A/D 변환기를 사용함에 있어서 복잡한 PLL 기능을 요구하지 않기 때문에 안정적인 A/D 변환 기능을 수행할 수 있다.
Description
본 발명은 디지털 티브이(TV)의 포맷 변환 장치에 관한 것으로서, 특히 여러 가지 크기의 입력 영상의 수평 해상도를 변환시키는 포맷 변환 장치에 관한 것이다.
디지털 TV의 도입과 다양한 디스플레이 장치의 발달로 인하여 기존 아날로그 방식의 TV에 비해서 보다 다양한 종류의 영상들이 입력되고 또한 출력될 수 있게 되었다. 또한, 디지털 TV의 도입으로 기존의 NTSC 영상이나 PC 영상 등 대부분의 영상들을 디지털로 처리하게 되었다.
이러한 영상의 디지털 처리를 위해서는 기본적으로 도 1과 같이 아날로그/디지털(A/D) 변환기(102)가 필요하며, 또한 정확한 디지털 영상을 얻기 위해서는 PLL(Phase Locked Loop)을 이용하여 A/D 변환기(102)에서 필요한 화소 클럭을 만들어주어야 한다. 상기 A/D 변환기(102)에서 디지털화된 데이터는 포맷 변환부(103)에서 원하는 크기의 출력 영상으로 포맷 변환되어 출력된다.
이때, PC 영상의 경우 최근에는 고해상도(1600x1200, 1280x1024)의 영상이 보편화되고 있으며, 정상적인 A/D 변환을 위해서 100MHz대의 화소 클럭이 요구되고 있는 실정이다. 반면, 기존의 NTSC나 PAL 신호의 경우 A/D 변환을 위해서는 13.5MHz, 14.32MHz 대의 화소 클럭이 요구되고 있는 실정이다.
이와 같이 입력 영상이 다양함에 따라 영상 별로 13MHz~100MHz의 화소 클럭을 PLL이 제공하여 A/D 변환기(102)에 인가할 수 있어야 하는데 100MHz의 화소 클럭을 제공하는 PLL이 13MHz대의 화소 클럭을 제공하는 것은 기술적으로 어려움이 있다.
이를 해결하기 위해서, NTSC나 PAL 또는 VGA(640*480 해상도) 영상과 같이 화소 클럭이 낮은 영상의 경우 이를 적절한 비율로 오버 샘플링(over sampling)한 화소 클럭을 사용하여 상기 영상을 오버 샘플링함으로써, PLL의 안정도를 증가시킬 수 있다.
그리고, 후단의 포맷 변환부에서 이에 대한 고려를 함으로써, 전체적인 시스템을 안정화시킬 수 있다.
즉, 도 2는 오버 샘플된 영상을 입력받아 포맷 변환하는 장치의 구성 블록도로서, 필터(201)는 오버 샘플된 영상이 입력되면 오버 샘플된 클럭에 동기시켜 필터링을 수행하여 앨리어싱을 방지한 후 제 1 포맷 변환부(202)로 출력한다. 상기 제 1 포맷 변환부(202)는 오버 샘플된 영상을 정상적인 영상으로 변환하여 메모리(203)에 저장한다. 상기 메모리(203)는 후단의 제 2 포맷 변환부(204)로 정상적인 영상 데이터를 출력하기 위해 구비된다.
즉, 메모리(203)를 이용함으로써, 입력 영상과 제 2 포맷 변환부(204)와의 클럭과 동기 신호 등을 분리시킬 수 있으며, 원하는 동작을 수행할 수 있게 한다.
그러나, 상기된 도 2의 경우도 불필요한 메모리나 메모리 대역폭의 낭비를 초래하여 전체 시스템 가격이 증가하는 단점이 초래한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 오버 샘플링된 영상의 대역을 필터링을 통해 제한한 후 정상적인 입력 영상으로 변환시키는 포맷 변환 장치를 제공함에 있다.
도 1은 종래의 포맷 변환 장치의 일 실시예를 보인 구성 블록도
도 2는 종래의 포맷 변환 장치의 다른 실시예를 보인 구성 블록도
도 3은 본 발명에 따른 포맷 변환 장치의 구성 블록도
도 4는 도 3의 오버 샘플된 영상 포맷 변환부의 일 실시예를 보인 상세 블록도
도 5는 도 3의 오버 샘플된 영상 포맷 변환부의 다른 실시예를 보인 상세 블록도
도면의 주요부분에 대한 부호의 설명
301 : A/D 변환기 302 : 오버 샘플된 영상 포맷 변환부
303 : 주 포맷 변환부 401 : 필터
402 : 포맷 변환기 403 : 버퍼
404 : 클럭 분주부 405 : 쓰기 제어부
406 : 읽기 제어부
상기와 같은 목적을 달성하기 위한 본 발명에 따른 포맷 변환 장치는, 오버 샘플된 화소 클럭으로 입력 영상을 오버 샘플링하여 디지털화하는 A/D 변환기와, 상기 A/D 변환기에서 출력되는 오버 샘플된 영상을 필터링을 통해 대역 제한하고 대역 제한된 영상의 수평 해상도를 줄여 입력 영상 포맷과 같은 정상적인 영상으로 변환하는 오버 샘플된 영상 포맷 변환부와, 상기 정상적인 영상의 해상도를 출력 영상의 해상도로 변환하는 주 포맷 변환부를 포함하여 구성되는 것을 특징으로 한다.
상기 오버 샘플된 영상 포맷 변환부는 상기 오버 샘플된 클럭에 동기시켜 상기 오버 샘플된 영상의 대역을 제한하는 디지탈 필터와, 상기 디지털 필터에서 출력되는 영상의 해상도를 외부에서 입력되는 입/출력 해상도 정보에 따라 변환하는 포맷 변환기와, 상기 포맷 변환기의 출력을 일시 저장하는 버퍼를 포함하여 구성되는 것을 특징으로 한다.
상기 버퍼의 쓰기를 제어하는 쓰기 제어부는 상기 오버 샘플된 클럭을 이용하여 상기 포맷 변환기에서 발생되는 영상 데이터 중 유효한 영상 데이터만을 상기 버퍼에 저장시키는 것을 특징으로 한다.
상기 버퍼의 읽기를 제어하는 읽기 제어부는 정상적인 클럭을 이용하여 상기 버퍼에 저장된 영상을 읽어내며, 버퍼의 풀이나 빈 상태가 발생되지 않도록 제어하는 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
도 3은 본 발명에 따른 포맷 변환 장치의 구성 블록도로서, 입력 영상을 오버 샘플된 클럭으로 오버 샘플링하여 디지털화하는 A/D 변환기(301), 상기 A/D 변환기(302)에서 출력되는 오버 샘플된 영상의 수평 해상도를 줄여 입력 영상 포맷과 같은 정상적인 영상으로 변환하는 오버 샘플된 영상 포맷 변환부(302), 상기 정상적인 영상의 해상도를 변환하는 주 포맷 변환부(303)로 구성된다.
이때, 상기된 도 3은 입력 영상을 오버 샘플링해서 사용하지 않을 경우 상기 오버 샘플된 영상 포맷 변환부(302)를 제거하고 바로 A/D 변환기(301)와 주 화면 포맷 변환부(303)를 연결하면 정상적으로 동작될 수 있도록, 입출력 영상의 해상도는 다르지만 입력과 출력의 나머지 포맷은 서로 일치하는 구조이다.
도 4는 도 3의 오버 샘플용 포맷 변환부(302)의 상세 블록도로서, 오버 샘플된 영상의 대역을 제한하는 필터(401), 상기 필터(401)에서 출력되는 영상의 해상도를 오버 샘플된 클럭과 외부에서 입력되는 입/출력 해상도 정보를 이용하여 변환하는 포맷 변환기(402), 상기 포맷 변환기(402)의 출력을 일시 저장하는 버퍼(403), 상기 오버 샘플된 클럭을 분주하는 클럭 분주부(404), 상기 오버 샘플된 클럭에 따라 상기 포맷 변환된 정상적인 영상을 버퍼(403)에 저장시키는 쓰기제어부(405), 및 상기 클럭 분주부(404)에서 분주된 정상적인 클럭에 따라 상기 버퍼(403)에 저장된 영상을 읽어냄에 의해 입력 영상의 포맷과 같은 형태의 정상적인 영상으로 출력하는 읽기 제어부(406)로 구성된다.
이와 같이 구성된 본 발명에서 A/D 변환기(301)는 PLL을 이용하여 오버 샘플된 화소 클럭을 생성하고 오버 샘플된 화소 클럭으로 입력 영상을 오버 샘플링하여 오버 샘플된 영상 포맷 변환부(302)로 출력한다. 즉, 상기 오버 샘플된 영상과 오버 샘플된 화소 클럭은 오버 샘플된 영상 포맷 변환부(302)의 필터(401)로 입력된다. 또한, 상기 오버 샘플된 클럭은 포맷 변환기(402), 클럭 분주부(404), 및 쓰기 제어부(405)로도 입력된다.
상기 오버 샘플된 영상 포맷 변환부(302)의 필터(401)는 오버 샘플된 입력 영상의 수평 방향 주파수 성분을 출력에 맞추어 대역 제한시킨다.
일반적으로 입력이 오버 샘플링될 경우 영상 자체가 대역 제한되어 있어 별도의 필터(401)가 필요없을 수가 있으나 입력에 포함되어 있는 잡음 성분이 제거되는 효과가 있다. 그리고, 이러한 동작이 불필요할 경우 필터(401)를 바이패스 모드로 둠으로써, 입력 영상을 바로 출력시킬 수가 있다.
그리고, 상기된 도 1에서 사용한 아날로그 필터에서는 입력 영상이 변화함에 따라 이에 적합한 주파수 특성에 맞는 필터를 입력 영상 별로 구성하는 것이 쉽지 않다. 그러나 본 발명의 필터(401)는 디지털 필터로서, 아날로그 필터와는 달리 필요에 따라서 계수를 로딩함으로써, 원하는 주파수 특성을 얻을 수 있는 장점이 있다.
상기 포맷 변환기(402)는 외부에서 입력되는입/출력 해상도 정보와 오버 샘플된 클럭을 이용하여 입력되는 오버 샘플된 영상의 해상도를 변경시킨다.
상기 포맷 변환기(402)는 출력 영상의 해상도를 입력 영상의 해상도와 같게 유지하거나, 또는 낮추는 역할을 수행한다. 만일, 포맷 변환기(402)가 입력 영상의 해상도를 낮추는 경우 입력 영상과 출력 영상의 타이밍이 일치하지 않는 문제가 발생한다. 즉, 입력 영상의 경우 유효한 영상이 연속적으로 입력된다 하더라도 포맷 변환 과정에서 유효하지 않은 영상을 출력하게 되고 이 부분에 대한 별도의 처리가 필요하게 된다. 이를 위해서 포맷 변환기(402) 뒤에 저장 장치가 필요하게 된다.
상기 저장 장치를 위해서는 별도의 외부 메모리를 사용하거나 라인 메모리를 사용하는 것이 일반적이나, 본 발명에서는 도 4와 같이 최소한의 크기를 갖는 버퍼(403)를 이용하여 해결한다.
한편, 클럭 분주부(404)는 입력되는 오버 샘플된 클럭을 정수 비율로 분주하여 읽기 제어부(406)와 주 포맷 변환부(303)에 정상적인 클럭으로 제공한다. 일반적으로 입력 영상의 수평 해상도 대비 출력 영상의 수평 해상도의 비율과 유사한 정수값으로 분주하면 되며, 1/1, 1/2, 1/3,...,1/7, 1/8 등과 같이 간단한 분주기를 사용하는 것이 가능하다. 또한, 상기 클럭 분주부(404)를 좀더 복잡하게 2/3, 4/5, 3/11등과 같이 구성할 수 있으면 입력 영상과 출력 영상의 처리 속도를 비슷하게 유지할 수 있으며 필요한 버퍼의 크기를 줄일 수 있다.
상기 쓰기 제어부(405)는 상기 포맷 변환기(402)에서 발생되는 정보를 이용하여 포맷 변환기(402)에서 출력되는 영상 데이터 중 유효한 영상만이 버퍼(403)에저장되도록 제어한다. 이때, 상기 쓰기 제어부(405)는 오버 샘플링된 클럭을 이용하여 영상 데이터를 버퍼(403)에 저장한다.
상기 읽기 제어부(406)는 상기 클럭 분주부(404)에서 분주된 클럭 즉, 정상적인 클럭을 이용하여 상기 버퍼(403) 내의 영상 데이터를 읽어내는데, 상기 버퍼(403)의 상태가 풀(full)이나 빈(empty) 상태가 발생하지 않고 연속적으로 출력할 수 있도록 제어한다. 이를 위해서는 버퍼(403)의 크기와 버퍼(403)를 처음 읽어내는 시점을 정확하게 제어하여야 한다.
이와 같이, 상기 쓰기 제어부(405)는 오버 샘플된 클럭을 이용하여 포맷 변환된 데이터를 버퍼(403)에 저장하고, 읽기 제어부(406)는 정상적인 클럭을 이용하여 버퍼(403)에 저장된 데이터를 읽어냄으로써, 상기 주 포맷 변환부(303)에는 입력되는 영상과 같은 형태의 정상적인 영상이 출력된다.
한편, 영상 처리 클럭이 낮은 NTSC 영상 같은 경우는 A/D 변환기(301)에서 오버 샘플링을 하여 클럭을 높게 인가하고, 오버 샘플링된 영상 포맷 변환부(302)를 이용하여 처리 속도를 낮출 수 있으나, SVGA 영상과 같이 영상 처리 클럭이 높은 경우는 불필요하게 영상을 오버 샘플링할 필요가 없다. 이러한 경우에는 클럭 분주부(404)의 분주 비율을 1/1로 설정하여 사용하면 된다.
그리고, 이 경우에 불필요하게 버퍼에 저장하였다가 출력할 필요가 없으며 도 5에 나타낸 바와 같이 먹스를 거쳐서 바로 출력시킬 수도 있다.
도 5는 본 발명의 다른 실시예로서, 도 4에 먹스(507)를 더 구비한다.
즉, A/D 변환기(301)에서 오버 샘플된 영상은 포맷 변환기(502)와 버퍼(503)를 거쳐 먹스(507)로 출력되고, 오버 샘플되지 않은 영상은 포맷 변환기(502)에서 바로 먹스(507)로 출력된다.
이상에서와 같이 본 발명에 따른 포맷 변환 장치에 의하면, 다양한 종류의 입력을 처리하는 시스템에 있어서, 외부에 사용하는 복잡한 아날로그 필터를 없앨 수 있으며 또한, PLL 기능을 포함하는 A/D 변환기를 사용함에 있어서 복잡한 PLL 기능을 요구하지 않기 때문에 안정적인 A/D 변환 기능을 수행할 수 있다. 또한, 이러한 장점을 얻기 위해서 디지털 처리 기능이 부가적으로 필요하게 되나 큰 비용의 증가없이 전체적인 시스템의 안정화를 얻을 수 있다.
그리고, 디지털 처리부에 필요한 메모리의 양을 최소한으로 사용하는 구조이므로 저렴한 비용으로 구성할 수 있는 장점이 있으며 또한, 입력과 출력 포맷의 형태가 동일하기 때문에 기존의 디자인에 쉽게 추가/삭제가 가능한 장점이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
Claims (3)
- 오버 샘플된 화소 클럭으로 입력 영상을 오버 샘플링하여 디지털화하는 A/D 변환기;상기 A/D 변환기에서 출력되는 오버 샘플된 영상을 필터링을 통해 대역 제한하고 대역 제한된 영상의 수평 해상도를 줄여 입력 영상 포맷과 같은 정상적인 영상으로 변환하는 오버 샘플된 영상 포맷 변환부; 그리고상기 정상적인 영상의 해상도를 출력 영상의 해상도로 변환하는 주 포맷 변환부를 포함하여 구성되는 것을 특징으로 하는 포맷 변환 장치.
- 제 1 항에 있어서, 상기 오버 샘플된 영상 포맷 변환부는상기 오버 샘플된 클럭에 동기시켜 상기 오버 샘플된 영상의 대역을 제한하는 디지탈 필터와,상기 디지털 필터에서 출력되는 영상의 해상도를 외부에서 입력되는 입/출력 해상도 정보에 따라 변환하는 포맷 변환기와,상기 포맷 변환기의 출력을 일시 저장하는 버퍼와,상기 오버 샘플된 클럭을 일정 비율로 분주하여 정상적인 클럭으로 변환하는 클럭 분주부와,상기 오버 샘플된 클럭을 이용하여 상기 포맷 변환기에서 발생되는 영상 데이터 중 유효한 영상 데이터만을 상기 버퍼에 저장시키는 쓰기 제어부와,상기 클럭 분주부에서 분주된 정상적인 클럭을 이용하여 상기 버퍼에 저장된 영상을 읽어내어 상기 주 포맷 변환부에 입력 영상의 포맷과 같은 형태의 정상적인 영상으로 출력하는 읽기 제어부로 구성되는 것을 특징으로 하는 포맷 변환 장치.
- 제 2 항에 있어서,상기 포맷 변환기의 출력과 버퍼의 출력을 각각 입력으로 제공받는 먹스가 더 구비되며,상기 먹스는 A/D 변환기에서 오버 샘플된 영상이 처리되어 출력되는 경우에는 상기 버퍼의 출력을 선택하고, 상기 A/D 변환기에서 오버 샘플되지 않은 영상이 처리되어 출력되는 경우에는 상기 포맷 변환기의 출력을 선택하는 것을 특징으로 하는 포맷 변환 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0002784A KR100407977B1 (ko) | 2002-01-17 | 2002-01-17 | 포맷 변환 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0002784A KR100407977B1 (ko) | 2002-01-17 | 2002-01-17 | 포맷 변환 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030062539A KR20030062539A (ko) | 2003-07-28 |
KR100407977B1 true KR100407977B1 (ko) | 2003-12-03 |
Family
ID=32218389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0002784A KR100407977B1 (ko) | 2002-01-17 | 2002-01-17 | 포맷 변환 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100407977B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4849885B2 (ja) * | 2005-12-20 | 2012-01-11 | 株式会社ソニー・コンピュータエンタテインメント | ビデオエンコード装置、ビデオエンコード方法ならびにそれを用いた電子機器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950028506A (ko) * | 1994-03-09 | 1995-10-18 | 김광호 | Ntsc tv 신호에 실린 디지탈 데이타를 복구하기 위한 디지탈 신호 수신기에 있어서 기호 클럭 재생 회로 |
WO1999023822A1 (en) * | 1997-10-31 | 1999-05-14 | Thomson Licensing S.A. | High definition television vestigial sideband receiver |
WO1999023821A1 (en) * | 1997-10-31 | 1999-05-14 | Thomson Licensing S.A. | Network for eliminating dc offset in a received hdtv signal |
US6233295B1 (en) * | 1998-08-26 | 2001-05-15 | Thomson Licensing S.A. | Segment sync recovery network for an HDTV receiver |
JP2001298368A (ja) * | 2000-04-14 | 2001-10-26 | Sakai Yasue | 圧縮方法及び装置、伸長方法及び装置、圧縮伸長システム、記録媒体 |
-
2002
- 2002-01-17 KR KR10-2002-0002784A patent/KR100407977B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950028506A (ko) * | 1994-03-09 | 1995-10-18 | 김광호 | Ntsc tv 신호에 실린 디지탈 데이타를 복구하기 위한 디지탈 신호 수신기에 있어서 기호 클럭 재생 회로 |
WO1999023822A1 (en) * | 1997-10-31 | 1999-05-14 | Thomson Licensing S.A. | High definition television vestigial sideband receiver |
WO1999023821A1 (en) * | 1997-10-31 | 1999-05-14 | Thomson Licensing S.A. | Network for eliminating dc offset in a received hdtv signal |
US6233295B1 (en) * | 1998-08-26 | 2001-05-15 | Thomson Licensing S.A. | Segment sync recovery network for an HDTV receiver |
JP2001298368A (ja) * | 2000-04-14 | 2001-10-26 | Sakai Yasue | 圧縮方法及び装置、伸長方法及び装置、圧縮伸長システム、記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
KR20030062539A (ko) | 2003-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100303723B1 (ko) | 이미지업스케일방법및장치 | |
US5982459A (en) | Integrated multimedia communications processor and codec | |
US5528301A (en) | Universal video format sample size converter | |
US4612573A (en) | Method for clock rate conversion | |
US5784120A (en) | Video decoder adapted to compensate for time variations between successive horizontal/vertical synchronization pulses | |
JPH0814983B2 (ja) | 適合fifoメモリ・コントローラ | |
KR100407977B1 (ko) | 포맷 변환 장치 | |
JP2012028997A (ja) | 画像処理装置およびカメラ | |
US6489964B1 (en) | Memory arrangement | |
US8634023B2 (en) | System for video frame synchronization using sub-frame memories | |
US20080136966A1 (en) | Frame Synchronizer, Synchronization Method of Frame Synchronizer, Image Processing Apparatus, and Frame Synchronization Program | |
US5689436A (en) | Apparatus for compressing and decompressing video signal | |
US20060071922A1 (en) | Device and method for up/down converting data output | |
US6154202A (en) | Image output apparatus and image decoder | |
KR100297816B1 (ko) | 포맷 컨버터 주변회로 | |
JP2001237930A (ja) | 情報処理装置及びその方法 | |
JP3945914B2 (ja) | 画像拡大縮小装置 | |
JP3883248B2 (ja) | 画素数変換装置 | |
JPH10322571A (ja) | 映像信号処理装置及び方法 | |
JP3564714B2 (ja) | 映像記録再生装置 | |
KR960003451B1 (ko) | 압축된 영상데이타 신장회로 | |
KR100226053B1 (ko) | 공장제어 시스템의 비데오 카피어 인터페이스 모듈 | |
JPH07336593A (ja) | 画像処理装置 | |
JP3995005B2 (ja) | 画像拡大装置及び方法 | |
KR100517968B1 (ko) | 영상신호 스케일러의 클럭 컨버터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070918 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |