JP4849885B2 - ビデオエンコード装置、ビデオエンコード方法ならびにそれを用いた電子機器 - Google Patents

Description

この発明は、デジタルビデオデータ信号を映像表示装置に出力すべきアナログビデオ信号に変換するビデオエンコード装置に関する。

近年の映像表示機器の技術革新はめざましく、プラズマテレビ、液晶テレビ、あるいはプロジェクタなどの映像表示装置は、解像度が１９２０×１０８０のＨＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）規格、あるいはそれに準じた規格に対応したものが普及しつつある。

こうした状況に鑑みて、ＨＤ規格に対応した映像コンテンツも普及の兆しを見せている。たとえば、次世代のＢｌｕ−Ｒａｙ規格や、ＨＤ−ＤＶＤ規格に対応したＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）の実用化が進んでいる。かかる次世代ＤＶＤは、高解像度のＨＤ映像をサポートするものである。次世代ＤＶＤメディアに、映画などの映像コンテンツがＨＤ映像として記録されて普及すると、違法な複製など著作権の問題が発生するおそれがある。

ＨＤ規格に併せて、ＨＤＭＩ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）と呼ばれる次世代デジタルインターフェイス規格が策定された。このＨＤＭＩは、ＨＤ映像をデジタルフォーマットのまま、強力なデジタル著作権保護機能とともに送信することができる。

しかしながら、ＨＤ解像度を有する映像表示機器であっても、ＨＤＭＩを備えず、Ｄ３、Ｄ４端子、あるいはコンポーネント端子など、従来のアナログインターフェースのみを備えるものも数多く存在する。かかる状況下においては、ＤＶＤプレイヤやゲーム機器などの映像を出力する電子機器は、映像表示機器との間のインターフェースとして、デジタル信号を伝送可能なＨＤＭＩと、アナログビデオ信号を伝送可能な従来のアナログインターフェースの２つのインターフェースを備えて構成される。

ここで、映像表示機器に対してＨＤＭＩを介してデジタル信号で映像データを伝送する場合には、違法な複製など著作権保護にかかる問題は生じにくい。一方、アナログインターフェースで高解像度なＨＤ映像を伝送すると、保護機能が脆弱なため、高画質な映像データが違法に複製されるおそれがある。

本発明はこうした課題に鑑みてなされたものであり、その目的は、必要に応じてアナログインターフェースを介した高画質な映像データの出力を制限することにある。

本発明のある態様は、デジタルビデオデータ信号を受け、アナログビデオ信号に変換して、外部に接続される映像機器に出力するビデオエンコード装置に関する。このビデオエンコード装置は、エンコード処理部と、解像度判定部と、出力制御部と、を備える。エンコード処理部は、デジタルビデオデータ信号をアナログビデオ信号に変換する。解像度判定部は、デジタルビデオデータ信号が有する映像の解像度が、外部から設定される解像度に応じて定まる条件を満たすかを判定する。出力制御部は、映像機器に対するアナログビデオ信号の出力状態を制御する。出力制御部は、解像度判定部における判定結果を参照し、デジタルビデオデータ信号が有する映像の解像度が、上記条件を満たさないとき、アナログビデオ信号の出力を制限する。このビデオエンコード装置は、１つの半導体基板上に、一体集積化された機能回路として構成されてもよい。

この態様によると、ビデオエンコード装置が搭載される機器を使用するユーザなどが、ビデオエンコード装置を制御するためのコマンドを解析して不正に高解像度のアナログビデオ信号を出力しようとしても、ビデオエンコード装置の内部において、デジタルビデオデータ信号が有する映像の解像度が所定の条件を満たさない限り、アナログビデオ信号を高解像度で出力することはできない。その結果、高解像度のアナログビデオ信号が、何らの制限を受けることなく外部に出力されるのを防止することができる。

本発明の別の態様は、上述のビデオエンコード装置を利用した電子機器に関する。この電子機器は、上述のビデオエンコード装置と、ビデオエンコード装置と並列に設けられたデジタルビデオ出力部を備える。デジタルビデオ出力部は、ビデオエンコード装置に入力されるデジタルビデオデータ信号を、所定のデジタルフォーマットで、外部に接続される映像機器に出力するデジタルビデオ出力部と、を備える。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、必要に応じてアナログインターフェースを介したＨＤ映像などの高画質な映像データを制限することができる。

はじめに、本発明の実施の形態に係るビデオエンコード装置およびエンコード方法の概要について説明する。ビデオエンコード装置は、パーソナルコンピュータやＤＶＤプレイヤ、ゲーム機器などの映像データを出力する電子機器に搭載されるものであり、グラフィックプロセッサなどによりデジタルフォーマットで生成され、あるいは再生されるデジタルビデオデータ信号を、アナログビデオ信号に変換し、外部の映像機器に出力するものである。出力先の映像機器としては、プラズマテレビ、液晶テレビ、プロジェクタなどの映像表示機器や、記録用ＤＶＤ装置、ＨＤ（Ｈａｒｄ Ｄｉｓｃ）装置、ＶＴＲ（Ｖｉｄｅｏ Ｔａｐｅ Ｒｅｃｏｒｄｅｒ）装置などが想定される。

本発明のある態様のビデオエンコード装置は、エンコード処理部と、解像度判定部と、出力制御部と、を備える。エンコード処理部は、デジタルビデオデータ信号をアナログビデオ信号に変換する。解像度判定部は、デジタルビデオデータ信号が有する映像の解像度が、外部から設定される解像度に応じて定まる条件を満たすかを判定する。出力制御部は、映像機器に対するアナログビデオ信号の出力状態を制御する。出力制御部は、解像度判定部における判定結果を参照し、デジタルビデオデータ信号が有する映像の解像度が、上記条件を満たさないとき、アナログビデオ信号の出力を制限する。

「アナログビデオ信号の出力の制限」とは、出力自体を停止する場合や、解像度を低下させて出力する場合などを含み、本来再生されるべき映像データとは実質的に異なった映像として出力することを意味する。
この態様によると、外部から設定される解像度と、デジタルビデオデータ信号が有する映像の解像度が所定の条件を満たした場合のみ、アナログビデオ信号が、制限を受けることなく外部の映像機器に出力される。したがって、ビデオエンコード装置が搭載される機器を使用するユーザなどが、ビデオエンコード装置を制御するためのコマンドを解析して不正に高解像度のアナログビデオ信号を出力しようとしても、ビデオエンコード装置の内部において、比較される２つの解像度が一致しない限り、アナログビデオ信号を高解像度で出力することはできない。その結果、高解像度のアナログビデオ信号が、何らの制限を受けることなく外部に出力されるのを防止することができる。

解像度判定部は、デジタルビデオデータ信号が有する映像の解像度を検出する解像度検出部と、解像度検出部において検出された解像度と、外部から設定される解像度が、外部から設定される解像度に応じて定まる条件を満たすかを判定する条件判定部と、を含み、条件判定部の出力信号にもとづき、出力制御部によるアナログビデオ信号の出力状態を制御してもよい。

外部から設定される解像度は、ハイビジョン解像度より低い解像度であってもよい。この場合、ハイビジョン解像度のアナログビデオ信号の出力を制限することができる。

出力制御部は、さらに、外部から入力される制御信号に応じてアナログビデオ信号の出力を制限してもよい。出力制御部は、制御信号と、解像度判定部の比較結果を示す信号との論理演算を実行する論理回路を含み、当該論理回路の出力信号に応じて、アナログビデオ信号の出力を制限してもよい。この場合、制御信号によるアナログビデオ信号の制限と、解像度比較による制限を２重にかけることができるため、堅牢性を高めることができる。

出力制御部における出力状態の制限は、アナログビデオ信号の出力の停止であってもよい。出力制御部は、エンコード処理部の後段に設けられたスイッチを含み、当該スイッチのオンオフに応じて、アナログビデオ信号の出力を停止してもよい。また、出力制御部は、出力を停止するとき、エンコード処理部によるデジタルアナログ変換処理を停止してもよい。出力制御部における出力状態の制限は、アナログビデオ信号の解像度を低下させることであってもよい。

上記ビデオエンコード装置は、１つの半導体基板上に、一体集積化された機能回路として構成されてもよい。この場合、各回路ブロック、機能ブロック間で信号を取り出すことが困難となるため、より堅牢性を高めることができる。

本発明の別の態様は、電子機器である。この電子機器は、上述のいずれかの態様のビデオエンコード装置と、ビデオエンコード装置と並列に設けられ、ビデオエンコード装置に入力されるデジタルビデオデータ信号を、所定のデジタルフォーマットで、外部に接続される映像機器に出力するデジタルビデオ出力部と、を備える。

本発明のさらに別の態様は、ビデオエンコード方法である。この方法は、デジタルのビデオデータ信号を受け、外部に接続される映像表示装置に出力すべきアナログビデオ信号に変換する変換ステップと、デジタルビデオデータ信号が有する映像の解像度が、外部から設定される解像度に関する条件を満たすか否かを判定する判定ステップと、判定ステップにおいて、条件を満たさないとき、映像機器に対するアナログビデオ信号の出力を制限する制限ステップと、を備える。

なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置、システム、などの間で変換したものもまた、本発明の態様として有効である。

以下、本発明の実施の形態に係るビデオエンコード装置の詳細について、図面を参照しつつ説明する。図１は、実施の形態に係るビデオエンコード装置１００を備える電子機器２００の構成を示すブロック図である。電子機器２００は、たとえば、パーソナルコンピュータやＤＶＤプレイヤ、ゲーム機器などの映像データを生成、出力するものである。本実施の形態において、電子機器２００はゲーム機器である。このゲーム機器２００は、ゲーム機器として動作するとともに、映像を再生する機能を有する。

電子機器２００は、ビデオエンコード装置１００、ＣＰＵ１１０、グラフィックプロセッサ１２０、ＤＶＤ装置１３０、デジタルビデオ出力部１４０を備える。各ブロックはバス１５０を介して接続される。この電子機器２００は、外部に接続される映像機器（図示せず）に対して、デジタルの映像データあるいはアナログの映像データを出力可能に構成される。なお、以降の図において、様々な処理を行う機能ブロック、回路ブロックとして記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他のＬＳＩで構成することができ、ソフトウェア的には、メモリにロードされた予約管理機能のあるプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。

ＤＶＤ装置１３０は、たとえば、ＨＤ解像度の映像信号を再生可能な次世代のＤＶＤ装置である。このＤＶＤ装置１３０は、挿入されたディスクから、ゲーム機器２００において実行すべきゲームプログラムを読み出し、あるいは映画や音楽が記録されたディスクから映像データを再生するために使用される。ゲーム機器２００は、ＤＶＤ装置１３０に替えて、あるいはそれに加えて、データを記録、再生可能なハードディスク装置を備えてもよい。

ＣＰＵ１１０は、電子機器２００全体を統合的に制御する演算処理装置である。このＣＰＵ１１０は、ＤＶＤ装置１３０に挿入されたディスクに記録されたゲームプログラムを図示しないメモリに読み出し、プログラムを実行する。また、ＣＰＵ１１０は、ＤＶＤ装置１３０に挿入されたディスクに映画などの映像コンテンツが含まれる場合には、それを再生する。

グラフィックプロセッサ１２０は、映像（本明細書において、映像という場合には静止画や動画を含む）に関する演算処理を行うブロックである。このグラフィックプロセッサ１２０は、ゲームプログラムを実行した結果、生成された映像データや、ＤＶＤ装置１３０により再生された映画などの映像データに対して、所定の処理を行い、パラレルのデジタルビデオデータ信号Ｄｄｉｇを垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣとともに、出力する。

グラフィックプロセッサ１２０の出力信号は、ビデオエンコード装置１００およびデジタルビデオ出力部１４０に出力される。ビデオエンコード装置１００は、ＲＧＢコンポーネント端子や、Ｓ端子、コンポジット端子などのアナログ入力端子を備える映像機器に対してアナログの映像データを出力するための機能ブロックである。一方、デジタルビデオ出力部１４０は、ビデオエンコード装置１００と並列に設けられ、デジタル信号のインターフェースを備える映像機器に接続される。デジタルビデオ出力部１４０は、デジタルビデオデータ信号Ｄｄｉｇを、所定のデジタルフォーマットで、外部に接続される映像機器に出力する。このデジタルビデオ出力部１４０は、本実施の形態において、ＨＤＭＩ規格に適合したインターフェースユニットである。デジタルビデオ出力部１４０は、ＨＤＭＩの他、ＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｉｎｔｅｒｆａｃｅ）規格に適合したユニットであってもよい。

次に、ビデオエンコード装置１００の構成について詳細に説明する。図２は、実施の形態に係るビデオエンコード装置１００の構成を示すブロック図である。このビデオエンコード装置１００は、グラフィックプロセッサ１２０によりデジタルフォーマットで生成されるデジタルビデオデータ信号Ｄｄｉｇを、アナログビデオ信号Ｄａｌｇに変換し、映像機器に出力する。

ビデオエンコード装置１００には、デジタルビデオデータ信号Ｄｄｉｇおよび垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣが入力される。ビデオエンコード装置１００は、エンコード処理部１０、解像度判定部２０、出力制御部３０を含み、ひとつの半導体基板上に一体集積化して、機能回路として構成することが望ましい。

エンコード処理部１０は、デジタルビデオデータ信号Ｄｄｉｇに対してエンコード処理を実行し、アナログデジタル変換して、アナログビデオ信号Ｄａｌｇを出力する。

出力制御部３０は、外部に接続される映像機器に対するアナログビデオ信号Ｄａｌｇの出力状態を制御する。出力制御部３０については後述する。

解像度判定部２０は、デジタルビデオデータ信号Ｄｄｉｇが有する映像の解像度（以下、第１解像度ＤＦ１ともいう）を、外部から設定される映像の解像度（以下、第２解像度ＤＦ２ともいう）に応じて定まる条件を満たすか否かを判定する。本実施の形態において、解像度判定部２０は、デジタルビデオデータ信号Ｄｄｉｇが有する映像の解像度（以下、第１解像度ＤＦ１ともいう）が、外部から設定される映像の解像度（以下、第２解像度ＤＦ２ともいう）と一致するかを判定する。解像度判定部２０は、図２に示すように、解像度検出部２２、外部制御部２４、解像度設定部２６、条件判定部２８を含んで構成することができる。

解像度検出部２２は、デジタルビデオデータ信号Ｄｄｉｇが有する映像の解像度ＤＦ１を検出するブロックである。解像度の検出方法はさまざまな方法が存在する。たとえば、解像度検出部２２は第１、第２カウンタを含んでもよい。この場合、第１カウンタにおいて、水平同期信号ＨＳＹＮＣの間隔を所定のクロック信号を用いてカウントし、第２カウンタにおいて、垂直同期信号ＶＳＹＮＣの間隔を水平同期信号ＨＳＹＮＣを用いてカウントすればよい。その結果、ビデオエンコード装置１００に入力されるデジタルビデオデータ信号Ｄｄｉｇの縦、横の解像度ＤＦ１を判定することができる。もっとも、解像度ＤＦ１の検出方法はこれに限定されるものではなく、他の手法を用いてもよい。

外部制御部２４は、ビデオエンコード装置１００の外部に設けられたＣＰＵ１１０から出力される制御信号ＣＭＤにもとづいて、ビデオエンコード装置１００を制御する。たとえば、ＣＰＵ１１０と外部制御部２４の間はＩ^２Ｃ（Ｉ Ｓｑｕａｒｅ Ｃ）バスを用いて通信を行ってもよい。

ＣＰＵ１１０は、電子機器２００全体を統合的に制御しているため、ビデオエンコード装置１００に入力されているデジタルビデオデータ信号のコンテンツや解像度を認識しており、これらの情報にもとづき、Ｉ２Ｃバスを介してビデオエンコード装置１００を制御する。

ビデオエンコード装置１００の外部制御部２４に入力される制御信号ＣＭＤは、ビデオエンコード装置１００を制御するためのさまざまな設定値や命令が含まれ、出力制御部３０を制御するための信号や、第２解像度ＤＦ２を設定する信号が含まれる。外部制御部２４は、制御信号ＣＭＤを解析し、出力制御部３０を制御するための信号Ｓ１を、出力制御部３０に出力する。また、外部制御部２４は、制御信号ＣＭＤから第２解像度ＤＦ２を示すデータＳ２を抽出し、解像度設定部２６に出力する。

解像度設定部２６は、外部制御部２４から出力された解像度を示すデータＳ２にもとづき、第２解像度ＤＦ２を設定する。制御信号ＣＭＤによって外部から設定された第２解像度ＤＦ２は、条件判定部２８に出力される。

条件判定部２８は、解像度検出部２２から出力される第１解像度ＤＦ１と、解像度設定部２６から出力される第２解像度ＤＦ２を比較する。条件判定部２８は、２つの解像度の一致、不一致を示す判定信号Ｓ３を出力する。この判定信号Ｓ３は、出力制御部３０へと出力される。

出力制御部３０は、解像度判定部２０における比較結果（Ｓ３）を参照し、外部から設定される解像度ＤＦ２がデジタルビデオデータ信号Ｄｄｉｇが有する映像の解像度ＤＦ１と一致したときアナログビデオ信号Ｄａｌｇを出力する。一方、出力制御部３０は、解像度が一致しないとき、アナログビデオ信号Ｄａｌｇの出力を制限する。

出力制御部３０は、スイッチＳＷおよび論理回路３２を含んで構成されてもよい。エンコード処理部１０から出力されるアナログビデオ信号Ｄａｌｇは、スイッチＳＷがオンのとき、外部の映像機器に対して出力される。スイッチＳＷがオフのとき、アナログビデオ信号Ｄａｌｇの出力は停止する。

論理回路３２は、外部制御部２４の出力信号Ｓ１および条件判定部２８の出力信号Ｓ３が入力され、２つの信号にもとづき、スイッチＳＷのオンオフを制御する。論理回路３２は、条件判定部２８における判定の結果、２つの解像度が一致し、かつ信号Ｓ１により出力が許可された場合に、スイッチＳＷをオンする。逆に、２つの解像度が不一致の場合、または、信号Ｓ１がアナログビデオ信号の出力を許可しない場合には、スイッチＳＷをオフする。

本実施の形態に係るビデオエンコード装置１００によれば、たとえば、ハイビジョン解像度のアナログビデオ信号を出力したくない場合には、第２解像度ＤＦ２をハイビジョン解像度よりも低い解像度に設定すればよい。この場合、デジタルビデオデータ信号Ｄｄｉｇが有する映像の解像度ＤＦ１がハイビジョン解像度の場合、第２解像度ＤＦ２と一致しないため、ハイビジョンのアナログビデオ信号Ｄａｌｇの出力を停止することができる。

また、外部から入力される制御信号ＣＭＤが解析されて、信号Ｓ１が書き換えられた場合でも、第１解像度ＤＦ１と第２解像度ＤＦ２が一致しない限り、アナログビデオ信号Ｄａｌｇの出力は許可されないため、堅牢性を高めることができる。

また、ビデオエンコード装置１００が機能ＬＳＩとして構成されることにより、各回路ブロック、機能ブロック間から信号を取り出すことが困難となるため、より堅牢性を高めることができる。

この実施の形態において、出力制御部３０は、スイッチＳＷをオフし、アナログビデオ信号Ｄａｌｇの出力を停止するとともに、エンコード処理部１０によるデジタルアナログ変換処理を停止するのが好ましい。この場合、アナログビデオ信号自体が生成されなくなるため、データをより安全に保護することができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

上述の実施の形態では、出力制御部３０における出力状態の制限が、アナログビデオ信号Ｄａｌｇの出力の停止である場合について説明したが、本発明はこれには限定されない。出力制御部３０における出力状態の制限の変形例として、アナログビデオ信号の解像度を低下させてもよい。このために、ビデオエンコード装置１００自体がダウンコンバータを備えていてもよいし、あるいはグラフィックプロセッサ１２０が解像度を制御する機能を有する場合には、グラフィックプロセッサ１２０に解像度の低下を指示してもよい。また、出力状態の制限としては、ビデオエンコード装置１００に入力されるデジタルビデオデータ信号と全く無関係の映像を出力してもよい。

実施の形態において、解像度判定部２０は、デジタルビデオデータ信号Ｄｄｉｇが有する映像の解像度が、外部から設定される映像の解像度と一致するかを判定したが、解像度判定部２０において設定される条件にはさまざま変形例が考えられる。たとえは、外部から設定される映像の解像度は複数であってもよい。また、解像度判定部２０は、デジタルビデオデータ信号Ｄｄｉｇが有する映像の解像度が、外部から設定される映像の解像度に応じて定まる解像度の範囲に含まれるかを判定してもよい。

実施の形態では、ビデオエンコード装置１００がひとつのＬＳＩとして構成される場合について説明したが、ビデオエンコード装置１００は、グラフィックプロセッサ１２０と一体に集積化されてもよい。

実施の形態に係るビデオエンコード装置を備える電子機器の全体構成を示すブロック図である。 実施の形態に係るビデオエンコード装置の構成を示すブロック図である。

符号の説明

１０ エンコード処理部、 ２０ 解像度判定部、 ２２ 解像度検出部、 ２４ 外部制御部、 ２６ 解像度設定部、 ２８ 条件判定部、 ３０ 出力制御部、 ３２ 論理回路、 １００ ビデオエンコード装置、 １１０ ＣＰＵ、 １２０ グラフィックプロセッサ、 １３０ ＤＶＤ装置、 １４０ デジタルビデオ出力部、 ２００ 電子機器。

Claims (10)

1. デジタルビデオデータ信号と制御信号を受け、前記デジタルビデオデータ信号をアナログビデオ信号に変換して、外部に接続される映像機器に出力するビデオエンコード装置であって、
   前記デジタルビデオデータ信号を前記アナログビデオ信号に変換するエンコード処理部と、
   前記制御信号に含まれる解像度を示す第１データを受け、前記デジタルビデオデータ信号が有する映像の解像度が、前記第１データが示す前記解像度と一致するか否かを判定する解像度判定部と、
   前記映像機器に対する前記アナログビデオ信号の出力状態を制御する出力制御部と、
   を備え、
   前記出力制御部は、前記解像度判定部における判定結果を参照し、前記デジタルビデオデータ信号が有する映像の解像度が、前記第１データが示す前記解像度と一致したとき前記映像機器に対する前記アナログビデオ信号の出力を許可し、一致しないとき前記アナログビデオ信号の出力を制限することを特徴とするビデオエンコード装置。
2. 前記解像度判定部は、
   前記デジタルビデオデータ信号が有する映像の解像度を検出する解像度検出部と、
   前記解像度検出部において検出された解像度が、前記第１データが示す解像度と一致する否かを判定する条件判定部と、
   を含み、前記条件判定部の出力信号にもとづき、前記出力制御部による前記アナログビデオ信号の出力状態を制御することを特徴とする請求項１に記載のビデオエンコード装置。
3. 前記第１データが示す解像度は、ハイビジョン解像度より低い解像度であることを特徴とする請求項１または２に記載のビデオエンコード装置。
4. 前記制御信号は、前記アナログビデオ信号の出力の許可、不許可を示す第２データをさらに含み、
   前記出力制御部は、前記第１データに加えて前記第２データに応じて前記アナログビデオ信号の出力を制限することを特徴とする請求項１から３のいずれかに記載のビデオエンコード装置。
5. 前記出力制御部における前記出力状態の制限は、前記アナログビデオ信号の出力の停止であることを特徴とする請求項１から４のいずれかに記載のビデオエンコード装置。
6. 前記出力制御部は、前記出力を停止するとき、前記エンコード処理部によるデジタルアナログ変換処理を停止することを特徴とする請求項５に記載のビデオエンコード装置。
7. 前記出力制御部における前記出力状態の制限は、前記アナログビデオ信号の解像度を低下させることであることを特徴とする請求項１から４のいずれかに記載のビデオエンコード装置。
8. １つの半導体基板上に、一体集積化された機能回路として構成されたことを特徴とする請求項１から７のいずれかに記載のビデオエンコード装置。
9. 請求項１から８のいずれかに記載のビデオエンコード装置と、
   前記ビデオエンコード装置と並列に設けられ、入力される前記デジタルビデオデータ信号を、所定のデジタルフォーマットで、外部に接続される映像機器に出力するデジタルビデオ出力部と、
   を備えることを特徴とする電子機器。
10. デジタルビデオデータ信号を受け、映像機器に出力すべきアナログビデオ信号に変換する変換ステップと、
    前記デジタルビデオデータ信号が有する映像の解像度が、外部からの制御信号に含まれる制御用データが示す解像度と一致するか否かを判定する判定ステップと、
    前記判定ステップにおいて、前記デジタルビデオデータ信号が有する映像の解像度が、前記制御用データが示す前記解像度と一致したとき前記映像機器に対する前記アナログビデオ信号の出力を許可し、一致しないとき前記アナログビデオ信号の出力を制限する制限ステップと、
    を備えることを特徴とするビデオエンコード方法。

Images