KR100588899B1 - 반도체 소자의 엠아이엠 캡 형성 방법 - Google Patents

반도체 소자의 엠아이엠 캡 형성 방법 Download PDF

Info

Publication number
KR100588899B1
KR100588899B1 KR1020040114630A KR20040114630A KR100588899B1 KR 100588899 B1 KR100588899 B1 KR 100588899B1 KR 1020040114630 A KR1020040114630 A KR 1020040114630A KR 20040114630 A KR20040114630 A KR 20040114630A KR 100588899 B1 KR100588899 B1 KR 100588899B1
Authority
KR
South Korea
Prior art keywords
forming
mim
photoresist
semiconductor device
cap
Prior art date
Application number
KR1020040114630A
Other languages
English (en)
Inventor
박인성
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114630A priority Critical patent/KR100588899B1/ko
Application granted granted Critical
Publication of KR100588899B1 publication Critical patent/KR100588899B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 MIM 캡 형성 방법에 관한 것으로, 보다 자세하게는 MIM 캡 형성 방법에 있어서, 하부 구리 배선이 형성된 기판 상에 절연막을 증착하는 단계; 상기 절연막 상부에 제 1 포토레지스트를 도포하고 패터닝하는 단계; 상기 제 1 포토레지스트로 상기 절연막을 식각하는 단계; 상기 식각된 기판에 확산 방지막을 증착하는 단계; 상기 증착된 확산 방지막을 제 2 포토레지스트를 도포하고 패터닝하는 단계; 상기 제 2 포토레지스트로 상기 확산 방지막을 식각하여 MIM을 형성하는 단계; 상기 MIM이 형성된 기판 상에 IMD막을 증착하는 단계; 상기 IMD막에 듀얼 다마신 패턴을 형성하는 단계; 및 상기 듀얼 다마신 패턴에 구리를 증착하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 MIM 캡 형성 방법에 관한 것이다.
따라서, 본 발명의 MIM 캡 형성 방법은 반도체 소자 제조에 필요한 공정 시간을 단축할 수 있으며, 이로써 원가 절감 및 전제 공정 시간(Total Around Time)을 줄이는 장점이 있다.
MIM 캡, 듀얼 다마신, 구리 배선

Description

반도체 소자의 엠아이엠 캡 형성 방법{Method for forming the MIM cap of semiconductor device}
도 1은 종래기술에 의한 반도체 소자의 MIM 형성 방법을 나타낸 도면.
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 MIM 캡 형성 방법을 나타낸 도면.
본 발명은 MIM(Metal Insulator Metal) 캡(Cap) 형성 방법에 관한 것으로, 보다 자세하게는 반도체 배선을 형성함과 동시에 MIM 캡을 형성하여, MIM 캡 형성에 필요한 시간을 단축하는 것을 특징으로하는 반도체 소자의 MIM 캡 형성 방법에 관한 것이다.
일반적으로, 반도체 산업이 초대규모 직접회로(VLSI: Very Large-Scale Intergration), 극초대규모 집적회로(Ultra Large Scale Integration; ULSI)로 옮겨 가면서 소자의 집적도, 미세화, 동작속도 등을 향상시키는 방향으로 기술이 발 전하고 있다. 소자의 디자인 룰(Design Rule)이 집적화되면서 RC 지연시간(Resistance-Capacitance Delay Time) 문제를 해결하기 위한 일환으로 기존의 알루미늄 배선을 구리 배선으로 변경하고 있다.
구리의 경우 건식 식각이 어렵기 때문에 산화막(Oxide Film)으로 패턴을 형성한 다음 구리를 증착하는 듀얼 다마신(Dual Damascene) 기법을 이용한다. 일반적으로 다마신 기법을 이용한 구리 배선 형성 공정은 질화막과 산화막을 형성하는 단계, 상기 산화막 상부에 포토레지스트를 도포하고 패터닝하는 단계, 포토레지스트로 덮여 있지 않은 노출된 부분을 식각하는 단계 및 포토레지스트를 제거하는 단계를 포함하는 일련의 공정을 거쳐 수행되고 있다.
일반적으로 MIM 캡을 형성하기 위하여 하부 전극으로 사용되는 금속, 절연막, 상부 전극의 금속을 순차적으로 증착시킨다. 이어서, 상부 전극부터 사진공정, 식각공정, 스트립 공정을 진행한 후 하부 전극을 사진공정, 식각공정, 스트립 공정 순으로 진행하여 MIM캡을 형성한다.
도 1은 종래의 반도체 소자의 MIM 형성 방법을 나타낸 공정 단면도이다. 도에서 보는 바와 같이 하부 금속막(10) 상에 MIM의 Si3N4로 구성된 절연체(20)를 PECVD(Plasma Enhanced Chemical Vapour Deposition)법으로 형성한 후 Al/Ti/TiN의 조합으로 구성된 상부 금속막(30)을 증착하고 패터닝하여 MIM을 형성한다. 다시 패터닝하여 하부 금속막(10) 패턴을 형성한 후 절연막(40)은 HDP(High Density Plasma) 방법으로 형성하여 완성한다.
그러나, 종래의 반도체 소자의 MIM 캡 형성 방법은 MIM 캡 형성에 필요한 공정이 너무 많아서 공정 시간이 길고, 따라서 소자의 제조 원가가 증가 높은 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 반도체 배선을 형성함과 동시에 MIM 캡을 형성하여, MIM 캡 형성에 필요한 시간을 단축하는 것을 특징으로하는 반도체 소자의 MIM 캡 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 반도체 소자의 MIM 캡 형성 방법에 있어서, 하부 구리 배선이 형성된 기판 상에 절연막을 증착하는 단계; 상기 절연막 상부에 제 1 포토레지스트를 도포하고 패터닝하는 단계; 상기 제 1 포토레지스트로 상기 절연막을 식각하는 단계; 상기 식각된 기판에 확산 방지막을 증착하는 단계; 상기 증착된 확산 방지막을 제 2 포토레지스트를 도포하고 패터닝하는 단계; 상기 제 2 포토레지스트로 상기 확산 방지막을 식각하여 MIM을 형성하는 단계; 상기 MIM이 형성된 기판 상에 IMD막을 증착하는 단계; 및 상기 IMD막에 듀얼 다마신 패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 MIM 캡 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 MIM 캡 형성 공정을 나타낸 단면도이다.
먼저, 도 2a는 하부 구리 배선이 형성된 기판(110, 120) 상에 절연막을 증착 및 식각하는 단계이다. 도 2a에서 보는 바와 같이 하부 구리 배선이 형성된 기판 상에 절연막(130)을 증착하고, 상기 절연막 상부에 제 1 포토레지스트(140)를 도포하고 패터닝한 다음, 상기 제 1 포토레지스트로 상기 절연막을 식각한다. 이 때 절연막은 SiN, SiO2, SiON 가운데 하나를 사용하는 것이 바람직하다.
다음, 도 2b는 확산 방지막 증착 및 포토레지스트 패턴 형성 단계이다. 도 2b에서 보는 바와 같이 상기 절연막이 식각된 기판 상에 확산 방지막(150)을 증착하고, 상기 증착된 확산 방지막 상에 제 2 포토레지스트(160)를 도포하고 패터닝한다. 이 때, 상기 확산 방지막은 확산 속도가 빠른 구리의 확산을 방지하기 위해 TiN, TaN, WN 가운데 하나를 사용하는 것이 바람직하다.
마지막으로, 도 2c는 확산 방지막 식각, IMD막 증착, 듀얼 다마신 패턴 형성 단계이다. 도 2c에서 보는 바와 같이 상기 제 2 포토레지스트로 상기 확산 방지막을 식각하여 MIM을 형성한 다음 상부에 IMD막(170)을 증착한다. 이어서 상기 IMD막에 듀얼 다마신 패턴을 형성하고, 상기 듀얼 다마신 패턴에 구리(180)를 증착하여 반도체 소자의 MIM 캡 형성을 완료한다.
이 때, 도 2a 내지 도 2c에서 보는 바와 같이 구리배선 영영과 MIM캡 영역이 존재하여 MIM캡 형성과 동시에 구리 배선을 형성하므로써, 전체 공정 시간을 단축하는 것이 바람직하다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자의 MIM 캡 형성 방법은 반도체 소자 제조에 필요한 공정 시간을 단축할 수 있으며, 이로써 원가 절감 및 전제 공정 시간을 줄이는 효과가 있다.

Claims (4)

  1. 반도체 소자의 MIM 캡 형성 방법에 있어서,
    하부 구리 배선이 형성된 기판 상에 절연막을 증착하는 단계;
    상기 절연막 상부에 제 1 포토레지스트를 도포하고 패터닝하는 단계;
    상기 제 1 포토레지스트로 상기 절연막을 식각하는 단계;
    상기 식각된 기판에 확산 방지막을 증착하는 단계;
    상기 증착된 확산 방지막 상에 제 2 포토레지스트를 도포하고 패터닝하는 단계;
    상기 제 2 포토레지스트로 상기 확산 방지막을 식각하여 MIM을 형성하는 단계;
    상기 MIM이 형성된 기판 상에 IMD막을 증착하는 단계;
    상기 IMD막에 듀얼 다마신 패턴을 형성하는 단계; 및
    상기 듀얼 다마신 패턴에 구리를 증착하는 단계
    로 이루어지는 것을 특징으로 하는 반도체 소자의 MIM 캡 형성 방법.
  2. 제 1 항에 있어서,
    상기 반도체 소자의 MIM 캡 형성 방법은 동시에 구리 배선을 형성하는 것을 특징으로하는 반도체 소자의 MIM 캡 형성 방법.
  3. 제 1 항에 있어서,
    상기 절연막은 SiN, SiO2, SiON 가운데 하나임을 특징으로 하는 반도체 소자의 MIM 캡 형성 방법.
  4. 제 1 항에 있어서,
    상기 확산 방지막은 TiN, TaN, WN 가운데 하나임을 특징으로 하는 반도체 소자의 MIM 캡 형성 방법.
KR1020040114630A 2004-12-29 2004-12-29 반도체 소자의 엠아이엠 캡 형성 방법 KR100588899B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114630A KR100588899B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 엠아이엠 캡 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114630A KR100588899B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 엠아이엠 캡 형성 방법

Publications (1)

Publication Number Publication Date
KR100588899B1 true KR100588899B1 (ko) 2006-06-09

Family

ID=37182652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114630A KR100588899B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 엠아이엠 캡 형성 방법

Country Status (1)

Country Link
KR (1) KR100588899B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01198061A (ja) * 1988-02-03 1989-08-09 Matsushita Electron Corp 半導体装置の製造方法
KR20050117893A (ko) * 2004-06-11 2005-12-15 삼성전자주식회사 엠아이엠 캐패시터들 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01198061A (ja) * 1988-02-03 1989-08-09 Matsushita Electron Corp 半導体装置の製造方法
KR20050117893A (ko) * 2004-06-11 2005-12-15 삼성전자주식회사 엠아이엠 캐패시터들 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
KR19990007413A (ko) 다중층 배선을 갖는 반도체 장치의 제조 방법
US10276377B2 (en) Method for patterning interconnects
JP2006049900A (ja) 半導体素子の金属配線形成方法
CN101364565A (zh) 半导体器件的制造方法
JPH11176814A (ja) 半導体装置の製造方法
US20200161180A1 (en) Tall trenches for via chamferless and self forming barrier
JP4108228B2 (ja) 半導体装置の製造方法
JP2005197692A (ja) 半導体素子のデュアルダマシンパターン形成方法
US20050255687A1 (en) Plasma treatment for silicon-based dielectrics
KR100588899B1 (ko) 반도체 소자의 엠아이엠 캡 형성 방법
US7300879B2 (en) Methods of fabricating metal wiring in semiconductor devices
US7538025B2 (en) Dual damascene process flow for porous low-k materials
CN104112701B (zh) 半导体结构及其制造方法
US20150162262A1 (en) Interconnect Structure for Semiconductor Devices
KR20050067500A (ko) 하드마스크를 이용한 반도체 소자의 패턴 형성방법
KR20010059540A (ko) 반도체 소자의 금속배선 형성방법
KR100406733B1 (ko) 반도체 소자의 제조 방법
KR20040049969A (ko) 반도체 소자의 금속배선 형성 방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
KR100349346B1 (ko) 반도체장치의 배선패턴 형성방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR100296132B1 (ko) 대머신 방법을 이용한 반도체 소자의 금속배선 형성 방법
KR100471404B1 (ko) 화학적 기계적 연마 공정을 이용한 반도체 소자의 금속배선 형성 방법
KR100744249B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR20030043201A (ko) 반도체 소자의 콘택 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee