KR100400952B1 - 집적 회로 모듈내의 집적 회로 다이를 검사하기 위한 장치 및 방법 - Google Patents
집적 회로 모듈내의 집적 회로 다이를 검사하기 위한 장치 및 방법 Download PDFInfo
- Publication number
- KR100400952B1 KR100400952B1 KR10-1999-7002370A KR19997002370A KR100400952B1 KR 100400952 B1 KR100400952 B1 KR 100400952B1 KR 19997002370 A KR19997002370 A KR 19997002370A KR 100400952 B1 KR100400952 B1 KR 100400952B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- module
- test mode
- voltage
- die
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 151
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000004044 response Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000000977 initiatory effect Effects 0.000 claims description 44
- 230000005540 biological transmission Effects 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 238000013102 re-test Methods 0.000 abstract description 3
- 230000008439 repair process Effects 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000007689 inspection Methods 0.000 description 38
- 239000000872 buffer Substances 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 239000004020 conductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0062—Testing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
멀티칩 모듈(MCM)과 같은 IC 모듈(20)은 출력 인에이블 패드와 같은 검사 모드 인에이블 본드 패드(30)를 각각 가지고 있는 다수의 IC(12) 다이들을 포함한다. MCM의 기판에 포함된 퓨즈가 각각의 다이들의 검사 모드 인에이블 패드를 MCM의 비접속(N/C) 핀들 중의 하나의 핀에 연결하고, 상기 기판에 포함된 저항이 상기 검사 모드 인에이블 패드들을 MCM의 기준 전압 핀들 중의 하나의 핀에 연결한다. N/C 핀을 통해 공급 전압을 검사 모드 인에이블 패드들에 인가함으로써, 검사 모드가 다이들에서 개시된다. 일단 검사가 완료되면, 퓨즈가 끊어질 수 있고, 기준 전압 핀들과 저항을 통해 검사 모드 인에이블 패드들에 인가된 기준 전압이 다이들에서의 검사 모드를 디스에이블시키고 동작 모드를 개시한다. 결과적으로, IC 모듈들에 패키징된 다이들은 패키징 후에 검사될 수 있다. 일단 검사 모드가 개시되면 이러한 검사를 수행하고 검사 동안에 발견된 어떤 불량 소자들을 복구하는 방법은 검사 신호들을 다이에 제공하고, 상기 다이들로부터 응답 신호들을 수신하고, 상기 다이 내의 어떤 불량 소자들을 식별하기 위해 상기 응답 신호들을 평가하고, 불량 소자들의 어드레스들을 프로그래밍 전압으로 상기 다이들 내의 안티 퓨즈(anti-fuse)들에 프로그래밍하고, 상기 안티 퓨즈들의 저항을 결정함으로써 어드레스들이 프로그래밍되는 것을 확인하고, 상기 다이들을 재검사하고, 상기 재검사된 다이들로부터 응답 신호들을 수신하고, 모든 복구들을 확인하기 위해 상기 응답 신호들을 평가하는 단계를 포함한다.
Description
일반적으로, 집적 회로(IC) 다이들은 이 다이들이 어떠한 불량(고장) 회로(failing circuitry)를 가지고 있는지를 결정하기 위해 상기 다이들이 패키징되기 전에 검사된다. 일반적으로, 다이를 검사할 때의 제 1 단계들 중 한 단계는 제어 신호들을 검사 본드 패드(bond pad)라고 하는 상기 다이 상의 선택된 본드 패드들에 인가함으로써 다이에서 검사 모드(test mode)를 개시하는 것이다. 일예로서, 본 발명의 양수인인 마이크론 테크놀로지 인코포레이티드(Boise, Idaho)에 의해 제조된 대부분의 동적 랜덤 액세스 메모리(DRAM) 다이들은 논리 "O" 신호를 다이들의 출력 인에이블(Output Enable : OE) 본드 패드에 인가함으로써 개시되는 검사 모드에서 부분적으로 검사된다.
도 1에 도시된 바와 같이, 다수의 다이들(10)이 IC 모듈(12) 내에 함께 패키징될 때, 검사 모드가 최종 사용자의 시스템에서 잘못하여 개시될 수 없도록, 다이들의 검사 본드 패드들(14)(예컨대, OE 본드 패드들)이 모듈 단자들(18)을 통해 기준 전압(Vss)을 위한 기준 전압 본드 패드들(16)과 상호 접속된다. 이것은 현장에서 IC 모듈 내의 다이들에서 검사 모드의 잘못된 개시를 방해하도록 잘 동작하지만, 불행히도 다이들이 IC 모듈에 패키징된 후 IC 제조업자에 의한 다이의 의도된 검사를 또한 방해한다.
미국 특허 제5,278,839호 및 제4,519,078호에 기재된 이러한 문제점에 관한 한가지 종래의 해결책은 다이들 내에 자기 검사 회로(self test circuitry)를 포함함으로써 위에서 설명한 방식에서의 검사 모드의 개시의 필요성을 제거하는 것이다. 자기 검사 회로는 기준 전압(Vss) 또는 공급 전압(Vcc)에 일반적으로 고정되지 않은 어드레스 및 제어 본드 패드들을 통해 제어되기 때문에, 검사 모드는 다이들이 IC 모듈에 패키징된 후 자기 검사 회로로 개시될 수 있다. 그러나, 자기 검사 회로는 기존의 다이들 및 IC 모듈들에 쉽게 적용되는 해결책에 대한 요구를 처리하지 못한, 성가시고 비용이 많이 드는 해결책이다.
다이들이 IC 모듈에 패키징된 후에 그 다이들을 검사할 수 있는 융통성(flexibility)을 갖는 것이 유리하기 때문에, 이러한 검사를 개시 및 수행하기 위한 개선된 장치 및 방법이 당해 기술 분야에서 필요하다.
본 발명은 일반적으로 집적 회로(IC) 다이들(dice)에 관한 것으로, 특히 IC 모듈들 내의 다이들(dice)을 검사(test)하기 위한 장치들 및 방법들에 관한 것이다.
도 1은 종래의 집적 회로 모듈의 등각 투상도(isometric view).
도 2는 본 발명에 따른 스위칭 회로 및 임피던스 회로를 포함하는 집적 회로 모듈의 등각 투상, 블록 및 개략도.
도 3a 내지 3c는 도 2의 스위칭 회로의 대안적인 버전들의 개략도.
도 4a 내지 4c는 도 2의 임피던스 회로의 대안적인 버전의 개략도.
도 5는 도 2의 스위칭 및 임피던스 회로들의 대안적인 버전의 개략적인 블록도.
도 6은 본 발명에 따른 전자 시스템의 블록도.
도 7은 본 발명에 따른 다른 집적 회로 모듈의 등각 투상 개략도.
도 8a 및 도 8b는 도 7의 집적 회로 모듈의 대안적인 버전들의 등각 투상 및 개략도들.
도 9는 본 발명에 따른 집적 회로 다이의 블록도.
도 10은 본 발명에 따른 검사 장치의 블록, 개략, 및 등각 투상도.
도 11은 도 10의 검사 장치의 대안적인 버전의 블록도.
도 12a 및 12b는 본 발명에 따른 집적 회로 모듈의 집적 회로 다이들을 검사하기 위한 방법의 흐름도들.
도 13a 및 13b는 도 12a 및 12b의 방법을 보다 상세하게 도시한 흐름도들.
멀티칩 모듈(Multi-Chip Module : MCM)과 같은 본 발명의 집적 회로(IC) 모듈은 공급 전압(Vcc)과 같은 검사 모드 개시 신호를 수신하는 단자와, 본드 패드(bond pad) 및 기능 회로(function circuit)를 가진 IC 다이를 포함한다. 퓨즈(fuse)와 같은 스위칭 장치는 검사 모드 개시 신호를 기능 회로에 전달하기 위해 상기 단자와 기능 회로 사이에서 상기 본드 패드와 접속되고, 기준 전압(Vcc)과 같은 동작 모드 신호와 상기 기능 회로 사이에 접속된 저항과 같은 임피던스 장치가 상기 기능 회로에서의 검사 모드 개시 신호와, 동작 모드 신호 사이의 전압차를 유지한다. 상기 기능 회로는 상기 다이에서 검사 모드를 개시함으로써 검사 모드 개시 신호에 응답한다. 또한, 상기 스위칭 회로는 상기 기능 회로를 상기 다이로부터 선택적으로 분리하고, 임피던스 장치는 동작 모드 신호를 상기 기능 회로에 전달한다. 상기 기능 회로는 동작 모드로 들어감으로써 동작 모드 신호에 응답한다. 이와 같이, 검사 모드는 검사 모드 개시 신호를 상기 단자에 제공함으로써 다이가 IC 모듈에 패키징된 후 상기 다이에서 개시될 수 있고, 다음에 스위칭 장치로 상기 기능 회로를 상기 단자로부터 선택적으로 분리함으로써 검사 모드가 디스에이블될 수 있고 상기 다이는 동작 모드로 고정되며, 이에 의해 현장에서의 최종 사용자에 의해 검사 모드가 잘못 개시되지 않는 것이 보장된다.
본 발명의 IC 모듈의 한가지 버전에서는, 스위칭 장치와 임피던스 장치 둘다가 다이에 포함되고, 다른 버전에서는 스위칭 장치와 임피던스 장치중 하나 또는 둘 다가 IC 모듈의 기판에 포함된다. 다른 버전에서는, IC 모듈 자체가 컴퓨터 시스템과 같은 전자 시스템에 포함된다. 또 다른 버전에서는, 동작 모드 신호가 다이 상의 동작 모드 신호 회로에 의해 제공되거나, IC 모듈 내의 다른 단자를 통해 외부 회로에 의해 제공된다. 마지막으로, 본 발명의 모듈의 수정된 버전에서는, 검사 모드 개시 신호가 외부 회로에 의해 제공되는 것이 아니라 외부 회로에 응답하는 검사 모드 개시 신호 회로에 의해 다이 상에서 발생된다.
본 발명의 다른 실시예에서, IC 모듈은 검사 모드 개시 신호 및 동작 모드 신호를 수신하는 하나 또는 그 이상의 단자를 포함한다. IC 모듈 내의 하나 또는 그 이상의 IC 다이들은 각각 하나 또는 그 이상의 기능 회로들 및 다수의 본드 패드들을 가지고 있고, 본드 패드들의 제 1 서브세트가 기능 회로들에 연결되고, 본드 패드들의 제 2 서브 세트가 검사 모드에서 검사 모드 개시 신호가 아닌 신호들을 수신하도록 적응되어 있다. 상기 단자들과 제 1 서브세트 본드 패드들 사이에 연결되어 제 2 서브세트 본드 패드들로부터 분리된 전용 전달 회로(dedicated conduction circuit)는 검사 모드 개시 및 동작 모드 신호들을 상기 기능 회로들에 전달한다. 상기 기능 회로들이 검사 모드 개시 신호를 수신하면 상기 기능 회로들은 검사 모드를 개시하고, 상기 기능 회로들이 동작 모드 신호를 수신하면 상기 기능 회로들은 동작 모드로 들어간다. 이와 같이, 검사 모드는 검사 모드 개시 신호를 상기 단자들에 제공함으로써 다이들이 IC 모듈에 패키징된 후 그 다이들에서 개시될 수 있고, 동작 모드는 동작 모드 신호를 상기 단자들에 제공함으로써 개시될 수 있다. 이 IC 모듈의 한가지 버전에서, IC 모듈은 전자 시스템에 포함된다. 다른 버전들에서, 상기 단자들은 검사 모드 개시 신호를 수신하는 제 1 단자와, 동작 모드 신호를 수신하는 제 2 단자를 포함하고, 제 1 및 제 2 단자들은 저항과 같은 임피던스 소자, 또는 표면 장착 저항 또는 점퍼(Jumper)와 같은 링크(link)에 의해 연결된다.
또 다른 실시예에서, 위에서 설명된 본 발명의 IC 모듈들 중 하나에 제공된 다이들을 검사하기 위한 검사 장치(test apparatus)는 IC 모듈의 단자들에 연결될 수 있는 검사 장치-모듈 인터페이스(test-apparatus-to-module interface)를 포함한다. 검사 모드 개시 회로는 검사 모드 개시 신호를 인터페이스를 통해 제공함으로써 다이들에서 검사 모드를 개시하고, 검사 모드에서 다이들을 검사하기 위한 검사 신호 회로가 검사 신호들을 인터페이스를 통해 다이들에 제공한다. 응답 신호 회로는 상기 검사 신호들에 응답하여 응답 신호들을 인터페이스를 통해 다이들로부터 수신하고, 평가 회로는 상기 다이들 내의 어떤 불량 소자들을 식별하기 위해 상기 응답 신호를 평가한다. 이 실시예의 대안으로, 상기 실시예의 기능은 검사 장치-모듈 인터페이스, 다이들로부터 신호들을 수신하고 상기 다이들에 신호들을 출력하기 위해 상기 인터페이스에 연결된 입/출력 장치, 메모리 장치, 및 프로세서를 포함하는 컴퓨터 검사 장치에 포함된다.
본 발명의 또 다른 실시예에서, IC 모듈의 다이들에서 검사 모드 및 동작 모드를 개시하기 위한 방법은 상기 IC 모듈의 단자에서 검사 모드 개시 신호를 수신하는 단계; 검사 모드 개시 신호를 수신하도록 적응된 IC 모듈의 다이들 상의 본드 패드들에만 상기 검사 모드 개시 신호를 전달하고, 다이들에서 검사 모드를 개시시키기 위해 본드 패드로부터 상기 다이들의 기능 회로에 전달하는 단계; 상기 기능 회로들로의 검사 모드 개시 신호의 전달을 단절시키는 단계; 및 각각의 기능 회로에서 동작 모드를 개시시키기 위해 동작 모드 개시 신호를 상기 기능 회로에 전달하는 단계를 포함한다.
또 다른 실시예에서, IC 모듈의 하나 또는 그 이상의 다이들을 검사하기 위한 방법은, 검사 모드 개시 신호를 IC 모듈의 외부에서 액세스 가능한 단자에 제공하는 단계; 다이에서 검사 모드를 개시시키기 위한 신호를 수신하도록 적응된 다이들 상의 본드 패드들에만 검사 모드 개시 신호를 전달하는 단계; 각각의 다이를 검사하는 단계; 응답 신호들을 다이들로부터 수신하는 단계; 다이들에서 어떤 불량 소자들을 식별하기 위해 응답 신호들을 평가하는 단계를 포함한다.
이 실시예의 한가지 버전에서, 상기 방법은 또한 각각의 불량 소자에 관련된 어드레스를 결정하는 단계; 다이에 불량 소자의 어드레스를 래치하는 단계; 다이에서 프로그래밍 모드를 인에이블시키기 위해 수퍼 전압 CAS 신호와 같은 프로그래밍 모드 인에이블 신호를 상기 다이에 제공하는 단계; 불량 소자를 대체하기 위해 상기 다이들 중 하나의 다이에서 리던던트(redundant) 소자를 인에이블링시키는 단계; 불량 소자의 어드레스를 저장하고, 저장된 어드레스가 불량 소자를 인에이블된 리던던트 소자로 대체하기 위하여 리던던트 회로에 제공되도록 인에이블된 리던던트 소자에 관련된 리던던트 회로를 프로그래밍하는 단계를 포함한다.
본 발명의 다른 실시예는 IC 모듈의 하나 또는 그 이상의 다이들을 검사하기 위한 위에서 설명된 방법에 따른 수행을 위해 컴퓨터를 제어하기 위한 프로그램이 저장된 컴퓨터 판독가능 기억 매체이다.
도 2에 도시된 바와 같이, 본 발명의 집적 회로(IC) 모듈(20)은 모듈 단자(26), 스위칭 회로(28), 및 검사 모드 인에이블 본드 패드들(30)(예컨대, 출력 인에이블(OE) 본드 패드들)을 통해 공급 전압(Vcc)과 같은 검사 모드 개시 신호를 선택적으로 수신하는, 입력 버퍼들(24)과 같은 기능 회로들을 가진 IC 다이들(22)을 포함한다. IC 모듈(20)은, 예컨대 싱글 인-라인 메모리 모듈(Single In-line Memory Module : SIMM), 듀얼 인-라인 메모리 모듈(Dual In-line Memory Module : DIMM), 랜덤 액세스 메모리(RAM) 카드, 플래시 판독 전용 메모리(ROM) 모듈 또는 카드, 동기식 동적 RAM(Synchronous Dynamic RAM : SDRAM) 모듈 또는 카드, 및 램버스(Rambus) RAM 모듈 또는 카드와 같은 어떤 멀티칩 모듈(Multi-Chip Module : MCM)을 포함해서 단자들을 통해 외부에서 액세스되는 적어도 하나의 다이를 가지고 있는 어떤 전자 구조일 수 있음을 당해 분야에 숙련된 기술자들은 이해하게 된다. 또한, 다이들(22)는 예컨대 DRAM 다이들, 정적 랜덤 액세스 메모리(SRAM) 다이들, 동기식 그래픽 랜덤 액세스 메모리(SGRAM) 다이들, ROM 다이들, 및 프로세서 다이들을 포함해서 본 발명을 위한 어떤 다이들일 수 있음을 이해하게 된다.
또한, 상기 기능 회로들은 다이에서 검사 모드를 개시하기 위한 다이 상의 어떤 회로일 수 있고, 검사 모드 개시 신호는 다이에서 검사 모드를 개시하기 위한 어떤 신호일 수 있으며, 모듈 단자(26)는 예컨대 MCM 핀(예컨대, SIMM, DIMM, RAM 카드, RAM 모듈, ROM 카드 또는 ROM 모듈 핀)을 포함해서 어떤 단자일 수 있고, 스위칭 회로(28)는 예컨대 상기 기능 회로들을 모듈 단자(26)로부터 선택적으로 분리하기 위한 퓨즈 또는 트랜지스터 또는 어떤 다른 장치일 수 있으며, 검사 모드 인에이블 본드 패드들(30)은 다이에서 검사 모드를 인에이블시키기 위해 기능 회로에 접속가능한 어떤 본드 패드일 수 있음을 이해하게 된다. 또한, 스위칭 회로(28)가 모듈 단자(26)에 연결된 단일 회로인 것으로 도 2에 도시되어 있지만, 다이들(22) 중의 하나의 다이 및 모듈 단자(26)에 각각 연결된 다수의 회로들을 대시에 구비할 수 있음을 이해해야 한다.
검사 모드 개시 신호의 수신에 응답하여, 입력 버퍼들(24)은 다이들(22)에서 검사 모드를 개시한다. 이 모드에서, 각종 검사 신호들이 회로를 검사하는 잘 알려진 방식으로 다이들(22)에 제공될 수 있고, 다이들(22)은 어떤 불량 회로의 존재를 나타내는 각종 응답 신호들을 출력한다. 공급 전압(Vcc)과 같은 검사 모드 개시 신호가 검사 모드 인에이블 본드 패드들(30) 및 입력 버퍼들(24)에 제공되는 동안에, 예컨대 저항, 저항 접속된 MOS 트랜지스터 또는 안티 퓨즈와 같은 임피던스 회로(32)가 검사 모드 인에이블 본드 패드들(30)에서의 검사 모드 개시 신호와, 예컨대 MCM 핀(예컨대, SIMM, DIMM, RAM 카드, RAM 모듈, ROM 카드 또는 ROM 모듈 핀)과 같은 기준 단자(34)에서의 기준 전압(Vss)과 같은 동작 모드 인에이블 신호간의 전압차를 유지한다. 도 2에는 임피던스 회로(32)는 기준 단자(34)에 연결된 단일 회로인 것으로 도시되어 있지만, 다이(22)들 중의 하나의 다이 및 기준 단자(34)에 각각 연결된 다수의 회로들을 대신에 구비할 수 있음을 이해하게 된다.
일단 다이들(22)의 검사가 완료되면, 스위칭 회로(28)는 검사 모드를 디스에이블시키기 위해 입력 버퍼들(24)을 모듈 단자(26)로부터 분리하고, 임피던스 회로(34)는 기준 전압(Vss)과 같은 동작 모드 신호를 입력 버퍼(24)들로 전달한다. 응답시, 입력 버퍼들(24)은 다이들(22)이 의도된 정상 기능에 따라 동작하는 동작 모드를 다이(22)에서 개시한다. 따라서, 예컨대 다이들(22)이 DRAM인 경우, 다이들은 정상 메모리 동작들을 다이들의 동작 모드에서 수행하게 된다.
이와 같이, IC 모듈(20)의 다이들(22)은 패키징된 후에도 완전하게 검사 가능하고, 다이들의 검사 모드는 필요에 따라 디스에이블될 수 있으며, 따라서 IC 모듈(20)이 현장의 사용자에 의해 사용될 수 있다.
도 6 및 도 9에 대해 보다 상세하게 후술되는 바와 같이, 스위칭 회로(28)와 임피던스 회로(32) 중 하나 및 둘 다가 도 2에 도시된 IC 모듈(20)의 기판(36) 상에 제공되는 대신에 다이(22)에 포함될 수도 있다. 또한, 도 9에 대해 보다 상세하게 후술되는 바와 같이, 검사 모드 개시 신호와 동작 모드 신호 중 하나 또는 둘 다가 외부 회로에 의해 제공되지 않고 다이들(22) 상에 발생될 수 있다.
도 3a, 3b 및 3c에 도시된 바와 같이, 도 2의 스위칭 회로(28)는, 예컨대 검사가 일단 완료되면 끊어지는 퓨즈(38), 또는 검사가 일단 완료되면 활성 해제되는 NMOS 트랜지스터(40) 또는 PMOS 트랜지스터(42)일 수 있다. 또한, 도 4a, 4b 및 4c에 도시된 바와 같이, 도 2의 임피던스 회로(32)는, 예컨대 저항(44), 일단 검사가 완료되면 끊어지는 안티 퓨즈(46) 또는 일단 검사가 완료되면 활성화되는 NMOS 트랜지스터(48)일 수 있다. 또한, 도 5에 도시된 바와 같이, 도 3b의 NMOS 트랜지스터(40) 및 도 4c의 NMOS 트랜지스터(48)는, 예컨대 검사 모드 동안에 고전압을 출력하고 다음에 일단 검사가 완료되면 저전압을 출력하도록 프로그래밍된 안티 퓨즈 분리 논리 회로(50)에 의해 제어될 수 있다. 검사 모드 동안에 고전압은 NMOS 트랜지스터(40)를 활성화하고, 인버터(52)를 통해 NMOS 트랜지스터(48)를 활성 해제하며, 프로그래밍 후의 저전압은 NMOS 트랜지스터(40)를 활성 해제하고 인버터(52)를 통해 NMOS 트랜지스터(48)를 활성화한다. 물론, 본 발명의 범위 내에서 다양한 다른 조합들이 가능하다.
도 6에 도시된 바와 같이, 다른 실시예에서, 본 발명은 입력 장치(62), 출력 장치(64), 상태 머신(state machine)과 같은 프로세서 장치(66), IC 모듈(68)과 같은 메모리 장치를 포함하는 컴퓨터 시스템과 같은 전자 시스템(60)을 구비한다. 이 실시예는 IC 모듈(68)을 구비하는 메모리 장치에 대해 설명되었지만, IC 모듈(68)은 입력 장치(62), 출력 장치(64), 프로세서 장치(66), 메모리 장치의 모든 부분 또는 어떤 부품을 구비할 수 있음을 이해하게 된다. 또한, 전자 시스템(60)이 특정한 IC 모듈(68)에 대해 설명되었지만, 본 발명은 전자 시스템 내에 포함되는 것으로서 본 명세서에 기재된 본 발명의 어떤 IC 모듈들을 포함함을 이해하게 된다. 또한, 위에서 설명된 바와 같이, IC 모듈(68)은, 예컨대 SIMM, DIMM, RAM 카드, RAM 모듈, ROM 카드 또는 ROM 모듈과 같은 MCM을 포함해서 단자들을 통해 외부에서 액세스 가능한 적어도 하나의 다이를 가지고 있는 어떤 전자 구조를 구비할 수 있음을 이해하게 된다.
상기 IC 모듈(68)은 검사 모드 개시 신호(예컨대, 공급 전압(Vcc))를 프로세서 장치(66)로부터 수신하는 위에서 설명된 MCM 핀과 같은 단자(70)를 포함한다. 상기 단자(70)는 검사 모드 개시 신호를 IC 다이(74)의 본드 패드(72)에 전달한다. 위에서 설명된 바와 같이, IC 다이 (74)는 예컨대 DRAM 다이, SRAM 다이, SGRAM 다이, 프로세서 다이, 플래시 ROM 다이, SDRAM 다이 또는 램버스 RAM 다이를 포함해서 어떤 다이일 수 있다.
다이(74)에서 검사 모드를 개시하기 위해, 스위칭 회로(76)가 본드 패드(72)로부터의 검사 모드 개시 신호를 기능 회로(78)(예컨대, OE 입력 버퍼)에 전달한다. 응답시, 기능 회로(78)는 위에서 설명된 바와 같이 다이(74)에서 검사 모드를 개시한다. 검사 모드 개시 신호가 기능 회로(78)에 전달되고 있는 동안에, 임피던스 회로(80)는 기능 회로(78)에서의 검사 모드 개시 신호와 동작 모드 전압 회로(82)에 의해 공급되는 기준 전압(Vss)과 같은 동작 모드 신호간의 전압차를 유지한다.
스위칭 회로(76)는 예컨대 퓨즈 또는 MOS 트랜지스터를 구비할 수 있고, 기능 회로(78)는 검사 모드 개시 신호에 응답하여 검사 모드를 인에이블 또는 개시하는 어떤 회로를 구비할 수 있으며, 임피던스 회로(80)는 예컨대 안티 퓨즈, MOS 트랜지스터 또는 저항을 구비할 수 있고, 동작 모드 전압 회로(82)는 다이 상에서 기준 전압(Vss)과 같은 동작 모드 신호를 공급하기 위한 어떤 회로를 구비할 수 있다.
검사가 종료되면, 스위칭 회로(76)는 예컨대 퓨즈를 끊거나 MOS 트랜지스터를 활성 해제함으로써 다이(74)에서 검사 모드를 디스에이블시키기 위해 기능 회로(78)를 본드 패드(72)로부터 분리한다. 다음에, 임피던스 회로(80)는, 예컨대 안티 퓨즈를 끊거나 MOS 트랜지스터를 활성화함으로써 동작 모드 전압 회로(82)로부터의 동작 모드 신호를 기능 회로(78)에 전달한다. 동작 모드 신호에 응답하여, 기능 회로(78)는 위에서 설명된 바와 같이 다이(74)에서 동작 모드를 개시한다.
이와 같이, 다이들(74)은 IC 모듈(68)에 패키징된 후에도 완전하게 검사 가능하고, 다이(74)의 검사 모드는 필요에 따라 디스에이블될 수 있고, 따라서 IC 모듈(68)은 현장의 사용자에 의해 사용될 수 있다.
도 7에 도시된 바와 같이, 본 발명의 IC 모듈(84)은 공급 전압(Vcc)과 같은 검사 모드 개시 신호를 제 1 단자(90), 전용 도선(92), 및 검사 모드 인에이블 본드 패드들(94)(예컨대, 출력 인에이블(OE) 본드 패드들)을 통해 선택적으로 수신하는, 입력 버퍼(88)와 같은 기능 회로들을 가진 다이들(86)을 포함한다. IC 모듈(84)은 예컨대 SIMM, DIMM, RAM 카드, RAM 모듈, ROM 카드 및 ROM 모듈과 같은 MCM을 포함해서 단자들을 통해 외부에서 액세스되는 적어도 하나의 다이를 가지고 있는 어떤 전자 구조일 수 있음을 본 발명의 분야에 숙련된 사람들은 알게 된다. 또한, 다이들(86)은 예컨대 DRAM 다이들, SRAM 다이들, SGRAM 다이들, 플래시 ROM 다이들, SDRAM 다이들, 램버스 RAM 다이들, 및 프로세서 다이들을 포함해서 본 발명을 위한 어떤 다이들일 수 있음을 이해하게 된다.
또한, 기능 회로들은 다이에서 검사 모드를 개시하기 위한 다이 상의 어떤 회로일 수 있고, 검사 모드 개시 신호는 다이에서 검사 모드를 개시시키기 위한 어떤 신호일 수 있으며, 제 1 단자(90)는, 예컨대 SIMM, DIMM, RAM 카드, ROM 카드, RAM 모듈, 또는 ROM 모듈 핀과 같은 MCM 핀을 포함해서 어떤 단자일 수 있고, 전용 도선(92)은 예컨대 검사 모드 개시 신호를 수신하도록 적응된 다이들(86) 상의 이러한 본드 패드들(94)에만 접속되거나 검사 모드 개시 신호의 수신에 영향을 받지 않는 어떤 전도성 구조 또는 디바이스일 수 있으며, 검사 모드 인에이블 본드 패드들(94)은 다이에서 검사 모드를 인에이블하기 위해 기능 회로에 접속가능한 어떤 본드 패드일 수 있음을 이해하게 된다.
검사 모드 개시 신호의 수신에 응답하여, 입력 버퍼들(88)은 위에서 설명된 바와 같이 잘 알려진 방식으로 다이들(86)에서 검사 모드를 개시한다. 다이들(86)의 검사가 일단 완료되면, 기준 전압(Vss)과 같은 동작 모드 신호가 위에서 설명된 잘 알려진 방식으로 다이들(86)에서 동작 모드를 개시시키기 위해 제 1 단자(90) 및 전용 도선(92)을 통해 입력 버퍼(88)에 제공된다. 제 2 단자(96)가 기준 전압(Vss)을 기준 도선(97) 및 기준 전압 본드 패드들(98)을 통해 다이들(86)의 다른 회로들에 제공한다.
이와 같이, IC 모듈(84)의 다이들(86)은 패키징된 후에도 완전하게 검사 가능하고, 동작 모드는 필요에 따라 인에이블될 수 있고, 따라서 IC 모듈(86)은 현장의 최종 사용자에 의해 사용될 수 있다.
도 7의 IC 모듈(84)의 대안적인 버전의 일부분의 등각 투상도인 도 8a에 도시된 바와 같이, IC 모듈(84)의 기판(102)을 통한 전도성 비어(100)가 제 1 단자(90) 및 전용 도선(90)을 표면 장착 저항(104)과 같은 임피던스 소자를 통해 제 2 단자(96) 및 기준 도선(97)에 연결한다. 물론, 상기 임피던스 소자는 예컨대 표면 장착 저항(104)이 아닌 저항 접속 MOS 트랜지스터를 구비할 수 있다.
검사 동안에, 공급 전압(Vcc)과 같은 검사 모드 개시 신호가 도 7에 대해 위에서 설명된 바와 같이 검사 모드를 개시시키기 위해 제 1 단자(90)에 공급될 수 있다. 동시에, 기준 전압(Vss)과 같은 동작 모드 신호가 검사 모드와의 간섭없이 제 2 단자(96)에 공급될 수 있으며, 이는 표면 장착 저항(104)은 제 1 단자(90)에서의 검사 모드 개시 신호와 제 2 단자(96)에서의 동작 모드 신호간의 전압차를 유지하기 때문이다.
일단 검사가 완료되면, 동작 모드 신호 또는 무신호가 제 1 단자(90)에 공급될 수 있다. 동시에, 표면 장착 저항(104)은 도 7에 대해 위에서 설명된 바와 같은 동작 모드를 개시시키기 위해 동작 모드 신호를 제 2 단자(96)로부터 전용 도선(92)으로 전달한다.
도 7의 IC 모듈(84)의 다른 대안적인 버전의 일부분의 등각 투상도인 도 8b에 도시된 바와 같이, 도 7에 대해 위에서 설명된 바와 같이 검사 모드를 개시시키기 위해 공급 전압(Vcc)과 같은 검사 모드 개시 신호가 검사 동안에 제 1 단자(90)에 공급될 수 있다. 동시에, 기준 전압(Vss)과 같은 동작 모드 신호가 검사 모드와의 간섭 없이 제 2 단자(96) 및 기준 도선(97)에 공급될 수 있으며, 이는 점퍼 또는 O 오옴 표면 장착 저항과 같은 제거가능 링크(106)가 검사 동안에 제공되지 않고, 따라서 제 2 단자(96)가 제 1 단자(90)로부터 분리되기 때문이다.
일단 검사가 완료되면, 동작 모드 신호가 제 1 단자(90)에 공급될 수 있다. 즉, 어떤 신호도 공급될 수 없다. 동시에, 링크(106)는 기판(102)의 전도성 비어(via)(100)를 통해 제 2 단자를 전용 도선(92)에 연결하도록 위치되며, 이에 의해 도 7에 대해 위에서 설명된 바와 같이 동작 모드를 개시시키기 위해 동작 모드 신호가 제 2 단자(96)로부터 전용 도선(92)으로 전달된다.
도 8a 및 8b에서는 제 1 및 제 2 단자들(90 및 96)이 기판(102)의 반대측 상에 존재하는 것으로 도시되어 있지만, 본 발명은 이에 제한되지 않는다.
도 9에 도시된 바와 같이, 다른 실시예에서, 본 발명은 IC 다이(108)를 구비한다. 위에서 설명된 바와 같이, IC 다이(108)는, 예컨대 DRAM 다이, SRAM 다이, SGRAM 다이, 플래시 ROM 다이, SDRAM 다이, 램버스 RAM 다이, 또는 프로세서 다이를 포함한 어떤 다이일 수 있다. 다이(108)에서 검사 모드를 개시시키기 위하여, 검사 모드 인에이블 신호가 3.3 [V]와 같은 검사 모드 전압(VTEST)을 발생하기 위해 다이(108)의 검사 모드 전압 회로(110)에 제공된다. 다음에, 스위칭 회로(112)가 검사 모드 전압(VTEST)을 기능 회로(114)(예컨대, OE 입력 버퍼)에 전달한다. 응답시, 기능 회로(114)는 위에서 설명한 바와 같이 다이(109)에서 검사 모드를 개시한다. 검사 모드 전압(VTEST)이 기능 회로(114)에 전달되는 동안에, 임피던스 회로(116)가 기능 회로(114)에서의 검사 모드 전압(VTEST)과 동작 모드 전압 회로(118)에 의해 공급된 0.0 [V]와 같은 동작 모드 전압(VOPER)간의 전압차를 유지한다.
스위칭 회로(112)는 예컨대 퓨즈 또는 MOS 트랜지스터를 구비할 수 있고, 기능 회로(114)는 검사 모드 전압(VTEST)에 응답하여 검사 모드를 인에이블 또는 개시하시키는 어떤 회로를 구비할 수 있으며, 임피던스 회로(116)는, 예컨대 안티 퓨즈, MOS 트랜지스터, 또는 저항을 포함할 수 있고, 동작 모드 전압 회로(118)는 다이 상에 동작 모드 전압(VOPER)을 공급하기 위한 어떤 회로를 구비할 수 있음을 이해해야 한다.
검사가 종료되면, 스위칭 회로(112)는 예컨대 퓨즈를 끊거나 MOS 트랜지스터를 활성 해제함으로써 다이(108)에서 검사 모드를 디스에이블시키 위하여 기능 회로(114)를 검사 모드 전압(VTEST)으로부터 분리한다. 다음에, 임피던스 회로(116)는, 예컨대 안티 퓨즈를 끊거나 MOS 트랜지스터를 활성화함으로써 동작 모드 전압(VOPER)을 동작 모드 전압 회로(118)로부터 기능 회로(114)로 전달한다. 상기 동작 모드 전압(VOPER)에 응답하여, 상기 기능 회로(118)는 위에서 설명된 바와 같이 다이(108)에서 동작 모드를 개시한다.
이와 같이, 다이(108)는 패키징된 후에도 완전하게 검사 가능하고, 다이(108)의 검사 모드는 필요할 때 디스에이블될 수 있으며, 다이(108)는 현장의 최종 사용자에 의해 사용될 수 있다.
도 10에 도시된 바와 같이, IC 다이(124)를 가지고 있는 본 발명의 IC 모듈(122)을 검사하기 위한 검사 장치(120)는 IC 모듈(122) 상의 모듈 단자들(130)에 연결 가능한 인터페이스 단자들(128)을 가지고 있는 검사 장치-모듈 인터페이스(126)를 포함한다. 또한, 모듈 단자(130)는 리던던트 회로(132)를 포함하는 다이(124)와 통신한다. 검사 모드 인에이블 회로(134)는 위에서 설명된 방식으로 다이(124)에서 검사 모드를 개시시키기 위해 검사 모드 개시 신호를 인터페이스(126)를 통해 다이(124)에 제공한다. 다음에, 검사 신호 회로(136)는 검사 모드에서 다이(124)를 검사하기 위해 검사 신호들을 인터페이스(126)를 통해 다이(124)에 제공한다. 응답 신호 회로(138)는 검사 신호들에 응답하여 검사 모드에서 다이(124)로부터 응답 신호들을 수신하고, 다음에 평가 회로(140)는 응답 신호들을 평가하여 다이(124)의 어떤 불량 회로를 식별한다.
검사 장치(120)의 복구 인에이블 장치(142)는, 평가 회로(140)에 의해 식별된 어떤 불량 회로를 다이(124)의 리던던트 소자들(144)로 대체하기 위해, 리던던트 회로(132)에 제공되도록 복구 제어 신호들을 다이(124)의 리던던트 회로(132)에 제공할 수 있다. 복구 제어 신호가 다이(124)내의 어떤 불량 회로를 복구하기 위해 리던던트 회로(132)를 제공하는 방식은 공지되어 있다.
도 10에 대해 설명된 검사 장치(120)의 대안적인 버전의 블록도인 도 11에 도시된 바와 같이, 메모리 장치(148) 및 입력/출력 장치(150)에 연결된 프로세서(146)는 도 10에 대해 위에서 설명된 방식으로 검사 모드 개시 신호, 검사 신호들, 및 복구 제어 신호들을 제공할 수 있고, 응답 신호를 수신하여 평가할 수 있다. 메모리 장치(148)는, 예컨대 DRAM, SRAM, SGRAM, 디스크, 테이프, 메모리 카드, 메모리 모듈 또는 프로그래밍가능 로직 어레이를 포함해서 어떤 영구적인 또는 일시적인 전자 기억 매체를 구비할 수 있음을 이해해야 한다.
도 12a 및 도 12b의 본 발명의 또 다른 실시예에 나타낸 바와 같이, 위에서 설명된 본 발명의 IC 다이들 또는 모듈들 중 어떤 하나를 검사하기 위한 방법은, 검사 모드 개시 신호를 IC 모듈의 외부에서 액세스 가능한 단자에 제공하는 단계(160), 다이들에서 검사 모드를 개시시키기 위한 신호를 수신하도록 적응된 IC 모듈의 다이 상의 본드 패드들에만 검사 모드 개시 신호를 전달하는 단계(162), 검사 신호들을 상기 IC 모듈의 외부에서 액세스 가능한 단자들을 통해 각각의 다이에 제공함으로써 검사 모드에서 다이들의 각각을 검사하는 단계(164), 검사 신호들에 응답하여 IC 모듈의 단자들을 통해 각각의 다이로부터 응답 신호들을 수신하는 단계(166), IC 모듈의 다이들에서 어떤 불량 소자들을 식별하기 위해 각각의 다이로부터의 응답 신호들을 평가하는 단계(168), 어떤 식별된 불량 소자들을 리던던트 소자들로 대체하기 위해 각각의 다이에 제공하기 위해 각 다이의 리던던트 회로에 복구 제어 신호들을 제공하는 단계(170), 재검사 신호들을 IC 모듈의 외부에서 액세스가능한 단자들을 통해 각각의 다이에 제공함으로써 각각의 다이를 재검사하는 단계(172), 재검사 신호들에 응답하여 각각의 다이로부터 IC 모듈의 단자들을 통해 응답 신호들을 수신하는 단계(174), 어떤 불량 소자들의 복구를 확인하기 위해 각각의 다이로부터의 응답 신호들을 평가하는 단계(176)를 포함한다.
도 13a 및 도 13b에 도시된 바와 같이, 복구 제어 신호들을 각각의 다이 내의 리던던트 회로에 제공하는 도 12a 및 12b로부터의 단계(170)는, 각각의 식별된 불량 소자에 대해, 상기 불량 소자에 관련된 어드레스를 결정하는 단계(180), 다이들 내의 불량 소자의 어드레스를 래치하는 단계(182), 수퍼 전압 열 어드레스 스트로브(Column Address Strobe : CAS) 신호와 같은 프로그래밍 모드 인에이블 신호를 다이들에서 프로그래밍 모드를 인에이블시키기 위해 상기 다이들에 제공하는 단계(184), 불량 소자를 대체하기 위해 선택된 리던던트 소자에 관련된 퓨즈 뱅크(fusebank) 인에이블 안티 퓨즈의 퓨즈 어드레스를 안티 퓨즈의 위치를 식별하기 위해 IC 모듈의 단자들에 인가하는 단계(186), 상기 안티 퓨즈에 연결하는 단계(188), 상기 안티 퓨즈의 저항을 결정하는 단계(190), 상기 안티 퓨즈에 8 내지 10 [V]와 같은 프로그래밍 전압을 인가하여 상기 안티 퓨즈를 끊는 단계(192), 상기 안티 퓨즈가 끊긴 것을 확인하기 위해 상기 안티 퓨즈의 저항을 재결정하는 단계(194), 각각의 불량 소자의 어드레스의 각각의 어써트된(asserted) 어드레스 비트에 대해, 불량 소자를 대체하기 위해 선택된 리던던트 소자와 관련된 어드레스 비트 안티 퓨즈의 퓨즈 어드레스를 IC 모듈의 단자들에 인가하여, 안티 퓨즈의 위치를 식별하는 단계(198), 상기 안티 퓨즈에 연결하는 단계(200), 어드레스 비트 안티 퓨즈의 저항을 결정하는 단계(202), 안티 퓨즈를 끊기 위해 상기 안티 퓨즈에 8 내지 10 [V]와 같은 프로그래밍 전압을 인가하는 단계(204), 퓨즈가 프로그래밍된 것을 확인하기 위해 어드레스 비트 안티 퓨즈의 저항을 재결정하는 단계(206)를 포함한다. 여기에 사용된 바와 같이, 불량 소자의 어드레스의 각각의 "어써트된" 어드레스 비트는 상기 어드레스의 각각의 "1" 비트 또는 상기 어드레스의 각각의 "0" 비트일 수 있다.
도 12a, 도 12b, 도 13a, 도 13b의 실시예의 단계들(160-206) 중 어떤 또는 모든 단계들, 또는 그 단계들의 부분은 예컨대 상태 머신(state machine) 및 도 10 및 도 11의 실시예를 포함한 잘 알려진 다양한 구조들을 사용하여 하드웨어, 소프트웨어 또는 둘 다로 구현될 수 있다. 또한, 도 12a, 12b, 13a, 13b의 실시예는 안티 퓨즈들에 대해 설명되었지만, 어떤 프로그래밍 가능 회로 또는 소자라도 본 발명의 목적을 위해 동작할 수 있는 것으로 이해된다. 도 13a의 단계(186)는 불량 소자를 대체하는데 사용될 리던던트 소자(예컨대, 리던던트 행 또는 열)의 위치 및 형태의 자동 선택을 포함할 수 있는 것으로 이해된다. 마지막으로, 도 13a 및 13b의 단계들(180 및 206)은 컴퓨터에 의해 자동화되거나 수동으로 수행될 수 있는 것으로 이해된다.
이와 같이, 본 발명은 IC 모듈들에 이미 패키징된 IC 다이들을 검사 및 복구하기 위한 장치 및 방법을 유리하게 제공한다.
특정 실시예들을 참조하여 본 발명이 설명되었지만, 본 발명은 이들 설명된 실시예들에 한정되지 않는다. 오히려, 본 발명은 설명된 본 발명의 원리들에 따라 동작하는 모든 동등한 장치들 또는 방법들을 본 발명의 범위 내에 포함하는 첨부된 청구의 범위에 의해서만 제한된다.
Claims (21)
- 집적 회로 모듈(20)에 있어서,상기 집적 회로 모듈(20)의 외부의 회로로부터 제 1 전압을 수신하기 위한 모듈 단자(26)와;본드 패드(30)와 기능 회로(24)를 가진 집적 회로 다이(22)를 가지고 있고,상기 집적 회로 모듈(20)은,상기 제 1 전압을 상기 집적 회로 다이(22)의 상기 기능 회로(24)로 스위칭하고 제 2 전압을 상기 기능 회로(24)로 스위칭하기 위한 장치를 구비하며,상기 장치는,상기 모듈 단자(26)와 상기 기능 회로(24) 사이에서 상기 본드 패드(30)에 접속되며, 상기 모듈 단자(26)로부터 상기 기능 회로(24)를 선택적으로 분리하고, 그렇지 않은 경우 상기 제 1 전압을 상기 기능 회로(24)에 전달(conducting)하는, 스위칭 회로(28)와;상기 기능 회로가 상기 모듈 단자(26)로부터 분리될 때 상기 제 2 전압을 상기 기능 회로(24)에 전달하고, 그렇지 않은 경우 상기 기능 회로에서의 상기 제 1 전압과 상기 제 2 전압간의 전압차를 유지하기 위한 임피던스 회로(32)를 포함하는 것을 특징으로 하는 집적 회로 모듈.
- 제 1 항에 있어서,상기 제 1 전압은 공급 전압이고 상기 제 2 전압은 기준 전압인, 집적 회로 모듈.
- 제 1 항에 있어서,상기 스위칭 회로(28)는 상기 기능 회로(24)를 프로그래밍 가능하게 분리하기 위한 프로그래밍가능 회로를 구비하는, 집적 회로 모듈.
- 제 3 항에 있어서,상기 프로그래밍가능 회로는 금속 퓨즈와 폴리실리콘 퓨즈를 구비하는 그룹으로부터 선택된 프로그래밍가능 소자를 구비하는, 집적 회로 모듈.
- 제 4 항에 있어서,상기 프로그래밍가능 소자는 상기 기능 회로(24)의 본드 패드(30)와 상기 모듈 단자(26) 사이에 삽입된, 집적 회로 모듈.
- 제 1 항에 있어서,상기 스위칭 회로(28)는 NMOS 트랜지스터와 PMOS 트랜지스터를 구비하는 그룹으로부터 선택된 스위칭가능 소자를 구비하는, 집적 회로 모듈.
- 제 1 항에 있어서,상기 스위칭 회로(28)는 상기 다이에 설치되고 상기 본드 패드(30)와 상기 기능 회로(24) 사이에 접속된, 집적 회로 모듈.
- 제 1 항에 있어서,상기 모듈(20)은 상기 다이가 부착되는 기판을 포함하고,상기 스위칭 회로는 상기 기판에 설치되고 상기 모듈 단자와 상기 본드 패드 사이에 접속된, 집적 회로 모듈.
- 제 1 항에 있어서,상기 임피던스 회로(32)는 저항, MOS 트랜지스터, 및 안티 퓨즈(anti-fuse)를 구비하는 그룹으로부터 선택된 저항 회로를 구비하는, 집적 회로 모듈.
- 제 1 항에 있어서,상기 임피던스 회로(32)는 상기 다이에 설치되고 상기 본드 패드(30) 및 상기 기능 회로(24)에 접속된, 집적 회로 모듈.
- 제 1 항에 있어서,상기 모듈은 상기 다이가 부착되는 기판을 포함하고,상기 임피던스 회로(32)는 상기 기판에 설치되고 상기 본드 패드(30)에 접속된, 집적 회로 모듈.
- 제 1 항에 있어서,상기 모듈은 또한 상기 모듈의 외부의 회로로부터 상기 제 2 전압을 수신하기 위한 전압 단자를 가지고 있고,상기 임피던스 회로는 상기 전압 단자와 상기 본드 패드 사이에 접속된, 집적 회로 모듈.
- 제 1 항에 있어서,상기 다이는 상기 제 2 전압을 제공하기 위한 공급 회로를 포함하고,상기 임피던스 회로는 상기 공급 회로와 상기 기능 회로 사이에 접속된, 집적 회로 모듈.
- 집적 회로 모듈 내의 집적 회로 다이의 기능 회로에서 검사 모드와 동작 모드를 개시하는 방법으로서,집적 회로 모듈의 외부의 회로로부터 제 1 전압을 수신하기 위한 모듈 단자를 가진 상기 집적 회로 모듈을 제공하는 단계로서,상기 모듈은, 기능 회로를 가진 집적 회로 다이, 및 상기 제 1 전압을 상기 집적 회로 다이의 상기 기능 회로로 스위칭하고 제 2 전압을 상기 기능 회로로 스위칭하기 위한 장치를 더 구비하고,상기 장치는,상기 모듈 단자 및 상기 기능 회로에 접속된 스위칭 회로로서, 상기 모듈 단자로부터 상기 기능 회로를 선택적으로 분리하고 그렇지 않은 경우에는 상기 제 1 전압을 상기 기능 회로로 전달하기 위한 상기 스위칭 회로, 및상기 기능 회로가 상기 모듈 단자로부터 분리될 때 상기 제 2 전압을 상기 기능 회로에 전달하고, 그렇지 않은 경우 상기 기능 회로에서의 상기 제 1 전압과 상기 제 2 전압간의 전압차를 유지하기 위한 임피던스 회로를 구비하는, 상기 제공 단계와;검사 모드 개시 신호를 상기 모듈 단자에 전송하는 단계와;상기 기능 회로에서 검사 모드를 개시시키기 위해 상기 검사 모드 개시 신호를 상기 기능 회로에 전달하는 단계와;상기 기능 회로로의 상기 검사 모드 개시 신호의 전달을 단절시키는 단계와;상기 기능 회로에서 동작 모드를 개시시키기 위해 상기 동작 모드 개시 신호를 상기 기능 회로에 전달하는 단계를 포함하는, 방법.
- 제 14 항에 있어서,상기 검사 모드 개시 신호를 전달하는 단계는,상기 검사 모드 개시 신호를 수신하도록 적응된 본드 패드들를 통해 상기 모듈 단자를 상기 기능 회로에 분리가능하게 접속하는 단계와;상기 기능 회로에서의 상기 검사 모드 개시 신호와 상기 동작 모드 개시 신호간의 전압들의 차를 유지하는 단계를 포함하는, 방법.
- 제 15 항에 있어서,상기 기능 회로로의 상기 검사 모드 개시 신호의 전달을 단절시키는 상기 단계는 상기 모듈 단자로부터 상기 기능 회로를 분리하는 단계를 포함하는, 방법.
- 제 16 항에 있어서,상기 모듈 단자로부터 상기 기능 회로를 분리하는 단계는 퓨즈와 안티 퓨즈를 구비하는 그룹으로부터 선택된 프로그래밍가능 소자를 프로그래밍하는 단계를 포함하는, 방법.
- 제 14 항에 있어서,상기 동작 모드 개시 신호를 상기 기능 회로에 전달하는 상기 단계는,상기 모듈에 동작 단자를 제공하는 단계와;상기 동작 단자에서 상기 동작 모드 개시 신호를 수신하는 단계와;상기 임피던스 회로와 링크를 구비하는 그룹으로부터 선택된 소자를 통해 상기 동작 단자를 상기 기능 회로에 연결하는 단계를 포함하는, 방법.
- 제 14 항에 있어서,상기 동작 모드 개시 신호를 상기 기능 회로에 전달하는 상기 단계는,상기 다이 상에서 상기 동작 모드 개시 신호를 발생하는 단계와;발생된 동작 모드 개시 신호를 상기 임피던스 회로를 통해 상기 기능 회로에 전달하는 단계를 포함하는, 방법.
- 제 14 항에 있어서,상기 집적 회로 모듈은 복수의 외부에서 액세스 가능한 단자들을 가지고 있고,상기 기능 회로는 각각의 검사 모드 개시 신호 및 동작 모드 개시 신호의 수신에 응답하여 검사 모드 및 동작 모드로 진입하기 위한 형태이며,상기 방법은,상기 기능 회로에서 상기 검사 모드를 개시시키기 위해 상기 기능 회로에 상기 검사 모드 개시 신호를 분리 가능하게 전달하는 단계와;상기 기능 회로로부터 상기 검사 모드 개시 신호를 분리하는 단계를 더 포함하는, 방법.
- 제 14 항에 있어서,상기 다이는 적어도 하나의 본드 패드를 포함하고,상기 방법은 상기 검사 모드 개시 신호를 수신하도록 적응된 상기 본드 패드들에 상기 검사 모드 개시 신호를 전달하고, 상기 기능 회로에서 상기 검사 모드를 개시시키기 위해 상기 검사 모드 개시 신호를 상기 본드 패드들로부터 각각의 상기 기능 회로에 전달하는 단계를 더 포함하는, 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US8/718,173 | 1996-09-19 | ||
US08/718,173 US5796746A (en) | 1995-12-22 | 1996-09-19 | Device and method for testing integrated circuit dice in an integrated circuit module |
US08/718,173 | 1996-09-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000048488A KR20000048488A (ko) | 2000-07-25 |
KR100400952B1 true KR100400952B1 (ko) | 2003-10-10 |
Family
ID=24885103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-7002370A KR100400952B1 (ko) | 1996-09-19 | 1997-08-20 | 집적 회로 모듈내의 집적 회로 다이를 검사하기 위한 장치 및 방법 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5796746A (ko) |
EP (1) | EP0928486B1 (ko) |
JP (1) | JP3705443B2 (ko) |
KR (1) | KR100400952B1 (ko) |
AT (1) | ATE208953T1 (ko) |
AU (1) | AU4074397A (ko) |
DE (1) | DE69708314T2 (ko) |
TW (1) | TW356576B (ko) |
WO (1) | WO1998012706A1 (ko) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6240535B1 (en) * | 1995-12-22 | 2001-05-29 | Micron Technology, Inc. | Device and method for testing integrated circuit dice in an integrated circuit module |
US5905401A (en) * | 1996-09-09 | 1999-05-18 | Micron Technology, Inc. | Device and method for limiting the extent to which circuits in integrated circuit dice electrically load bond pads and other circuit nodes in the dice |
US6258609B1 (en) | 1996-09-30 | 2001-07-10 | Micron Technology, Inc. | Method and system for making known good semiconductor dice |
US5859768A (en) * | 1997-06-04 | 1999-01-12 | Motorola, Inc. | Power conversion integrated circuit and method for programming |
US6238942B1 (en) | 1998-04-07 | 2001-05-29 | Micron Technology, Inc. | Method of wire-bonding a repair die in a multi-chip module using a repair solution generated during testing of the module |
DE19819264A1 (de) * | 1998-04-30 | 1999-11-25 | Micronas Intermetall Gmbh | Verfahren zum Testen einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür |
US6324485B1 (en) * | 1999-01-26 | 2001-11-27 | Newmillennia Solutions, Inc. | Application specific automated test equipment system for testing integrated circuit devices in a native environment |
US6288436B1 (en) * | 1999-07-27 | 2001-09-11 | International Business Machines Corporation | Mixed fuse technologies |
US6777785B1 (en) * | 1999-08-25 | 2004-08-17 | Winbond Electronics Corp. | Lead frame containing a master and a slave IC chips and a testing circuit embedded within the master IC chip |
US6392428B1 (en) * | 1999-11-16 | 2002-05-21 | Eaglestone Partners I, Llc | Wafer level interposer |
DE19964003A1 (de) * | 1999-12-30 | 2001-07-12 | Micronas Gmbh | Schaltungsanordnung und Verfahren zur Erzeugung und zum Auslesen von Ersatzdaten |
DE10004649A1 (de) * | 2000-02-03 | 2001-08-09 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Anpassung/Abstimmung von Signallaufzeiten auf Leitungssystemen oder Netzen zwischen integrierten Schaltungen |
US7012811B1 (en) * | 2000-05-10 | 2006-03-14 | Micron Technology, Inc. | Method of tuning a multi-path circuit |
DE10029835C1 (de) | 2000-06-16 | 2001-10-25 | Infineon Technologies Ag | Integrierte Schaltung mit Testbetrieb und Testanordnung zum Testen einer integrierten Schaltung |
US6537831B1 (en) | 2000-07-31 | 2003-03-25 | Eaglestone Partners I, Llc | Method for selecting components for a matched set using a multi wafer interposer |
US6812048B1 (en) * | 2000-07-31 | 2004-11-02 | Eaglestone Partners I, Llc | Method for manufacturing a wafer-interposer assembly |
US6483330B1 (en) | 2000-09-11 | 2002-11-19 | Eaglestone Partners I, Llc | Method for selecting components for a matched set using wafer interposers |
US6815712B1 (en) | 2000-10-02 | 2004-11-09 | Eaglestone Partners I, Llc | Method for selecting components for a matched set from a wafer-interposer assembly |
US6686657B1 (en) | 2000-11-07 | 2004-02-03 | Eaglestone Partners I, Llc | Interposer for improved handling of semiconductor wafers and method of use of same |
US6577156B2 (en) * | 2000-12-05 | 2003-06-10 | International Business Machines Corporation | Method and apparatus for initializing an integrated circuit using compressed data from a remote fusebox |
US20020076854A1 (en) * | 2000-12-15 | 2002-06-20 | Pierce John L. | System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates |
US6529022B2 (en) * | 2000-12-15 | 2003-03-04 | Eaglestone Pareners I, Llc | Wafer testing interposer for a conventional package |
US6524885B2 (en) * | 2000-12-15 | 2003-02-25 | Eaglestone Partners I, Llc | Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques |
US20020078401A1 (en) * | 2000-12-15 | 2002-06-20 | Fry Michael Andrew | Test coverage analysis system |
US6732306B2 (en) * | 2000-12-26 | 2004-05-04 | Intel Corporation | Special programming mode with hashing |
US6834323B2 (en) | 2000-12-26 | 2004-12-21 | Intel Corporation | Method and apparatus including special programming mode circuitry which disables internal program verification operations by a memory |
US7007131B2 (en) * | 2000-12-27 | 2006-02-28 | Intel Corporation | Method and apparatus including special programming mode circuitry which disables internal program verification operations by a memory |
US6673653B2 (en) * | 2001-02-23 | 2004-01-06 | Eaglestone Partners I, Llc | Wafer-interposer using a ceramic substrate |
US6599764B1 (en) * | 2001-05-30 | 2003-07-29 | Altera Corporation | Isolation testing scheme for multi-die packages |
US7064447B2 (en) | 2001-08-10 | 2006-06-20 | Micron Technology, Inc. | Bond pad structure comprising multiple bond pads with metal overlap |
JP2003187596A (ja) * | 2001-12-14 | 2003-07-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6618304B2 (en) * | 2001-12-21 | 2003-09-09 | Micron Technology, Inc. | Memory module with test mode |
US6780762B2 (en) * | 2002-08-29 | 2004-08-24 | Micron Technology, Inc. | Self-aligned, integrated circuit contact and formation method |
US6813748B2 (en) * | 2002-09-24 | 2004-11-02 | Infineon Technologies Ag | System and method for enabling a vendor mode on an integrated circuit |
DE10258199B4 (de) * | 2002-12-12 | 2005-03-10 | Infineon Technologies Ag | Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung |
JP2005277338A (ja) * | 2004-03-26 | 2005-10-06 | Nec Electronics Corp | 半導体装置及びその検査方法 |
US7308624B2 (en) * | 2005-04-28 | 2007-12-11 | Infineon Technologies North America Corp. | Voltage monitoring test mode and test adapter |
US20100067203A1 (en) * | 2008-07-08 | 2010-03-18 | T-Ray Science Inc. | Apparatus for carrying photoconductive integrated circuits |
US7958283B2 (en) * | 2008-08-13 | 2011-06-07 | Intel Corporation | Observing an internal link via a second link |
US8977788B2 (en) | 2008-08-13 | 2015-03-10 | Intel Corporation | Observing an internal link via an existing port for system on chip devices |
US8563336B2 (en) | 2008-12-23 | 2013-10-22 | International Business Machines Corporation | Method for forming thin film resistor and terminal bond pad simultaneously |
CN117434428B (zh) * | 2023-12-18 | 2024-03-26 | 杭州晶华微电子股份有限公司 | 芯片校准***、芯片校准模式进入方法及芯片 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0584739A2 (en) * | 1992-08-21 | 1994-03-02 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit operative in different modes |
US5305267A (en) * | 1992-06-25 | 1994-04-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device adapted for preventing a test mode operation from undesirably occurring |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4459693A (en) * | 1982-01-26 | 1984-07-10 | Genrad, Inc. | Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like |
US4459685A (en) * | 1982-03-03 | 1984-07-10 | Inmos Corporation | Redundancy system for high speed, wide-word semiconductor memories |
US4451489A (en) * | 1982-03-08 | 1984-05-29 | General Foods Corporation | Sugar beet pulp bulking agent and process |
US4491857A (en) * | 1982-03-23 | 1985-01-01 | Texas Instruments Incorporated | Avalanche fuse element with isolated emitter |
US4543594A (en) * | 1982-09-07 | 1985-09-24 | Intel Corporation | Fusible link employing capacitor structure |
US4519078A (en) * | 1982-09-29 | 1985-05-21 | Storage Technology Corporation | LSI self-test method |
US4601019B1 (en) * | 1983-08-31 | 1997-09-30 | Texas Instruments Inc | Memory with redundancy |
US4598388A (en) * | 1985-01-22 | 1986-07-01 | Texas Instruments Incorporated | Semiconductor memory with redundant column circuitry |
US4630355A (en) * | 1985-03-08 | 1986-12-23 | Energy Conversion Devices, Inc. | Electric circuits having repairable circuit lines and method of making the same |
EP0218852A1 (de) * | 1985-09-13 | 1987-04-22 | Siemens Aktiengesellschaft | Integrierter Schaltkreis mit NC-Pins und Verfahren zu seinem Betreiben |
US4724499A (en) * | 1985-10-16 | 1988-02-09 | International Business Machines Corporation | Disk drive enclosure with an inclined parting surface |
US4881114A (en) * | 1986-05-16 | 1989-11-14 | Actel Corporation | Selectively formable vertical diode circuit element |
US4939694A (en) * | 1986-11-03 | 1990-07-03 | Hewlett-Packard Company | Defect tolerant self-testing self-repairing memory system |
US4817093A (en) * | 1987-06-18 | 1989-03-28 | International Business Machines Corporation | Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure |
US5225771A (en) * | 1988-05-16 | 1993-07-06 | Dri Technology Corp. | Making and testing an integrated circuit using high density probe points |
US4937465A (en) * | 1988-12-08 | 1990-06-26 | Micron Technology, Inc. | Semiconductor fuse blowing and verifying method and apparatus |
US5157664A (en) * | 1989-09-21 | 1992-10-20 | Texas Instruments Incorporated | Tester for semiconductor memory devices |
US5089993B1 (en) * | 1989-09-29 | 1998-12-01 | Texas Instruments Inc | Memory module arranged for data and parity bits |
KR920005798A (ko) * | 1990-04-18 | 1992-04-03 | 미타 가쓰시게 | 반도체 집적회로 |
DE69122481T2 (de) * | 1990-12-14 | 1997-02-20 | Sgs Thomson Microelectronics | Halbleiterspeicher mit Multiplex-Redundanz |
US5241496A (en) * | 1991-08-19 | 1993-08-31 | Micron Technology, Inc. | Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells |
US5110754A (en) * | 1991-10-04 | 1992-05-05 | Micron Technology, Inc. | Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM |
US5257229A (en) * | 1992-01-31 | 1993-10-26 | Sgs-Thomson Microelectronics, Inc. | Column redundancy architecture for a read/write memory |
US5422850A (en) * | 1993-07-12 | 1995-06-06 | Texas Instruments Incorporated | Semiconductor memory device and defective memory cell repair circuit |
US5506499A (en) * | 1995-06-05 | 1996-04-09 | Neomagic Corp. | Multiple probing of an auxilary test pad which allows for reliable bonding to a primary bonding pad |
-
1996
- 1996-09-19 US US08/718,173 patent/US5796746A/en not_active Expired - Lifetime
-
1997
- 1997-08-20 AU AU40743/97A patent/AU4074397A/en not_active Abandoned
- 1997-08-20 JP JP51466998A patent/JP3705443B2/ja not_active Expired - Fee Related
- 1997-08-20 DE DE69708314T patent/DE69708314T2/de not_active Expired - Lifetime
- 1997-08-20 KR KR10-1999-7002370A patent/KR100400952B1/ko not_active IP Right Cessation
- 1997-08-20 EP EP97938416A patent/EP0928486B1/en not_active Expired - Lifetime
- 1997-08-20 WO PCT/US1997/014564 patent/WO1998012706A1/en active IP Right Grant
- 1997-08-20 AT AT97938416T patent/ATE208953T1/de not_active IP Right Cessation
- 1997-08-26 TW TW086112230A patent/TW356576B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5305267A (en) * | 1992-06-25 | 1994-04-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device adapted for preventing a test mode operation from undesirably occurring |
EP0584739A2 (en) * | 1992-08-21 | 1994-03-02 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit operative in different modes |
Also Published As
Publication number | Publication date |
---|---|
DE69708314D1 (de) | 2001-12-20 |
EP0928486A1 (en) | 1999-07-14 |
JP3705443B2 (ja) | 2005-10-12 |
ATE208953T1 (de) | 2001-11-15 |
AU4074397A (en) | 1998-04-14 |
EP0928486B1 (en) | 2001-11-14 |
WO1998012706A1 (en) | 1998-03-26 |
US5796746A (en) | 1998-08-18 |
DE69708314T2 (de) | 2002-07-25 |
JP2001500659A (ja) | 2001-01-16 |
TW356576B (en) | 1999-04-21 |
KR20000048488A (ko) | 2000-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100400952B1 (ko) | 집적 회로 모듈내의 집적 회로 다이를 검사하기 위한 장치 및 방법 | |
US6801048B2 (en) | Device and method for testing integrated circuit dice in an integrated circuit module | |
JP2950475B2 (ja) | メモリを備えた組込み自己検査 | |
US8499207B2 (en) | Memory devices and method for error test, recordation and repair | |
US6163867A (en) | Input-output pad testing using bi-directional pads | |
KR100245411B1 (ko) | 반도체 장치의 병렬 테스트 회로 | |
JP3808570B2 (ja) | 半導体装置 | |
US20210202328A1 (en) | Methods and apparatuses to wafer-level test adjacent semiconductor die | |
CN112562770A (zh) | 具有测试电路的半导体装置 | |
KR100343283B1 (ko) | 반도체 장치의 테스트 전원 공급 회로 | |
US20010050578A1 (en) | Semiconductor apparatus | |
US7701789B2 (en) | Semiconductor device | |
US5485105A (en) | Apparatus and method for programming field programmable arrays | |
JPH11326442A (ja) | 集積回路のテストにおけるコンタクト不良の識別のための装置 | |
JP2003270302A (ja) | 半導体装置 | |
JP2944578B2 (ja) | Romテスト回路 | |
KR100318429B1 (ko) | 테스트 동작시 다양한 출력신호를 갖는 반도체메모리장치 | |
KR20030085182A (ko) | 멀티 프로빙 패드를 구비한 반도체 테스트 장치 | |
KR20000044680A (ko) | 셀프테스트회로를 내장한 반도체 메모리장치 | |
JPS61184838A (ja) | 半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120821 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20130903 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |