JP3705443B2 - 集積回路モジュールにおける集積回路ダイを検査するための装置及び方法 - Google Patents
集積回路モジュールにおける集積回路ダイを検査するための装置及び方法 Download PDFInfo
- Publication number
- JP3705443B2 JP3705443B2 JP51466998A JP51466998A JP3705443B2 JP 3705443 B2 JP3705443 B2 JP 3705443B2 JP 51466998 A JP51466998 A JP 51466998A JP 51466998 A JP51466998 A JP 51466998A JP 3705443 B2 JP3705443 B2 JP 3705443B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- die
- module
- test mode
- start signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000012360 testing method Methods 0.000 claims abstract description 100
- 230000004044 response Effects 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000007689 inspection Methods 0.000 claims description 84
- 230000015654 memory Effects 0.000 claims description 10
- 230000000977 initiatory effect Effects 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 230000008439 repair process Effects 0.000 abstract description 9
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000013102 re-test Methods 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000007664 blowing Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0062—Testing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
技術分野
本発明は、概して、集積回路（ＩＣ）ダイに関し、特に、ＩＣモジュールにおけるダイを検査するための装置及び方法に関する。
背景技術
集積回路（ＩＣ）ダイは、代表的には、何等かの欠陥回路を有しているか否かを決定するために、パッケージされる前に検査される。概して、ダイを検査する際の最初のステップの１つは、ダイ上の選択されたボンドパッドに制御信号を与えることによって、ダイにおける検査モードを開始することである。なお、選択されたボンドパッドを検査ボンドパッドと称する。例として、本発明の譲受人、Ｉｄａｈｏ州、ＢｏｉｓｅのＭｉｃｒｏｎ Ｔｅｃｈｎｏｌｏｇｙ，Ｉｎｃによって製造されたほとんどのダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）は、出力可能（ＯＥ）ボンドパッドに論理“０”信号を与えることによって、部分的に、開始された検査モードで検査される。
図１に示されるように、多数のダイ１０がＩＣモジュール１２において一緒にパッケージされるとき、検査パッド１４（例えば、ＯＥボンドパッド）は、しばしば、モジュール端子１８を通して基準電圧Ｖｓｓにつながる基準電圧ボンドパッド１６と相互接続され、検査モードが事故的にエンドユーザのシステムで開始されることができないのを確実にする。これは、現場でのＩＣモジュールのダイにおいて検査モードの事故的な開始を避けるよう良く働くが、それは、不幸にも、ＩＣモジュールにパッケージされた後、ＩＣ製造者によるダイの意図的な検査をも阻止してしまう。
この問題に対する１つの従来の解決法は、米国特許第５，２７８，８３９号及び第４，５１９，０７８号に記載されており、それは、自己検査回路をダイ内に組み込むことにより、上述の態様で検査モードを開始するための必要性を除去している。自己検査回路は、一般には、基準電圧Ｖｓｓまたは電源Ｖｃｃに固定されないアドレス及び制御ボンドパッドを通して制御されるので、検査モードは、ダイがＩＣモジュールにパッケージされた後、自己検査回路で開始され得る。しかしながら、自己検査回路は、現存するダイ及びＩＣモジュール内に容易に組み込まれる解決のための必要性を扱わない厄介で高価な解決法である。
ダイをＩＣモジュール内にパッケージされた後、検査するような柔軟性を有することが長所的であろうので、かかる検査を開始しかつ行うための改良された装置及び方法の必要性が当該技術においてある。
発明の開示
マルチチップ・モジュール（ＭＣＭ）のような本発明の集積回路（ＩＣ）モジュールは、電源電圧Ｖｃｃのような検査モード開始信号を受信する端子と、ボンドパッド及び機能回路を有するＩＣダイとを含む。ヒューズのようなスイッチング装置は、端子と機能回路との間でボンドパッドと接続され、機能回路に検査モード開始信号を伝え、機能回路と基準電圧Ｖｓｓのような使用モード信号との間に接続された、抵抗のようなインピーダンス装置は、機能回路における検査モード開始信号と使用モード信号との間の電圧差を維持する。機能回路は、ダイにおける検査モードを開始することによって検査モード開始信号に応答する。スイッチング回路はまた、機能回路をダイから選択的に離隔し、インピーダンス装置は、次に、使用モード信号を機能回路に伝える。機能回路は、使用モードに入ることにより使用モード信号に応答する。このように、検査モードは、端子に検査モード開始信号を提供することによって、ダイがＩＣモジュール内にパッケージされた後にダイ内で開始され得、検査モードは次に、不能化され得、ダイは、スイッチング装置でもって機能回路を端子から選択的に隔離することによって使用モードに固定され、それにより、検査モードが現場におけるエンドユーザにより事故的に開始されないのを確実にする。
本発明のＩＣモジュールの１つのバージョンにおいて、スイッチング装置及びインピーダンス装置は、双方ともダイ内に組み込まれ、他のバジョンにおいては、スイッチング装置及びインピーダンス装置の一方または双方が、ＩＣモジュールの基板に組み込まれる。もう１つのバージョンにおいては、ＩＣモジュールそれ自体が、コンピュータ・システムのような電子システム内に組み込まれる。さらに他のバージョンにおいては、使用モード信号はダイ上の使用モード信号回路により与えられ、もしくはＩＣモジュール内のもう１つの端子を通して外部回路により与えられる。最後に、本発明のＩＣモジュールの変更されたバージョンにおいては、検査モード開始信号は、外部回路により与えられるのではなく、むしろ、外部回路に応答する検査モード開始信号回路によりダイ上に発生される。
本発明のもう１つの実施形態においては、ＩＣモジュールは、検査モード開始信号及び使用モード信号を受信する１つもしくは２つ以上の端子を含む。ＩＣモジュール内の１つ以上のＩＣダイは、各々、１つ以上の機能回路及び複数個のボンドパッドを有し、ボンドパッドの第１の副セットは、機能回路に結合され、他方、ボンドパッドの第２の副セットは、検査モードにおける検査モード開始信号以外の信号を受信するよう適合されている。端子及び第１の副セットのボンドパッド間に結合され、かつ第２の副セットのボンドパッドから隔離される専用の導通回路は、検査モード開始及び使用モード信号を機能回路に伝える。機能回路が検査モード開始信号受信したとき、それら機能回路は検査モードを開始し、そして機能回路が使用モード信号を受信したとき、それら機能回路は使用モードに入る。このように、検査モードは、端子に検査モード開始信号を与えることによって、ダイがＩＣモジュール内にパッケージされた後、ダイ内で開始され得、そして使用モードは、端子に使用モード信号を与えることによって開始され得る。このＩＣモジュールの１つのバージョンにおいて、ＩＣモジュールは、電子システムに組み込まれる。他のバージョンにおいて、端子は、検査モード開始信号を受信する第１の端子と、使用モード信号を受信する第２の端子とを含み、第１及び第２の端子は、抵抗のようなインピーダンス素子によって、もしくは表面マウント抵抗またはジャンパのようなリンクによって結合される。
さらにもう１つの実施形態において、上述した本発明のＩＣモジュールの１つに設けられるダイを検査するための検査装置は、ＩＣモジュールの端子に結合可能な検査装置対モジュール・インターフェースを含む。検査モード開始回路は、インターフェースを通して検査モード開始信号を与えることによってダイにおいて検査モードを開始し、そして検査モードにおいてダイを検査するための検査信号回路は、インターフェースを通してダイに検査信号を与える。応答信号回路は、検査信号に応答してインターフェースを通してダイから応答信号を受信し、そして評価回路は、ダイ内の何等かの故障素子を識別するために応答信号を評価する。この実施形態の代替物において、検査装置対モジュール・インターフェース、ダイから信号を受信しダイへ信号を出力するためにインターフェースに結合される入力／出力デバイス、メモリ・デバイス、及びプロセッサを含むコンピュータ検査装置に、この実施形態の機能が組み込まれる。
本発明のさらなる実施形態において、ＩＣモジュール内のダイにおける検査モード及び使用モードを開始させる方法は：ＩＣモジュールの端子において検査モード開始信号を受信する段階と；検査モードを開始させるために、検査モード開始信号を受けるように適合されたＩＣモジュール内のダイ上のボンドパッドだけに、そしてボンドパッドからダイ内の機能回路に、検査モード開始信号を伝える段階と；検査モード開始信号の機能回路への導通を停止させる段階と；使用モードを開始させるために、使用モード開始信号を各機能回路に伝える段階と；を含む。
またさらなる実施形態において、ＩＣモジュールにおける１つ以上のダイを検査するための方法は：ＩＣモジュールの外部からアクセス可能な端子に検査モード開始信号を提供する段階と；ダイにおいて検査モードを開始させるために、信号を受信するよう適合されたダイ上のボンドパッドに排他的に検査モード開始信号を伝える段階と；各ダイを検査する段階と；ダイから応答信号を受信する段階と；ダイにおける何等かの故障素子を識別するために、応答信号を評価する段階と；を含む。
この実施形態の１つのバージョンにおいて、方法はまた、各故障素子と関連するアドレスを決定する段階と；故障素子のアドレスをダイにラッチする段階と；プログラミング・モードを可能化するために、超（スーパー）電圧ＣＡＳ信号のようなプログラミング・モード可能化信号をダイに提供する段階と；故障素子を交換するためにダイの１つにおける冗長素子を可能化する段階と；可能化された冗長素子と関連する冗長回路をプログラミングして故障素子のアドレスを記憶し、故障素子を可能化された冗長素子と置きかえるために、該記憶されたアドレスが冗長回路に向かう段階と；を含む。
本発明のもう１つの実施形態は、ＩＣモジュールにおける１つまたは２つ以上のダイを検査するための上述の方法に従って行うようコンピュータを制御するためのプログラムが記憶されたコンピュータ読取り可能な記憶媒体である。
【図面の簡単な説明】
図１は、従来の集積回路モジュールを示す斜視図である。
図２は、本発明によるスイッチング回路及びインピーダンス回路を含む集積回路モジュールを示す斜視的概略ブロック図である。
図３Ａ−図３Ｃは、図２のスイッチング回路の選択的な様式を示す概略図である。
図４Ａ−図４Ｃは、図２のインピーダンス回路の選択的な様式を示す概略図である。
図５は、図２のスイッチング及びインピーダンス回路の選択的な様式を示す概略ブロック図である。
図６は、本発明による電子システムを示すブロック図である。
図７は、本発明によるもう１つの集積回路モジュールを示す概略斜視図である。
図８Ａ及び図８Ｂは、図７の集積回路モジュールの選択的な様式を示す概略斜視図である。
図９は、本発明による集積回路ダイを示すブロック図である。
図１０は、本発明による検査装置を示す斜視的概略ブロック図である。
図１１は、図１０の検査装置の選択的な様式を示すブロック図である。
図１２Ａ及び図１２Ｂは、本発明による集積回路モジュールにおける集積回路ダイを検査するための方法を示すフローチャートである。そして
図１３Ａ及び図１３Ｂは、図１２Ａ及び図１２Ｂの方法を一層詳細に示すフローチャートである。
本発明を実施するための態様
図２に示すように、本発明の集積回路（ＩＣ）モジュール２０は、入力バッファ２４のような機能回路を有するＩＣダイ２２を含み、入力バッファ２４は、モジュール端子２６、スイッチング回路２８、及び検査モード可能化ボンドパッド３０（例えば、出力可能化（ＯＥ）ボンドパッド）を通して、電源Ｖｃｃのような検査モード開始信号を選択的に受ける。ＩＣモジュール２０は、端子を通して外部からアクセスされる少なくとも１つのダイを有する任意の電子構造であって良いのは当業者には理解されよう。そのような電子構造としては、シングル・インライン・メモリ・モジュール（ＳＩＭＭ）、デュアル・インライン・メモリ・モジュール（ＤＩＭＭ）、ランダム・アクセス・メモリ（ＲＡＭ）カード、フラッシュ・リード・オンリ・メモリ（ＲＯＭ）モジュールまたはカード、同期ダイナミックＲＡＭ（ＳＤＲＡＭ）モジュールまたはカード、及びランバス（Rambus）ＲＡＭモジュールまたはカードのような任意のマルチチップ・モジュール（ＭＣＭ）を例えば含んでいる。また、ダイ２２としては、ＤＲＡＭダイ、静的ランダム・アクセス・メモリ（ＳＲＡＭ）ダイ、同期グラフィック・ランダム・アクセス・メモリ（ＳＧＲＡＭ）ダイ、ＲＯＭダイ、及びプロセッサ・ダイを例えば含む本発明のための任意のダイであって良いことも理解されよう。
また、機能回路は、ダイにおける検査モードを開始するためのダイ上の任意の回路であって良く、検査モード開始信号は、ダイにおける検査モードを開始するための任意の信号であって良く、モジュール端子２６は、ＭＣＭピン（例えば、ＳＩＭＭ、ＤＩＭＭ、ＲＡＭカード、ＲＡＭモジュール、ＲＯＭカード、またはＲＯＭモジュール・ピン）を例えば含む任意の端子であって良く、スイッチング回路２８は、機能回路をモジュール端子２６から選択的に絶縁するための例えばヒューズまたはトランジスタまたは任意のデバイスであって良く、そして検査モード可能化ボンドパッド３０は、ダイにおける検査モードを可能化するための機能回路に接続可能な任意のボンドパッドであって良いことも理解されよう。さらに、スイッチング回路２８は、モジュール端子２６に結合される単一の回路であるものとして図２に示されているが、代わりに複数個の回路を含み、各々１つがモジュール端子２６及びダイ２２の１つに結合されても良いことも理解されよう。
検査モード開始信号の受信に応答して、入力バッファ２４は、ダイ２２における検査モードを開始する。このモードにおいて、種々の検査信号が、ダイ２２上の回路を検査するために良く知られた態様でダイ２２に与えられ、そしてダイ２２は、次に、何等かの故障回路の存在を示す種々の応答信号を出力する。電源電圧Ｖｃｃのような検査モード開始信号が、検査モード可能化ボンドパッド３０及び入力バッファ２４に与えられている間、例えば抵抗、抵抗接続されたＭＯＳトランジスタ、または反ヒューズのようなインピーダンス回路が、検査モード可能化ボンドパッド３０における検査モード開始信号と、例えばＭＣＭピン（例えばＳＩＭＭ、ＤＩＭＭ、ＲＡＭカード、ＲＡＭモジュール、ＲＯＭカード、またはＲＯＭモジュール・ピン）のような基準端子３４における、基準電圧Ｖｓｓのような使用モード可能化信号との間の電圧差を支持する。インピーダンス回路３２は、基準端子３４に結合される単一の回路であるものとして図２に示されているが、代わりに複数個の回路を含み、その各々が基準端子３４及びダイ２２の１つに結合されて良いことは理解されよう。
ダイ２２の検査が完了すると、スイッチング回路２８は、入力バッファ２４をモジュール端子２６から孤立させて検査モードを不可能化し、そしてインピーダンス回路３４が、基準電圧Ｖｓｓのような使用モード信号を入力バッファ２４に伝える。それに応答して、入力バッファ２４はダイ２２における使用モードを開始し、ダイ２２は、意図された通常の機能に従って動作する。このように、例えば、もしダイ２２がＤＲＡＭであるならば、それらダイは、それらの使用モードにおいて、通常のメモリ動作を行うであろう。
このように、ＩＣモジュール２０におけるダイ２２は、パッケージされた後でさえ充分に検査可能であり、さらに、検査モードは必要に応じて不能化され得、それ故、ＩＣモジュール２０は現場のエンドユーザにより用いられ得る。
図６及び図９を参照して以下に一層詳細に説明するように、スイッチング回路２８及びインピーダンス回路３２の一方もしくは双方は、図２に示されるＩＣモジュール２０の基板３６上に設けられる代わりに、ダイ２２に組み込まれ得る。また、図９を参照して以下に一層詳細に説明するように、検査モード開始信号及び使用モード信号の一方または両方は、外部回路により与えられるよりもむしろダイ２２上で発生され得る。
図３Ａ、図３Ｂ及び図３Ｃに示されるように、図２のスイッチング回路２８は、例えば、検査が完了すると飛ぶヒューズ３８、もしくは検査が完了すると消勢されるＮＭＯＳトランジスタ４０またはＰＭＯＳトランジスタ４２であって良い。また、図４Ａ、図４Ｂ及び図４Ｃに示されるように、図２のインピーダンス回路３２は、例えば、検査が完了すると飛ぶ抵抗４４、非ヒューズ４６、または検査が完了すると附勢されるＮＭＯＳトランジスタ４８で合って良い。さらに、図５に示されるように、例えば、図３ＢのＮＭＯＳトランジスタ４０及び図４ＣのＮＭＯＳトランジスタ４８は、検査モード中に高電圧を出力し次に検査が完了すると低電圧を出力するようプログラミングされる非ヒューズ隔離論理回路５０によって制御され得る。検査モード中の高電圧は、ＮＭＯＳトランジスタ４０を附勢し、インバータ５２を介してＮＭＯＳトランジスタ４８を消勢し、プログラミング後の低電圧は、ＮＭＯＳトランジスタ４０を消勢し、インバータ５２を介してＮＭＯＳトランジスタ４８を附勢する。もちろん、広範囲の他の結合も、本発明の範囲内で良好である。
図６に示すように、もう１つの実施形態において、本発明は、入力デバイス６２、出力デバイス６４、状態マシンのようなプロセッサ・デバイス６６、及びＩＣモジュール６８のようなメモリ・デバイスを含むコンピュータ・システムのような電子システム６０を含んでいる。この実施形態を、ＩＣモジュール６８を含んだメモリ・デバイスに関して説明するが、ＩＣモジュール６８は、入力デバイス６２、出力デバイス６４、プロセッサ・デバイス６６、及びメモリ・デバイスのすべてまたは任意の部分を含むことができることを理解されよう。また、電子システム６０を、特定のＩＣモジュール６８について説明するが、本発明は、電子システムに組み込まれるものとしてここに記載する本発明のＩＣモジュールの任意のものを含むことが理解されよう。さらに、上述したように、ＩＣモジュール６８、ＳＩＭＭ、ＤＩＭＭ、ＲＡＭカード、ＲＡＭモジュール、ＲＯＭカード、もしくはＲＯＭモジュールのようなＭＣＭを例えば含む、端子を通して外部からアクセス可能な少なくとも１つのダイを有する任意の電子構造を含み得ることを理解されよう。
ＩＣモジュール６８は、プロセッサ・デバイス６６から検査モード開始信号（例えば、電源電圧Ｖｃｃ）を受信する、上述したＭＣＭピンのような端子７０を含む。端子７０は、ＩＣダイ７４のボンドパッド７２に検査モード開始信号を伝える。上述したように、ＩＣダイ７４は、ＤＲＡＭダイ、ＳＲＡＭダイ、ＳＧＲＡＭダイ、プロセッサ・ダイ、フラッシュＲＯＭダイ、ＳＤＲＡＭダイ、もしくはラムバス（Ｒａｍｂｕｓ）ＲＡＭダイを例えば含む任意のダイであって良いことを理解されよう。
ダイ７４における検査モードを開始するために、スイッチング回路７６は、ボンドパッド７２からの検査モード開始信号を機能回路７８（例えば、ＯＥ入力バッファ）に伝える。それに応答して、機能回路７８は、上述したようにダイ７４における検査モードを開始する。検査モード開始信号が機能回路７８に伝えられている間、インピーダンス回路８０は、機能回路７８における検査モード開始信号と、使用モード電圧回路８２によって供給される基準電圧Ｖｓｓのような使用モード信号との間の電圧差を支持する。
スイッチング回路７６は例えばヒューズもしくはＭＯＳトランジスタを含み得、機能回路７８は検査モード開始信号に応答して検査モードを可能化するもしくは開始する任意の回路を含み得、インピーダンス回路８０は例えば非ヒューズ、ＭＯＳトランジスタもしくは抵抗を含み得、そして使用モード電圧回路８２は基準電圧Ｖｓｓのような使用モード信号をダイ上に供給する任意の回路を含み得ることを理解すべきである。
検査が終了したとき、スイッチング回路７６は、例えばヒューズを飛ばすもしくはＭＯＳトランジスタを消勢することによって、機能回路７８をボンドパッド７２から隔離し、ダイ７４における検査モードを不能化する。インピーダンス回路８０は、次に、例えば非ヒューズ（anti-fuse）を飛ばすかもしくはＭＯＳトランジスタを附勢することによって、使用モード電圧回路８２からの使用モード信号を機能回路７８に伝える。使用モード信号に応答して、機能回路７８は、上述したようにダイ７４における使用モードを開始する。
このように、ダイ７４は、ＩＣモジュール６８内にパッケージされた後でさえ完全に検査可能であり、さらに、ＩＣモジュール６８が現場でエンドユーザにより用いられることができるように、ダイ７４の検査モードが必要に応じて不能化され得る。
図７に示されるように、本発明のＩＣモジュール８４は、第１の端子９０、専用の導体９２及び検査モード可能化ボンドパッド９４（例えば出力可能化（ＯＥ）ボンドパッド）を通して、電源電圧Ｖｃｃのような検査モード開始信号を選択的に受信する、入力バッファ８８のような機能回路を有するダイ８６を含む。ＩＣモジュール８４は、ＳＩＭＭ、ＤＩＭＭ、ＲＡＭカード、ＲＡＭモジュール、ＲＯＭカード、及びＲＯＭモジュールのようなＭＣＭを例えば含む、端子を通して外部からアクセスされる少なくとも１つのダイを有する任意の電子構造であって良いのは当業者には理解されよう。また、ダイ８６は、ＤＲＡＭダイ、ＳＲＡＭダイ、ＳＧＲＡＭダイ、フラッシュＲＯＭダイ、ＳＤＲＡＭダイ、ＲａｍｂｕｓＲＡＭダイ、及びプロセッサ・ダイを例えば含む、本発明のための任意のダイであって良いことも理解されよう。
また、機能回路はダイにおける検査モードを開始するためのダイ上の任意の回路であって良く、検査モード開始信号はダイにおける検査モードを開始するための任意の信号であって良く、第１の端子９０はＳＩＭＭ、ＤＩＭＭ、ＲＡＭカード、ＲＯＭカード、ＲＡＭモジュール、またはＲＯＭモジュール・ピンのようなＭＣＭを例えば含む任意の端子であって良く、専用の導体９２は例えば、検査モード開始信号を受信するよう適合されもしくは検査モード開始信号の受信により影響されないダイ８６上のボンドパッド９４に排他的に接続される任意の導電構造もしくはデバイスであって良く、そして検査モード可能化ボンドパッド９４はダイにおける検査モードを可能化するために機能回路に接続可能な任意のボンドパッドであって良いことも理解されよう。
検査モード開始信号の受信に応答して、入力バッファ８８は、上述したように良く知られた態様でダイ８６における検査モードを開始する。ダイ８６の検査が完了すると、基準電圧Ｖｓｓのような使用モード信号が第１の端子９０及び専用の導体９２を介して入力バッファ８８に与えられて、上述の良く知られた態様でダイ８６における使用モードを開始する。第２の端子９６は、基準導体９７及び基準電圧ボンドパッド９８を介してダイ８６における他の回路に基準電圧Ｖｓｓを提供する。
このように、ＩＣモジュール８４におけるダイ８６は、パッケージされた後でさえ完全に検査可能であり、さらに、ＩＣモジュール８６が現場におけるエンドユーザにより用いられることができるように、使用モードが必要に応じて可能化され得る。
図７のＩＣモジュール８４の代替的なバージョンの部分の斜視図である図８Ａに示すように、ＩＣモジュール８４の基板１０２を通る導電路１００は、第１の端子９０及び専用の導体９２を、表面マウント抵抗１０４のようなインピーダンス素子を通して第２の端子９６及び基準導体９７に結合する。もちろん、インピーダンス素子は、例えば、表面マウント抵抗１０４ではなくむしろ抵抗接続されたＭＯＳトランジスタを含んでいても良い。
検査中、電源電圧Ｖｃｃのような検査モード開始信号が第１の端子９０に供給されて、図７に関して上述したように検査モードを開始し得る。同時に、基準電圧Ｖｓｓのような使用モード信号が、検査モードを妨害することなく第２の端子９６に供給され得、その理由は、表面マウント抵抗１０４が、第１の端子９０における検査モード開始信号と、第２の端子９６における使用モード信号との間の電圧差を支持するからである。
検査が完了すると、使用モード信号すなわち否信号が第１の端子９０に供給され得る。同時に、図７に関して上述したように使用モードを開始させるために、表面マウント抵抗１０４が、第２の端子９６から専用の導体９２に使用モード信号を伝える。
図７のＩＣモジュール８４のもう１つの代替的なバージョンの部分の斜視図である図８Ｂに示すように、電源電圧Ｖｃｃのような検査モード開始信号は、検査中、第１の端子９０に供給されて、図７に関して上述したように検査モードを開始し得る。同時に、基準電圧Ｖｓｓのような使用モード信号が、検査モードを妨害することなく、第２の端子９６及び基準導体９７に供給され得、その理由は、ジャンパもしくは０オームの表面マウント抵抗のような除去可能なリンク１０６が検査中に存在せず、従って、第２の端子９６を第１の端子９０から隔離するからである。
検査が完了すると、使用モード信号、もしくは否信号が、第１の端子９０に供給され得る。同時に、リンク１０６は、第２の端子を、基板１０２内の導電路１００を通して専用の導体９２に接続するよう位置付けられ、それにより、使用モード信号を第２の端子９６から専用の導体９２に伝えて、図７に関して上述したように使用モードを開始する。
第１及び第２の端子９０及び９６は、基板１０２の対向する側にあるものとして図８Ａ及び図８Ｂに示されているけれども、本発明はそのように限定されるものではないことは理解されよう。
図９に示されるように、もう１つの実施形態において、本発明はＩＣダイ１０８を含んでいる。上述したように、ＩＣダイ１０８は、ＤＲＡＭダイ、ＳＲＡＭダイ、ＳＧＲＡＭダイ、フラッシュＲＯＭダイ、ＳＤＲＡＭダイ、ＲａｍｂｕｓＲＡＭダイ、もしくはプロセッサ・ダイを例えば含む任意のダイであって良い。ダイ１０８における検査モードを開始するために、検査モード可能化信号はダイ１０８における検査モード電圧回路１１０に向かって、３．３ボルトのような検査モード電圧Ｖｔｅｓｔを発生する。スイッチング回路１１２が、次に、検査モード電圧Ｖｔｅｓｔを機能回路１１４（例えばＯＥ入力バッファ）に伝える。それに応答して、機能回路１１４は、上述したようにダイ１０８において検査モードを開始する。検査モード電圧Ｖｔｅｓｔが機能回路１１４に伝えられている間、インピーダンス回路１１６が、機能回路１１４における検査モード電圧Ｖｔｅｓｔと、使用モード電圧回路１１８によって供給される０．０ボルトのような使用モード電圧Ｖｏｐｅｒとの間の電圧差を支持する。
スイッチング回路１１２は例えばヒューズもしくはＭＯＳトランジスタを備えていて良く、機能回路１１４は検査モード電圧Ｖｔｅｓｔに応答して検査モードを可能化するもしくは開始する任意の回路を含んでいて良く、インピーダンス回路１１６は例えば非ヒューズ（anti-fuse）、ＭＯＳトランジスタ、もしくは抵抗を含んでいて良く、そして使用モード電圧回路１１８はダイ上の使用モード電圧Ｖｏｐｅｒを供給するための任意の回路を含んでいて良いことは理解されよう。
検査が終了すると、スイッチング回路１１２は、例えばヒューズを飛ばすもしくはＭＯＳトランジスタを消勢することにより、機能回路１１４を検査モード電圧Ｖｔｅｓｔから隔離してダイ１０８における検査モードを不能化する。インピーダンス回路１１６は次に、例えば非ヒューズを飛ばすまたはＭＯＳトランジスタを附勢することにより、使用モード電圧回路１１８からの使用モード電圧Ｖｏｐｅｒを機能回路１１４に伝える。使用モード電圧Ｖｏｐｅｒに応答して、機能回路１１８は、上述したようにダイ１０８における使用モードを開始する。
このように、ダイ１０８は、パッケージされた後でさえ完全に検査可能であり、なおかつダイ１０８が現場におけるエンドユーザにより用いられ得るように、ダイ１０８の検査モードは必要に応じて不能化され得る。
図１０に示すように、ＩＣダイ１２４を有する本発明のＩＣモジュール１２２を検査するための検査装置１２０は、ＩＣモジュール１２２上のモジュール端子１３０に接続可能なインターフェース端子１２８を有するモジュール対検査装置インターフェース１２６を含む。モジュール端子１３０は、次に、冗長回路１３２を含むダイ１２４と連通する。検査モード可能化回路１３４は、インターフェース１２６を介してダイ１２４に検査モード開始信号を提供して、上述の態様でダイ１２４における検査モードを開始する。検査信号回路１３６は、次に、インターフェース１２６を介してダイ１２４に検査信号を提供し、検査モードでダイ１２４を検査する。応答信号回路１３８は、検査信号に応答して検査モードにおけるダイ１２４から応答信号を受信し、評価回路１４０は、次に、応答信号を評価して、ダイ１２４における何等かの故障回路を識別する。
検査装置１２０における修復可能化デバイス１４２は、冗長回路１３２に向かう修復制御信号をダイ１２４における冗長回路１３２に提供し、評価回路１４０によって識別された何等かの故障回路を、ダイ１２４における冗長素子１４４と置き代える。修復制御信号が、ダイ１２４における何等かの故障回路を修復するために冗長回路１３２に向かう態様は、当業者に良く知られている。
図１０に関して説明された検査装置１２０の代替的バージョンのブロック図である図１１に示されるように、メモリ・デバイス１４８及び入力／出力デバイス１５０に結合されたプロセッサ１４６は、検査モード開始信号、検査信号、及び修復制御信号を提供することができ、そして図１０について上述した態様で応答信号を受信して評価することができる。メモリ・デバイス１４８は、ＤＲＡＭ、ＳＲＡＭ、ＳＧＲＡＭ、ディスク、テープ、メモリ・カード、メモリ・モジュール、もしくはプログラム可能な論理アレイを例えば含む任意の永久もしくは一時電子記憶媒体を含み得ることは理解されよう。
本発明のさらに別の実施形態である図１２Ａ及び図１２Ｂに示すように、上述の本発明のＩＣダイもしくはモジュールの任意の１つを検査するための方法は：ＩＣモジュールの外部からアクセス可能な端子に検査モード開始信号を提供する段階１６０と；ダイにおける検査モードを開始するために信号を受信するよう適合されたＩＣモジュールにおけるダイ上のボンドパッドに排他的に検査モード開始信号を伝える段階１６２と；ＩＣモジュールの外部からアクセス可能な端子を通して各ダイに検査信号を提供することによって検査モードでダイの各々を検査する段階１６４と；検査信号に応答してＩＣモジュールの端子を通して各ダイから応答信号を受信する段階１６６と；ＩＣモジュールのダイにおける何等かの故障素子を識別するために各ダイからの応答信号を評価する段階１６８と；何等かの識別された故障素子を冗長素子と置き代えるために各ダイに向かう修復制御信号を各ダイにおける冗長回路に提供する段階１７０と；ＩＣモジュールの外部からアクセス可能な端子を通して各ダイに再検査信号を提供することによって各ダイを再検査する段階１７２と；再検査信号に応答してＩＣモジュールの端子を通して各ダイから応答信号を受信する段階１７４と；そして各ダイにおける何等かの故障素子の修復を確認するために各ダイからの応答信号を評価する段階１７６とを含む。
図１３Ａ及び図１３Ｂに示すように、各ダイにおける冗長回路に修復制御信号を提供する図１２Ａ及び図１２Ｂの段階１７０は：故障素子と関連するアドレスを決定する段階１８０と；故障素子のアドレスをダイにラッチする段階１８２と；ダイにおいてプログラミング・モードを可能化するよう超（スーパー）電圧コラム・アドレス・ストローブ（ＣＡＳ）信号のようなプログラミング・モード可能化信号をダイに提供する段階１８４と；非ヒューズの場所を識別するために、故障素子を置きかえるよう選択された冗長素子と関連するヒューズ・バンク可能化非ヒューズのヒューズ・アドレスをＩＣモジュールの端子に与える段階１８６と；非ヒューズに結合する段階１８８と；非ヒューズの抵抗を決定する段階１９０と；非ヒューズを飛ばすために８〜１０ボルトのようなプログラミング電圧を非ヒューズに与える段階１９２と；非ヒューズが飛ばされたことを確認するために非ヒューズ抵抗を再決定する段階１９４と；を各識別された故障素子ごとに含み、そして非ヒューズの場所を識別するために、故障素子を置きかえるよう選択された冗長素子と関連するアドレス・ビット非ヒューズのヒューズ・アドレスをＩＣモジュールの端子に与える段階１９８と；非ヒューズに結合する段階２００と；アドレス・ビット非ヒューズの抵抗を決定する段階２０２と；非ヒューズを飛ばすために８〜１０ボルトのようなプログラミング電圧を非ヒューズに与える段階２０４と；プログラミングされたことを確認するためにアドレス・ビット非ヒューズの抵抗を再決定する段階２０６と；を各故障素子のアドレスにおける各表明（asserted）アドレス・ビットごとに含んでいる。ここで使用されているように、故障素子のアドレスにおける各「表明」アドレス・ビットは、アドレスにおける各「１」ビットまたはアドレスにおける各「０」ビットであって良い。
図１２Ａ、図１２Ｂ、図１３Ａ、及び図１３Ｂの実施形態におけるステップもしくは段階１６０〜２０６のいずれかまたはすべて、もしくはそれらの任意の部分は、状態マシン及び図１０及び図１１の実施形態を例えば含む広範な良く知られたアーキテクチャを用いて、ハードウエア、ソフトウエア、またはその双方において履行され得るのが理解されよう。また、図１２Ａ、図１２Ｂ、図１３Ａ、及び図１３Ｂの実施形態は、非ヒューズについて説明したけれども、任意のプログラミング可能な回路もしくは素子が本発明の目的のために働くことも理解されよう。また、図１３Ａにおけるステップもしくは段階１８６は、故障素子を置きかえるために用いられるべき冗長素子（冗長的な行または列）の型及び場所の自動選択を含み得るのも理解されよう。最後に図１３Ａ及び図１３Ｂのステップもしくは段階１８０から２０６は、コンピュータで自動化されても良いし、または手動で行われても良いことも理解されよう。
このように、本発明は、ＩＣモジュール内に既にパッケージされたＩＣダイを検査し修復するための装置及び方法を長所的に提供する。
本発明を特定の実施形態を参照して説明してきたけれども、本発明は、これら説明された実施形態に制限されるものではない。むしろ、本発明は、説明した本発明の原理に従って動作するすべての等価な装置もしくは方法をその範囲内に含む添付の請求の範囲によってのみ制限される。
本発明は、概して、集積回路（ＩＣ）ダイに関し、特に、ＩＣモジュールにおけるダイを検査するための装置及び方法に関する。
背景技術
集積回路（ＩＣ）ダイは、代表的には、何等かの欠陥回路を有しているか否かを決定するために、パッケージされる前に検査される。概して、ダイを検査する際の最初のステップの１つは、ダイ上の選択されたボンドパッドに制御信号を与えることによって、ダイにおける検査モードを開始することである。なお、選択されたボンドパッドを検査ボンドパッドと称する。例として、本発明の譲受人、Ｉｄａｈｏ州、ＢｏｉｓｅのＭｉｃｒｏｎ Ｔｅｃｈｎｏｌｏｇｙ，Ｉｎｃによって製造されたほとんどのダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）は、出力可能（ＯＥ）ボンドパッドに論理“０”信号を与えることによって、部分的に、開始された検査モードで検査される。
図１に示されるように、多数のダイ１０がＩＣモジュール１２において一緒にパッケージされるとき、検査パッド１４（例えば、ＯＥボンドパッド）は、しばしば、モジュール端子１８を通して基準電圧Ｖｓｓにつながる基準電圧ボンドパッド１６と相互接続され、検査モードが事故的にエンドユーザのシステムで開始されることができないのを確実にする。これは、現場でのＩＣモジュールのダイにおいて検査モードの事故的な開始を避けるよう良く働くが、それは、不幸にも、ＩＣモジュールにパッケージされた後、ＩＣ製造者によるダイの意図的な検査をも阻止してしまう。
この問題に対する１つの従来の解決法は、米国特許第５，２７８，８３９号及び第４，５１９，０７８号に記載されており、それは、自己検査回路をダイ内に組み込むことにより、上述の態様で検査モードを開始するための必要性を除去している。自己検査回路は、一般には、基準電圧Ｖｓｓまたは電源Ｖｃｃに固定されないアドレス及び制御ボンドパッドを通して制御されるので、検査モードは、ダイがＩＣモジュールにパッケージされた後、自己検査回路で開始され得る。しかしながら、自己検査回路は、現存するダイ及びＩＣモジュール内に容易に組み込まれる解決のための必要性を扱わない厄介で高価な解決法である。
ダイをＩＣモジュール内にパッケージされた後、検査するような柔軟性を有することが長所的であろうので、かかる検査を開始しかつ行うための改良された装置及び方法の必要性が当該技術においてある。
発明の開示
マルチチップ・モジュール（ＭＣＭ）のような本発明の集積回路（ＩＣ）モジュールは、電源電圧Ｖｃｃのような検査モード開始信号を受信する端子と、ボンドパッド及び機能回路を有するＩＣダイとを含む。ヒューズのようなスイッチング装置は、端子と機能回路との間でボンドパッドと接続され、機能回路に検査モード開始信号を伝え、機能回路と基準電圧Ｖｓｓのような使用モード信号との間に接続された、抵抗のようなインピーダンス装置は、機能回路における検査モード開始信号と使用モード信号との間の電圧差を維持する。機能回路は、ダイにおける検査モードを開始することによって検査モード開始信号に応答する。スイッチング回路はまた、機能回路をダイから選択的に離隔し、インピーダンス装置は、次に、使用モード信号を機能回路に伝える。機能回路は、使用モードに入ることにより使用モード信号に応答する。このように、検査モードは、端子に検査モード開始信号を提供することによって、ダイがＩＣモジュール内にパッケージされた後にダイ内で開始され得、検査モードは次に、不能化され得、ダイは、スイッチング装置でもって機能回路を端子から選択的に隔離することによって使用モードに固定され、それにより、検査モードが現場におけるエンドユーザにより事故的に開始されないのを確実にする。
本発明のＩＣモジュールの１つのバージョンにおいて、スイッチング装置及びインピーダンス装置は、双方ともダイ内に組み込まれ、他のバジョンにおいては、スイッチング装置及びインピーダンス装置の一方または双方が、ＩＣモジュールの基板に組み込まれる。もう１つのバージョンにおいては、ＩＣモジュールそれ自体が、コンピュータ・システムのような電子システム内に組み込まれる。さらに他のバージョンにおいては、使用モード信号はダイ上の使用モード信号回路により与えられ、もしくはＩＣモジュール内のもう１つの端子を通して外部回路により与えられる。最後に、本発明のＩＣモジュールの変更されたバージョンにおいては、検査モード開始信号は、外部回路により与えられるのではなく、むしろ、外部回路に応答する検査モード開始信号回路によりダイ上に発生される。
本発明のもう１つの実施形態においては、ＩＣモジュールは、検査モード開始信号及び使用モード信号を受信する１つもしくは２つ以上の端子を含む。ＩＣモジュール内の１つ以上のＩＣダイは、各々、１つ以上の機能回路及び複数個のボンドパッドを有し、ボンドパッドの第１の副セットは、機能回路に結合され、他方、ボンドパッドの第２の副セットは、検査モードにおける検査モード開始信号以外の信号を受信するよう適合されている。端子及び第１の副セットのボンドパッド間に結合され、かつ第２の副セットのボンドパッドから隔離される専用の導通回路は、検査モード開始及び使用モード信号を機能回路に伝える。機能回路が検査モード開始信号受信したとき、それら機能回路は検査モードを開始し、そして機能回路が使用モード信号を受信したとき、それら機能回路は使用モードに入る。このように、検査モードは、端子に検査モード開始信号を与えることによって、ダイがＩＣモジュール内にパッケージされた後、ダイ内で開始され得、そして使用モードは、端子に使用モード信号を与えることによって開始され得る。このＩＣモジュールの１つのバージョンにおいて、ＩＣモジュールは、電子システムに組み込まれる。他のバージョンにおいて、端子は、検査モード開始信号を受信する第１の端子と、使用モード信号を受信する第２の端子とを含み、第１及び第２の端子は、抵抗のようなインピーダンス素子によって、もしくは表面マウント抵抗またはジャンパのようなリンクによって結合される。
さらにもう１つの実施形態において、上述した本発明のＩＣモジュールの１つに設けられるダイを検査するための検査装置は、ＩＣモジュールの端子に結合可能な検査装置対モジュール・インターフェースを含む。検査モード開始回路は、インターフェースを通して検査モード開始信号を与えることによってダイにおいて検査モードを開始し、そして検査モードにおいてダイを検査するための検査信号回路は、インターフェースを通してダイに検査信号を与える。応答信号回路は、検査信号に応答してインターフェースを通してダイから応答信号を受信し、そして評価回路は、ダイ内の何等かの故障素子を識別するために応答信号を評価する。この実施形態の代替物において、検査装置対モジュール・インターフェース、ダイから信号を受信しダイへ信号を出力するためにインターフェースに結合される入力／出力デバイス、メモリ・デバイス、及びプロセッサを含むコンピュータ検査装置に、この実施形態の機能が組み込まれる。
本発明のさらなる実施形態において、ＩＣモジュール内のダイにおける検査モード及び使用モードを開始させる方法は：ＩＣモジュールの端子において検査モード開始信号を受信する段階と；検査モードを開始させるために、検査モード開始信号を受けるように適合されたＩＣモジュール内のダイ上のボンドパッドだけに、そしてボンドパッドからダイ内の機能回路に、検査モード開始信号を伝える段階と；検査モード開始信号の機能回路への導通を停止させる段階と；使用モードを開始させるために、使用モード開始信号を各機能回路に伝える段階と；を含む。
またさらなる実施形態において、ＩＣモジュールにおける１つ以上のダイを検査するための方法は：ＩＣモジュールの外部からアクセス可能な端子に検査モード開始信号を提供する段階と；ダイにおいて検査モードを開始させるために、信号を受信するよう適合されたダイ上のボンドパッドに排他的に検査モード開始信号を伝える段階と；各ダイを検査する段階と；ダイから応答信号を受信する段階と；ダイにおける何等かの故障素子を識別するために、応答信号を評価する段階と；を含む。
この実施形態の１つのバージョンにおいて、方法はまた、各故障素子と関連するアドレスを決定する段階と；故障素子のアドレスをダイにラッチする段階と；プログラミング・モードを可能化するために、超（スーパー）電圧ＣＡＳ信号のようなプログラミング・モード可能化信号をダイに提供する段階と；故障素子を交換するためにダイの１つにおける冗長素子を可能化する段階と；可能化された冗長素子と関連する冗長回路をプログラミングして故障素子のアドレスを記憶し、故障素子を可能化された冗長素子と置きかえるために、該記憶されたアドレスが冗長回路に向かう段階と；を含む。
本発明のもう１つの実施形態は、ＩＣモジュールにおける１つまたは２つ以上のダイを検査するための上述の方法に従って行うようコンピュータを制御するためのプログラムが記憶されたコンピュータ読取り可能な記憶媒体である。
【図面の簡単な説明】
図１は、従来の集積回路モジュールを示す斜視図である。
図２は、本発明によるスイッチング回路及びインピーダンス回路を含む集積回路モジュールを示す斜視的概略ブロック図である。
図３Ａ−図３Ｃは、図２のスイッチング回路の選択的な様式を示す概略図である。
図４Ａ−図４Ｃは、図２のインピーダンス回路の選択的な様式を示す概略図である。
図５は、図２のスイッチング及びインピーダンス回路の選択的な様式を示す概略ブロック図である。
図６は、本発明による電子システムを示すブロック図である。
図７は、本発明によるもう１つの集積回路モジュールを示す概略斜視図である。
図８Ａ及び図８Ｂは、図７の集積回路モジュールの選択的な様式を示す概略斜視図である。
図９は、本発明による集積回路ダイを示すブロック図である。
図１０は、本発明による検査装置を示す斜視的概略ブロック図である。
図１１は、図１０の検査装置の選択的な様式を示すブロック図である。
図１２Ａ及び図１２Ｂは、本発明による集積回路モジュールにおける集積回路ダイを検査するための方法を示すフローチャートである。そして
図１３Ａ及び図１３Ｂは、図１２Ａ及び図１２Ｂの方法を一層詳細に示すフローチャートである。
本発明を実施するための態様
図２に示すように、本発明の集積回路（ＩＣ）モジュール２０は、入力バッファ２４のような機能回路を有するＩＣダイ２２を含み、入力バッファ２４は、モジュール端子２６、スイッチング回路２８、及び検査モード可能化ボンドパッド３０（例えば、出力可能化（ＯＥ）ボンドパッド）を通して、電源Ｖｃｃのような検査モード開始信号を選択的に受ける。ＩＣモジュール２０は、端子を通して外部からアクセスされる少なくとも１つのダイを有する任意の電子構造であって良いのは当業者には理解されよう。そのような電子構造としては、シングル・インライン・メモリ・モジュール（ＳＩＭＭ）、デュアル・インライン・メモリ・モジュール（ＤＩＭＭ）、ランダム・アクセス・メモリ（ＲＡＭ）カード、フラッシュ・リード・オンリ・メモリ（ＲＯＭ）モジュールまたはカード、同期ダイナミックＲＡＭ（ＳＤＲＡＭ）モジュールまたはカード、及びランバス（Rambus）ＲＡＭモジュールまたはカードのような任意のマルチチップ・モジュール（ＭＣＭ）を例えば含んでいる。また、ダイ２２としては、ＤＲＡＭダイ、静的ランダム・アクセス・メモリ（ＳＲＡＭ）ダイ、同期グラフィック・ランダム・アクセス・メモリ（ＳＧＲＡＭ）ダイ、ＲＯＭダイ、及びプロセッサ・ダイを例えば含む本発明のための任意のダイであって良いことも理解されよう。
また、機能回路は、ダイにおける検査モードを開始するためのダイ上の任意の回路であって良く、検査モード開始信号は、ダイにおける検査モードを開始するための任意の信号であって良く、モジュール端子２６は、ＭＣＭピン（例えば、ＳＩＭＭ、ＤＩＭＭ、ＲＡＭカード、ＲＡＭモジュール、ＲＯＭカード、またはＲＯＭモジュール・ピン）を例えば含む任意の端子であって良く、スイッチング回路２８は、機能回路をモジュール端子２６から選択的に絶縁するための例えばヒューズまたはトランジスタまたは任意のデバイスであって良く、そして検査モード可能化ボンドパッド３０は、ダイにおける検査モードを可能化するための機能回路に接続可能な任意のボンドパッドであって良いことも理解されよう。さらに、スイッチング回路２８は、モジュール端子２６に結合される単一の回路であるものとして図２に示されているが、代わりに複数個の回路を含み、各々１つがモジュール端子２６及びダイ２２の１つに結合されても良いことも理解されよう。
検査モード開始信号の受信に応答して、入力バッファ２４は、ダイ２２における検査モードを開始する。このモードにおいて、種々の検査信号が、ダイ２２上の回路を検査するために良く知られた態様でダイ２２に与えられ、そしてダイ２２は、次に、何等かの故障回路の存在を示す種々の応答信号を出力する。電源電圧Ｖｃｃのような検査モード開始信号が、検査モード可能化ボンドパッド３０及び入力バッファ２４に与えられている間、例えば抵抗、抵抗接続されたＭＯＳトランジスタ、または反ヒューズのようなインピーダンス回路が、検査モード可能化ボンドパッド３０における検査モード開始信号と、例えばＭＣＭピン（例えばＳＩＭＭ、ＤＩＭＭ、ＲＡＭカード、ＲＡＭモジュール、ＲＯＭカード、またはＲＯＭモジュール・ピン）のような基準端子３４における、基準電圧Ｖｓｓのような使用モード可能化信号との間の電圧差を支持する。インピーダンス回路３２は、基準端子３４に結合される単一の回路であるものとして図２に示されているが、代わりに複数個の回路を含み、その各々が基準端子３４及びダイ２２の１つに結合されて良いことは理解されよう。
ダイ２２の検査が完了すると、スイッチング回路２８は、入力バッファ２４をモジュール端子２６から孤立させて検査モードを不可能化し、そしてインピーダンス回路３４が、基準電圧Ｖｓｓのような使用モード信号を入力バッファ２４に伝える。それに応答して、入力バッファ２４はダイ２２における使用モードを開始し、ダイ２２は、意図された通常の機能に従って動作する。このように、例えば、もしダイ２２がＤＲＡＭであるならば、それらダイは、それらの使用モードにおいて、通常のメモリ動作を行うであろう。
このように、ＩＣモジュール２０におけるダイ２２は、パッケージされた後でさえ充分に検査可能であり、さらに、検査モードは必要に応じて不能化され得、それ故、ＩＣモジュール２０は現場のエンドユーザにより用いられ得る。
図６及び図９を参照して以下に一層詳細に説明するように、スイッチング回路２８及びインピーダンス回路３２の一方もしくは双方は、図２に示されるＩＣモジュール２０の基板３６上に設けられる代わりに、ダイ２２に組み込まれ得る。また、図９を参照して以下に一層詳細に説明するように、検査モード開始信号及び使用モード信号の一方または両方は、外部回路により与えられるよりもむしろダイ２２上で発生され得る。
図３Ａ、図３Ｂ及び図３Ｃに示されるように、図２のスイッチング回路２８は、例えば、検査が完了すると飛ぶヒューズ３８、もしくは検査が完了すると消勢されるＮＭＯＳトランジスタ４０またはＰＭＯＳトランジスタ４２であって良い。また、図４Ａ、図４Ｂ及び図４Ｃに示されるように、図２のインピーダンス回路３２は、例えば、検査が完了すると飛ぶ抵抗４４、非ヒューズ４６、または検査が完了すると附勢されるＮＭＯＳトランジスタ４８で合って良い。さらに、図５に示されるように、例えば、図３ＢのＮＭＯＳトランジスタ４０及び図４ＣのＮＭＯＳトランジスタ４８は、検査モード中に高電圧を出力し次に検査が完了すると低電圧を出力するようプログラミングされる非ヒューズ隔離論理回路５０によって制御され得る。検査モード中の高電圧は、ＮＭＯＳトランジスタ４０を附勢し、インバータ５２を介してＮＭＯＳトランジスタ４８を消勢し、プログラミング後の低電圧は、ＮＭＯＳトランジスタ４０を消勢し、インバータ５２を介してＮＭＯＳトランジスタ４８を附勢する。もちろん、広範囲の他の結合も、本発明の範囲内で良好である。
図６に示すように、もう１つの実施形態において、本発明は、入力デバイス６２、出力デバイス６４、状態マシンのようなプロセッサ・デバイス６６、及びＩＣモジュール６８のようなメモリ・デバイスを含むコンピュータ・システムのような電子システム６０を含んでいる。この実施形態を、ＩＣモジュール６８を含んだメモリ・デバイスに関して説明するが、ＩＣモジュール６８は、入力デバイス６２、出力デバイス６４、プロセッサ・デバイス６６、及びメモリ・デバイスのすべてまたは任意の部分を含むことができることを理解されよう。また、電子システム６０を、特定のＩＣモジュール６８について説明するが、本発明は、電子システムに組み込まれるものとしてここに記載する本発明のＩＣモジュールの任意のものを含むことが理解されよう。さらに、上述したように、ＩＣモジュール６８、ＳＩＭＭ、ＤＩＭＭ、ＲＡＭカード、ＲＡＭモジュール、ＲＯＭカード、もしくはＲＯＭモジュールのようなＭＣＭを例えば含む、端子を通して外部からアクセス可能な少なくとも１つのダイを有する任意の電子構造を含み得ることを理解されよう。
ＩＣモジュール６８は、プロセッサ・デバイス６６から検査モード開始信号（例えば、電源電圧Ｖｃｃ）を受信する、上述したＭＣＭピンのような端子７０を含む。端子７０は、ＩＣダイ７４のボンドパッド７２に検査モード開始信号を伝える。上述したように、ＩＣダイ７４は、ＤＲＡＭダイ、ＳＲＡＭダイ、ＳＧＲＡＭダイ、プロセッサ・ダイ、フラッシュＲＯＭダイ、ＳＤＲＡＭダイ、もしくはラムバス（Ｒａｍｂｕｓ）ＲＡＭダイを例えば含む任意のダイであって良いことを理解されよう。
ダイ７４における検査モードを開始するために、スイッチング回路７６は、ボンドパッド７２からの検査モード開始信号を機能回路７８（例えば、ＯＥ入力バッファ）に伝える。それに応答して、機能回路７８は、上述したようにダイ７４における検査モードを開始する。検査モード開始信号が機能回路７８に伝えられている間、インピーダンス回路８０は、機能回路７８における検査モード開始信号と、使用モード電圧回路８２によって供給される基準電圧Ｖｓｓのような使用モード信号との間の電圧差を支持する。
スイッチング回路７６は例えばヒューズもしくはＭＯＳトランジスタを含み得、機能回路７８は検査モード開始信号に応答して検査モードを可能化するもしくは開始する任意の回路を含み得、インピーダンス回路８０は例えば非ヒューズ、ＭＯＳトランジスタもしくは抵抗を含み得、そして使用モード電圧回路８２は基準電圧Ｖｓｓのような使用モード信号をダイ上に供給する任意の回路を含み得ることを理解すべきである。
検査が終了したとき、スイッチング回路７６は、例えばヒューズを飛ばすもしくはＭＯＳトランジスタを消勢することによって、機能回路７８をボンドパッド７２から隔離し、ダイ７４における検査モードを不能化する。インピーダンス回路８０は、次に、例えば非ヒューズ（anti-fuse）を飛ばすかもしくはＭＯＳトランジスタを附勢することによって、使用モード電圧回路８２からの使用モード信号を機能回路７８に伝える。使用モード信号に応答して、機能回路７８は、上述したようにダイ７４における使用モードを開始する。
このように、ダイ７４は、ＩＣモジュール６８内にパッケージされた後でさえ完全に検査可能であり、さらに、ＩＣモジュール６８が現場でエンドユーザにより用いられることができるように、ダイ７４の検査モードが必要に応じて不能化され得る。
図７に示されるように、本発明のＩＣモジュール８４は、第１の端子９０、専用の導体９２及び検査モード可能化ボンドパッド９４（例えば出力可能化（ＯＥ）ボンドパッド）を通して、電源電圧Ｖｃｃのような検査モード開始信号を選択的に受信する、入力バッファ８８のような機能回路を有するダイ８６を含む。ＩＣモジュール８４は、ＳＩＭＭ、ＤＩＭＭ、ＲＡＭカード、ＲＡＭモジュール、ＲＯＭカード、及びＲＯＭモジュールのようなＭＣＭを例えば含む、端子を通して外部からアクセスされる少なくとも１つのダイを有する任意の電子構造であって良いのは当業者には理解されよう。また、ダイ８６は、ＤＲＡＭダイ、ＳＲＡＭダイ、ＳＧＲＡＭダイ、フラッシュＲＯＭダイ、ＳＤＲＡＭダイ、ＲａｍｂｕｓＲＡＭダイ、及びプロセッサ・ダイを例えば含む、本発明のための任意のダイであって良いことも理解されよう。
また、機能回路はダイにおける検査モードを開始するためのダイ上の任意の回路であって良く、検査モード開始信号はダイにおける検査モードを開始するための任意の信号であって良く、第１の端子９０はＳＩＭＭ、ＤＩＭＭ、ＲＡＭカード、ＲＯＭカード、ＲＡＭモジュール、またはＲＯＭモジュール・ピンのようなＭＣＭを例えば含む任意の端子であって良く、専用の導体９２は例えば、検査モード開始信号を受信するよう適合されもしくは検査モード開始信号の受信により影響されないダイ８６上のボンドパッド９４に排他的に接続される任意の導電構造もしくはデバイスであって良く、そして検査モード可能化ボンドパッド９４はダイにおける検査モードを可能化するために機能回路に接続可能な任意のボンドパッドであって良いことも理解されよう。
検査モード開始信号の受信に応答して、入力バッファ８８は、上述したように良く知られた態様でダイ８６における検査モードを開始する。ダイ８６の検査が完了すると、基準電圧Ｖｓｓのような使用モード信号が第１の端子９０及び専用の導体９２を介して入力バッファ８８に与えられて、上述の良く知られた態様でダイ８６における使用モードを開始する。第２の端子９６は、基準導体９７及び基準電圧ボンドパッド９８を介してダイ８６における他の回路に基準電圧Ｖｓｓを提供する。
このように、ＩＣモジュール８４におけるダイ８６は、パッケージされた後でさえ完全に検査可能であり、さらに、ＩＣモジュール８６が現場におけるエンドユーザにより用いられることができるように、使用モードが必要に応じて可能化され得る。
図７のＩＣモジュール８４の代替的なバージョンの部分の斜視図である図８Ａに示すように、ＩＣモジュール８４の基板１０２を通る導電路１００は、第１の端子９０及び専用の導体９２を、表面マウント抵抗１０４のようなインピーダンス素子を通して第２の端子９６及び基準導体９７に結合する。もちろん、インピーダンス素子は、例えば、表面マウント抵抗１０４ではなくむしろ抵抗接続されたＭＯＳトランジスタを含んでいても良い。
検査中、電源電圧Ｖｃｃのような検査モード開始信号が第１の端子９０に供給されて、図７に関して上述したように検査モードを開始し得る。同時に、基準電圧Ｖｓｓのような使用モード信号が、検査モードを妨害することなく第２の端子９６に供給され得、その理由は、表面マウント抵抗１０４が、第１の端子９０における検査モード開始信号と、第２の端子９６における使用モード信号との間の電圧差を支持するからである。
検査が完了すると、使用モード信号すなわち否信号が第１の端子９０に供給され得る。同時に、図７に関して上述したように使用モードを開始させるために、表面マウント抵抗１０４が、第２の端子９６から専用の導体９２に使用モード信号を伝える。
図７のＩＣモジュール８４のもう１つの代替的なバージョンの部分の斜視図である図８Ｂに示すように、電源電圧Ｖｃｃのような検査モード開始信号は、検査中、第１の端子９０に供給されて、図７に関して上述したように検査モードを開始し得る。同時に、基準電圧Ｖｓｓのような使用モード信号が、検査モードを妨害することなく、第２の端子９６及び基準導体９７に供給され得、その理由は、ジャンパもしくは０オームの表面マウント抵抗のような除去可能なリンク１０６が検査中に存在せず、従って、第２の端子９６を第１の端子９０から隔離するからである。
検査が完了すると、使用モード信号、もしくは否信号が、第１の端子９０に供給され得る。同時に、リンク１０６は、第２の端子を、基板１０２内の導電路１００を通して専用の導体９２に接続するよう位置付けられ、それにより、使用モード信号を第２の端子９６から専用の導体９２に伝えて、図７に関して上述したように使用モードを開始する。
第１及び第２の端子９０及び９６は、基板１０２の対向する側にあるものとして図８Ａ及び図８Ｂに示されているけれども、本発明はそのように限定されるものではないことは理解されよう。
図９に示されるように、もう１つの実施形態において、本発明はＩＣダイ１０８を含んでいる。上述したように、ＩＣダイ１０８は、ＤＲＡＭダイ、ＳＲＡＭダイ、ＳＧＲＡＭダイ、フラッシュＲＯＭダイ、ＳＤＲＡＭダイ、ＲａｍｂｕｓＲＡＭダイ、もしくはプロセッサ・ダイを例えば含む任意のダイであって良い。ダイ１０８における検査モードを開始するために、検査モード可能化信号はダイ１０８における検査モード電圧回路１１０に向かって、３．３ボルトのような検査モード電圧Ｖｔｅｓｔを発生する。スイッチング回路１１２が、次に、検査モード電圧Ｖｔｅｓｔを機能回路１１４（例えばＯＥ入力バッファ）に伝える。それに応答して、機能回路１１４は、上述したようにダイ１０８において検査モードを開始する。検査モード電圧Ｖｔｅｓｔが機能回路１１４に伝えられている間、インピーダンス回路１１６が、機能回路１１４における検査モード電圧Ｖｔｅｓｔと、使用モード電圧回路１１８によって供給される０．０ボルトのような使用モード電圧Ｖｏｐｅｒとの間の電圧差を支持する。
スイッチング回路１１２は例えばヒューズもしくはＭＯＳトランジスタを備えていて良く、機能回路１１４は検査モード電圧Ｖｔｅｓｔに応答して検査モードを可能化するもしくは開始する任意の回路を含んでいて良く、インピーダンス回路１１６は例えば非ヒューズ（anti-fuse）、ＭＯＳトランジスタ、もしくは抵抗を含んでいて良く、そして使用モード電圧回路１１８はダイ上の使用モード電圧Ｖｏｐｅｒを供給するための任意の回路を含んでいて良いことは理解されよう。
検査が終了すると、スイッチング回路１１２は、例えばヒューズを飛ばすもしくはＭＯＳトランジスタを消勢することにより、機能回路１１４を検査モード電圧Ｖｔｅｓｔから隔離してダイ１０８における検査モードを不能化する。インピーダンス回路１１６は次に、例えば非ヒューズを飛ばすまたはＭＯＳトランジスタを附勢することにより、使用モード電圧回路１１８からの使用モード電圧Ｖｏｐｅｒを機能回路１１４に伝える。使用モード電圧Ｖｏｐｅｒに応答して、機能回路１１８は、上述したようにダイ１０８における使用モードを開始する。
このように、ダイ１０８は、パッケージされた後でさえ完全に検査可能であり、なおかつダイ１０８が現場におけるエンドユーザにより用いられ得るように、ダイ１０８の検査モードは必要に応じて不能化され得る。
図１０に示すように、ＩＣダイ１２４を有する本発明のＩＣモジュール１２２を検査するための検査装置１２０は、ＩＣモジュール１２２上のモジュール端子１３０に接続可能なインターフェース端子１２８を有するモジュール対検査装置インターフェース１２６を含む。モジュール端子１３０は、次に、冗長回路１３２を含むダイ１２４と連通する。検査モード可能化回路１３４は、インターフェース１２６を介してダイ１２４に検査モード開始信号を提供して、上述の態様でダイ１２４における検査モードを開始する。検査信号回路１３６は、次に、インターフェース１２６を介してダイ１２４に検査信号を提供し、検査モードでダイ１２４を検査する。応答信号回路１３８は、検査信号に応答して検査モードにおけるダイ１２４から応答信号を受信し、評価回路１４０は、次に、応答信号を評価して、ダイ１２４における何等かの故障回路を識別する。
検査装置１２０における修復可能化デバイス１４２は、冗長回路１３２に向かう修復制御信号をダイ１２４における冗長回路１３２に提供し、評価回路１４０によって識別された何等かの故障回路を、ダイ１２４における冗長素子１４４と置き代える。修復制御信号が、ダイ１２４における何等かの故障回路を修復するために冗長回路１３２に向かう態様は、当業者に良く知られている。
図１０に関して説明された検査装置１２０の代替的バージョンのブロック図である図１１に示されるように、メモリ・デバイス１４８及び入力／出力デバイス１５０に結合されたプロセッサ１４６は、検査モード開始信号、検査信号、及び修復制御信号を提供することができ、そして図１０について上述した態様で応答信号を受信して評価することができる。メモリ・デバイス１４８は、ＤＲＡＭ、ＳＲＡＭ、ＳＧＲＡＭ、ディスク、テープ、メモリ・カード、メモリ・モジュール、もしくはプログラム可能な論理アレイを例えば含む任意の永久もしくは一時電子記憶媒体を含み得ることは理解されよう。
本発明のさらに別の実施形態である図１２Ａ及び図１２Ｂに示すように、上述の本発明のＩＣダイもしくはモジュールの任意の１つを検査するための方法は：ＩＣモジュールの外部からアクセス可能な端子に検査モード開始信号を提供する段階１６０と；ダイにおける検査モードを開始するために信号を受信するよう適合されたＩＣモジュールにおけるダイ上のボンドパッドに排他的に検査モード開始信号を伝える段階１６２と；ＩＣモジュールの外部からアクセス可能な端子を通して各ダイに検査信号を提供することによって検査モードでダイの各々を検査する段階１６４と；検査信号に応答してＩＣモジュールの端子を通して各ダイから応答信号を受信する段階１６６と；ＩＣモジュールのダイにおける何等かの故障素子を識別するために各ダイからの応答信号を評価する段階１６８と；何等かの識別された故障素子を冗長素子と置き代えるために各ダイに向かう修復制御信号を各ダイにおける冗長回路に提供する段階１７０と；ＩＣモジュールの外部からアクセス可能な端子を通して各ダイに再検査信号を提供することによって各ダイを再検査する段階１７２と；再検査信号に応答してＩＣモジュールの端子を通して各ダイから応答信号を受信する段階１７４と；そして各ダイにおける何等かの故障素子の修復を確認するために各ダイからの応答信号を評価する段階１７６とを含む。
図１３Ａ及び図１３Ｂに示すように、各ダイにおける冗長回路に修復制御信号を提供する図１２Ａ及び図１２Ｂの段階１７０は：故障素子と関連するアドレスを決定する段階１８０と；故障素子のアドレスをダイにラッチする段階１８２と；ダイにおいてプログラミング・モードを可能化するよう超（スーパー）電圧コラム・アドレス・ストローブ（ＣＡＳ）信号のようなプログラミング・モード可能化信号をダイに提供する段階１８４と；非ヒューズの場所を識別するために、故障素子を置きかえるよう選択された冗長素子と関連するヒューズ・バンク可能化非ヒューズのヒューズ・アドレスをＩＣモジュールの端子に与える段階１８６と；非ヒューズに結合する段階１８８と；非ヒューズの抵抗を決定する段階１９０と；非ヒューズを飛ばすために８〜１０ボルトのようなプログラミング電圧を非ヒューズに与える段階１９２と；非ヒューズが飛ばされたことを確認するために非ヒューズ抵抗を再決定する段階１９４と；を各識別された故障素子ごとに含み、そして非ヒューズの場所を識別するために、故障素子を置きかえるよう選択された冗長素子と関連するアドレス・ビット非ヒューズのヒューズ・アドレスをＩＣモジュールの端子に与える段階１９８と；非ヒューズに結合する段階２００と；アドレス・ビット非ヒューズの抵抗を決定する段階２０２と；非ヒューズを飛ばすために８〜１０ボルトのようなプログラミング電圧を非ヒューズに与える段階２０４と；プログラミングされたことを確認するためにアドレス・ビット非ヒューズの抵抗を再決定する段階２０６と；を各故障素子のアドレスにおける各表明（asserted）アドレス・ビットごとに含んでいる。ここで使用されているように、故障素子のアドレスにおける各「表明」アドレス・ビットは、アドレスにおける各「１」ビットまたはアドレスにおける各「０」ビットであって良い。
図１２Ａ、図１２Ｂ、図１３Ａ、及び図１３Ｂの実施形態におけるステップもしくは段階１６０〜２０６のいずれかまたはすべて、もしくはそれらの任意の部分は、状態マシン及び図１０及び図１１の実施形態を例えば含む広範な良く知られたアーキテクチャを用いて、ハードウエア、ソフトウエア、またはその双方において履行され得るのが理解されよう。また、図１２Ａ、図１２Ｂ、図１３Ａ、及び図１３Ｂの実施形態は、非ヒューズについて説明したけれども、任意のプログラミング可能な回路もしくは素子が本発明の目的のために働くことも理解されよう。また、図１３Ａにおけるステップもしくは段階１８６は、故障素子を置きかえるために用いられるべき冗長素子（冗長的な行または列）の型及び場所の自動選択を含み得るのも理解されよう。最後に図１３Ａ及び図１３Ｂのステップもしくは段階１８０から２０６は、コンピュータで自動化されても良いし、または手動で行われても良いことも理解されよう。
このように、本発明は、ＩＣモジュール内に既にパッケージされたＩＣダイを検査し修復するための装置及び方法を長所的に提供する。
本発明を特定の実施形態を参照して説明してきたけれども、本発明は、これら説明された実施形態に制限されるものではない。むしろ、本発明は、説明した本発明の原理に従って動作するすべての等価な装置もしくは方法をその範囲内に含む添付の請求の範囲によってのみ制限される。
Claims (12)
- ボンドパッドを有する少なくとも１つの集積回路ダイにおける機能回路に第１及び第２の電圧を切換えるためのスイッチング装置であって、該少なくとも１つの集積回路ダイは、モジュールの外部の回路から第１の電圧を受けるためのモジュール端子を有するモジュール中に設けられるものであり、該スイッチング装置は：
モジュール端子から機能回路を選択的に隔離し、かつ機能回路に第１の電圧を伝えるために、モジュール端子及び機能回路間で、ボンドパッドと接続されるスイッチング回路であって、同スイッチング回路は機能回路を隔離するためのプログラム可能回路を含むことと；
機能回路がモジュール端子から隔離された場合に機能回路に第２の電圧を伝え、かつ、機能回路における第１の電圧と第２の電圧との間の電圧差を維持するためのインピーダンス回路と；を備えた装置。 - 前記プログラム可能回路は、金属ヒューズ、ポリシリコン・ヒューズ、及びフラッシュメモリセルを含む群から選択されるプログラム可能素子を含む請求項１に記載の装置。
- 前記プログラム可能素子は、機能回路およびモジュール端子の一方と、ボンドパッドと、の間に挿間される請求項２に記載の装置。
- 前記スイッチング回路は、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタを含む群から選択されるスイッチ可能な素子からなる請求項１に記載の装置。
- 少なくとも一つの集積回路ダイは、ボンドパッドと、機能回路との間に接続されたスイッチング回路を含む請求項１に記載の装置。
- 前記モジュールは、ダイが取り付けられる少なくとも１つの集積回路を有する基板を含み、同基板は、該モジュール端子とボンドパッドとの間に接続される前記スイッチング回路を含む請求項１に記載の装置。
- 前記集積回路ダイの外部回路から検査モードの開始信号を受けるためのダイ接続端子と；
検査モードに入ることによって検査モードの開始信号に応答し、使用モードに入ることによって使用モードの開始信号に応答する機能回路と；
ダイ接続端子から機能回路を選択的に隔離して、該機能回路に検査モード開始信号を伝えるために、ダイ接続端子と機能回路との間に接続されたスイッチング回路であって、同スイッチング回路は、ヒューズ、トランジスタ及びフラッシュメモリセルからなる群から選択された少なくとも１つのスイッチング回路を含むプログラム可能回路を含むことと；
前記機能回路と接続されて、同機能回路をダイ接続端子から隔離して、同機能回路に使用モードの開始信号を伝え、同機能回路での検査モード開始信号と使用モード開始信号との間の電圧差異を維持する、インピーダンス回路と；からなる集積回路ダイ。 - 集積回路モジュールの外部の回路から第１の電圧と第２の電圧とをそれぞれ受け取るための第１の端子および第２の端子と；
複数の集積回路ダイであって、各集積回路ダイは、外部通信端子、および、ボンドパッドと、検査モードに入ることによって第１の電圧に応答し、使用モードに入ることによって第２の電圧に応答する、該ボンドパッドと接続する機能回路を含み、検査モードと使用モードとは異なることと；
複数の集積回路ダイのそれぞれの、ボンドパッドと第１の端子との間に接続されたスイッチング装置であって、第１の端子から機能回路を選択的に隔離して、同機能回路に第１の電圧を伝え、該スイッチング装置は、ヒューズ、トランジスタ、及びフラッシュメモリセルからなるプログラム可能要素を含むプログラム可能回路からなることと；
複数の集積回路ダイのそれぞれの、ボンドパッドと第２の端子との間に接続されたインピーダンス装置であって、第１の端子から機能回路を隔離して、第２の電圧機能回路に伝え、機能回路での第１の電圧と第２の端子での第２の電圧との間の電圧差を維持することと；
からなる集積回路モジュール。 - モジュール端子を有する集積回路モジュール内の１つ以上の集積回路ダイの各回路ダイ内の機能回路における、少なくとも検査モードおよび少なくとも使用モードを開始させる方法であって、検査モードの開始信号および使用モードの開始信号のそれぞれの受信に応答して、該機能回路は、該少なくとも検査モードおよび少なくとも第２のモードに入るタイプであって、各集積回路ダイはモジュール端子でテストモード信号を受信するために回路に接続された１つ以上のボンドパッドを備えており、その方法は：
検査モードの開始信号を受けるために、ボンドパッドに検査モードの開始信号を伝え、少なくとも検査モードを開始するために、機能回路に、ボンドパッドから検査モードの開始信号を伝える工程であって、同検査モード開始信号の伝送が、少なくとも、検査モードの開始信号を受けるためにボンドパッドの１つを介して機能回路にモジュール端子を接続することを含むことと；
部品を用いて、機能回路に検査モードの開始信号を接続するのを中断する工程と；
少なくとも使用モードを開始するために機能回路に使用モードの開始信号を伝える工程と；
各ダイに動作モード開始信号を発生させる工程と；
インピーダンス回路を介して各機能回路に、発生させた動作モード開始信号を伝える工程と；からなる方法。 - 検査モード開始信号を伝える工程が、
検査モード開始信号を受けるためにボンドパッドの１つを介して機能回路とモジュール端子との間を接続・中断する工程と；
機能回路での検査モード開始信号と使用モード開始信号との間の電圧差を維持する工程と；からなる請求項９に記載の方法。 - 機能回路への検査モード開始信号の伝送を中断する工程が、モジュール端子から機能回路を切断する工程からなる請求項１０に記載の方法。
- モジュール端子から機能回路を切断する工程が、ヒューズ、反ヒューズ、及びフラッシュメモリセルからなる群から選択されたプログラム可能素子をプログラミングする工程からなる請求項１１に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/718,173 | 1996-09-19 | ||
| US08/718,173 US5796746A (en) | 1995-12-22 | 1996-09-19 | Device and method for testing integrated circuit dice in an integrated circuit module |
| PCT/US1997/014564 WO1998012706A1 (en) | 1996-09-19 | 1997-08-20 | Device and method for testing integrated circuit dice in an integrated circuit module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001500659A JP2001500659A (ja) | 2001-01-16 |
| JP3705443B2 true JP3705443B2 (ja) | 2005-10-12 |
Family
ID=24885103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51466998A Expired - Fee Related JP3705443B2 (ja) | 1996-09-19 | 1997-08-20 | 集積回路モジュールにおける集積回路ダイを検査するための装置及び方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5796746A (ja) |
| EP (1) | EP0928486B1 (ja) |
| JP (1) | JP3705443B2 (ja) |
| KR (1) | KR100400952B1 (ja) |
| AT (1) | ATE208953T1 (ja) |
| AU (1) | AU4074397A (ja) |
| DE (1) | DE69708314T2 (ja) |
| TW (1) | TW356576B (ja) |
| WO (1) | WO1998012706A1 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6240535B1 (en) * | 1995-12-22 | 2001-05-29 | Micron Technology, Inc. | Device and method for testing integrated circuit dice in an integrated circuit module |
| US5905401A (en) | 1996-09-09 | 1999-05-18 | Micron Technology, Inc. | Device and method for limiting the extent to which circuits in integrated circuit dice electrically load bond pads and other circuit nodes in the dice |
| US6258609B1 (en) | 1996-09-30 | 2001-07-10 | Micron Technology, Inc. | Method and system for making known good semiconductor dice |
| US5859768A (en) * | 1997-06-04 | 1999-01-12 | Motorola, Inc. | Power conversion integrated circuit and method for programming |
| US6238942B1 (en) | 1998-04-07 | 2001-05-29 | Micron Technology, Inc. | Method of wire-bonding a repair die in a multi-chip module using a repair solution generated during testing of the module |
| DE19819264A1 (de) * | 1998-04-30 | 1999-11-25 | Micronas Intermetall Gmbh | Verfahren zum Testen einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür |
| US6324485B1 (en) * | 1999-01-26 | 2001-11-27 | Newmillennia Solutions, Inc. | Application specific automated test equipment system for testing integrated circuit devices in a native environment |
| US6288436B1 (en) * | 1999-07-27 | 2001-09-11 | International Business Machines Corporation | Mixed fuse technologies |
| US6777785B1 (en) * | 1999-08-25 | 2004-08-17 | Winbond Electronics Corp. | Lead frame containing a master and a slave IC chips and a testing circuit embedded within the master IC chip |
| US6392428B1 (en) * | 1999-11-16 | 2002-05-21 | Eaglestone Partners I, Llc | Wafer level interposer |
| DE19964003A1 (de) * | 1999-12-30 | 2001-07-12 | Micronas Gmbh | Schaltungsanordnung und Verfahren zur Erzeugung und zum Auslesen von Ersatzdaten |
| DE10004649A1 (de) * | 2000-02-03 | 2001-08-09 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Anpassung/Abstimmung von Signallaufzeiten auf Leitungssystemen oder Netzen zwischen integrierten Schaltungen |
| US7012811B1 (en) * | 2000-05-10 | 2006-03-14 | Micron Technology, Inc. | Method of tuning a multi-path circuit |
| DE10029835C1 (de) * | 2000-06-16 | 2001-10-25 | Infineon Technologies Ag | Integrierte Schaltung mit Testbetrieb und Testanordnung zum Testen einer integrierten Schaltung |
| US6812048B1 (en) * | 2000-07-31 | 2004-11-02 | Eaglestone Partners I, Llc | Method for manufacturing a wafer-interposer assembly |
| US6537831B1 (en) * | 2000-07-31 | 2003-03-25 | Eaglestone Partners I, Llc | Method for selecting components for a matched set using a multi wafer interposer |
| US6483330B1 (en) | 2000-09-11 | 2002-11-19 | Eaglestone Partners I, Llc | Method for selecting components for a matched set using wafer interposers |
| US6815712B1 (en) | 2000-10-02 | 2004-11-09 | Eaglestone Partners I, Llc | Method for selecting components for a matched set from a wafer-interposer assembly |
| US6686657B1 (en) | 2000-11-07 | 2004-02-03 | Eaglestone Partners I, Llc | Interposer for improved handling of semiconductor wafers and method of use of same |
| US6577156B2 (en) * | 2000-12-05 | 2003-06-10 | International Business Machines Corporation | Method and apparatus for initializing an integrated circuit using compressed data from a remote fusebox |
| US6524885B2 (en) * | 2000-12-15 | 2003-02-25 | Eaglestone Partners I, Llc | Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques |
| US6529022B2 (en) * | 2000-12-15 | 2003-03-04 | Eaglestone Pareners I, Llc | Wafer testing interposer for a conventional package |
| US20020078401A1 (en) * | 2000-12-15 | 2002-06-20 | Fry Michael Andrew | Test coverage analysis system |
| US20020076854A1 (en) * | 2000-12-15 | 2002-06-20 | Pierce John L. | System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates |
| US6834323B2 (en) | 2000-12-26 | 2004-12-21 | Intel Corporation | Method and apparatus including special programming mode circuitry which disables internal program verification operations by a memory |
| US6732306B2 (en) * | 2000-12-26 | 2004-05-04 | Intel Corporation | Special programming mode with hashing |
| US7007131B2 (en) * | 2000-12-27 | 2006-02-28 | Intel Corporation | Method and apparatus including special programming mode circuitry which disables internal program verification operations by a memory |
| US6673653B2 (en) * | 2001-02-23 | 2004-01-06 | Eaglestone Partners I, Llc | Wafer-interposer using a ceramic substrate |
| US6599764B1 (en) * | 2001-05-30 | 2003-07-29 | Altera Corporation | Isolation testing scheme for multi-die packages |
| US7064447B2 (en) | 2001-08-10 | 2006-06-20 | Micron Technology, Inc. | Bond pad structure comprising multiple bond pads with metal overlap |
| JP2003187596A (ja) * | 2001-12-14 | 2003-07-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6618304B2 (en) * | 2001-12-21 | 2003-09-09 | Micron Technology, Inc. | Memory module with test mode |
| US6780762B2 (en) * | 2002-08-29 | 2004-08-24 | Micron Technology, Inc. | Self-aligned, integrated circuit contact and formation method |
| US6813748B2 (en) * | 2002-09-24 | 2004-11-02 | Infineon Technologies Ag | System and method for enabling a vendor mode on an integrated circuit |
| DE10258199B4 (de) * | 2002-12-12 | 2005-03-10 | Infineon Technologies Ag | Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung |
| JP2005277338A (ja) * | 2004-03-26 | 2005-10-06 | Nec Electronics Corp | 半導体装置及びその検査方法 |
| US7308624B2 (en) * | 2005-04-28 | 2007-12-11 | Infineon Technologies North America Corp. | Voltage monitoring test mode and test adapter |
| US20100067203A1 (en) * | 2008-07-08 | 2010-03-18 | T-Ray Science Inc. | Apparatus for carrying photoconductive integrated circuits |
| US8977788B2 (en) * | 2008-08-13 | 2015-03-10 | Intel Corporation | Observing an internal link via an existing port for system on chip devices |
| US7958283B2 (en) * | 2008-08-13 | 2011-06-07 | Intel Corporation | Observing an internal link via a second link |
| US8563336B2 (en) | 2008-12-23 | 2013-10-22 | International Business Machines Corporation | Method for forming thin film resistor and terminal bond pad simultaneously |
| CN117434428B (zh) * | 2023-12-18 | 2024-03-26 | 杭州晶华微电子股份有限公司 | 芯片校准***、芯片校准模式进入方法及芯片 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4459693A (en) * | 1982-01-26 | 1984-07-10 | Genrad, Inc. | Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like |
| US4459685A (en) * | 1982-03-03 | 1984-07-10 | Inmos Corporation | Redundancy system for high speed, wide-word semiconductor memories |
| US4451489A (en) * | 1982-03-08 | 1984-05-29 | General Foods Corporation | Sugar beet pulp bulking agent and process |
| US4491857A (en) * | 1982-03-23 | 1985-01-01 | Texas Instruments Incorporated | Avalanche fuse element with isolated emitter |
| US4543594A (en) * | 1982-09-07 | 1985-09-24 | Intel Corporation | Fusible link employing capacitor structure |
| US4519078A (en) * | 1982-09-29 | 1985-05-21 | Storage Technology Corporation | LSI self-test method |
| US4601019B1 (en) * | 1983-08-31 | 1997-09-30 | Texas Instruments Inc | Memory with redundancy |
| US4598388A (en) * | 1985-01-22 | 1986-07-01 | Texas Instruments Incorporated | Semiconductor memory with redundant column circuitry |
| US4630355A (en) * | 1985-03-08 | 1986-12-23 | Energy Conversion Devices, Inc. | Electric circuits having repairable circuit lines and method of making the same |
| EP0218852A1 (de) * | 1985-09-13 | 1987-04-22 | Siemens Aktiengesellschaft | Integrierter Schaltkreis mit NC-Pins und Verfahren zu seinem Betreiben |
| US4724499A (en) * | 1985-10-16 | 1988-02-09 | International Business Machines Corporation | Disk drive enclosure with an inclined parting surface |
| US4881114A (en) * | 1986-05-16 | 1989-11-14 | Actel Corporation | Selectively formable vertical diode circuit element |
| US4939694A (en) * | 1986-11-03 | 1990-07-03 | Hewlett-Packard Company | Defect tolerant self-testing self-repairing memory system |
| US4817093A (en) * | 1987-06-18 | 1989-03-28 | International Business Machines Corporation | Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure |
| US5225771A (en) * | 1988-05-16 | 1993-07-06 | Dri Technology Corp. | Making and testing an integrated circuit using high density probe points |
| US4937465A (en) * | 1988-12-08 | 1990-06-26 | Micron Technology, Inc. | Semiconductor fuse blowing and verifying method and apparatus |
| US5157664A (en) * | 1989-09-21 | 1992-10-20 | Texas Instruments Incorporated | Tester for semiconductor memory devices |
| US5089993B1 (en) * | 1989-09-29 | 1998-12-01 | Texas Instruments Inc | Memory module arranged for data and parity bits |
| KR920005798A (ko) * | 1990-04-18 | 1992-04-03 | 미타 가쓰시게 | 반도체 집적회로 |
| EP0490680B1 (en) * | 1990-12-14 | 1996-10-02 | STMicroelectronics, Inc. | A semiconductor memory with multiplexed redundancy |
| US5241496A (en) * | 1991-08-19 | 1993-08-31 | Micron Technology, Inc. | Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells |
| US5110754A (en) * | 1991-10-04 | 1992-05-05 | Micron Technology, Inc. | Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM |
| US5257229A (en) * | 1992-01-31 | 1993-10-26 | Sgs-Thomson Microelectronics, Inc. | Column redundancy architecture for a read/write memory |
| JPH0612878A (ja) * | 1992-06-25 | 1994-01-21 | Mitsubishi Electric Corp | 半導体メモリ装置 |
| JP2856988B2 (ja) * | 1992-08-21 | 1999-02-10 | 株式会社東芝 | 半導体集積回路 |
| US5422850A (en) * | 1993-07-12 | 1995-06-06 | Texas Instruments Incorporated | Semiconductor memory device and defective memory cell repair circuit |
| US5506499A (en) * | 1995-06-05 | 1996-04-09 | Neomagic Corp. | Multiple probing of an auxilary test pad which allows for reliable bonding to a primary bonding pad |
-
1996
- 1996-09-19 US US08/718,173 patent/US5796746A/en not_active Expired - Lifetime
-
1997
- 1997-08-20 JP JP51466998A patent/JP3705443B2/ja not_active Expired - Fee Related
- 1997-08-20 AU AU40743/97A patent/AU4074397A/en not_active Abandoned
- 1997-08-20 WO PCT/US1997/014564 patent/WO1998012706A1/en active IP Right Grant
- 1997-08-20 EP EP97938416A patent/EP0928486B1/en not_active Expired - Lifetime
- 1997-08-20 AT AT97938416T patent/ATE208953T1/de not_active IP Right Cessation
- 1997-08-20 DE DE69708314T patent/DE69708314T2/de not_active Expired - Lifetime
- 1997-08-20 KR KR10-1999-7002370A patent/KR100400952B1/ko not_active IP Right Cessation
- 1997-08-26 TW TW086112230A patent/TW356576B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW356576B (en) | 1999-04-21 |
| DE69708314D1 (de) | 2001-12-20 |
| EP0928486B1 (en) | 2001-11-14 |
| JP2001500659A (ja) | 2001-01-16 |
| US5796746A (en) | 1998-08-18 |
| DE69708314T2 (de) | 2002-07-25 |
| AU4074397A (en) | 1998-04-14 |
| ATE208953T1 (de) | 2001-11-15 |
| WO1998012706A1 (en) | 1998-03-26 |
| KR100400952B1 (ko) | 2003-10-10 |
| EP0928486A1 (en) | 1999-07-14 |
| KR20000048488A (ko) | 2000-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3705443B2 (ja) | 集積回路モジュールにおける集積回路ダイを検査するための装置及び方法 | |
| US6801048B2 (en) | Device and method for testing integrated circuit dice in an integrated circuit module | |
| JP2950475B2 (ja) | メモリを備えた組込み自己検査 | |
| JP4027805B2 (ja) | 試験および修復のための、回路および方法 | |
| KR0135108B1 (ko) | 스트레스 테스트 회로를 포함하는 반도체 메모리 장치 | |
| JP3645296B2 (ja) | 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法 | |
| KR0144711B1 (ko) | 반도체 메모리장치의 테스트 제어회로 및 방법 | |
| JP3808570B2 (ja) | 半導体装置 | |
| JPH11316264A (ja) | 半導体装置の並列テスト回路 | |
| US7076699B1 (en) | Method for testing semiconductor devices having built-in self repair (BISR) memory | |
| US20010050578A1 (en) | Semiconductor apparatus | |
| JP3031883B2 (ja) | 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板 | |
| US7701789B2 (en) | Semiconductor device | |
| US5485105A (en) | Apparatus and method for programming field programmable arrays | |
| KR102298923B1 (ko) | 반도체 장치, 테스트 방법 및 이를 포함하는 시스템 | |
| JP2001250398A (ja) | ウェハレベルバーンイン回路を備えた半導体集積回路装置およびウェハレベルバーンイン回路の機能判定方法 | |
| US6392939B1 (en) | Semiconductor memory device with improved defect elimination rate | |
| JP2003270302A (ja) | 半導体装置 | |
| JP2930037B2 (ja) | 半導体メモリ及びそのテスト方法 | |
| KR100318429B1 (ko) | 테스트 동작시 다양한 출력신호를 갖는 반도체메모리장치 | |
| KR100238866B1 (ko) | 번인테스트 동작에서도 사용가능한 어레이 전원전압 발생기 | |
| KR20000044680A (ko) | 셀프테스트회로를 내장한 반도체 메모리장치 | |
| JP2002304898A (ja) | 半導体テスト方法および半導体集積回路装置 | |
| JPH09231799A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040915 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050721 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |