KR100393935B1 - 리드 프레임 및 이를 이용한 수지 봉지형 반도체 장치 - Google Patents

리드 프레임 및 이를 이용한 수지 봉지형 반도체 장치 Download PDF

Info

Publication number
KR100393935B1
KR100393935B1 KR10-2000-0040411A KR20000040411A KR100393935B1 KR 100393935 B1 KR100393935 B1 KR 100393935B1 KR 20000040411 A KR20000040411 A KR 20000040411A KR 100393935 B1 KR100393935 B1 KR 100393935B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
bonding wire
inner lead
semiconductor device
resin
Prior art date
Application number
KR10-2000-0040411A
Other languages
English (en)
Other versions
KR20010066926A (ko
Inventor
미스미카즈유키
미치이카즈나리
호리타마나부
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20010066926A publication Critical patent/KR20010066926A/ko
Application granted granted Critical
Publication of KR100393935B1 publication Critical patent/KR100393935B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

상부 표면 중앙부에 전극 패드를 갖는 반도체 칩과, 반도체 칩이 다이본드된 다이 패드와, 전극 패드에 접속된 본딩 와이어와, 그리고 다이 패드에 근접 배치되고 반도체 칩의 상면과 같거나 그것보다 높은 레벨의 위치에 있는 상부 평면을 갖는 앞끝부분을 갖고, 그 본딩 와이어들에 접속된 내측 리드들을 봉지 수지(sealing plastic)로 봉지하여서 수지 봉지형 반도체 장치를 구성한다. 따라서, 본딩 와이어들이 반도체 칩의 엣지와 결코 접촉하지 않는 소형이고 박형인 수지 봉지형 반도체 장치를 얻을 수 있다.

Description

리드 프레임 및 이를 이용한 수지 봉지형 반도체 장치{LEAD FRAME AND PLASTIC PACKAGED SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은, 반도체 칩의 상부 표면 중앙부에 전극 패드들을 구비한 소형이고 박형인 수지 봉지형 반도체 장치에 관한 것으로서, 특히 본딩 와이어가 칩 엣지(edge)에 접촉하지 않는 신뢰성이 높은 와이어 본딩을 가능하게 한 리드 프레임 및 이를 이용한 반도체 장치에 관한 것이다.
최근, 반도체 장치는 집적화 및 기능화의 증대로 점점 소형화·박형화가 요구되고 있어서, 이를 위한 기술개발이 진행하고 있다. 특히, 메모리 카드, 메모리모듈 등과 같은 고밀도 실장이 요청되는 분야에서는 패키지 사이즈의 소형화·박형화의 요구는 매우 강해지고 있다. 현재는, TSOP(Thin Small Out-line Package) 규격 기반 패키지 규격이 널리 사용되고 있지만, 그럼에도 불구하고 패키지의 소형화·박형화가 더욱 요구되고 있다.
수지 봉지형 반도체 장치를 소형화·박형화되어 가는 경우 일어난 문제점들 중의 하나는, 본딩 와이어가 반도체 칩 엣지와 접촉하는 문제점이 있다. 이 문제점을 해결하기 위해서, 여러 가지 연구가 주어지고 있다. 예를 들면, 일본국 특개평5-121635호 공보에는, 반도체 칩의 상단부 표면에 배치된 전극 패드들에 내측 리드가 근접 배치된 반도체 장치에 있어서, 개선된 리드 프레임이 개시되어 있다. 즉, 와이어가 접속된 내측 리드 상면의 높이를 다이 패드에 탑재된 반도체 칩의 전극 패드의 표면과 같도록 설정하여 그들간의 레벨 차이를 없애기 때문에, 짧은 와이어나 긴 와이어의 변형, 늘어나는 정도 등이 일어나는 경우도 와이어가 반도체 칩의 엣지와 접촉하지 않는 와이어 본딩을 할 수 있는 리드 프레임이 개시되어 있다.
또한, 특개평10-56032호 공보에는, 반도체 칩의 전극이 칩의 상단부 표면에 배치된 전극 패드의 근접한 부근에 내측 리드가 배치된 반도체 장치와 같은 개선된 반도체 장치가 개시되어 있다. 즉, 다이 패드, 반도체 칩, 리드 프레임, 본딩 와이어 및 몰드 수지를 구비하고, 내측 리드의 상면 높이와 본딩 와이어 볼의 상면 높이가 거의 동일한 레벨로 설정되도록 다이 패드의 레벨을 하강시켰기 때문에, 와이어 본딩 동안에 본딩 와이어 볼의 변형 및 본딩 와이어와 본딩 와이어 볼과의 경계선의 본딩 와이어의 변형이나 절단을 방지할 수 있어서, 본딩 와이어가 반도체 칩의 엣지와 접촉하지 않는 반도체 장치가 개시되어 있다.
이상과 같이 종래의 수지 봉지형 반도체 장치는, 반도체 칩의 상단부 표면에 배치된 전극 패드에 내측 리드가 근접 배치되는 패키지의 박형화에 따른 기술 과제를 해결하고자 하는 것이다. 즉, 반도체 칩의 상단부 표면에 배치된 전극 패드에 내측 리드가 근접 배치된 반도체 장치에서는, 본딩 와이어의 루프 길이가 짧고, 루프 높이를 낮게 형성할 때 본딩 와이어의 굽은 커브가 날카로워지기 때문에, 본딩 와이어 볼 바로 위에 위치된 재 결정화부에 과도한 힘이 걸려서, 본딩 와이어의 변형이나 절단이 생기고 쉽다. 상기 종래의 수지 봉지형 반도체 장치는, 이들의 적합치 않은 점을 해소하고, 더불어 와이어의 변형이나 늘어지는 정도에 의해서 본딩 와이어가 반도체 칩의 엣지와 접촉하는 것을 방지할 수 있는 것이다. 그러나, 가령, 상기 구성에 의해서 이들의 기술 과제를 해결할 수 있었다고 해도, 시장에서 요구되는 수지 봉지형 반도체 장치를 더 소형화하기 위한 요구에 응하기 위해서는, 상기 종래의 수지 봉지형 반도체 장치로는 불충분하다.
본 발명은, 이상과 같은 문제점을 해소하기 위해서 주어진 것으로, 반도체 칩의 상단부 표면에 전극 패드가 배치된 반도체 칩 대신에, 고집적밀도를 갖는 반도체 칩의 상부 표면 중앙부에 전극 패드가 배치된 반도체 칩을 사용하여서, 패키지의 두께를 얇고 소형화할 수 있어 본딩 와이어의 변형이나 절단은 물론, 반도체칩 엣지와 접촉하지 않고, 수지 봉지시에 본딩 와이어나 다이 패드가 노출하여 생산 수율의 저하를 초래하지 않는, 신뢰성이 높은 리드 프레임 및 이를 이용한 수지 봉지형 반도체 장치를 제공하는데 목적이 있다.
도 1은 본 발명의 실시예 1에 따른 수지 봉지형 반도체 장치의 단면도,
도 2는 본 발명의 실시예 1에 따른 수지 봉지형 반도체 장치의 리드 프레임의 반도체 장치 봉지부를 나타낸 평면도,
도 3은 도 2에서 III-III 방향으로 본 단면도,
도 4는 도 2에서 IV-IV 방향으로 본 단면도,
도 5는 본 발명의 실시예 1에 따른 수지 봉지형 반도체 장치의 와이어 본딩 공정을 끝낸 후의 반도체 칩 주변을 나타낸 평면도,
도 6은 본 발명의 실시예 1에 따른 수지 봉지형 반도체 장치의 수지 봉지 공정을 끝낸 후의 리드 프레임을 나타낸 평면도,
도 7은 본 발명의 실시예 2에 따른 수지 봉지형 반도체 장치의 단면도,
도 8은 본 발명의 실시예 3에 따른 수지 봉지형 반도체 장치의 단면도,
도 9는 본 발명의 실시예 4에 따른 수지 봉지형 반도체 장치의 단면도,
도 10은 본 발명의 실시예 5에 따른 수지 봉지형 반도체 장치의 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
1 : 다이 패드 2 : 리프트 리드(lifted lead)
3, 52, 62 : 내측 리드 3a, 52a : 내측 리드 앞끝부분
3b, 52b : 곡절부 3c, 52c : 내측 리드 뿌리부
4 : 외측 리드 6 : 지지봉(tie-rod)
7 : 횡(lateral) 외측 프레임 8 : 종(vertical) 외측 프레임
9 : 횡방향 경계판 14 : 반도체 장치 형성부
15 : 반도체 칩 16 : 전극 패드
17, 31, 41, 51, 61 : 본딩 와이어 19 : 봉지 수지
20, 30, 40, 50, 60 : 수지 봉지형 반도체 장치
21 : 리드 프레임
상기와 같은 목적을 달성하기 위해서, 본 발명의 제 1 국면에 따른 리드 프레임은, 상부 표면 중앙부에 전극 패드를 갖는 반도체 칩이 다이본드된 다이 패드와, 상기 다이 패드를 지지하는 리프트 리드와, 다이 패드 근방에 근접 배치되고, 다이 패드의 표면과 평행하고 본딩 와이어가 접속된 상부 평면이 형성된 앞끝부분을 갖는 내측 리드를 구비하고, 상기 내측 리드 앞끝부분의 상부 평면은, 반도체 칩의 상면보다 적어도 본딩 와이어의 지름 치수 상당한 위쪽에 배치되어 있다.
또한, 본 발명의 제 2 국면에 따른 리드 프레임은, 상부 표면 중앙부에 전극 패드가 배치된 반도체 칩이 다이본드된 다이 패드와, 다이 패드를 지지하는 리프트 리드와, 다이 패드 근방에 근접 배치되고, 다이 패드의 표면과 평행하고 본딩 와이어가 접속된 상부 평면이 형성된 앞끝부분을 갖는 내측 리드를 구비하고, 내측 리드 앞끝부분의 상부 평면은, 전극 패드에 접속되어 인상되고 루프를 형성하여 상부평면에 접속된 본딩 와이어의 최대 인상 높이와 거의 같은 높이에 배치되어 있다.
본 발명의 제 3 국면에 따른 수지 봉지형 반도체 장치는, 상부 표면 중앙부에 전극 패드가 배치된 반도체 칩과, 반도체 칩이 다이본드된 다이 패드와, 전극 패드에 접속된 본딩 와이어와, 다이 패드에 근접 배치되고 반도체 칩의 상면과 같거나 그것보다 높은 레벨에 위치하고 상기 본딩 와이어가 접속된 상부 평면이 형성된 앞끝부분을 갖는 내측 리드와, 반도체 칩, 다이 패드, 본딩 와이어 및 내측 리드를 봉하여 막기 위한 봉지 수지를 구비한 것이다.
이하, 본 발명의 실시예들을 첨부한 도면들에 의거하여 설명하겠다.
(실시예 1)
이하, 본 발명의 실시예 1에 따른 수지 봉지형 반도체 장치를 도 1 내지 도 6을 참조하여 설명한다. 도 1은 본 발명의 실시예 1에 따른 수지 봉지형 반도체 장치의 단면도이다. 도 1에서, 도면부호 1은 다이 패드이고, 그 위에 집적회로가 형성된 반도체 칩(15)이 견고하게 다이본드되어 있다. 도면부호 16은 반도체 칩(15)의 상부 표면 중앙부에 복수개의 알루미늄막(미도시)으로 이루어진 집적회로의 전극 패드이다. 도면부호 3은 내측 리드이고, 그 내측 리드(3)의 내측 리드 앞끝부분(3a)은 반도체 칩(15)의 표면과 평행하게 곡절부(3b)를 경유하여 내측 리드 뿌리부(3c)로부터 위쪽으로 구부러진다. 이 경우에, 다이 패드(1)는, 탑재된 반도체 칩(15)의 두께에 따른 깊이까지 내측 리드 뿌리부(3c)의 레벨 아래 위치에 디프레스(depress) 몰딩으로 배치된다. 도면부호 4는 내측 리드(3)에 접속된 외측 리드이고, 도면부호 17은 반도체 칩(15)의 전극 패드(16)와 내측 리드(3)를 전기적으로 접속한 본딩 와이어이다. 이 본딩 와이어는 순도가 99.99% 이상인 금(Au)으로 형성되고, 통상 φ20∼φ30㎛ 직경의 박형 금 와이어가 와이어 본딩시에 사용된다.
특히, 와이어 본딩 장치의 모세관을 관통한 본딩 와이어(17)의 일단의 앞끝부분에 토오치를 사용하여 Au 볼(미도시)을 형성하고, 상기 모세관으로 Au 볼을 전극 패드(16) 상에 압착하여 본딩 와이어 볼(18)을 형성하고서, 그 본딩 와이어(17)를 인상하여 루프를 형성하고, 본딩 와이어(17)의 타단을 내측 리드(3)의 내측 리드 앞끝부분(3a) 상면에 스티치(stitch) 본딩한다. 이 경우, 루프 길이는 약 4∼5mm 정도 길어지고, 볼 본딩 후의 와이어의 구부러짐도 전극 패드(16)가 반도체 칩(15)의 끝부분에 배치된 상기 종래의 반도체 장치와 비교하여 급하지 않기 때문에, 본딩 볼(18) 바로 위의 재 결정화부에 무리한 힘이 걸리지 않음에 따라서, 본딩 와이어(17)의 변형이나 절단은 생기기 어렵다. 이 경우, 반도체 칩(15)의 엣지와 본딩 와이어(17) 사이의 간격 c1은 적어도 50㎛로 확보하는 것이 신뢰성의 관점에서 바람직하다. 그러므로, 내측 리드 앞끝부분(3a)의 상면 위치는 적어도 다이 패드(1)에 탑재된 반도체 칩(15)의 상면과 같은 높이 레벨까지로 설정해야 한다. 바람직하게는, 내측 리드 앞끝부분(3a)의 상면 높이 레벨과 반도체 칩(15)의 상면 높이레벨 사이의 거리 g1이, 적어도 본딩 와이어(17)의 지름 치수 상당의 값이 되도록 내측 리드 앞끝부분(3a)을 더 높게 형성하는 것이 좋다. 본 실시예 1에서, 거리 g1이 약 55㎛가 되도록 내측 리드 앞끝부분(3a)을 높게 형성하였다. 이 결과, 간격 c1은 161㎛ 이상을 얻었다.
이상과 같이 하여 와이어 본딩 후, 트랜스퍼 몰드법에 의해 에폭시 수지를 사용하여 봉지 수지(19)를 형성하여, 다이 패드(1), 내측 리드(3), 반도체 칩(15), 본딩 와이어(17)를 봉지하고서, 외측 리드(4)를 도 1에 도시한 것처럼 형성함으로써 수지 봉지형 반도체 장치(20)를 완성한다. 이 경우, 봉지 수지(19)의 상면과 본딩 와이어(17) 사이의 간격 c2및 봉지 수지(19)의 아래면과 다이 패드(1)의 바닥면사이의 간격 c3은, 함께 적어도 50㎛이상이 되도록 형성한다. 따라서, 다이 패드(1) 및 본딩 와이어(17)가 봉지 수지(19)로부터 노출되는 것을 방지할 수 있다. 그래서, 고품질인 박형의 패키지를 형성할 수 있다.
이상과 같이, 본 실시예 1에 따른 수지 봉지형 반도체 장치는, 다이 패드(1), 이 다이 패드(1) 상에 다이본드된 상부 표면 중앙부에 전극 패드(16)를 갖는 반도체 칩(15), 이 반도체 칩(15)의 표면 높이 레벨로부터 본딩 와이어(17)의 직경 치수에 상당한 거리 g1의 높이 레벨에 내측 리드 앞끝부분(3a)이 높게 형성된 내측 리드(3), 전극 패드(16)와 내측 리드 앞끝부분(3a)을 전기적으로 접속하는 본딩 와이어(17)를 각각 수지 봉지 하였다. 이 때문에, 패키지의 두께를 얇게 하고 그 크기를 소형화할 수 있고, 본딩 와이어의 변형이나 절단뿐만 아니라, 반도체 칩 엣지에 본딩 와이어가 접촉하는 것을 막을 수 있고, 수지 봉지시에 본딩 와이어나 다이 패드가 노출하여 생산 수율의 저하를 초래하지 않는다. 이에 따라, 신뢰성이 높은 수지 봉지형 반도체 장치를 얻을 수 있었다.
다음, 본 실시예 1의 수지 봉지형 반도체 장치에 사용되는 리드 프레임의 구성을 이하에서 설명한다. 도 2는 수지 봉지형 반도체 장치의 리드 프레임의 1개의 반도체 장치 봉지부를 나타낸 평면도이다. 도 3은 도 2에서의 III-III 방향을 따라 본 리드 프레임의 봉지부(5)를 나타낸 단면도이다. 도 4는 도 2에서 IV-IV 방향을따라 본 리드 프레임의 봉지부(5)를 나타낸 단면도이다. 도 2에서, 도면부호 1a는 주 패드부, 1b는 패드 프레임부, 1c는 주 패드부(1a)와 패드 프레임부(1b)를 브리지(bridge)하는 패드 브리징부, 2는 리프트 리드, 2a는 아래로 밀린 리프트 리드(2) 상에 도 4에 도시된 것처럼 형성된 곡절부이다. 이 곡절부(2a)를 형성함에 의해, 다이본드된 반도체 칩(15)의 두께에 따라 소정 치수만큼 주 패드부(1a), 패드 프레임부(1b) 및 패드 브리징부(1c)가 낮게 형성된다. 다이 패드(1)는, 주 패드부(1a), 패드 프레임부(1b) 및 패드 브리징부(1c)로 구성된다. 그리고 도면부호 1d, 1e 및 2b는 각각 개구부이고, 수지 봉지시에 부드럽게 각 부로 수지가 흐르게 형성된다. 개구부(1d 및 1e)내로 수지를 충전함에 의해 반도체 칩(15)이 확실히 접착·고정될 수 있다. 리드 프레임의 1개의 반도체 장치 봉지부(5)는, 다이 패드(1), 리프트 리드(2) 및 내측 리드(3)로 구성된다. 도 2∼도 4에 나타낸 일점쇄선은 봉지 수지(19)의 외측면을 나타낸다. 또, 리프트 리드(2)는 도 2 내지 도 4에 나타낸 것처럼, 리프트 리드(2)의 일단은 패드 프레임부(1b)에, 그의 타단은 복수개의 반도체 장치 봉지부(5)가 형성된 리드 프레임(21)의 종 외측 프레임(8) 또는 횡방향 경계판(9)(둘다 도시하지 않음)에 연결되어 있다.
또한, 도 2의 내측 리드(3)의 해칭부(곡절부(3b) 근방)는, 도 3에 나타낸 것과 같이, 내측 리드 앞끝부분(3a)의 상면은 다이 패드(1)의 표면과 평행하게 형성되어 다이 패드(1)의 표면에 탑재된 반도체 칩(15)의 상면과 평행하게 된다. 내측 리드 앞끝부분(3a)의 상면 위치는, 적어도 다이 패드(1)에 탑재된 반도체 칩(15)의 상면과 같은 높이 레벨까지 높게 형성하여야 한다. 바람직하게는, 내측 리드 앞끝부분(3a) 상면과 반도체 칩(15) 상면의 높이 레벨간의 사이의 거리 g1이, 적어도 본딩 와이어(17)의 직경 치수에 상당한 값이 되도록 내측 리드 앞끝부분(3a)을 높게 형성하여야 한다. 이에 따라, 와이어 본딩시에 반도체 칩의 엣지와 본딩 와이어(17)의 사이의 접촉을 확실히 방지할 수 있고, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
다음, 이하 상기 리드 프레임 상에 반도체 칩을 탑재하여서 반도체 장치를 형성하는 방법에 관하여 설명한다. 도 5는 수지 봉지형 반도체 장치의 와이어 본딩 공정을 끝낸 후의 반도체 칩 및 그 주변부를 나타낸 평면도이다. 도 6은 수지 봉지형 반도체 장치의 수지 봉지공정을 끝낸 후의 리드 프레임을 나타낸 평면도이다. 도 5에 나타낸 것과 같이, 전극 패드(16)는 반도체 칩(15)의 상부 표면 중앙부에 정렬되어 배치되고, 원하는 전극 패드(16)에 볼 본딩을 통해 접속된 본딩 와이어(17)는 해당 내측 리드(3)의 내측 리드 앞끝부분(3a) 상면(X 표시부)에 접합된다. 그리고, 반도체 칩(15)의 와이어 본딩 공정을 끝낸 리드 프레임을 수지 봉지용 금형(미도시)에 세트하고, 트랜스퍼 몰드법에 의해 에폭시 수지를 사용하여 봉지 수지(19)를 형성하여, 다이 패드(1), 내측 리드(3), 반도체 칩(15) 및 본딩 와이어(17)를 봉하여 막는다.
도 6에 나타낸 것과 같이, 42% Ni-Fe 합금재로 각각 형성된 도 2에 도시된 3개의 반도체 장치 봉지부(5)를, 평행한 상하단의 횡 외측 프레임(7) 사이에 종방향으로 종방향 경계판(10)에 의해 서로 격리되게 배치하고, 이러한 10 조 배열(미도시)은 평행한 양단의 종 외측 프레임(8) 사이에 횡방향으로 횡방향 경계판(9)에 의해 서로 격리되게 배치하여서, 리드 프레임(21)을 형성할 수 있다. 그리고, 외측 리드(4)는, 봉지 수지(19)의 외측면 근방에서 상호간에 지지봉(tie-rod)(6)으로 연결되어 대응한 내측 리드(3)에 연결되고 또한 횡 외측 프레임(7) 또는 종방향 경계판(10)에 연결된다. 아울러, 상술한 것처럼, 리프트 리드(2)는, 종 외측 프레임(8) 또는 횡방향 경계판(9)에 연결되고, 상기 다이 패드(1)를 지지할 수 있다. 도면부호 14는, 리드 프레임(21)에서의 반도체 장치 형성부로, 다이 패드(1), 리프트 리드(2), 내측 리드(3), 외측 리드(4) 및 지지봉(6)으로 구성된다. 상술한 것처럼, 전부 30개의 반도체 장치 형성부(14)가 형성된다. 도면부호 11은 횡 외측 프레임(7) 또는 종방향 경계판(10)에 설치된 횡 슬릿들이다. 도면부호 12는 종 외측 프레임(8) 또는 횡방향 경계판(9)에 설치된 종 슬릿들로, 모두 수지 봉지시의 열응력을 조정하여서 리드 프레임(21)의 휘어짐이나 변형을 방지한다. 도면부호 13은 횡 외측 프레임(7)에 개구된 이송 구멍이다. 그리고, 그 이송 구멍(13)을 통해서 횡방향으로 리드 프레임(21)을 이송하면서 그 후의 공정에 의해서 지지봉(6), 외측 리드(4) 및 리프트 리드(2)가 절단된다. 그리고, 외측 리드(4)가 도 1에 나타낸 소정의 형상으로 각각 구부려져서, 이 실시예 1에 따른 수지 봉지형 반도체 장치(20)를 완성할 수 있다.
본 발명의 실시예 1에서는, 평행한 상하단의 횡 외측 프레임(7) 사이에 도 2에 나타낸 것과 같이 3개의 반도체 장치 봉지부(5)를 종방향으로 종방향 경계판(10)에 의해 서로 격리되게 배치된 다중 열 프레임을 갖는 리드 프레임을 개시하였다. 하지만, 1개의 반도체 장치 봉지부(5)가 형성된 리드 프레임을 이용하여도 된다. 또한, 42% Ni-Fe 합금재를 사용한 리드 프레임을 나타내었다. 그러나, 본 발명은 이 재질에 한정되지 않고, 구리 재질을 사용하여도 된다.
(실시예 2)
도 7은 본 발명의 실시예 2인 수지 봉지형 반도체 장치의 단면도이다. 도 7에서, 도면부호 31은 본딩 와이어이고, 그 밖의 구성은 도 1에 나타낸 것과 동일하다. 본딩 와이어(31)는, 도 7에 도시된 것처럼, 전극 패드(16)에 볼 본딩으로 접합된 후, 점차 위쪽으로 인상되어 루프가 형성되고서, 내측 리드(3)의 내측 리드 앞끝부분(3a)의 상면에 스티치 본딩으로 접합된다. 이 경우, 본딩 와이어(31)의 최대 인상 높이 hmax는, 전극 패드(16)와 상기 내측 리드 앞끝부분(3a) 측의 반도체 칩(15) 끝부분과의 사이의 중간점부터 상기 반도체 칩(15)의 끝부분측으로 이동되는 반도체 칩(15) 상에 있도록 위치결정된다. 이와 같은 구성에 따라, 패키지에서 봉지 수지(19)의 한정된 두께내에서, 반도체 칩(15)의 엣지와 본딩 와이어(31)의 최단 간격 c4을 크게 설정할 수 있어 그 허용값의 마진이 커지는, 박형으로 소형의 수지 봉지형 반도체 장치(30)를 얻을 수 있다.
(실시예 3)
도 8은 본 발명의 실시예 3에 따른 수지 봉지형 반도체 장치의 단면도이다.
도 8에서, 도면부호 41은 본딩 와이어이고, 그 밖의 구성은 도 1에 나타낸것과 동일하다. 본딩 와이어(41)는, 도 7에 도시한 것 처럼, 전극 패드(16)에 볼 본딩으로 접합된 후 점차 위쪽으로 인상되어, 반도체 칩(15)의 끝부분 근방에 본딩 와이어(31)의 최대 인상 높이 hmax로 위치결정 되도록 루프가 형성되고, 내측 리드(3)의 내측 리드 앞끝부분(3a)의 상면에 스티치 본딩으로 접합된다. 이러한 구성에 따라, 반도체 칩(15)의 엣지와 본딩 와이어(41) 사이의 최단 간격 c5이 더 크게 설정된, 박형으로 소형의 수지 봉지형 반도체 장치(40)를 얻을 수 있다.
(실시예 4)
도 9는 본 발명의 실시예 4에 따른 수지 봉지형 반도체 장치의 단면도이다.
도 9에서, 도면부호 52는 내측 리드이다. 내측 리드 앞끝부분(52a)은 곡절부(52b)를 경유하여 내측 리드 뿌리부(52c)로부터 더욱 위쪽으로 구부려진다. 내측 리드 앞끝부분(52a)의 상면 위치는, 본딩 와이어(51)가 볼 본딩으로 접합된 후에 얻어진 최대 인상 높이 hmax상당의 높이 위치까지 높게 형성되어 있다. 즉, 다이 패드(1)에 탑재된 반도체 칩(15)의 상면과 내측 리드 앞끝부분(52a)의 상면의 높이 레벨 사이의 거리는 최대 인상 높이 hmax에 해당된다. 그리고, 본딩 와이어(51)는, 도 9에 도시된 것처럼, 전극 패드(16)에 볼 본딩으로 접합된 후 위쪽으로 인상되어서, 최대 인상 높이 hmax가 되는 내측 리드 앞끝부분(52a)의 상면에 접합된다. 이에 따라, 반도체 칩(15)의 엣지와 본딩 와이어(51) 사이의 최단 간격 c6은 본딩 와이어(51)의 최대 인상 높이 hmax에 거의 가까운 가장 큰 값을 얻을 수 있게 된다. 그래서 허용값에 대한 마진을 크게 할 수 있고, 신뢰성을 높일 수 있는, 박형으로 소형의 수지 봉지형 반도체 장치(50)를 얻을 수 있다.
또, 본딩 와이어를 도 1 및 도 7∼도 9에 나타낸 임의의 형상으로 형성할지의 여부는, 그 루프 형성시의 제어성을 감안하여 적절히 선택해도 된다.
(실시예 5)
도 10은 본 발명의 실시예 5에 따른 수지 봉지형 반도체 장치를 나타낸 단면도이다.
도 10에서, 내측 리드(62)의 상면은 반도체 칩(15)의 상면과 같은 레벨로 형성한다. 본딩 와이어(61)는, 실시예 2에서의 본딩 와이어(31) 처럼 반도체 칩(15)의 끝부분과 전극 패드(16)의 중간점부터 그 반도체 칩(15)의 끝부분측까지의 범위로 최대 인상 높이 hmax가 위치 결정되도록 형성된다. 이에 따라, 반도체 칩(15)의 엣지와 본딩 와이어(61) 사이의 원하는 최단 간격보다 짧은 최단간격 c7을 갖는, 박형으로 소형의 수지 봉지형 반도체 장치(60)를 얻을 수 있다. 이 경우, 본딩 와이어(61)는 실시예 3에서의 본딩 와이어(41)와 같은 형상으로 형성하여도 되는 것은 물론이다.
본 발명은 이상과 같이 구성하였기 때문에, 다음과 같은 효과를 갖는다.
본 발명에 따른 리드 프레임은, 상부 표면 중앙부에 전극 패드가 배치된 반도체 칩이 다이본드된 다이 패드, 이 다이 패드를 지지하는 리프트 리드, 다이 패드 근방에 근접 배치되어, 다이 패드의 표면에 평행하고 본딩 와이어가 접속되는 상부 평면이 형성된 앞끝부분을 갖는 내측 리드를 구비한다. 그리고, 내측 리드 앞끝부분의 상부 평면은, 반도체 칩의 상면보다 적어도 본딩 와이어의 직경에 상당하는 치수 높은 위치에 배치되어 있다. 이 때문에, 와이어 본딩 공정 동안에 본딩 와이어가 반도체 칩의 엣지와 접촉하는 것을 방지할 수 있는 리드 프레임을 얻을 수 있다.
또한, 내측 리드 앞끝부분의 상부 평면을, 접속되는 본딩 와이어의 최대 인상 높이와 거의 같은 높이에 배치하였기 때문에, 더 큰 허용값으로 와이어 본딩 공정 동안에 본딩 와이어가 반도체 칩의 엣지와 접촉하는 것을 방지할 수 있는 리드 프레임을 얻을 수 있다.
또한, 본 발명에 의한 수지 봉지형 반도체 장치는, 상부 표면 중앙부에 전극 패드가 배치된 반도체 칩과, 반도체 칩이 다이본드된 다이 패드와, 전극 패드에 접속된 본딩 와이어와, 다이 패드에 근접 배치되어 반도체 칩의 상면과 동일면 또는 그것보다 위쪽에 상기 본딩 와이어가 접속되는 상부 평면이 형성된 앞끝부분을 갖는 내측 리드와, 반도체 칩, 다이 패드, 본딩 와이어 및 내측 리드를 봉하여 막은 봉지 수지를 구비한다. 이 때문에, 본딩 와이어가 반도체 칩의 엣지와 접촉하는 것을 방지할 수 있는 신뢰성이 높은, 소형이고 박형인 수지 봉지형 반도체 장치를 얻을 수 있다.
또한, 내측 리드 앞끝부분의 상부 평면이, 반도체 칩의 상면보다 적어도 본딩 와이어의 직경에 상당한 치수 또는 상기 본딩 와이어의 최대 인상 높이에 상당한 치수 높은 위치에 배치되어 있다. 이 때문에, 더 큰 허용값에 있어서 본딩 와이어와 반도체 칩의 엣지의 접촉을 방지할 수 있는 신뢰성이 높은, 소형이고 박형인 수지 봉지형 반도체 장치를 얻을 수 있다.
더욱이, 본딩 와이어의 최대 인상 높이의 위치를, 본딩 와이어가 접속된 전극 패드와 대응 내측 리드측의 반도체 칩의 끝부분 사이의 중간점부터 반도체 칩의 끝부분측 까지의 범위내로 반도체 칩 상에 배치하고, 본딩 와이어가 접속된 내측 리드측의 반도체 칩의 끝부분 근방에 배치한다. 이에 따라, 더 큰 허용값에 있어서, 본딩 와이어와 반도체 칩의 엣지의 접촉을 방지할 수 있는 신뢰성이 높은, 소형이고 박형인 수지 봉지형 반도체 장치를 얻을 수 있다.

Claims (8)

  1. 삭제
  2. 상부 표면 중앙부에 전극 패드를 갖는 반도체 칩이 다이본드된 다이 패드와,
    상기 다이 패드를 지지하는 리프트 리드와,
    상기 다이 패드 근방에 근접 배치되고, 상기 다이 패드의 표면에 평행하고 본딩 와이어가 접속되는 상부 평면이 형성된 앞끝부분을 갖는 내측 리드를 구비하고,
    상기 내측 리드 앞끝부분의 상부 평면은, 전극 패드에 접속되어 인상되고 루프를 형성하여 상기 상부 평면에 접속되는 본딩 와이어의 최대 인상 높이와 거의 같은 높이에 배치된 것을 특징으로 하는 리드 프레임.
  3. 상부 표면 중앙부에 전극 패드를 갖는 반도체 칩과,
    상기 반도체 칩이 다이본드된 다이 패드와,
    상기 전극 패드에 접속된 본딩 와이어와,
    상기 다이 패드에 근접 배치되고 상기 반도체 칩의 상면과 동일면 또는 그것보다 윗쪽에 상기 본딩 와이어가 접속되는 상부 평면이 형성된 앞끝부분을 갖으며 앞끝부분의 상부평면이 전극패드에 접속되어 인상되고 루프를 형성하여 상부 평면에 접속되는 본딩 와이어의 최대 인상 높이와 거의 같은 높이에 배치된 내측 리드와,
    상기 반도체 칩, 다이 패드, 본딩 와이어 및 내측 리드를 봉하여 막은 봉지 수지를 구비한 것을 특징으로 하는 수지 봉지형 반도체 장치.
  4. 삭제
  5. 제 3 항에 있어서,
    상기 내측 리드 앞끝부분의 상부 평면은, 반도체 칩의 상면보다 상기 본딩 와이어의 직경에 상당한 치수만큼 더 윗쪽에 배치된 것을 특징으로 하는 수지 봉지형 반도체 장치.
  6. 제 3 항에 있어서,
    상기 본딩 와이어의 최대 인상 높이의 위치는, 상기 본딩 와이어가 접속된 전극 패드와 대응하는 내측 리드측의 반도체 칩의 끝부분 사이의 중간점부터 상기 반도체 칩의 끝부분측까지의 범위내의 반도체 칩 상에 배치된 것을 특징으로 하는 수지 봉지형 반도체 장치.
  7. 제 3 항에 있어서,
    상기 본딩 와이어의 최대 인상 높이의 위치는, 상기 본딩 와이어가 접속된 내측 리드측의 반도체 칩의 끝부분 근방에 배치된 것을 특징으로 하는 수지 봉지형 반도체 장치.
  8. 제 2 항에 있어서,
    상기 내측 리드 앞끝부분의 상부 평면은, 반도체 칩의 상면보다 상기 본딩 와이어의 직경에 상당한 치수만큼 더 윗쪽에 배치된 것을 특징으로 하는 리드 프레임.
KR10-2000-0040411A 1999-11-25 2000-07-14 리드 프레임 및 이를 이용한 수지 봉지형 반도체 장치 KR100393935B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33475099A JP2001156237A (ja) 1999-11-25 1999-11-25 リードフレーム及びそれを用いた樹脂封止型半導体装置
JP11-334750 1999-11-25

Publications (2)

Publication Number Publication Date
KR20010066926A KR20010066926A (ko) 2001-07-11
KR100393935B1 true KR100393935B1 (ko) 2003-08-09

Family

ID=18280820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0040411A KR100393935B1 (ko) 1999-11-25 2000-07-14 리드 프레임 및 이를 이용한 수지 봉지형 반도체 장치

Country Status (4)

Country Link
US (1) US6614101B2 (ko)
JP (1) JP2001156237A (ko)
KR (1) KR100393935B1 (ko)
TW (1) TW480696B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
KR100818075B1 (ko) * 2001-12-24 2008-03-31 주식회사 하이닉스반도체 본딩 패드 재배치를 이용한 센터 패드형 칩 패키지
JP4222920B2 (ja) 2003-10-01 2009-02-12 株式会社ルネサステクノロジ 半導体装置
TWI296148B (en) * 2006-04-28 2008-04-21 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
TWI298198B (en) * 2006-05-30 2008-06-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI339436B (en) * 2006-05-30 2011-03-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI317993B (en) * 2006-08-18 2009-12-01 Advanced Semiconductor Eng Stackable semiconductor package
TWI570858B (zh) * 2014-12-23 2017-02-11 揚智科技股份有限公司 半導體封裝結構

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
JP3044872B2 (ja) * 1991-09-25 2000-05-22 ソニー株式会社 半導体装置
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
JPH05121635A (ja) 1991-10-28 1993-05-18 Matsushita Electron Corp リードフレーム
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
JPH0846094A (ja) 1994-07-27 1996-02-16 Matsushita Electron Corp 半導体装置およびその製造方法
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system
KR0144164B1 (ko) * 1995-05-12 1998-07-01 문정환 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
TW314650B (ko) * 1995-06-21 1997-09-01 Oki Electric Ind Co Ltd
JPH1056032A (ja) 1996-06-04 1998-02-24 Citizen Watch Co Ltd 半導体装置
JP2828056B2 (ja) * 1996-08-20 1998-11-25 日本電気株式会社 半導体装置及びその製造方法
US6046504A (en) * 1997-02-17 2000-04-04 Nippon Steel Corporation Resin-encapsulated LOC semiconductor device having a thin inner lead
KR100214561B1 (ko) * 1997-03-14 1999-08-02 구본준 버틈 리드 패키지
US6297544B1 (en) * 1997-08-29 2001-10-02 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
SG88741A1 (en) * 1998-09-16 2002-05-21 Texas Instr Singapore Pte Ltd Multichip assembly semiconductor
JP2000232182A (ja) * 1998-12-08 2000-08-22 Nec Kyushu Ltd Ｂｇａ構造の半導体装置及びその製造方法
KR100297451B1 (ko) * 1999-07-06 2001-11-01 윤종용 반도체 패키지 및 그의 제조 방법
US6258629B1 (en) * 1999-08-09 2001-07-10 Amkor Technology, Inc. Electronic device package and leadframe and method for making the package
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
KR20010036142A (ko) * 1999-10-06 2001-05-07 윤종용 다층 리드를 갖는 반도체 칩 패키지
US6229202B1 (en) * 2000-01-10 2001-05-08 Micron Technology, Inc. Semiconductor package having downset leadframe for reducing package bow

Also Published As

Publication number Publication date
TW480696B (en) 2002-03-21
US6614101B2 (en) 2003-09-02
KR20010066926A (ko) 2001-07-11
JP2001156237A (ja) 2001-06-08
US20020105060A1 (en) 2002-08-08

Similar Documents

Publication Publication Date Title
US7410834B2 (en) Method of manufacturing a semiconductor device
US6558980B2 (en) Plastic molded type semiconductor device and fabrication process thereof
EP1335428B1 (en) Resin-moulded semiconductor device and method for manufacturing the same
US5834831A (en) Semiconductor device with improved heat dissipation efficiency
US9087827B2 (en) Mixed wire semiconductor lead frame package
JP3461720B2 (ja) 樹脂封止型半導体装置
US6459148B1 (en) QFN semiconductor package
US7301225B2 (en) Multi-row lead frame
JP2017028333A (ja) 半導体装置の製造方法
US20060006505A1 (en) Lead frame for improving molding reliability and semiconductor package with the lead frame
JP3535879B2 (ja) 半導体パッケージアセンブリ方法
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
KR100393935B1 (ko) 리드 프레임 및 이를 이용한 수지 봉지형 반도체 장치
JP3458057B2 (ja) 樹脂封止型半導体装置
US6501158B1 (en) Structure and method for securing a molding compound to a leadframe paddle
US5990544A (en) Lead frame and a semiconductor device having the same
US20030124770A1 (en) Plastic molded type semiconductor device and fabrication process thereof
US20050073031A1 (en) Lead frame, semiconductor device, and method for manufacturing semiconductor device
JP2005191158A (ja) 半導体装置及びその製造方法
US20040262773A1 (en) Chip-stacked package
JP3499655B2 (ja) 半導体装置
JP2003318208A (ja) 樹脂封止型半導体装置の製造方法
JPH0653399A (ja) 樹脂封止型半導体装置
KR100546280B1 (ko) 롱 루프 와이어 본딩을 위한 히터블록

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090708

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee