KR100392043B1 - 액정 표시 장치 - Google Patents
액정 표시 장치 Download PDFInfo
- Publication number
- KR100392043B1 KR100392043B1 KR10-2001-0008968A KR20010008968A KR100392043B1 KR 100392043 B1 KR100392043 B1 KR 100392043B1 KR 20010008968 A KR20010008968 A KR 20010008968A KR 100392043 B1 KR100392043 B1 KR 100392043B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- signal line
- switch
- driver circuit
- nchtft
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
액정 표시 장치를 구성하는 어레이 기판상의 프레임부의 사이즈를 증대시키는 일없이 고정세화를 실현하는 기술을 개시한다. PchTFT 및 NchTFT으로 이루어지는 아날로그 스위치쌍을 신호선마다 접속한 구성에서, 인접하는 신호선에 접속하는 동극성 TFT의 소스 전극(또는 드레인 전극)을 공통의 컨택트홀을 통해 비디오 버스(또는 신호선)에 접속한다. 컨택트홀이 공통화되기 때문에, 좁은 화소 피치에서도 스위치쌍을 병렬로 배치할 수가 있다.
Description
본 발명은 기판의 한 주면에 복수개의 신호선과 복수개의 주사선이 매트릭스형으로 배치되고, 신호선과 주사선의 각 교차점 부근에 화소 스위칭 소자가 설치되고, 또한, 기판의 일 주면의 연단부에 신호 전압을 공급하는 구동 회로가 일체적으로 설치된 액정 표시 장치에 관한 것이다.
근년, 액정 표시 장치로 대표되는 평면 표시 장치는 박형, 경량인 것 이외에도 저 소비 전력이므로, 각 종 기기의 표시 장치로서 이용되고 있다. 그 중에서도, 매트릭스형으로 배치된 표시 화소마다 박막 트랜지스터(TFT)로 이루어지는 화소 스위칭소자를 설치한 액티브 매트릭스형의 액정 표시 장치(이하, TFT-LCD라 함)는, 화질이 선명하고, 고정밀도의 표시 화상이 요구되는 분야에서 사용되고 있다.
특히 근년에는, 동일 면적의 투명 절연 기판(이하, 어레이 기판) 상에서의 유효 화면 영역을 확장시킴과 함께, 제조 비용의 저감을 도모하기 위해 구동 회로를 내장한 TFT-LCD가 개발되고 있다. 이것은, 화소 스위칭 소자에 주사선을 통해 주사 신호를 공급하는 주사선 구동 회로와, 동일하게 화소 스위칭 소자에 신호선을 통해 영상 신호를 공급하는 신호선 구동 회로를, 표시 화소가 형성된 어레이 기판 상에 일체로 형성한 것이다. 그 중에서도, 시프트레지스터 등으로 구성되는 타이밍 제어 회로에 의해 영상 신호의 샘플링을 제어하고, 신호선을 통해 공급되는 영상 신호를 신호선 용량에 보존시킨 후에 화소 용량(액정 용량 + 보조 용량)에 기입하는 샘플 앤드 홀드(S/H)형 구동 회로 내장의 TFT-LCD의 개발이 진행되고 있다.
도 1은, 일반적인 S/H형 구동 회로 내장의 TFT-LCD의 회로 구성을 도시한 것이다. 이 TFT-LCD(100)는 광 투과형의 액정 표시 패널로서 구성된 표시부(1l0)와, 주사선 구동 회로(120) 및 신호선 구동 회로(130)를 구비하고 있고, 이들 각 부는 도시하지 않은 어레이 기판 상에 일체로 형성되어 있다.
표시부(110)에는, 복수 라인의 신호선 S(S는 도시하지 않은 S1, S2,‥·를 대표한다), 및 이것과 교차하는 복수 라인의 주사선 G(G는 도시하지 않은 G1, G2, ···를 대표한다)가 매트릭스형으로 배치되어 있고, 양선의 각교차부에는 화소 스위칭 소자 로 이루어지는 TFT(113)가 배치되어 있다. (TFT(l13)는 각 교차부에 배분 설치된 TFT를 대표한다). 이 TFT(l13)의 소스 전극은 신호선 S에 접속되고,드레인 전극은 화소 전극(114)에 접속되어 있다. 화소 전극(114)과 대향 전극(115)의 사이에는 액정층(116)이 샌드위치되어, 액정 용량 C1c를 형성하고 있다. 또한, 액정층(116)과 병렬로 보조 용량부(117)가 접속되고, 보조 용량 Cs을 형성하고 있다. 신호선 S를 통하여 기입된 영상 신호는 소정 기간, 액정 용량 Clc과 보조 용량 Cs에 의해 보유된다. 대향 전극(115)에는, 도시하지 않은 대향 전극 구동 회로로부터 소정의 공통 전위(Vcom)가 인가된다.
주사선 구동 회로(120)는 복수조의 시프트 레지스터(S/R; 121) 및 주사선 구동 버퍼(122)로 구성되고, 도시하지 않은 외부 구동 회로로부터 공급되는 수직 동기 신호(IN2) 및 수직 클럭 신호(CLK2)에 기초하여, 각 주사선 Gl, G2, ···에 순차 주사 신호를 출력한다.
신호선 구동 회로(130)는 복수의 시프트 레지스터(S/R; 131), 아날로그 스위치 구동 버퍼(132), 비디오 버스(133) 및 아날로그 스위치(134)로 구성되어 있다. 각 아날로그 스위치(134)는 각각 신호선 S1, S2,···에 접속되어 있다. 시프트 레지스터(131)는 상기 외부 구동 회로에서 공급되는 수평 동기 신호(IN1) 및 수평 클럭 신호(XCLKl)에 따라서 동기 신호를 출력하여, 아날로그 스위치 구동 버퍼(132) 및 아날로그 스위치 제어선(135)을 통해 아날로그 스위치(134)를 제어한다. 이것에 의해서, 상기 외부 구동 회로에서 공급되는 영상 신호(Video1, 2, ···N)는 소정의 타이밍에서 신호선 S1, S2, ‥·으로 샘플링된다.
또, 이후에는 비디오 버스(133)를 비디오 버스 P1, P2, ···P12 및 Nl, N2, ···N12으로서 설명한다. 또한, 아날로그 스위치 제어선(135)을 타이밍 신호선 TS1, TS2, TS3, TS4으로서 설명한다.
참조 부호(140)는 상기 어레이 기판의 표면 영역에서 표시부(110)를 제외한 영역 즉, 주사선 구동 회로(120)나 신호선 구동 회로(130) 등의 배치되는 프레임부을 나타내고 있다.
상기한 바와 같이 구성된 TFT-LCD(100)에서는, 신호선 구동 회로(120) 및 주사선 구동 회로(130)를 표시부(110)와 마찬가지의 제조 공정으로 제작할 수가 있다. 또한, 염가인 유리 기판 등의 어레이 기판 상에 일체로 형성 할 수 있다. 이 때문에, 신호선 구동 회로 및 주사선 구동 회로를 TAB 방식으로 실장한 TFT-LCD에 비해, 저 비용으로 제작하는 것이 가능해진다.
도 1에 도시한 바와 같은 TFT-LCD(l00)에서는, 신호선 구동 회로(120) 및 주사선 구동 회로(130)를 표시부(110)와 동일 어레이 기판 상에 형성하기 때문에, 구동 회로를 TAB 방식으로 실장한 것과 비교하면, 프레임부(140)의 면적이 크게 되는 경향이 있다. 현재 시장에서는, 동일 표시 화면 사이즈라면, 전체 사이즈가 보다 소형인 것이 요구되어져, 프레임부(140)의 면적을 작게 하기 위해서는 구동 회로를 구성하는 TFT의 회로 규모를 작게 할 필요가 있다.
그러나, 최근은 액정 표시 장치의 대형화가 진행하여, 어레이 기판도 대형화하고 있고, 또한 1장의 어레이 기판으로부터 많은 패널을 제작함으로써 어레이 기판의 대형화가 진행하고 있다. 이러한 대형의 어레이 기판에서는, 기판의 수축(신축), 어레이 기판 내에서의 가공 편차가 커지게 되는 이외에도, 어레이 기판의 대형화에 따르는 노광기의 위치 정렬 정밀도가 1μm 이상으로 커지게 됨으로써, 구동회로를 지금 이상으로 작게 하는 것은 매우 곤란하다고 생각되고 있다. 또한, 다음과 같은 문제점도 있다.
도 2는 상기 어레이 기판 상에 설치된 신호선 구동 회로(130)의 개략 구성도이다. 또, 주사선 구동 회로는 본 발명에 직접적으로 관계하지 않기 때문에 생략하고 있다. 도 2에서, 신호선 S1, S2,···중, 예를 들어, 신호선 S1에 대응하여, Nch (N 채널) TFT인 아날로그 스위치 SWna와, Pch (P 채널) TFT인 아날로그 스위치 SWpa가 설치되어 있다. 또한, 신호선 S2에 대응하여, NchTFT 인 아날로그 스위치 SWnb와, PchTFT인 아날로그 스위치 SWpb가 설치되어 있다. 아날로그 스위치 SWna, SWpa 및 아날로그 스위치 SWnb, SWpa는 각각 가 신호선에 대응하는 아날로그 스위치쌍을 구성하고 있다.
이들의 아날로그 스위치쌍 중, 아날로그 스위치 SWna를 구성하는 NchTFT와, 아날로그 스위치 SWpa를 구성하는 PchTFT는 도면의 가로방향, 즉, 신호선 S1, S2, ···가 배치되는 방향으로 나란히 형성되어 있다. 또한, 각 TFT의 드레인(D)으로부터 각각 도출된 배선단이 사로 결합됨과 함께, 신호선 S1에 접속되어 있다. 그리고, NchTFT의 소스(S)로부터 도출되는 배선은 비디오 버스 P2에 접속되고, PchTFT의 소스로부터 도출되는 배선은 비디오 버스 P1에 접속되어 있다. 아날로그 스위치 SWnb 및 SWpb를 구성하는 TFT도 마찬가지로 접속되어 있다.
또한, 아날로그 스위치 SWna를 구성하는 NchTFT의 게이트(G)는 타이밍 신호선 TS2에, 아날로그 스위치 SWpa를 구성하는 PchTFT의 게이트는 타이밍 신호선 Ts3에 각각 접속되어 있다. 마찬가지로, 아날로그 스위치 SWnb를 구성하는 NchTFT의게이트는 타이밍 신호선 TS4에, 아날로그 스위치 SWpb를 구성하는 PchTFT의 게이트는 타이밍 신호선 TS1에 각각 접속되어 있다.
도 3a, 도 3b는 아날로그 스위치 SWna를 구성하는 NchTFT 및 아날로그 스위치 SWpa를 구성하는 PchTFT의 주요부의 구성을 나타내는 평면도 및 단면도이다. 특히, 도 3a는 도 3b에서 도시하는 상부, 즉 대향 기판측의 일부의 주요부를 제거시켜, 제조 공정에 있어서의 컨택트홀을 협조하여 도시한 것이다. 여기서, 참조 부호(901)는 기판, 참조 부호(911)는 활성층, 참조 부호(906)는 게이트 절연막, 참조 부호(908)는 층간 절연막, 참조 부호(910)는 패시베이션막, 참조 부호(907)는 게이트 전극, 참조 부호(909)는 소스·드레인 전극이다. 도 3a에는 게이트 폭방향(도면의 종방향)으로 복수개 배치되는 소스·드레인 전극(909)용의 컨택트홀(921, 922)이 도시되어 있다. 이들 컨택트홀(921, 922)은 사이즈가 거의 같은 정방형을 이루고, 게이트 폭 방향으로 등간격으로 4개 설치되고 있다.
그런데, 먼저 설명한 바와 같이, 어레이 기판 상에 신호선이나 주사선을 구동하는 구동 회로를 일체적으로 형성하는 액정 표시 장치는, 고정밀하고 미세한(고정세화) 패널의 제조가 가능해져, 고정세화의 연구, 개발이 활발히 행해지고 있다. 예를 들면, 10.4인치 XGA(Extended Graphics Arrays), 8.4인치 SVGA (Super Video Graphics Arays) 등은, 도트 피치가 약 70μm 이다. 이 때문에, 도 2에 도시한 바와 같이, 아날로그 스위치쌍을 구성하는 NchTFT와, PchTFT를 신호선 S1, S2, ···가 배치되는 방향으로 나란히 형성할 수가 있다. 그러나, 4인치 VGA(Video Graphics Arrays)와 같이, 도트 피치를 약 55μm으로 하려고 하면 , 아날로그 스위치쌍을 구성하는 NchTFT와, pchTFT을 신호선 S1, S2, ···가 병설되는 방향으로 나란히 형성되는 것이 불가능해진다. 도트 피치를 더욱 좁히기 위해서는, 예를 들면 도 4에 도시한 바와 같이, 아날로그 스위치쌍마다, NchTFT와, PchTFT을 신호선의 길이 방향으로 게이트 폭 W 분만큼 변이시켜 배치하는 수법이 있다. 그러나, 드레인끼리를 직선형의 배선으로 해야만 하므로, 신호선 구동 회로가 점유하는 프레임부의 사이즈가 적어도 게이트 폭 W만큼 증가해 버리게 되어, 이것이 상품 가치를 떨어뜨리게 된다.
또, TFT의 L 길이를 짧게하거나, 컨택트 사이즈를 작게 한 경우에는, 제조 공정의 추가나 변경 등이 필요해지므로, 생산성의 저하나 비용 증가를 초래하는 것이 된다.
이와 같이, 종래의 S/H형 구동 회로 내장의 TFT-LCD 에서는, 아날로그 스위치로서의 TFT의 크기가,고정밀화의 한계를 정해 버린다고 하는 문제가 있었다.
본 발명의 목적은 생산성의 저하나 비용 증가, 및 프레임부의 사이즈를 증대시키는 일없이, 고정세화를 실현할 수 있는 액정 표시 장치를 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명의 제l 특징은 상호 교차하는 복수 라인의 신호선 및 복수 라인의 주사선, 상기 신호선과 주사선의 각 교점 근방에 배치된 화소 스위칭 소자, 상기 화소 스위칭 소자에 접속된 화소 전극을 포함하는 어레이 기판, 상기 화소 전극과 대향하는 대향 전극을 포함하는 대향 기판, 상기 어레이 기판과 상기 대향 기판과의 사이에 보유된 액정층을 갖는 액정 표시 패널과, 상기신호선에 영상 신호를 공급하는 신호선 구동 회로와, 상기 주사선에 주사 신호를 공급하는 주사선 구동 회로와, 상기 신호선 구동 회로와 상기 주사선 구동 회로를 구동하기 위한 외부 구동 회로를 구비한 액정 표시 장치에 있어서, 상기 신호선 구동 회로는 정극성의 영상 신호를 전송하는 정극성 비디오 버스군과, 부극성의 영상 신호를 전송하는 부극성 비디오 버스군과, 각각이 접속 배선을 통해 상기 정극성 비디오 버스군의 하나에 접속되는 복수의 PchTFT 스위치와, 각각이 접속 배선을 통해 상기부극성 비디오 버스군의 하나에 접속되는 복수의 NchTFT 스위치를 포함하고, 인접하는 상기 PchTFT 스위치와 상기 NchTFT 스위치로 이루어지는 스위치쌍이 공통의 상기 신호선에 접속됨과 함께, (2N-1)개째(N: 자연수)의 신호선에 접속된 PchTFT 스위치의 소스 전극과, (2N)개째의 신호선에 접속된 PchTFT 스위치의 소스 전극이 공통의 컨택트홀을 통해 상기 정극성 비디오 버스군의 중 1개에 접속된다.
바람직한 형태로서, 상기 (2N)개째의 신호선에 접속된 NchTFT 스위치의 소스 전극과, (2N+l)개째의 신호선에 접속된 NchTFT 스위치의 소스 전극을 공통의 컨택트홀을 통해 상기 부극성 비디오 버스군의 중 1개에 접속한다.
본 발명의 제2의 특징은, 상호 교차하는 복수 라인의 신호선 및 복수 라인의 주사선, 상기 신호선과 주사선의 각 교점 근방에 배치된 화소 스위칭 소자, 상기 화소 스위칭 소자에 접속된 화소 전극을 포함하는 어레이 기판, 상기 화소 전극과 대향하는 대향 전극을 포함하는 대향 기판, 상기 어레이 기판과 상기 대향 기판과의 사이에 보유된 액정층을 갖는 액정 표시 패널과, 상기 신호선에 영상 신호를 공급하는 신호선 구동 회로와, 상기 주사선에 주사 신호를 공급하는 주사선 구동 회로와, 상기 신호선 구동 회로와 상기 주사선 구동 회로를 구동하기 위한 외부 구동 회로를 구비한 액정 표시 장치에 있어서, 상기 신호선 구동 회로는 정극성의 영상 신호를 전송하는 정극성 비디오 버스군과, 부극성의 영상 신호를 전송하는 부극성 비디오 버스군과, 각각이 접속 배선을 통해 상기 정극성 비디오 버스군의 하나에 접속되는 복수의 PchTFT 스위치와, 각각이 접속 배선을 통해 상기 부극성 비디오 버스군의 하나에 접속되는 복수의 NchTFT 스위치를 포함하고, 인접하는 상기 PchTFT 스위치와 상기 NchTFT 스위치로 이루어지는 스위치쌍이 공통의 상기 신호선에 접속됨과 함께, (2N-1)개째(N: 자연수)의 신호선에 접속된 NchTFT 스위치의 소스 전극과, (2N)개째의 신호선에 접속된 NchTFT 스위치의 소스 전극이 공통의 컨택트홀을 통해 상기 부극성 비디오 버스군의 중 1개에 접속된다.
바람직한 형태로서, 상기 (2N)개째의 신호선에 접속된 PchTFT 스위치의 소스 전극과 (2N+1)개째의 신호선에 접속된 PchTFT 스위치의 소스 전극을 공통의 컨택트홀을 통해 상기 정극성 비디오 버스군의 중의 1개에 접속한다.
상기 구성에 의하면, 스위치쌍의 폭을 단축할 수가 있기 때문에, PchTFT의 소스 전극과 NchTFT의 소스 전극의 컨택트홀을 개별로 형성한 종래 구조에 비해, 보다 좁은 화소 피치로도 스위치쌍을 병렬로 배치할 수가 있다. 이 때문에, 종래 구조에서는 PchTFT과 NchTFT를 교대로 배치해야만 하도록 한 경우에도, 화소 피치가 PchTFT와 NchTFT를 병렬로 배치 가능한 범위이면, 상기 종래 구조에 비해 회로 규모를 작게 할 수가 있다. 특히 S/H 형 구동 회로 내장의 액정 표시 장치에 적용한 경우에는, 간단한 구성으로 프레임부의 면적을 작게 할 수가 있다. 따라서, 신호선 구동 회로가 차지하는 프레임부의 사이즈를 증가시키는 일없이, 고정세화를 실현할 수가 있다. 또한, PchTFT 스위치와 NchTFT 스위치로 이루어지는 스위치쌍을 종래와 동일한 프로세스로 어레이 기판 상에 형성할 수 있으므로, TFT의 L 길이를 짧게하거나, 컨택트 사이즈를 작게 했을 때와 같이, 제조 공정의 추가나 변경 등이 불필요하므로, 생산성 저하나 비용 증가를 초래하는 일이 없다.
또한, 상기 목적을 달성하기 위해, 본 발명의 제3의 특징은 상호 교차하는 복수개의 신호선 및 복수개의 주사선, 상기 신호선과 주사선의 각 교점 근방에 배치된 화소 스위칭 소자, 상기 화소 스위칭 소자에 접속된 화소 전극을 포함하는 어레이 기판, 상기 화소 전극과 대향하는 대향 전극을 포함하는 대향 기판, 상기 어레이 기판과 상기 대향 기판과의 사이에 보유된 액정층을 갖는 액정 표시 패널과, 상기 신호선에 영상 신호를 공급하는 신호선 구동 회로와, 상기 주사선에 주사 신호를 공급하는 주사선 구동 회로와, 상기 신호선 구동 회로와 상기 주사선 구동 회로를 구동하기 위한 외부 구동 회로를 구비한 액정 표시 장치에 있어서, 상기 신호선 구동 회로는 정극성의 영상 신호를 전송하는 정극성 비디오 버스군과, 부극성의 영상 신호를 전송하는 부극성 비디오 버스군과, 각각이 접속 배선을 통해 상기 정극성 비디오 버스군의 하나에 접속되는 복수의 PchTFT 스위치와, 각각이 접속 배선을 통해 상기부극성 비디오 버스군의 하나에 접속되는 복수의 NchTFT 스위치와, 인접하는 상기 PchTFT 스위치와 상기 NchTFT 스위치로 이루어지는 스위치쌍이 공통의 상기 신호선에 접속됨과 함께, 상기 스위치쌍을 구성하는 PchTFT 스위치와 NchTFT 스위치의 드레인 전극을 인접시켜 형성하고, 또한, 이들의 드레인 전극에 걸치는공통의 컨택트홀을 통해 상기 각 드레인 전극 상기 신호선에 접속된다.
상기 구성에 따르면, 스위치쌍의 폭을 단축할 수가 있기 때문에, 보다 좁은 화소 피치에서도 스위치쌍을 병렬로 배치할 수가 있다. 이 때문에, 프레임부의 사이즈를 증대시키는 일없이 고정세화를 실현할 수가 있다.
바람직한 형태로서, 상기 각 드레인 전극에 걸치는 공통의 컨택트홀의 개구 면적을 상기 PchTFT 스위치 및 NchTFT 스위치의 각소스 전극이 상기 비디오 버스에 접속되는 컨택트홀의 개구 면적의 2배 이상으로 한다.
상기 형태에 따르면, 프레임부의 치수를 증대시키는 일없이, 고정세화를 실현할 수가 있는 것 외에, 전자 이동도의 저하를 확실하게 방지할 수가 있다.
또한, 본 발명의 제4의 특징은 상호 교차하는 복수개의 신호선 및 복수개의 주사선, 상기 신호선과 주사선의 각 교점 근방에 배치된 화소 스위칭 소자, 상기 화소 스위칭 소자에 접속된 화소 전극을 포함하는 어레이 기판, 상기 화소 전극에 대향하는 대향 전극을 포함하는 대향 기판, 상기 어레이 기판과 상기 대향 기판과의 사이에 보유된 액정층을 갖는 액정 표시 패널과, 상기 신호선에 영상 신호를 공급하는 신호선 구동 회로와, 상기 주사선에 주사 신호를 공급하는 주사선 구동 회로와, 상기 신호선 구동 회로와 상기 주사선 구동 회로를 구동하기 위한 외부 구동 회로를 구비한 액정 표시 장치에 있어서, 상기 신호선 구동 회로는 정극성의 영상 신호를 전송하는 정극성 비디오 버스군과, 부극성의 영상 신호를 전송하는 부극성 비디오 버스군과, 각각이 접속 배선을 통해 상기 정극성 비디오 버스군의 하나에 접속되는 복수의 PchTFT 스위치와, 각각이 접속 배선을 통해 상기 부극성 비디오버스군의 하나에 접속되는 복수의 NchTFT 스위치와, 인접하는 상기 PchTFT 스위치와 상기 NchTFT 스위치로 이루어지는 스위치쌍이 공통의 상기 신호선에 접속됨과 함께, 상기 스위치쌍을 구성하는 PchTFT 스위치와 NchTFT 스위치의 드레인 전극이 서로 요철 형상으로 맞물리도록 인접시켜 형성하고, 또한, 상기 각 볼록형으로 형성한 컨택트홀을 이용하여, 상기 각 드레인 전극을 대응하는 상기 신호선에 접속한다.
상기 구성에 따르면, 컨택트홀이 거의 일직선상으로 배치됨으로써, 스위치쌍의 폭을 단축할 수가 있기 때문에, 보다 좁은 화소 피치에서도 스위치쌍을 배열하여 병렬로 배치할 수가 있다. 이 때문에, 프레임부의 사이즈를 증대시키는 일없이 고정세화를 실현할 수가 있다. 또한, 인접하는 드레인 전극을 서로 요철형으로 맞물리게 함으로써, 드레인 영역의 전폭이 상기 제3의 특징의 액정 표시 장치보다도 좁게 되어, 도트 피치의 한 층의 단축이 가능하게 된다.
바람직한 형태로서, 상기 각 볼록형으로 형성한 컨택트홀을 연통하는 홈으로 한다.
상기 형태에 따르면, 전자 이동도의 저하를 확실하게 방지하며, 또한, 제조 패턴을 단순화할 수가 있다.
도 1은 일반적인 S/H 형 구동 회로 내장의 TFT-LCD의 회로 구성도.
도 2는 도 1의 어레이 기판 상에 설치된 신호선 구동 회로의 개략 구성도.
도 3a는 도 2에 도시한 아날로그 스위치의 구성을 나타내는 평면도.
도 3b는 도 2에 도시한 아날로그 스위치의 구성을 나타내는 단면도.
도 4는 종래의 액정 표시 장치의 어레이 기판 상에 설치된 신호 구동 회로의 다른 개략 구성도.
도 5는 실시 형태 1에 관한 TFT-LCD의 회로 구성도.
도 6은 도 1에 도시하는 아날로그 스위치의 확대 구성도.
도 7은 도 6의 각 비디오 버스에 공급되는 영상 신호의 배열을 도시하는 설명도.
도 8은 실시 형태 2에 있어서의 아날로그 스위치의 확대 구성도.
도 9는 실시 형태 3에 관한 TFT-LCD의 회로 구성도.
도 10은 도 9에 도시하는 아날로그 스위치의 확대 구성도.
도 11은 도 10의 각 비디오 버스에 공급되는 영상 신호의 배열을 도시하는 설명도.
도 12는 실시 형태 4에 관한 TFT-LCD의 회로 구성도.
도 13은 도 12에 도시하는 아날로그 스위치의 확대 구성도.
도 14는 도 13의의 각 비디오 버스에 공급되는 영상 신호의 배열을 도시하는 설명도.
도 15는 실시 형태 5에 관한 TFT-LCD의 회로 구성도.
도 16은 신호선 구동 회로의 개략 동작을 설명하기 위한 타임차트.
도 17은 도 15의 신호선에 접속되는 아날로그 스위치의 확대 구성도.
도 18a는 아날로그 스위치 SWna, SWnb을 구성하는 NchTFT 및 PchTFT의 각 드레인 영역의 상세한 구성을 나타내는 평면도.
도 18b는 아날로그 스위치 SWna, SWnb를 구성하는 NchTFT 및 PchTFT의 각 드레인 영역의 상세한 구성을 나타내는 단면도.
도 19는 실시 형태 6의 구성을 도시하는 평면도.
도 20a는 실시 형태 7의 구성을 도시하는 평면도.
도 20b는 도 20a의 X-X의 위치에서 화살표 방향으로 보았을 때의 단면도.
도 20c는 도 20a의 Y-Y의 위치에서 화살표 방향으로 보았을 때의 단면도.
도 21은 실시 형태 8의 구성을 나타내는 평면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : TFT-LCD 표시부
110 : 표시부
113 : TFT
114 : 화소 전극
115 : 대향전극
116 : 액정층
117 : 보조 용량부
120 : 주사선 구동 회로
121 : 시프트 레지스터(S/R)
122 : 주사선 구동 버퍼
130 : 신호선 구동 회로
131 : 시프트 레지스터(S/R)
132 : 아날로그 스위치 구동 버퍼
133 : 비디오 버스
134 : 아날로그 스위치
135 : 아날로그 스위치 제어선
140 : 프레임부
150 : 시프트 레지스터
160 : 신호 전환 회로
210 : 드레인 전극
220 : 소스 전극
221 : 컨택트홀
230 : 신호선 구동 회로
240 : 신호선 구동 회로
260 : 신호 전환 회로
310 : 드레인 전극
320 : 소스 전극
321 : 컨택트홀
330 : 신호선 구동 회로
360 : 신호 전환 회로
410 : 드레인 전극
420 : 소스 전극
421 : 컨택트홀
430 : 신호선 구동 회로
431 : 컨택트홀
510 : 드레인 전극
520 : 소스 전극
521 : 컨택트홀
901 : 기판
902 : N형 영역
903 : LDD 영역
904 : 진성 반도체 영역
905 : P형 영역
906 : 게이트 절연막
907 : 게이트 전극
908 : 층간 절연막
909 : 소스·드레인 전극
909A : 드레인 전극
910 : 패시베이션막
911 : 활성층
921 : 컨택트홀
922 : 컨택트홀
922A : 컨택트홀
922B : 컨택트 홀
이하에, 본 발명에 관계되는 액정 표시 장치의 실시 형태에 관해서 설명하기로 한다.
[실시 형태 1]
도 5는 실시 형태 1에 관한 TFT-LCD의 회로 구성도로서, 특히 신호선 구동 회로(230)와 그 주변 부분의 회로 구성도이다. 이 실시 형태 1에서는 8상 4분할 구동의 액정 표시 패널을 예로서 설명하므로, 도 1의 신호선 구동 회로(130)와는 회로 구성이 다르다. 다른 부분의 구성은 도 1과 동일하고, 동일 부분에는 원칙적으로 동일 부호를 붙이고 있다. 다만, 예외적으로 도 1 내지 도 4의 구성 요소와 동일 부분이더라도, 다른 부호, 명칭을 붙이고 설명하고 있는 부분이 있다.
도 5에서, 도시하지 않은 어레이 기판 상에는, 24개의 신호선 S1∼S24를 1블록으로 하여 병렬로 32개 블록이 배치되어 있다(도 5에서는 1블록만을 도시한다). 이들 신호선은 동일 기판 상에 집적화된 신호선 구동 회로(230)에 의해 구동된다.
신호선 구동 회로(230)는, 도시하지 않은 외부 구동 회로에서 공급되는 수평 동기 신호 IN1,수평 클럭 신호 XCLK1 및 XCLK2에 의해 구동되는 클럭드 인버터형의 시프트 레지스터(150)(도 5에서는 32단 중 일부를 도시한다)와, 정극성의 영상 신호가 공급되는 비디오 버스 P1∼P12와, 부극성의 영상 신호가 공급되는 비디오 버스 N1∼N12과, 시프트 레지스터(150)의 출력에 의해 제어되고, 비디오 버스 P1∼P12, Nl∼N12 각각에 공급되는 영상 신호를 신호선 Sl∼S24에 전달하는 Pch의 아날로그 스위치 SWpa, SWpb, SWpc, SWpxd, ···SWpx, Nch의 아날로그 스위치 SWna, SVnb, SWnc, SWnd, ···SWnx로 구성되어 있다.
이 실시 형태 1의 액정 표시 패널은 표시 화면 세로로 4분할되어 있다. 그리고, 1 분할의 영역에는, 전술한 24개의 신호선 S1∼S24(l블록)이 병렬로 32개 블록 배치되어 있다.
시프트 레지스터(150)의 출력은 신호 전환 회로(160)를 통해 24개의 신호선 Sl∼S24에 대응한 타이밍 신호선 TS1∼TS4에 분배된다. 이 타이밍 신호선 TSl∼TS4는 각각 아날로그 스위치 SWna∼SWnx, SWpa∼SWpx를 구성하는 MOS 트랜지스터의 게이트 전극에 접속되어 있다.
신호 전환 회로(160)에는, 도시하지않은 외부 구동 회로로부터 극성 반전 신호 Vpol이 공급되어 있고, 각 신호선에 출력되는 영상 신호의 극성은 극성 반전 구동을 위해 1프레임마다 전환된다. 이에 따라, 인접하는 신호선에는 정극성의 영상 신호와 부극성의 영상 신호가 1프레임마다 교대로 출력된다.
도 6은 도 5의 신호선 S1, S2, S23, S24에 접속되는 아날로그 스위치의 확대 구성도이다.
아날로그 스위치 SWpa, SWpb는 정극성의 비디오 버스 P1에 접속되고, 아날로그 스위치 SWpw, SWpx는 정극성의 비디오 버스 P12에 접속되어 있다. 이들 아날로그 스위치는 PchTFT으로 이루어지는 아날로그 스위치이다. 또한, 아날로그 스위치 SWna, SWnb는 부극성의 비디오 버스 Nl에 접속되고, 아날로그 스위치 SWnw, SWnx는 부극성의 비디오 버스 N12에 접속되어 있다.
신호선 S1, S2,. . . S23, S24에는, Pch, Nch 각각의 아날로그 스위치가 쌍(이하, 아날로그 스위치쌍)으로 되어 병렬로 배치되고, 각각의 드레인 전극(210)이 공통으로 접속됨으로써, 극성 반전 구동을 가능하게 하고 있다.
이 실시 형태 1에서는 V라인 반전 구동을 행하고 있는 것으로 설명하면, (2N-1)개째(N: 자연수)의 신호선 S1, S3, ···S23이 정극성인 때 (2N)개째의 신호선 S2, S4, ···S24는 부극성이고, 또한 신호선 S1, S3, S 23가 부극성인 때 신호선 S2, S4, ···S24는 정극성이 된다. 이 극성은 1프레임마다 반전하고, 플리커가 없는영상을 제공하고 있다.
이 아날로그 스위치쌍은 1 도트 피치내의 폭으로 구성되어야 한다. 신호선 S1에는 PchTFT인 SWDa가, 신호선 S2에는 PchTFT인 SWpb가 접속되어 있고, SWpa, SWpb의 소스 전극은 공통의 정극성의 비디오 버스 P1에 접속되어 있다. 이 때, Pch의 소스 전극(220)에 있어서의 컨택트홀(221)은 SWpa, SWpb에서 공통화되어 있다.
이러한 구성을 채용함으로써, 아날로그 스위치쌍의 폭을 단축화할 수가 있다. 이 때문에, 예를 들면, 약 55μm 피치의 도트 사이즈까지 프레임의 사이즈를 증대하는 일없이 아날로그 스위치를 배치하는 것이 가능해진다.
도 7은 각 비디오 버스에 공급되는 영상 신호의 배열을 도시하는 설명도이다. 비디오 버스 P1, P2, ···Pl2, Nl, N2, ···N12에 공급되는 영상 신호는 극성 반전 신호 Vpo1에 의해 1프레임마다 극성 반전되어 있다. V라인 반전 구동을 행한 경우, 정극성의 비디오 버스 P1은 홀수 프레임에서는 신호선 S1에 영상 신호를 공급하고, 짝수 프레임에서는 신호선 S2에 영상 신호를 공급한다. 또한, 부극성의 비디오 버스 N1은 홀수 프레임에서는 신호선 S2에 영상 신호를 공급하고, 짝수 프레임에서는 신호선 S1에 영상 신호를 공급한다. 여기서, 홀수 프레임과 짝수 프레임에 있어서의 신호선의 대응 관계를 교체하더라도, 마찬가지로 V라인 반전 구동을 할 수 있음은 물론이다.
[실시 형태 2]
이 실시 형태 2에서는, 실시 형태 1의 TFT-LCD(도 5)에서, 아날로그 스위치의 Pch, Nch의 배치를 교체한 예에 관해서 설명한다. 즉 실시 형태 2에서는, 아날로그 스위치를 병렬로 배치하고, 또한 Nch의 소스 전극에 있어서의 컨택트홀을 공통화한 TFT-LCD에 관해서 설명한다. 다만, TFT-LCD의 회로 구성에 대해서는 설명을 생략하기로 한다.
도 8은 실시 형태 2에 있어서의 신호선 S1, S2, S23, S24에 접속되는 아날로그 스위치의 확대 구성도로서, 도 6과 동일 부분에는 동일 부호를 붙이고 있다.
아날로그 스위치 SWpa, SWpb는 정극성의 비디오 버스 P1에 접속되고, 아날로그 스위치 SWpw, SWpx는 정극성의 비디오 버스 P12에 접속되어 있다. 이들의 아날로그 스위치는 PchTFT으로 이루어지는 아날로그 스위치이다. 또한, 아날로그 스위치 SWna, SWnb는 부극성의 비디오 버스 N1에 접속되고, 아날로그 스위치 SWnw, SWnx는 부극성의 비디오 버스 N12에 접속되어 있다. 이들의 아날로그 스위치는 NchTFT으로 이루어지는 아날로그 스위치이다.
신호선 S1, S2, ···S23, S24에는, Pch, Nch 각각의 아날로그 스위치가 쌍(이하, 아날로그 스위치쌍)으로 되어 병렬로 배치되고, 각각의 드레인 전극(310)이 공통으로 접속됨으로써, 극성 반전 구동을 가능하게 하고 있다.
이 실시 형태 2에서는 V라인 반전 구동을 행하고 있는 것으로 설명하면, (2N-l)개째의 신호선 S1, S3, ···S23이 정극성인 때 (2N)개째의 신호선 S2, S4, ···S24는 부극성이고, 또한 신호선 S1, S3, ···S23가 부극성인 때 신호선S2, S4, ···S24는 정극성이 된다. 이 극성은 1프레임마다 반전하여 플리커가 없는 영상을 제공하고 있다.
이 아날로그 스위치쌍은 l도트 피치내의 폭으로 구성되지 않으면 안된다. 신호선 S1에는 NchTFT인 SWna가, 신호선 S2에는 NchTFT인 SWnb가 접속되어 있고, SWna, SWnb의 소스 전극은 공통의 부극성 비디오 버스 N1에 접속되어 있다. 이 때, 소스 전극(320)에 있어서의 컨택트홀(321)은 SWna, SWnb에서 공통화되어 있다. 이러한 구성을 채용함으로써, 아날로그 스위치쌍의 폭을 단축화시킬 수 있다. 이 때문에, 예를 들면, 약 55μm 피치의 도트 사이즈까지 프레임 사이즈를 증대하는 일없이 아날로그 스위치를 배치하는 것이 가능해진다. 또, 비디오 버스 P1, P2, ···P12, Nl, N2, ···N12에 공급되는 영상 신호에 대해서는 실시 형태 1의 도 3과 동일하기 때문에 설명을 생략하기로 한다.
[실시 형태 3]
이 실시 형태 3에서는, 실시 형태 1의 구조에 의한 아날로그 스위치를 병렬로 배치하고, 또한 Pch, Nch의 소스 전극에 있어서의 컨택트홀을 공통화한 TFT-LCD에 관해서 설명한다.
도 9는 실시 형태 3에 관한 TFT-LCD의 회로 구성도로서, 특히 신호선 구동 회로(330)와 그 주변 부분의 회로 구성도이다. 이 실시 형태 3에 있어서도, 8상 4 분할 구동의 액정 표시 패널을 예로서 설명한다. 또한, 도 5의 신호선 구동 회로(230)와는 아날로그 스위치의 배치나 타이밍 신호선 및 비디오 버스의 접속이 다르지만, 다른 부분의 구성은 도 5와 동일하고 동일 부분에는 동일 부호를 붙이고있다.
도 9에서, 도시하지 않은 어레이 기판 상에는 24개의 신호선 S1∼S24를 1블록으로 하여 병렬로 32개 블록이 배치되어 있다(도 5에서는 1블록만을 도시한다). 이들 신호선은 동일 기판 상에 집적화된 신호선 구동 회로(330)에 의해 구동된다.
신호선 구동 회로(330)는 도시하지 않은 외부 구동 회로에서 공급되는 수평 동기 신호 IN1, 수평 클럭 신호 XCLKl 및 XCLK2에 의해 구동되는 클럭드 인버터형의 시프트 레지스터(150)(도 5에서는 32단 중 일부를 도시함)와, 정극성의 영상 신호가 공급되는 비디오 버스 P1∼P13와, 부극성의 영상 신호가 공급되는 비디오 버스 N1∼N12과, 시프트레지스터(150(의 출력에 의해 제어되고, 비디오 버스 P1∼P13, N1∼N12 각각에 공급되는 영상 신호를 신호선 S1∼S24에 전달하는 Pch의 아날로그 스위치 SWpa, SWpb, SWpc, SWpd, ···SWpw, SWpx, Nch의 아날로그 스위치 SWna, SWnb, SWnc, SWnd, ···SWnw, SWnx로 구성 되어 있다.
이 실시 형태 3의 구성에서는, 아날로그 스위치 SWpa의 소스 전극은 단독으로 정극성의 비디오 버스 P1에 접속되는 것으로 되기 때문에, 정극성의 비디오 버스는 부극성의 비디오 버스보다도 1개 많은 구성으로 된다.
또한, 이 실시 형태 3의 액정 표시 패널에 대해서도, 표시 화면은 4분할되어 있다. 그리고, 1분할의 영역에는, 전술한 24개의 신호선 Sl∼S24(1블록)이 병렬로 32개 블록 배치되어 있다.
시프트 레지스터(150)의 출력은 신호 전환 회로(260)를 통해 24개의 신호선 S1∼S24에 대응한 타이밍 신호선 TS1∼TS4에 분배된다. 이 타이밍 신호선TSl∼TS4는 각각 아날로그 스위치 SWna∼SWnx, SWpa∼SWpx를 구성하는 MOS 트랜지스터의 게이트 전극에 접속되어 있다.
신호 전환 회로(260)에는, 도시하지 않은 외부 구동 회로에서 극성 반전 신호 Vpo1가 공급되어 있고, 각 신호선에 출력되는 영상 신호의 극성은 극성 반전 구동을 위해 1프레임마다 전환된다. 이에 따라, 인접하는 신호선에는 정극성의 영상 신호와 부극성의 영상 신호가 1프레임마다 교대로 출력된다.
도 10은 도 9의 신호선 S1, S2, S3, S4에 접속되는 아날로그 스위치의 확대 구성도이다.
아날로그 스위치 SWpa는 정극성의 비디오 버스 P1에 접속되고, 아날로그 스위치 SWpb, SWpc는 정극성의 비디오 버스 P2에 접속되어 있다. 이들의 아날로그 스위치는 PchTFT로 이루어지는 아날로그 스위치이다. 또한, 아날로그 스위치 SWna, SWnb는 부극성의 비디오 버스 Nl에 접속되고, 아날로그 스위치 SWnc, SWnd는 부극성의 비디오 버스 N 2에 접속되어 있다. 이들의 아날로그 스위치는 NchTFT로 이루어지는 아날로그 스위치이다.
신호선 S1·, S2, S3, S4에는, Pch, Nch 각각의 아날로그 스위치가 쌍(이하, 아날로그 스위치쌍)으로 되어 병렬로 배치되고, 각각의 드레인 전극(410)이 공통으로 접속됨으로써 극성 반전 구동을 가능하게 하고 있다.
이 실시 형태 3에서는 V라인 반전 구동을 행하고 있는 것으로 설명하면, (2N-1)개째의 신호선 S1, S3 (, ···S23)이 정극성인 때 (2N)개째의 신호선 S2, S4 (, ···S24)는 부극성이고, 신호선 Sl, S3 (, ···S23)이 부극성인 때 신호선 S2, S4 (, ···S24)은 정극성으로 된다. 이 극성은 1프레임마다 반전하여, 플리커가 없는 영상을 제공하고 있다.
이 아날로그 스위치쌍은 1 도트 피치내의 폭으로 구성되지 않으면 안된다. 신호선 S1에는 PchTFT인 SWpa가, 신호선 S2에는 PchTFT인 SWpb가, 또한 신호선 S3에는 PchTFT인 SWpc가 각각 접속되어 있다. 그리고, SWpb, SWpc의 소스 전극은 공통의 정극성 비디오 버스 P2에 접속되어 있다. 또한, 신호선 S1에는 NchTFT인 SWna가, 신호선 S2에는 NchTFT인 SWnb가 각각 접속되어 있다. 그리고, SWna, SWnb의 소스 전극은 공통의 부극성 비디오 버스 N1에 접속되어 있다. 그리고, Pch의 소스 전극(420)에 있어서의 컨택트홀(421)은 SWpb, SWpc에서 공통화되어 있다. 또한 Nch의 소스 전극(42O)에서의 컨택트홀(421)은 SWna, SWnb 및 SWnc, SWnd에서 각각 공통화되어 있다.
이러한 구성을 채용함으로써, 아날로그 스위치쌍의 폭을 단축화시킬 수 있다. 이 때문에, 예를 들면, 약 50μm 피치의 도트 사이즈까지 프레임 사이즈가 증대하는 일없이 아날로그 스위치를 배치하는 것이 가능해진다. 도 1 각 비디오 버스에 공급되는 영상 신호의 배열을 도시하는 설명도이다. 비디오 버스 P1, P2, ···P13, N1, N2, ···N12에 공급되는 영상 신호는 극성 반전 신호 Vpol에 의해 l프레임마다 극성 반전되어 있다. V라인 반전 구동을 행한 경우, 정극성의 비디오 버스 P2는 홀수 프레임에서는 신호선 S3에 영상 신호를 공급하고, 짝수 프레임에서는 신호선 S2에 영상 신호를 공급한다. 또한, 정극성의 비디오 버스 Pl은 홀수 프레임만 신호선 S1에 영상 신호를 공급하고, 동일하게 정극성의 비디오 버스 P 13는홀수 프레임만 신호선 S24에 영상 신호를 공급한다. 한편,부극성의 비디오 버스 N1은 홀수 프레임에서서는 신호선 S2에 영상 신호를 공급하고, 짝수 프레임에서는 신호선 S1에 영상 신호를 공급한다. 여기서, 홀수 프레임과 짝수 프레임에 있어서의 신호선의 대응 관계를 교체하더라도, 마찬가지로 V라인 반전 구동을 할 수 있음은 물론이다.
[실시 형태 4]
이 실시 형태 4에서는, 실시 형태 3의 TFT-LCD(도 5)에서, 아날로그 스위치의 Pch, Nch의 배치를 교체한 예에 관해서 설명한다.
도 12는 실시 형태 4에 관한 TFT-LCD의 회로 구성도로서, 특히 신호선 구동 회로(430)와 주변 부분의 회로 구성도이다. 이 실시 형태 4에 있어서도, 8상 4분할 구동의 액정 표시 패널을 예로서 설명한다. 또한, 도 9의 신호선 구동 회로(330)와는 아날로그 스위치의 배치나, 타이밍 신호선 및 비디오 버스의 접속이 다르지만, 다른 부분의 구성은 도 9와 동일하고, 동일 부분에는 동일 부호를 붙이고 있다.
도 12에서, 도시하지 않은 어레이 기판 상에는 24개의 신호선 S1∼S24를 1블록으로하여 병렬로 32개 블록이 배치되어 있다(도 8에서는 1블록만을 도시한다). 이들 신호선은 동일 기판 상에 집적화된 신호선 구동 회로(430)에 의해 구동된다.
신호선 구동 회로(430)는 도시하지 않은 외부 구동 회로에서 공급되는 수평 동기 신호 IN1, 수평 클럭 신호 XCLK1 및 XCLK2에 의해 구동되는 클럭드 인버터형의 시프트 레지스터(150)(도 8에서는 32단 중 일부를 도시한다)와, 정극성의 영상신호가 공급되는 비디오 버스 P1∼P12와, 부극성의 영상 신호가 공급되는 비디오 버스 N1∼N13과, 시프트 레지스터(150)의 출력에 의해 제어되고, 비디오 버스 Pl∼P12, N1∼N13 각각에 공급되는 영상 신호를 신호선 S1∼S24에 전달하는 Pch의 아날로그 스위치 SWpa, SWpb, SWpc, SWpd, ···SWpw, SWpx, Nch의 아날로그 스위치 SWna, SWnb, SWnc, SWnd, ···SWnw, SWnx 로 구성되어 있다.
이 실시 형태 4의 구성에서는, 아날로그 스위치 SWnx의 소스 전극은 단독으로 부극성의 비디오 버스 N13에 접속되는 것으로 되기 때문에 부극성의 비디오 버스는 정극성의 비디오 버스보다도 1개 많은 구성으로 된다.
또한, 이 실시 형태 4의 액정 표시 패널에 대해서도 표시 화면은 4분할되어 있다. 그리고, 1분할의 영역에는, 상술한 24개의 신호선 S1∼S24(1블록)이 병렬로 32개 블록 배치되어 있다.
시프트 레지스터(150)의 출력은 신호 전환 회로(360)를 통해 24개의 신호선 S1∼S24에 대응한 타이밍 신호선 TS1∼TS4에 분배된다. 이 타이밍 신호선 TS1∼TS4은 각각 아날로그 스위치 SWna∼SWnx, SWpa∼SWpx를 구성하는 M0S 트랜지스터의 게이트 전극에 접속되어 있다.
신호 전환 회로(360)에는 도시하지 않은 외부 구동 회로로부터 극성 반전 신호 Vpo1이 공급되어 있고, 각 신호선에 출력되는 영상 신호의 극성은 극성 반전 구동를 위해 1프레임마다 전환된다. 이에 따라, 인접하는 신호선에는 정극성의 영상 신호와 부극성의 영상 신호가 1프레임마다 교대로 출력된다.
도 13은 도 12의 신호선 S1, S2, S3, S4에 접속되는 아날로그 스위치의 확대구성도이다.
아날로그 스위치 SWna는 부극성의 비디오 버스 N1에 접속되고, 아날로그 스위치 SWnb, SWnc는 부극성의 비디오 버스 N2에 접속되어 있다. 이들의 아날로그 스위치는 NchTFT로 이루어지는 아날로그 스위치이다. 또한, 아날로그 스위치 SWpa, SWpb는 정극성의 비디오 버스 P1에 접속되고, 아날로그 스위치 SWpc, SWpd는 정극성의 비디오 버스 P2에 접속되어 있다. 이들의 아날로그 스위치는 PchTFT로 이루어지는 아날로그 스위치이다.
신호선 S1, S2, S3, S4에는 Pch, Nch 각각의 아날로그 스위치가 쌍(이하, 아날로그 스위치쌍)으로 되어 병렬로 배치되고, 각각의 드레인 전극(510)이 공통으로 접속됨으로써 극성 반전 구동을 가능하게 하고 있다.
이 실시 형태 4에서는 V라인 반전 구동을 행하고 있는 것으로 설명하면, (2N-1)개째의 신호선 S1, S3 (, ···S23)가 정극성인 때 (2N)개째의 신호선 S2, S4 (, ···S24)는 부극성이고, 신호선 S1, S3 (, ···S23)가 부극성인 때 신호선 S2, S4 (, ···S24)는 정극성으로 된다. 이 극성은 1프레임마다 반전하여 플리커가 없는 영상을 제공하고 있다.
이 아날로그 스위치쌍은 1 도트 피치내의 폭으로 구성되지 않으면 안된다. 신호선 S1에는 NchTFT인 SWna가, 신호선 S2에는 NchTFT인 SWnb가, 또한 신호선 S3에는 NchTFT인 SWnc가 각각 접속되어 있다. 그리고, SWnb, SWnc의 소스 전극은 공통의 부극성 비디오 버스 N2에 접속되어 있다. 또한, 신호선 S1에는 PchTFT인 SWpa가, 신호선 S2에는 PchTFT인 SWpb가 접속되어 있다. 그리고, SWpa, SWpb의 소스 전극은 공통의 정극성 비디오 버스 P1에 접속되어 있다. 또한, Nch의 소스 전극(520)에 있어서의 컨택트홀(521)은 SWnb, SWnc에서 공통화되어 있다. 또한 Pch의 소스 전극(520)에 있어서의 컨택트홀(521)은 SWpa, SWpb 및 SWpc, SWDd에서 각각 공통화되어 있다.
이러한 구성을 채용함으로써, 아날로그 스위치쌍의 폭을 단축화시킬 수 있다. 이 때문에, 예를 들면, 약 50μm 피치의 도트 사이즈까지 프레임 사이즈를 증대하는 일없이 아날로그 스위치를 배치하는 것이 가능해진다. 도 14는 각 비디오 버스에 공급되는 영상 신호의 배열을 도시하는 설명도이다. 비디오 버스 P1, P2, ···P12, Nl, N2, ···N13에 공급되는 영상 신호는 극성 반전 신호 Vpol에 의해 1프레임마다 극성 반전되어 있다. V라인 반전 구동을 행한 경우, 정극성의 비디오 버스 P1은 홀수 프레임에서는 신호선 S1에 영상 신호를 공급하고, 짝수 프레임에서는 신호선 S2에 영상 신호를 공급한다. 한편, 부극성의 비디오 버스 N2는 홀수 프레임에서는 신호선 S3에 영상 신호를 공급하고, 짝수 프레임에서는 신호선 S2에 영상 신호를 공급한다. 동일하게, 부극성의 비디오 버스 N1은 짝수 프레임만 신호선 S1에, 부극성의 비디오 버스 N13은 홀수 프레임만 S24에 영상 신호를 공급한다. 여기서, 홀수 프레임과 짝수 프레임에 있어서의 신호선의 대응 관계를 교체하더라도, 마찬가지로 V라인 반전 구동할 수 있음은 물론이다.
상술한 실시 형태 1∼4에서는, 아날로그 스위치를 구성하는 PchTFT 및 NchTFT의 소스측의 컨택트홀을 공통화한 예에 관해서 설명하였지만, 다음에는, 드레인측의 컨택트홀을 공통화한 경우의 실시 형태에 관해서 설명하기로 한다. 다만, 도 15 이후의 도면에서는, 도 5 내지 도 14의 구성 요소와 동일 부분이더라도, 다른 부호, 명칭을 붙이고 설명하고 있는 부분이 있다.
[실시 형태 5]
도 15는 실시 형태 5에 따른 TFT-LCD의 회로 구성도로서, 특히 신호선 구동 회로(240)와 그 주변 부분의 회로 구성도이다. 이 실시 형태 5에 있어서도, 8상 4 분할 구동의 액정 표시 패널을 예로서 설명한다.
도 15에서, 도시하지 않은 어레이 기판 상의 상단부에는 신호선 구동 회로(240)가 좌단부에는 주사선 구동 회로(120)가 각각 배치되어 있다. 동일 어레이 기판 상에는 신호선 S1, S2, ···, S24, 주사선 Gl, G2, ·‥, 및 양선의 각교차부에 각각 형성된 화소 스위칭 소자로서의 TFT(l13)가 일체적으로 집적화되어 있다. 또한, 이 어레이 기판과 일정 거리만큼 격리하도록 대향 배치된 대향 전극(1l5)을 갖는 대향 기판(도시하지 않음)과의 사이에 액정층(116)이 보유되어 액정 표시 장치의 주요부가 되는 액정 표시 패널이 구성된다. 도 15에서는 본 발명에 직접적으로 관계하는 신호선 구동 회로(240)의 회로도를 나타내고 있지만, 주사선 구동 회로(120)는 본 발명에 직접 관계하지 않기 때문에 단순히 블록으로 나타내고 있다.
신호선 구동 회로(240)는 주로, 시프트 레지스터(SRl1, SR21, ·‥)와, 인버터(NOT1)를 포함하는 극성 반전 회로와, 이들 2개 회로의 출력을 입력으로 하는 NOR 회로(NORl1, NOR12) 및 그 출력 경로에 극성 반전이나 버퍼로서 접속되는 인버터(NOT l1∼NOT 15)를 통해 타이밍 신호가 가해지는 타이밍 신호선 TS1∼TS4과, 외부에서 영상 신호가 공급되는 비디오 버스 P1, P2, ···P12 및 Nl, N2, ···N12(도 15에서는 중간을 생략)와, 타이밍 신호선 TS1∼TS4 중 어느 것인가에 각각 게이트가 접속되고, 비디오 버스 P1, P2, ···P12 및 Nl, N2, ···N12 중 어느 것인가에 각각 소스가 접속되고, 신호선 S1, S2, ···에 드레인이 공통 접속된 아날로그 스위치 SWna, SWnb, ···, SWnx 및 아날로그 스위치 SWPa, SWpb, ···SWpx로 구성되어 있다. 이 중, 아날로그 스위치 SWna 및 SWpa, 아날로그 스위치 SWnb 및 SWpb, ·‥, 아날로그 스위치 SWnx 및 SWpx가 각각 전술한 아날로그 스위치쌍을 구성하고 있다.
도 16은 신호선 구동 회로(240)의 개략 동작을 설명하기 위한 타임차트이다. 여기서, 수평 동기 신호 IN1와 수평 클럭 신호 XCLKl(XCLK2은 XCLK1을 반전한 것이기때문에 생략한다)이 시프트 레지스터에 인가되면, 시프트 레지스터(SR11, SR21, SR31, SR41)로부터는 순차 클럭 신호의 1주기 분만큼 H 레벨이 되는 동기 신호가 출력된다. 그리고, 극성 반전 신호 Vpo1에 의해 l프레임마다 극성이 변화하는 총 4 종류의 동기 신호가 타이밍 신호선 TS1∼TS4에 분배된다. 이들의 동기 신호는 아날로그 스위치 SWna, SWnb, ···, SWnx 및 아날로그 스위치 SWpa, SWDb, ···SNVpx를 구성하는 TFT의 각 게이트에 인가된다. 또한, 이들의 동기 신호에 동기하여 영상 신호가 비디오 버스 P1∼P12 및 Nl∼Nl2를 통해 아날로그 스위치 SWna, SWnb, ·‥, SWnx 및 아날로그 스위치 SWpa, SWpb, ···SWpx를 구성하는 TFT의 각 소스에 인가된다. 이에 따라, NchTFT의 소스에 부극성의 영상 신호가 공급되고, PhTFT의 소스에 정극성의 영상 신호가 공급된다. 또한, NchTFT의 게이트에 정극성의 동기 신호가 전송되고, PchTFT의 게이트에 부극성의 동기 신호가 전송된다. 이 결과, 극성 반전 신호 Vpo1의 변화에 따라 1프레임마다 극성이 반전하는 영상 신호가 신호선 Sl, S2, ···S24에 공급된다.
도 17은 도 15의 신호선 S1, S2에 접속되는 아날로그 스위치의 확대 구성도이다. 도 2와 동일 부분에는 동일 부호를 붙여, 그 설명을 생략하기로 한다.
이 실시 형태 5는 아날로그 스위치쌍인 아날로그 스위치 SWna, SWpa, 아날로그 스위치 SWnb, SWpb, ‥· 아날로그 스위치 SWnx, SWpx를 구성하는 NchTFT 및 PchTFT의 드레인 영역을 인접시켜 형성하고, 또한, 이들의 드레인 영역에 걸쳐있는 공통의 컨택트홀을 이용하여 각 드레인부를 신호선 S1, S2, ···S24에 접속한 것이다.
도 18a, 도 18b는 아날로그 스위치 SWna, SWnb를 구성하는 NchTFT 및 PchTFT의 각 드레인 영역의 상세한 구성을 나타내는 평면도 및 단면도이다. 특히, 도 18a는 도 18b에 도시하는 상부, 즉 대향 기판측의 일부 소자를 제거시켜 제조 공정에서의 컨택트홀을 강조하여 도시한 것이다. 여기서, 참조 부호(901)는 기판, 참조 부호(911)는 활성층, 참조 부호(906)는 게이트 절연막, 참조 부호(908)는 층간 절연막, 참조 부호(910)는 패시베이션막이고, 참조 부호(907)는 게이트 전극, 참조 부호(909)는 소스 전극, 참조 부호(909A)는 드레인 전극이다. 도 18a에는 게이트 폭 방향으로 여러개 배치되는 소스 전극(909) 및 드레인 전극(909A) 용의 컨택트홀(921, 922)의 형상 및 그 배치예가 도시되고 있다.
여기서, 컨택트홀(922)은 컨택트홀(921)에 비해 도면의 가로폭 방향으로 2배길이를 가지며, 아날로그 스위치 SWna를 구성하는 NchTFT의 드레인 영역, 즉 N형 영역(902)과, 아날로그 스위치 SWpa를 구성하는 PchTFT의 드레인 영역, 즉 P형 영역(905)과 균등하게 걸치도록 형성되어 있다. 그리고, 컨택트홀(921)에 소스 전극(909)이 형성되고, 컨택트홀(922)에 드레인 전극(909A)이 형성된다.
이러한 구성을 채용함으로써, 아날로그 스위치쌍의 폭을 단축함과 함께, 도트 피치를 약 55μm로 단축시킬 수 있기 때문에, 프레임의 치수를 증대시키는 일없이, 고정세화를 실현할 수가 있다.
여기서, 도 18에 도시한 실시 형태 5의 주요부의 제조 공정에 관해서 설명하기로 한다. 우선, SiO2및 SiNx를 적층한 언더코트부가 제공된 유리 기판(901) 상에 CVD (Chemical Vapour Deposion)법에 의해 비정질 Si 막을 성막하여 엑시머 레이저 어닐링에 의해 폴리실리콘화한 후, 패터닝을 행하여 TFT의 활성층(911)으로 한다. 다음에, 기판(901)의 전면에 CVD법에 의해 게이트 절연막(906)을 성막한 후, MoW 막을 성막하여, 이 상태에서 패터닝을 행하여 TFT의 게이트 전극(907)을 형성한다. 계속해서, CVD법에 의해 층간 절연막(908)을 성막한 후, 컨택트홀(921, 922)을 개구한다.
다음에, Mo, Al, Mo의 순으로 3층 구조로 성막하고, 패터닝을 행하여 소스 전극(909) 및 드레인 전극(909A)을 형성한다. 다음에 패시베이션막(910)을 성막한다. 여기서, 활성층(911)은 이온 도핑법에 의해 불순물이 주입되어 있다. 도면 중, 참조 부호(902)는 N형 영역, 참조 부호(903)는 ON 전류의 저하를 방지하는 LDD(Lightly Doped Drain) 영역, 참조 부호(904)는 진성 반도체(Intrinsic semiconductor) 영역, 참조 부호(905)는 P형 영역이다. 도면의 중앙 부분에서 인접하는 N형 영역(902) 및 P형 영역(905)은 신호선에 접속하기 위한 배선과 컨택트를 형성하기 위한 드레인부이고, 컨택트홀(922)이 N형 영역(902) 및 P형 영역(905)에서 공통으로 사용되어 있다.
이로써, 아날로그 스위치를 구성하는 NchTFT 및 PchTFT의 드레인 영역을 인접시켜, 이들의 드레인 영역에 걸쳐있는 공통의 컨택트홀을 이용하여 각 드레인부를 신호선에 접속하는 액정 표시 패널이 얻어진다.
[실시 형태 6]
도 19는 실시 형태 6의 구성을 나타내는 평면도이다. 즉 도 19는 아날로그 스위치 SWna, SWnb를 구성하는 NchTFT 및 PchTFT의 각 드레인 영역의 상세한 구성을 나타내는 평면도이고, 제조 공정에서의 컨택트홀을 강조하여 도시한 것이다. 또, 이 평면도에 대응하는 단면도는 도 18b와 동일하기 때문에 도시를 생략한다.
N형 영역(902) 및 P형 영역(905)을 인접하여 형성하여, 이들 두개의 영역에 걸치는 컨택트홀의 개구 면적을 소스측의 컨택트홀의 개구 면적과 동일하게 하면, NchTFT 및 PchTFT 각각에 있어서, 드레인측의 컨택트 저항이 소스측의 컨택트 저항보다도 커져, TFT의 전자 이동도의 저하가 예상된다. 이 실시 형태 6은 이러한 전자 이동도의 저하를 미연에 방지하기 위해, N형 영역(902) 및 P형 영역(905)에 걸치는 컨택트홀(922A)의 개구 면적을 소스측의 컨택트홀(92l)의 개구 면적의 2배 또는 2배 이상으로 한 것이다.
이로써, 실시 형태 6에 따르면, 프레임의 사이즈를 증대시키는 일없이, 고정세화를 실현할 수 있다고 하는 효과 외에, 전자 이동도의 저하를 미연에 방지할 수 있다고 하는 효과도 얻어지고 있다.
[실시 형태 7]
도 20a, b, c는 실시 형태 7의 구성을 나타내는 평면도 및 단면도이다. 특히, 도 20a는 도 20b, c에 도시하는 단면도의 상부, 즉 대향 기판측의 일부의 소자을 제거시켜 제조 공정에서의 컨택트홀을 강조하여 도시한 것이다. 또한, 도 20b는 도 20a의 X-X의 위치에서 화살표 방향으로 보았을 때의 단면도이고, 도 20c는 도 20a의 Y-Y의 위치에서 화살표 방향으로 보았을 때의 단면도이다. 도 18과 동일 부분에는 동일 부호를 붙여, 그 설명을 생략하기로 한다.
여기서는, 아날로그 스위치 SWna를 구성하는 NchTFT 및 아날로그 스위치 SWpa를 구성하는 PchTFT의 각 드레인을 도 20a 중의 파선 DL로 도시한 바와 같이, 요철 영역이 서로 맞물리도록 인접시켜 형성함과 함께, 각 볼록 영역에 컨택트홀(922)을 형성하여, 이 컨택트홀(922)을 이용하여 단일의 신호선에 접속하도록 구성하고 있다. 이 경우, 상호 맞물리는 요철 영역에 주목하면, NchTFT은 2개소에 볼록 영역을 가지며, 마찬가지로 PchTFT는 2개소에 볼록 영역을 갖고 있다. 이 때문에, 드레인이 인접하는 영역에는 4개소에 컨택트홀(922)이 형성되어 있다. 그리고, NchTFT의 볼록 영역에 형성된 2개소의 컨택트홀(922)에 대응하여 NchTFT의 소스 영역에 2개소의 컨택트홀(921)이 형성되고, 마찬가지로, PchTFT의 볼록 영역에 형성된 2개소의 컨택트홀(922)에 대응하여 PchTFT의 소스 영역에 2개소의 컨택트홀(921)이 형성되어 있다.
이러한 구성으로 한 경우, 도 18 또는 도 19에 도시한 실시 형태와 비교하여 전자 이동도가 약간 저하하지만, 신호선에 접속되는 배선은 직선형의 l개의 배선으로 마무리하게 된다.
이로써, 도 20에 도시한 실시 형태 7에 따르면, 컨택트홀(922)이 거의 일직선상으로 배치되기 때문에, 상기 각 실시 형태와 같이, 프레임부의 치수를 증대시키는 일없이 고정세화를 실현할 수 있다. 또한, 인접하는 드레인 영역이 서로 요철형으로 맞물리도록 하였기 때문에, 드레인 영역의 전 폭이 실시 형태 5 및 6보다도 좁게 되므로, 도트 피치의 한 층의 단축이 가능하게 된다고 하는 효과도 얻어진다.
[실시 형태 8]
도 12는 실시 형태 8의 구성을 나타내는 평면도로서, 특히, 제조 공정에서의 컨택트홀을 강조하여 도시한 것이다. 또, 이 평면도에 대응하는 단면도는 도 20b, c와 동일하므로, 도시를 생략하기로 한다.
먼저 설명한 실시 형태 7과 같이, 게이트 폭 방향으로 4개의 컨택트홀(922)을 나란히 형성하는 구성에서는, 전자 이동도의 저하를 방지할 수 없다. 이 실시 형태 8에서는, 이것을 개선하기 위해 요철형의 폭을 반으로 하여 게이트 폭 방향으로 맞물려 결합하는 수를 2배로 함과 함께, 각 볼록 영역에 걸치는 부위에 홈형상의 컨택트홀(922B)을 형성하고 있다. 또, 소스 영역에는 게이트 폭 방향의 4개소에 각각 컨택트홀(921)을 형성하고 있다.
이것에 의해서, 도 20에 도시한 실시 형태 7의 효과 외에, 전자 이동도의 저하를 확실하게 방지하고, 또한, 제조 패턴을 단순화할 수 있다고 하는 효과가 얻어진다.
[실시 형태 9]
상술한 실시 형태 1∼4 및 실시 형태 5∼8의 구성을 조합한 구성으로 할 수 있다. 즉, 아날로그 스위치쌍을 구성하는 PchTFT 및 NchTFT의 드레인측의 컨택트홀과, 인접하는 2개의 NchTFT의 소스측의 컨택트홀을 함께 공통화하도록 하더라도 좋다. 이 경우에는, 종래 구조에 비해 가로 폭을 더욱 작게 할 수가 있다.
본 발명에 따르면, 스위치쌍의 폭을 단축할 수가 있기 때문에, 보다 좁은 화소 피치에서도 스위치쌍을 병렬로 배치할 수가 있다. 이 때문에, 프레임부의 사이즈를 증대시키는 일없이 고정세화를 실현할 수가 있다.
또한, 본 발명에서는, 각 드레인 전극에 걸치는 공통의 컨택트홀의 개구 면적을 상기 PchTFT 스위치 및 NchTFT 스위치의 각 소스 전극이 상기 비디오 버스에 접속되는 컨택트홀의 개구 면적의 2배 이상으로 함으로써, 프레임부의 치수를 증대시키는 일없이, 고정세화를 실현할 수가 있는 것 외에도, 전자 이동도의 저하를 확실하게 방지할 수가 있다.
또한, 본 발명은 액정 표시 장치에서 컨택트홀이 거의 일직선상으로 배치됨으로써, 스위치쌍의 폭을 단축할 수가 있기 때문에, 보다 좁은 화소 피치에서도 스위치쌍을 배열하여 병렬로 배치할 수가 있으며, 따라서, 프레임부의 사이즈를 증대시키는 일없이 고정세화를 실현할 수가 있다. 또한, 인접하는 드레인 전극을 서로 요철형으로 맞물리게 함으로써, 드레인 영역의 전폭이 상기 제3의 특징의 액정 표시 장치보다도 좁게 되어, 도트 피치의 한 층의 단축이 가능하게 된다.
Claims (8)
- 액정 표시 장치에 있어서,상호 교차하는 복수개의 신호선 및 복수개의 주사선, 상기 신호선과 주사선의 각 교점 근방에 배치된 화소 스위칭 소자, 상기 화소 스위칭 소자에 접속된 화소 전극을 포함하는 어레이 기판, 상기 화소 전극과 대향하는 대향 전극을 포함하는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판과의 사이에 보유된 액정층을 포함하는 액정 표시 패널과, 상기 신호선에 영상 신호를 공급하는 신호선 구동 회로와, 상기 주사선에 주사 신호를 공급하는 주사선 구동 회로와, 상기 신호선 구동 회로와 상기 주사선 구동 회로를 구동하기 위한 외부 구동 회로를 포함하고,상기 신호선 구동 회로는 정극성(正極性)의 영상 신호를 전송하는 정극성 비디오 버스군과, 부극성(負極性)의 영상 신호를 전송하는 부극성 비디오 버스군과, 각각이 접속 배선을 통해 상기 정극성 비디오 버스군의 하나에 접속되는 복수의 PchTFT 스위치와, 각각이 접속 배선을 통해 상기 부극성 비디오 버스군의 하나에 접속되는 복수의 NchTFT 스위치를 포함하고,인접하는 상기 PchTFT 스위치와 상기 NchTFT 스위치로 이루어지는 스위치쌍이 공통의 상기 신호선에 접속됨과 함께, (2N-1)개째 (N: 자연수)의 신호선에 접속된 PchTFT 스위치의 소스 전극과, (2N)개째의 신호선에 접속된 PchTFT 스위치의 소스 전극이 공통의 컨택트홀을 통해 상기 정극성 비디오 버스군의 중의 1개에 접속된 것을 특징으로 하는 액정 표시 장치.
- 제1항에 있어서,(2N)개째의 신호선에 접속된 NchTFT 스위치의 소스 전극과, (2N+1)개째의 신호선에 접속된 NchTFT 스위치의 소스 전극이 공통의 컨택트홀을 통해 상기 부극성 비디오 버스군의 중의 1개에 접속되는 것을 특징으로 하는 액정 표시 장치.
- 액정 표시 장치에 있어서,상호 교차하는 복수개의 신호선 및 복수개의 주사선, 상기 신호선과 주사선의 각 교점 근방에 배치된 화소 스위칭 소자, 상기 화소 스위칭 소자에 접속된 화소 전극을 포함하는 어레이 기판, 상기 화소 전극과 대향하는 대향 전극을 포함하는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판과의 사이에 보유된 액정층을 포함하는 액정 표시 패널과, 상기 신호선에 영상 신호를 공급하는 신호선 구동 회로와, 상기 주사선에 주사 신호를 공급하는 주사선 구동 회로와, 상기 신호선 구동 회로와 상기 주사선 구동 회로를 구동하기 위한 외부 구동 회로를 포함하고,상기 신호선 구동 회로는 정극성의 영상 신호를 전송하는 정극성 비디오 버스군과, 부극성의 영상 신호를 전송하는 부극성 비디오 버스군과, 각각이 접속 배선을 통해 상기 정극성 비디오 버스군의 하나에 접속되는 복수의 PchTFT 스위치와, 각각이 접속 배선을 통해 상기 부극성 비디오 버스군의 하나에 접속되는 복수의 NchTFT 스위치를 포함하며,인접하는 상기 PchTFT 스위치와 상기 NchTFT 스위치로 이루어지는 스위치쌍이 공통의 상기 신호선에 접속됨과 함께, (2N-1)개째 (N:자연수)의 신호선에 접속된 NchTFT 스위치의 소스 전극과, (2N)개째의 신호선에 접속된 NchTFT 스위치의 소스 전극이 공통의 컨택트홀을 통해 상기 부극성 비디오 버스군의 중 1개에 접속되는 것을 특징으로 하는 액정 표시 장치.
- 제3항에 있어서,(2N)개째의 신호선에 접속된 PchTFT 스위치의 소스 전극과 (2N+1)개째의 신호선에 접속된 PchTFT 스위치의 소스 전극이 공통의 컨택트홀을 통해 상기 정극성 비디오 버스군 중의 1개에 접속되는 것을 특징으로 하는 액정 표시 장치.
- 상호 교차하는 복수개의 신호선 및 복수개의 주사선, 상기 신호선과 주사선의 각 교점 근방에 배치된 화소 스위칭 소자, 상기 화소 스위칭 소자에 접속된 화소 전극을 포함하는 어레이 기판, 상기 화소 전극과 대향하는 대향 전극을 포함하는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판과의 사이에 보유된 액정층을 포함하는 액정 표시 패널과, 상기 신호선에 영상 신호를 공급하는 신호선 구동 회로와, 상기 주사선에 주사 신호를 공급하는 주사선 구동 회로와, 상기 신호선 구동 회로와 상기 주사선 구동 회로를 구동하기 위한 외부 구동 회로를 포함하고,상기 신호선 구동 회로는 정극성의 영상 신호를 전송하는 정극성 비디오 버스군과, 부극성의 영상 신호를 전송하는 부극성 비디오 버스군과, 각각이 접속 배선을 통해 상기 정극성 비디오 버스군의 하나에 접속되는 복수의 PchTFT 스위치와,각각이 접속 배선을 통해 상기 부극성 비디오 버스군의 하나에 접속되는 복수의 NchTFT 스위치와, 인접하는 상기 PchTFT 스위치와 상기 NchTFT 스위치로 이루어지는 스위치쌍이 공통의 상기 신호선에 접속됨과 함게, 상기 스위치쌍을 구성하는 PchTFT 스위치와 NchTFT 스위치의 드레인 전극을 인접시켜 형성하고, 또한, 이들의 드레인 전극에 걸치는 공통의 컨택트홀을 통해 상기 각 드레인 전극을 상기 신호선에 접속한 것을 특징으로 하는 액정 표시 장치.
- 제5항에 있어서,상기 각 드레인 전극에 걸치는 공통의 컨택트홀의 개구 면적을 상기 PchTFT 스위치 및 NchTFT 스위치의 각 소스 전극이 상기 비디오 버스에 접속되는 컨택트홀의 개구 면적의 2배 이상으로 한 것을 특징으로 하는 액정 표시 장치.
- 상호 교차하는 복수개의 신호선 및 복수개의 주사선, 상기 신호선과 주사선의 각 교점 근방에 배치된 화소 스위칭 소자, 상기 화소 스위칭 소자에 접속된 화소 전극을 포함하는 어레이 기판, 상기 화소 전극과 대향하는 대향 전극을 포함하는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판과의 사이에 보유된 액정층을 포함하는 액정 표시 패널과, 상기 신호선에 영상 신호를 공급하는 신호선 구동 회로와, 상기 주사선에 주사 신호를 공급하는 주사선 구동 회로와, 상기 신호선 구동 회로와 상기 주사선 구동 회로를 구동하기 위한 외부 구동 회로를 포함하고,상기 신호선 구동 회로는 정극성의 영상 신호를 전송하는 정극성 비디오 버스군과, 부극성의 영상 신호를 전송하는 부극성 비디오 버스군과, 각각이 접속 배선을 통해 상기 정극성 비디오 버스군의 하나에 접속되는 복수의 PchTFT 스위치와, 각각이 접속 배선을 통해 상기 부극성 비디오 버스군의 하나에 접속되는 복수의 NchTFT 스위치와, 인접하는 상기 PchTFT 스위치와 상기 NchTFT 스위치로 이루어지는 스위치쌍이 공통의 상기 신호선에 접속됨과 함게, 상기 스위치쌍을 구성하는 PchTFT 스위치와 NchTFT 스위치의 드레인 전극이 서로 요철형으로 맞물리도록 인접시켜 형성하고, 또한, 상기 각 볼록부에 형성한 컨택트홀을 이용하여 상기 각 드레인 전극을 대응하는 상기 신호선에 접속한 것을 특징으로 하는 액정 표시 장치.
- 제7항에 있어서,상기 각 볼록부에 형성한 컨택트홀이 연통하는 홈인 것을 특징으로 하는 액정 표시 장치.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-044299 | 2000-02-22 | ||
JP2000044299A JP4427150B2 (ja) | 2000-02-22 | 2000-02-22 | 液晶表示装置 |
JP2000053914A JP4413361B2 (ja) | 2000-02-29 | 2000-02-29 | 液晶表示装置 |
JP2000-053914 | 2000-02-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010083243A KR20010083243A (ko) | 2001-08-31 |
KR100392043B1 true KR100392043B1 (ko) | 2003-07-23 |
Family
ID=26585828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0008968A KR100392043B1 (ko) | 2000-02-22 | 2001-02-22 | 액정 표시 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6683593B2 (ko) |
KR (1) | KR100392043B1 (ko) |
TW (1) | TW583431B (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7714820B2 (en) * | 2003-06-27 | 2010-05-11 | Samsung Electronics Co., Ltd. | Contact structure of conductive films and thin film transistor array panel including the same |
JP4911215B2 (ja) * | 2009-03-13 | 2012-04-04 | セイコーエプソン株式会社 | 薄膜半導体装置、電気光学装置、および電子機器 |
JP5299407B2 (ja) | 2010-11-16 | 2013-09-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
JP6518576B2 (ja) * | 2015-11-27 | 2019-05-22 | 株式会社ジャパンディスプレイ | 表示装置及び表示装置のタッチ検出方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6030170A (ja) * | 1983-07-29 | 1985-02-15 | Hitachi Ltd | 高集積読み出し専用メモリ |
JPH07175038A (ja) * | 1993-12-17 | 1995-07-14 | Sharp Corp | 表示装置の駆動回路 |
JPH07235648A (ja) * | 1994-02-24 | 1995-09-05 | Hitachi Ltd | 半導体記憶装置 |
JPH09146120A (ja) * | 1995-11-27 | 1997-06-06 | Sanyo Electric Co Ltd | 液晶表示装置 |
KR20000002072A (ko) * | 1998-06-16 | 2000-01-15 | 김영환 | 플래시 메모리의 레이 아웃 및 그 형성 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5245450A (en) * | 1990-07-23 | 1993-09-14 | Hosiden Corporation | Liquid crystal display device with control capacitors for gray-scale |
JP2794499B2 (ja) * | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR970009405B1 (en) * | 1991-10-05 | 1997-06-13 | Fujitsu Ltd | Active matrix type display device |
JP2798540B2 (ja) * | 1992-01-21 | 1998-09-17 | シャープ株式会社 | アクティブマトリクス基板とその駆動方法 |
JPH10153986A (ja) * | 1996-09-25 | 1998-06-09 | Toshiba Corp | 表示装置 |
JP3782194B2 (ja) * | 1997-02-28 | 2006-06-07 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
-
2001
- 2001-02-15 TW TW090103399A patent/TW583431B/zh not_active IP Right Cessation
- 2001-02-21 US US09/788,638 patent/US6683593B2/en not_active Expired - Lifetime
- 2001-02-22 KR KR10-2001-0008968A patent/KR100392043B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6030170A (ja) * | 1983-07-29 | 1985-02-15 | Hitachi Ltd | 高集積読み出し専用メモリ |
JPH07175038A (ja) * | 1993-12-17 | 1995-07-14 | Sharp Corp | 表示装置の駆動回路 |
JPH07235648A (ja) * | 1994-02-24 | 1995-09-05 | Hitachi Ltd | 半導体記憶装置 |
JPH09146120A (ja) * | 1995-11-27 | 1997-06-06 | Sanyo Electric Co Ltd | 液晶表示装置 |
KR20000002072A (ko) * | 1998-06-16 | 2000-01-15 | 김영환 | 플래시 메모리의 레이 아웃 및 그 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
TW583431B (en) | 2004-04-11 |
KR20010083243A (ko) | 2001-08-31 |
US20010015713A1 (en) | 2001-08-23 |
US6683593B2 (en) | 2004-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100318004B1 (ko) | 액티브매트릭스형 액정표시장치 및 그것에 사용되는 기판 | |
KR100316491B1 (ko) | 액티브매트릭스형 액정표시장치 및 그것에 사용하는 기판 | |
KR100239140B1 (ko) | 박막트랜지스터 회로 및 화상표시장치 | |
KR100277182B1 (ko) | 액정표시소자 | |
KR100402519B1 (ko) | 액티브매트릭스형액정표시장치및그의구동방법 | |
EP0259875B1 (en) | Active matrix display devices | |
US6396468B2 (en) | Liquid crystal display device | |
US7701520B2 (en) | Liquid crystal panel and display device with data bus lines and auxiliary capacitance bus lines both extending in the same direction | |
JP3525018B2 (ja) | アクティブマトリックス型液晶表示装置 | |
KR100314390B1 (ko) | 평면표시장치 | |
KR20080057501A (ko) | 액정표시장치 및 이의 구동방법 | |
CN101344694B (zh) | 液晶显示装置 | |
JPH1073842A (ja) | アクティブマトリクス型液晶表示装置 | |
JP3305259B2 (ja) | アクティブマトリクス型液晶表示装置およびそれに用いる基板 | |
KR100392043B1 (ko) | 액정 표시 장치 | |
JP3056631B2 (ja) | 液晶表示装置 | |
JP3352944B2 (ja) | アクティブマトリクス型液晶表示装置およびそれに用いる基板 | |
JPH09189897A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
JP4427150B2 (ja) | 液晶表示装置 | |
US6839047B2 (en) | Display device having an improved video signal drive circuit | |
KR100973814B1 (ko) | 액정 표시 장치 | |
JP3433022B2 (ja) | 液晶表示装置 | |
JP3741961B2 (ja) | 駆動回路、及びアクティブマトリクスパネル | |
JP4413361B2 (ja) | 液晶表示装置 | |
JPH1090718A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20160628 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |