JP5299407B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP5299407B2 JP5299407B2 JP2010256109A JP2010256109A JP5299407B2 JP 5299407 B2 JP5299407 B2 JP 5299407B2 JP 2010256109 A JP2010256109 A JP 2010256109A JP 2010256109 A JP2010256109 A JP 2010256109A JP 5299407 B2 JP5299407 B2 JP 5299407B2
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- liquid crystal
- divided region
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明の実施形態は、液晶表示装置に関する。
一般に、表示装置として、軽量、薄型、低消費電力という特長を持つ液晶表示装置が用いられている。液晶表示装置は、アレイ基板と、このアレイ基板に隙間を置いて対向配置された対向基板と、アレイ基板及び対向基板間に挟持された液晶層とを備えている。
アレイ基板は、ガラス基板を備えている。ガラス基板上には、複数の信号線及び複数の走査線が画面に重なった領域で交差して配設されている。信号線及び走査線の各交差部近傍にはＴＦＴ（薄膜トランジスタ）が設けられ、ＴＦＴはそれぞれ画素を形成している。また、ガラス基板上には、複数の走査線に接続された駆動回路（Ｙドライバ）が設けられている。
ところで、液晶表示装置において、各分野から高精細・狭額縁化の要求が強くなってきている。高精細・狭額縁化を進める際、問題となるのが駆動回路の幅である。特に、パネルサイズの小さい携帯電話向け・デジタルスチルカメラ向け等の液晶表示装置は、Ｙドライバは左辺又は右辺の片側配置が一般的である。
また、上記液晶表示装置では、年々、画面サイズが大きくなり、画素数が増加する傾向にある。各走査線に対応するＹドライバの占有面積は決まっているため、画素数が増加して画素ピッチが狭くなると、画素ピッチに対するＹドライバのレイアウト幅が相対的に広がることになる。しかしながら、Ｙドライバのレイアウト幅を広げると、狭額縁化を進めることができない問題がある。
そこで、狭額縁化を進めるため、画面の両側のガラス基板上に上記Ｙドライバを分割して配置することが考えられる。例えば、奇数行の走査線は左辺のＹドライバに接続され、偶数行の走査線は右辺のＹドライバに接続される。これにより、従来１画素ピッチの中にＹドライバ１段分のレイアウトを行なっていたが、２画素ピッチの中にＹドライバ１段分のレイアウトを行うことが可能となる。その結果、Ｙドライバは、幅を狭くしてもレイアウト面積を十分に取ることができるため、狭額縁化につなげることができる。
しかし、上記液晶表示装置、特に画面サイズの大きい液晶表示装置や、高精細の液晶表示装置では、１ライン毎に極性を切り替えるライン反転駆動（Ｈ（水平）ライン反転系の駆動）を行って中間調ラスタ表示をした際に、画面の左右端にフリッカと呼ばれるちらつきが発生する問題がある。
ここで、ちらつきが発生する原因について説明する。なお、走査線において、走査信号が入力される端を始端、走査信号の伝送が終了する端を終端とする。走査信号の波形は、走査線負荷の影響で、始端側に対し終端側で大きくなまってしまう。画素の突き抜け電圧は走査信号の波形に大きく依存し、走査線の終端側では、走査信号の波形のなまりが大きくなる分、画素の突き抜け電圧は小さくなり、その結果、画素の保持電位が高い状態となる。
画面の左端及び右端では、走査線の始端及び終端が交互に並べられるため、画素の突き抜け電圧の小・大（画素の保持電位の高・低）も交互に並べられることになる。また、画面の突き抜け電圧差に起因した画素の保持電圧差は、保持電圧の極性によっても異なる。
例えば１画素毎に極性を切り替えるドット反転駆動（ＨＶ（水平垂直）反転駆動）の場合、あるフレームの奇数行と偶数行とに着目すると、どちらの行にも正極性の画素と負極性の画素が交互に並ぶことになる。その結果、画素の突き抜け電圧の影響は、各行でバランスが取れている。
一方、ライン反転駆動の場合、奇数行の画素と偶数行の画素とが異なる極性となり、突き抜け電圧から受ける影響は、行により異なることとなる（正極性の画素と負極性の画素とで、画素の突き抜け電圧が異なるため）。
上述したことが原因で、ライン反転駆動を行って中間調ラスタ表示をした際に、画面の左右端にちらつきが発生するという不具合が生じる。
上述したことが原因で、ライン反転駆動を行って中間調ラスタ表示をした際に、画面の左右端にちらつきが発生するという不具合が生じる。
この発明は以上の点に鑑みなされたもので、その目的は、狭額縁化を図ることができ、ちらつきの発生を抑制することができる、表示品位に優れた液晶表示装置を提供することにある。
一実施形態に係る液晶表示装置は、
それぞれ基板上に形成された、列方向に延出した複数の信号線、行方向に延出し前記複数の信号線に交差した複数の走査線、前記複数の信号線及び複数の走査線が交差した表示領域内に設けられた複数の画素、前記表示領域を前記行方向に挟んで互いに対向配置され、奇数行の前記複数の走査線に接続された第１駆動回路及び偶数行の前記複数の走査線に接続された第２駆動回路を有したアレイ基板と、
前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、を備え、
前記複数の画素は、前記信号線及び走査線に電気的に接続された薄膜トランジスタをそれぞれ有し、
前記表示領域は、前記行方向に分割された複数の分割領域を有し、
前記奇数行の複数の走査線に接続された複数の画素の薄膜トランジスタのチャネル面積は、前記第１駆動回路に最も近い前記分割領域で最も小さく、前記第１駆動回路から遠い前記分割領域になるにつれて次第に大きくなり、
前記偶数行の複数の走査線に接続された複数の画素の薄膜トランジスタのチャネル面積は、前記第２駆動回路に最も近い前記分割領域で最も小さく、前記第２駆動回路から遠い前記分割領域になるにつれて次第に大きくなり、
前記アレイ基板は、複数の画素群を有し、
前記複数の画素群は、それぞれ同一の信号線に接続された複数の画素を含み、
隣合う前記分割領域の境界領域において、行毎に、一方の分割領域の画素と、他方の分割領域の画素とが、前記行方向に混在して並べられていることを特徴としている。
それぞれ基板上に形成された、列方向に延出した複数の信号線、行方向に延出し前記複数の信号線に交差した複数の走査線、前記複数の信号線及び複数の走査線が交差した表示領域内に設けられた複数の画素、前記表示領域を前記行方向に挟んで互いに対向配置され、奇数行の前記複数の走査線に接続された第１駆動回路及び偶数行の前記複数の走査線に接続された第２駆動回路を有したアレイ基板と、
前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、を備え、
前記複数の画素は、前記信号線及び走査線に電気的に接続された薄膜トランジスタをそれぞれ有し、
前記表示領域は、前記行方向に分割された複数の分割領域を有し、
前記奇数行の複数の走査線に接続された複数の画素の薄膜トランジスタのチャネル面積は、前記第１駆動回路に最も近い前記分割領域で最も小さく、前記第１駆動回路から遠い前記分割領域になるにつれて次第に大きくなり、
前記偶数行の複数の走査線に接続された複数の画素の薄膜トランジスタのチャネル面積は、前記第２駆動回路に最も近い前記分割領域で最も小さく、前記第２駆動回路から遠い前記分割領域になるにつれて次第に大きくなり、
前記アレイ基板は、複数の画素群を有し、
前記複数の画素群は、それぞれ同一の信号線に接続された複数の画素を含み、
隣合う前記分割領域の境界領域において、行毎に、一方の分割領域の画素と、他方の分割領域の画素とが、前記行方向に混在して並べられていることを特徴としている。
以下、図面を参照しながら第１の実施形態に係る液晶表示装置について説明する。
図１及び図６に示すように、液晶表示装置は、アレイ基板１と、このアレイ基板１に対向配置された対向基板２と、これら両基板間に挟持された液晶層３とを備えている。
図１及び図６に示すように、液晶表示装置は、アレイ基板１と、このアレイ基板１に対向配置された対向基板２と、これら両基板間に挟持された液晶層３とを備えている。
図２に示すように、液晶表示装置は、アレイ基板１及び対向基板２が重なった表示領域ＲＡを有している。液晶表示装置は、制御部７を備えている。制御部７は、第１駆動回路としての走査線駆動回路４ａ、第２駆動回路としての走査線駆動回路４ｂ及び信号線駆動回路５を含んでいる。
表示領域ＲＡの外側において、ガラス基板１０上には、走査線駆動回路４ａ、４ｂが形成され、信号線駆動回路５が載置されている。走査線駆動回路４ａ、４ｂは、表示領域ＲＡの外側に延出した複数の走査線Ｇと接続されている。信号線駆動回路５は、表示領域ＲＡの外側に延出した複数の信号線Ｓと接続されている。
図１乃至図６に示すように、アレイ基板１は、透明な絶縁基板として、例えばガラス基板１０を備えている。表示領域ＲＡにおいて、ガラス基板１０上には、行方向Ｘに沿って延出した複数の走査線Ｇ及び行方向Ｘに直交した列方向Ｙに沿って延出した複数の信号線Ｓが配置されている。複数の走査線Ｇ及び複数の信号線Ｓは、表示領域ＲＡ内で交差している。アレイ基板１は、表示領域ＲＡ内にマトリクス状に配置された複数の画素１３を有している。
次に、画素１３を１つ取り出して説明する。
画素１３は、画素電極３４及び画素電極に接続されたＴＦＴ（薄膜トランジスタ）１４を有している。
画素１３は、画素電極３４及び画素電極に接続されたＴＦＴ（薄膜トランジスタ）１４を有している。
詳述すると、ガラス基板１０上に、半導体層１５が形成されている。半導体層１５は列方向Ｙに沿って延出している。半導体層１５は、ガラス基板上に形成された半導体膜をパターニングすることにより形成されている。この実施の形態において、半導体層１５は、ポリシリコンで形成されている。
ガラス基板１０及び半導体層１５上に、ゲート絶縁膜１８が成膜されている。ゲート絶縁膜１８上に、複数の走査線Ｇと、これら走査線の一部である複数のゲート電極２０とが形成されている。ゲート電極２０は、走査線Ｇの一部が二股に分岐して形成されている。
走査線Ｇ及びゲート電極２０は、アルミニウムやモリブデン−タングステン等の低抵抗材料により同時に形成されている。この実施形態において、走査線Ｇ及びゲート電極２０は、モリブデン−タングステンで形成されている。各ゲート電極２０は、各半導体層１５に重なって形成されている。
ゲート絶縁膜１８、走査線Ｇ及びゲート電極２０上に、層間絶縁膜２２が形成されている。層間絶縁膜２２上には、複数の信号線Ｓ、複数のソース電極（図示せず）及び複数のドレイン電極（図示せず）が形成されている。
信号線Ｓ及びソース電極は、一体に形成され、互いに電気的に接続されている。信号線Ｓは半導体層１５に対向している。ソース電極は、ゲート絶縁膜１８及び層間絶縁膜２２の一部を貫通したコンタクトホール（図示せず）を通って半導体層１５のソース領域ＲＳに電気的に接続されている。ドレイン電極は、ゲート絶縁膜１８及び層間絶縁膜２２の一部を貫通したコンタクトホール（図示せず）を通って半導体層１５のドレイン領域ＲＤに電気的に接続されている。
信号線Ｓ、ソース電極及びドレイン電極は、アルミニウムやモリブデン−タングステン等の低抵抗材料により同時に形成されている。この実施の形態において、信号線Ｓ、ソース電極及びドレイン電極は、アルミニウムで形成されている。層間絶縁膜２２、信号線Ｓ及びドレイン電極上に、絶縁膜として、透明な樹脂により平坦化膜３１が成膜されている。
平坦化膜３１上には、ＩＴＯ（インジウム・ティン・オキサイド）等の透明な導電材料により複数の画素電極３４が形成されている。画素電極３４は、マトリクス状に配置されている。画素電極３４は、平坦化膜３１に形成されたコンタクトホール（図示せず）を通ってドレイン電極に電気的に接続されている。画素電極３４の上には配向膜３７が形成されている。
上記のように、ＴＦＴ１４及び画素電極３４等が形成されたガラス基板１０上に、複数の柱状スペーサ（図示せず）が形成されている。柱状スペーサが形成されたガラス基板１０上に、配向膜３７が形成されている。
各画素１３は、ＴＦＴ１４及び画素電極３４を１つずつ有している。
各画素１３は、ＴＦＴ１４及び画素電極３４を１つずつ有している。
次に、対向基板２について説明する。
図１、図２、図４及び図６に示すように、対向基板２は、透明な絶縁基板として、例えばガラス基板４０を備えている。ガラス基板４０上には、カラーフィルタ５０が形成されている。
図１、図２、図４及び図６に示すように、対向基板２は、透明な絶縁基板として、例えばガラス基板４０を備えている。ガラス基板４０上には、カラーフィルタ５０が形成されている。
カラーフィルタ５０は、赤色、緑色及び青色の複数の着色層を有している。各着色層は、ストライプ状に形成され、信号線Ｓの延出した列方向Ｙに平行である。各着色層の周縁は、信号線Ｓに重なっている。カラーフィルタ５０上には、ＩＴＯ等の透明な導電材料により対向電極４１が形成されている。カラーフィルタ５０及び対向電極４１上に、配向膜４３が形成されている。
図１及び図６に示すように、アレイ基板１及び対向基板２は、複数の柱状スペーサにより、所定の隙間を保持して対向配置されている。アレイ基板１及び対向基板２は、表示領域ＲＡ外周の両基板間に配置されたシール材６０により接合されている。液晶層３は、アレイ基板１、対向基板２及びシール材６０で囲まれた領域に形成されている。シール材６０の一部には液晶注入口６１が形成され、この液晶注入口６１は封止材６２で封止されている。
次に、この実施形態に係る液晶表示装置について詳細に説明する。
図５に示すように、ＴＦＴ１４は、Ｗゲート構造を採っている。図５において、ＲＩは、不純物注入領域である。Ｌ１は、Ｌ長（チャネル長）である。Ｌ２は、Ｗ長（チャネル幅）である。Ｌ３は、ＬＤＤ（Lightly Doped Drain）長である。ＣＳは、チャネル面積である。
図５に示すように、ＴＦＴ１４は、Ｗゲート構造を採っている。図５において、ＲＩは、不純物注入領域である。Ｌ１は、Ｌ長（チャネル長）である。Ｌ２は、Ｗ長（チャネル幅）である。Ｌ３は、ＬＤＤ（Lightly Doped Drain）長である。ＣＳは、チャネル面積である。
図２に示すように、液晶表示装置は、ＷＶＧＡの液晶表示装置である。液晶表示装置は、走査線Ｇ１、走査線Ｇ２、・・・走査線Ｇ８００まで８００本の走査線Ｇを有している。走査線駆動回路４ａ及び走査線駆動回路４ｂは、表示領域ＲＡを行方向Ｘに挟んで互いに対向配置されている。
走査線駆動回路４ａは、奇数行の複数の走査線Ｇ１、Ｇ３、・・・Ｇ７９９に接続され、これらの走査線に走査信号を与えるように構成されている。走査線駆動回路４ｂは、偶数行の複数の走査線Ｇ２、Ｇ４、・・・Ｇ８００に接続され、これらの走査線に走査信号を与えるように構成されている。
表示領域ＲＡは、行方向Ｘに分割された複数の分割領域として、分割領域Ｒ１、Ｒ２、Ｒ３、Ｒ４を有している。この実施形態において、表示領域ＲＡは、４つに分割されている。各分割領域Ｒ１、Ｒ２、Ｒ３、Ｒ４の違いは、ＴＦＴ１４のサイズである。ここで、走査線において、走査信号が入力される端を始端、走査信号の伝送が終了する端を終端とする。
走査線Ｇ上の突き抜け電圧差を小さくするためには、走査線Ｇの始端側より終端側でＴＦＴ１４のチャネル面積ＣＳを大きくし、終端側の画素の突き抜け電圧を大きくすることが効果的である。
上記のように、奇数行の複数の走査線Ｇ１、Ｇ３、・・・Ｇ７９９に接続された複数の画素１３のＴＦＴ１４のチャネル面積ＣＳは、走査線駆動回路４ａに最も近い分割領域Ｒ１で最も小さく、走査線駆動回路４ａから遠い分割領域Ｒ２、Ｒ３、Ｒ４になるにつれて次第に大きくなっている。
また、偶数行の複数の走査線Ｇ２、Ｇ４、・・・Ｇ８００に接続された複数の画素１３のＴＦＴ１４のチャネル面積ＣＳは、走査線駆動回路４ｂに最も近い分割領域Ｒ４で最も小さく、走査線駆動回路４ｂから遠い分割領域Ｒ３、Ｒ２、Ｒ１になるにつれて次第に大きくなっている。
図７は、分割領域Ｒ１乃至Ｒ４毎のＴＦＴ１４のサイズを表で示した図である。奇数行のＴＦＴ１４のＬ長Ｌ１に着目すると、分割領域Ｒ１（最も始端側）では３．０μｍ、分割領域Ｒ２では３．５μｍ、分割領域Ｒ３では４．０μｍ、分割領域Ｒ４（最も終端側）では４．５μｍである。
同様に、偶数行のＴＦＴ１４のＬ長Ｌ１に着目すると、分割領域Ｒ４（最も始端側）では３．０μｍ、分割領域Ｒ３では３．５μｍ、分割領域Ｒ２では４．０μｍ、分割領域Ｒ１（最も終端側）では４．５μｍである。
複数の画素１３のＴＦＴ１４は、Ｌ長Ｌ１を調整することによりチャネル面積ＣＳが設定されている。同一の信号線Ｓに接続された複数の画素１３を含む群を画素群とすると、複数の画素群の間で、チャネル面積ＣＳの和は等しい。
奇数行の複数の走査線Ｇ１、Ｇ３、・・・Ｇ７９９に接続された複数の画素１３のＴＦＴ１４のＬＤＤ長Ｌ３は、走査線駆動回路４ａに最も近い分割領域Ｒ１で最も小さい。すなわち、奇数行の走査線に接続された画素１３のＴＦＴ１４に着目すると、分割領域Ｒ１乃至Ｒ４のＬＤＤ長Ｌ３は、分割領域Ｒ１のＬＤＤ長Ｌ３より短くなることが無く、言い替えると、相対的に終端側の分割領域のＬＤＤ長Ｌ３は、相対的に始端側の分割領域のＬＤＤ長Ｌ３より短くなることが無い。
同様に、偶数行の複数の走査線Ｇ２、Ｇ４、・・・Ｇ８００に接続された複数の画素１３のＴＦＴ１４のＬＤＤ長Ｌ３は、走査線駆動回路４ｂに最も近い分割領域Ｒ４で最も小さい。すなわち、偶数行の走査線に接続された画素１３のＴＦＴ１４に着目すると、分割領域Ｒ１乃至Ｒ４のＬＤＤ長Ｌ３は、分割領域Ｒ４のＬＤＤ長Ｌ３より短くなることが無く、言い替えると、相対的に終端側の分割領域のＬＤＤ長Ｌ３は、相対的に始端側の分割領域のＬＤＤ長Ｌ３より短くなることが無い。
この実施形態において、ＬＤＤ長Ｌ３は、分割領域Ｒ１乃至Ｒ４の全てで同一であり、５．０μｍである。なお、Ｗ長Ｌ２も、分割領域Ｒ１乃至Ｒ４の全てで同一であり、３．０μｍである。
上記のように構成された第１の実施形態に係る液晶表示装置によれば、液晶表示装置は、アレイ基板１と、対向基板２と、液晶層３とを備えている。アレイ基板１は、それぞれガラス基板１０上に形成された、複数の信号線Ｓ、複数の走査線Ｇ、複数の画素１３、走査線駆動回路４ａ及び走査線駆動回路４ｂを有している。
奇数行の複数の走査線Ｇ１、Ｇ３、・・・Ｇ７９９に接続された複数の画素１３のＴＦＴ１４のチャネル面積ＣＳは、走査線駆動回路４ａに最も近い分割領域Ｒ１で最も小さく、走査線駆動回路４ａから遠い分割領域Ｒ２、Ｒ３、Ｒ４になるにつれて次第に大きくなっている。また、偶数行の複数の走査線Ｇ２、Ｇ４、・・・Ｇ８００に接続された複数の画素１３のＴＦＴ１４のチャネル面積ＣＳは、走査線駆動回路４ｂに最も近い分割領域Ｒ４で最も小さく、走査線駆動回路４ｂから遠い分割領域Ｒ３、Ｒ２、Ｒ１になるにつれて次第に大きくなっている。
これにより、走査線Ｇの始端から終端に亘って画素１３の突き抜け電圧が同等となり、画素１３の保持電位も同等となる。その結果、ライン反転駆動を行って中間調ラスタ表示をしても、画面の左右端でのちらつきを低減することができる。このため、液晶表示装置は、自然画の違和感のない表示を得ることができる。
また、複数の画素群の間で、チャネル面積ＣＳの和は等しいため、列方向Ｙに沿った筋の発生を低減することができる。
上記のことから、狭額縁化を図ることができ、ちらつきの発生を抑制することができる、表示品位に優れた液晶表示装置を得ることができる。
上記のことから、狭額縁化を図ることができ、ちらつきの発生を抑制することができる、表示品位に優れた液晶表示装置を得ることができる。
次に、第２の実施形態に係る液晶表示装置について説明する。なお、この実施形態において、他の構成は上述した第１の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。
図８は、隣合う分割領域Ｒ１及びＲ２の境界領域を含む、分割領域Ｒ１及びＲ２の画素１３毎のＬ長Ｌ１を表で示した図である。境界領域を除くと、奇数行の複数の走査線Ｇ１、Ｇ３、・・・Ｇ７９９に接続された複数の画素１３のＴＦＴ１４のＬ長Ｌ１は、分割領域Ｒ１で３．０μｍ、分割領域Ｒ２で３．５μｍである。
同様に、境界領域を除くと、偶数行の複数の走査線Ｇ２、Ｇ４、・・・Ｇ８００に接続された複数の画素１３のＴＦＴ１４のＬ長Ｌ１は、分割領域Ｒ１で４．５μｍ、分割領域Ｒ２で４．０μｍである。
分割領域Ｒ１及び分割領域Ｒ２間において、Ｌ長Ｌ１が異なると、画素１３の突き抜け電圧が異なり、画素１３の保持電位が異なることから、分割領域Ｒ１及び分割領域Ｒ２の境界に、列方向Ｙに筋（縦筋）が発生することが懸念される。
そこで、隣合う分割領域の境界領域ＲＢにおいて、一方の分割領域の画素群と、他方の分割領域の画素群とを、行方向Ｘに交互に並べている。分割領域Ｒ１及び分割領域Ｒ２の境界領域ＲＢに着目すると、分割領域Ｒ１の画素群と、分割領域Ｒ２の画素群とが、行方向Ｘに交互に並べられている。
例えば、分割領域Ｒ１のＬ長Ｌ１が３．０μｍ、分割領域Ｒ２のＬ長Ｌ１が３．５μｍの場合、境界領域ＲＢには、Ｌ長Ｌ１が３．０μｍの画素１３と、Ｌ長Ｌ１が３．５μｍの画素１３とが、行方向Ｘに交互に配置される。
なお、分割領域Ｒ１及び分割領域Ｒ２の境界領域ＲＢにおいて、行毎に、分割領域Ｒ１の画素１３と、分割領域Ｒ２の画素１３とは、行方向Ｘに混在して並べられていればよい。
上記のことは、分割領域Ｒ１及び分割領域Ｒ２の境界領域ＲＢに限らず、隣合う分割領域の境界領域ＲＢ全てに適用されるものである。このため、隣合う分割領域の境界領域ＲＢにおいて、行毎に、一方の分割領域の画素１３と、他方の分割領域の画素１３とは、行方向Ｘに混在して並べられている。
上記のように構成された第２の実施形態に係る液晶表示装置によれば、液晶表示装置は、アレイ基板１と、対向基板２と、液晶層３とを備えている。アレイ基板１は、それぞれガラス基板１０上に形成された、複数の信号線Ｓ、複数の走査線Ｇ、複数の画素１３、走査線駆動回路４ａ及び走査線駆動回路４ｂを有している。
奇数行の複数の走査線Ｇ１、Ｇ３、・・・Ｇ７９９に接続された複数の画素１３のＴＦＴ１４のチャネル面積ＣＳは、走査線駆動回路４ａに最も近い分割領域Ｒ１で最も小さく、走査線駆動回路４ａから遠い分割領域Ｒ２、Ｒ３、Ｒ４になるにつれて次第に大きくなっている。また、偶数行の複数の走査線Ｇ２、Ｇ４、・・・Ｇ８００に接続された複数の画素１３のＴＦＴ１４のチャネル面積ＣＳは、走査線駆動回路４ｂに最も近い分割領域Ｒ４で最も小さく、走査線駆動回路４ｂから遠い分割領域Ｒ３、Ｒ２、Ｒ１になるにつれて次第に大きくなっている。
これにより、走査線Ｇの始端から終端に亘って画素１３の突き抜け電圧が同等となり、画素１３の保持電位も同等となる。その結果、ライン反転駆動を行って中間調ラスタ表示をしても、画面の左右端でのちらつきを低減することができる。このため、液晶表示装置は、自然画の違和感のない表示を得ることができる。
隣合う分割領域の境界領域ＲＢにおいて、行毎に、一方の分割領域の画素１３と、他方の分割領域の画素１３とは、行方向Ｘに混在して並べられている。ここでは、境界領域ＲＢにおいて、一方の分割領域の画素群と、他方の分割領域の画素群とが、行方向Ｘに交互に並べられている。
これにより、画素１３の突き抜け電圧差の影響から生じる画素１３の保持電位差は、直線的にではなく、ある幅を持った境界領域ＲＢの中で生じるため、縦筋の発生を低減することができ、言い替えると縦筋として視認されにくくすることができる。
また、複数の画素群の間で、チャネル面積ＣＳの和が等しくなるように設定することにより、列方向Ｙに沿った筋の発生を低減することができる。
上記のことから、狭額縁化を図ることができ、ちらつきの発生を抑制することができる、表示品位に優れた液晶表示装置を得ることができる。
上記のことから、狭額縁化を図ることができ、ちらつきの発生を抑制することができる、表示品位に優れた液晶表示装置を得ることができる。
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
例えば、複数の画素１３のＴＦＴ１４は、Ｌ長Ｌ１ではなく、Ｗ長Ｌ２を調整することによりチャネル面積ＣＳが設定されていてもよい。また、複数の画素１３のＴＦＴ１４は、Ｌ長Ｌ１及びＷ長Ｌ２の両方を調整することによりチャネル面積ＣＳが設定されていてもよい。
表示領域ＲＡは、行方向Ｘに分割された４つの分割領域Ｒ１、Ｒ２、Ｒ３、Ｒ４を有しているが、これに限定されるものではなく、種々変形可能で有り、複数の分割領域を有していればよい。このため、表示領域ＲＡは、２つや３つに分割されていてもよく、又は５つ以上に分割されていてもよい。
この発明は、上記液晶表示装置に限定されるものではなく、各種の液晶表示装置に適応可能である。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］それぞれ基板上に形成された、列方向に延出した複数の信号線、行方向に延出し前記複数の信号線に交差した複数の走査線、前記複数の信号線及び複数の走査線が交差した表示領域内に設けられた複数の画素、前記表示領域を前記行方向に挟んで互いに対向配置され、奇数行の前記複数の走査線に接続された第１駆動回路及び偶数行の前記複数の走査線に接続された第２駆動回路を有したアレイ基板と、
前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、を備え、
前記複数の画素は、前記信号線及び走査線に電気的に接続された薄膜トランジスタをそれぞれ有し、
前記表示領域は、前記行方向に分割された複数の分割領域を有し、
前記奇数行の複数の走査線に接続された複数の画素の薄膜トランジスタのチャネル面積は、前記第１駆動回路に最も近い前記分割領域で最も小さく、前記第１駆動回路から遠い前記分割領域になるにつれて次第に大きくなり、
前記偶数行の複数の走査線に接続された複数の画素の薄膜トランジスタのチャネル面積は、前記第２駆動回路に最も近い前記分割領域で最も小さく、前記第２駆動回路から遠い前記分割領域になるにつれて次第に大きくなることを特徴とする液晶表示装置。
［２］前記複数の画素の薄膜トランジスタは、Ｌ長を調整することにより前記チャネル面積が設定されていることを特徴とする［１］に記載の液晶表示装置。
［３］前記複数の画素の薄膜トランジスタは、Ｗ長を調整することにより前記チャネル面積が設定されていることを特徴とする［１］に記載の液晶表示装置。
［４］前記複数の画素の薄膜トランジスタは、Ｌ長及びＷ長を調整することにより前記チャネル面積が設定されていることを特徴とする［１］に記載の液晶表示装置。
［５］前記奇数行の複数の走査線に接続された複数の画素の薄膜トランジスタのＬＤＤ長は、前記第１駆動回路に最も近い前記分割領域で最も小さく、
前記偶数行の複数の走査線に接続された複数の画素の薄膜トランジスタのＬＤＤ長は、前記第２駆動回路に最も近い前記分割領域で最も小さくなることを特徴とする［１］に記載の液晶表示装置。
［６］前記アレイ基板は、複数の画素群を有し、
前記複数の画素群は、それぞれ同一の信号線に接続された複数の画素を含み、
前記複数の画素群の間で、前記チャネル面積の和は等しいことを特徴とする［１］に記載の液晶表示装置。
［７］前記アレイ基板は、複数の画素群を有し、
前記複数の画素群は、それぞれ同一の信号線に接続された複数の画素を含み、
隣合う前記分割領域の境界領域において、行毎に、一方の分割領域の画素と、他方の分割領域の画素とが、前記行方向に混在して並べられていることを特徴とする［１］に記載の液晶表示装置。
この発明は、上記液晶表示装置に限定されるものではなく、各種の液晶表示装置に適応可能である。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］それぞれ基板上に形成された、列方向に延出した複数の信号線、行方向に延出し前記複数の信号線に交差した複数の走査線、前記複数の信号線及び複数の走査線が交差した表示領域内に設けられた複数の画素、前記表示領域を前記行方向に挟んで互いに対向配置され、奇数行の前記複数の走査線に接続された第１駆動回路及び偶数行の前記複数の走査線に接続された第２駆動回路を有したアレイ基板と、
前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、を備え、
前記複数の画素は、前記信号線及び走査線に電気的に接続された薄膜トランジスタをそれぞれ有し、
前記表示領域は、前記行方向に分割された複数の分割領域を有し、
前記奇数行の複数の走査線に接続された複数の画素の薄膜トランジスタのチャネル面積は、前記第１駆動回路に最も近い前記分割領域で最も小さく、前記第１駆動回路から遠い前記分割領域になるにつれて次第に大きくなり、
前記偶数行の複数の走査線に接続された複数の画素の薄膜トランジスタのチャネル面積は、前記第２駆動回路に最も近い前記分割領域で最も小さく、前記第２駆動回路から遠い前記分割領域になるにつれて次第に大きくなることを特徴とする液晶表示装置。
［２］前記複数の画素の薄膜トランジスタは、Ｌ長を調整することにより前記チャネル面積が設定されていることを特徴とする［１］に記載の液晶表示装置。
［３］前記複数の画素の薄膜トランジスタは、Ｗ長を調整することにより前記チャネル面積が設定されていることを特徴とする［１］に記載の液晶表示装置。
［４］前記複数の画素の薄膜トランジスタは、Ｌ長及びＷ長を調整することにより前記チャネル面積が設定されていることを特徴とする［１］に記載の液晶表示装置。
［５］前記奇数行の複数の走査線に接続された複数の画素の薄膜トランジスタのＬＤＤ長は、前記第１駆動回路に最も近い前記分割領域で最も小さく、
前記偶数行の複数の走査線に接続された複数の画素の薄膜トランジスタのＬＤＤ長は、前記第２駆動回路に最も近い前記分割領域で最も小さくなることを特徴とする［１］に記載の液晶表示装置。
［６］前記アレイ基板は、複数の画素群を有し、
前記複数の画素群は、それぞれ同一の信号線に接続された複数の画素を含み、
前記複数の画素群の間で、前記チャネル面積の和は等しいことを特徴とする［１］に記載の液晶表示装置。
［７］前記アレイ基板は、複数の画素群を有し、
前記複数の画素群は、それぞれ同一の信号線に接続された複数の画素を含み、
隣合う前記分割領域の境界領域において、行毎に、一方の分割領域の画素と、他方の分割領域の画素とが、前記行方向に混在して並べられていることを特徴とする［１］に記載の液晶表示装置。
１…アレイ基板、２…対向基板、３…液晶層、４ａ，４ｂ…走査線駆動回路、１０…ガラス基板、１３…画素、１４…ＴＦＴ、１５…半導体層、２０…ゲート電極、３４…画素電極、Ｇ（Ｇ１、Ｇ２、…Ｇ８００）…走査線、Ｓ…信号線、ＲＡ…表示領域、Ｒ１，Ｒ２，Ｒ３，Ｒ４…分割領域、ＲＢ…境界領域、ＣＳ…チャネル面積、Ｌ１…Ｌ長、Ｌ２…Ｗ長、Ｌ３…ＬＤＤ長、Ｘ…行方向、Ｙ…列方向。
Claims (6)
- それぞれ基板上に形成された、列方向に延出した複数の信号線、行方向に延出し前記複数の信号線に交差した複数の走査線、前記複数の信号線及び複数の走査線が交差した表示領域内に設けられた複数の画素、前記表示領域を前記行方向に挟んで互いに対向配置され、奇数行の前記複数の走査線に接続された第１駆動回路及び偶数行の前記複数の走査線に接続された第２駆動回路を有したアレイ基板と、
前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持された液晶層と、を備え、
前記複数の画素は、前記信号線及び走査線に電気的に接続された薄膜トランジスタをそれぞれ有し、
前記表示領域は、前記行方向に分割された複数の分割領域を有し、
前記奇数行の複数の走査線に接続された複数の画素の薄膜トランジスタのチャネル面積は、前記第１駆動回路に最も近い前記分割領域で最も小さく、前記第１駆動回路から遠い前記分割領域になるにつれて次第に大きくなり、
前記偶数行の複数の走査線に接続された複数の画素の薄膜トランジスタのチャネル面積は、前記第２駆動回路に最も近い前記分割領域で最も小さく、前記第２駆動回路から遠い前記分割領域になるにつれて次第に大きくなり、
前記アレイ基板は、複数の画素群を有し、
前記複数の画素群は、それぞれ同一の信号線に接続された複数の画素を含み、
隣合う前記分割領域の境界領域において、行毎に、一方の分割領域の画素と、他方の分割領域の画素とが、前記行方向に混在して並べられていることを特徴とする液晶表示装置。 - 前記複数の画素の薄膜トランジスタは、Ｌ長を調整することにより前記チャネル面積が設定されていることを特徴とする請求項１に記載の液晶表示装置。
- 前記複数の画素の薄膜トランジスタは、Ｗ長を調整することにより前記チャネル面積が設定されていることを特徴とする請求項１に記載の液晶表示装置。
- 前記複数の画素の薄膜トランジスタは、Ｌ長及びＷ長を調整することにより前記チャネル面積が設定されていることを特徴とする請求項１に記載の液晶表示装置。
- 前記奇数行の複数の走査線に接続された複数の画素の薄膜トランジスタのＬＤＤ長は、前記第１駆動回路に最も近い前記分割領域で最も小さく、
前記偶数行の複数の走査線に接続された複数の画素の薄膜トランジスタのＬＤＤ長は、前記第２駆動回路に最も近い前記分割領域で最も小さくなることを特徴とする請求項１に記載の液晶表示装置。 - 前記複数の画素群の間で、前記チャネル面積の和は等しいことを特徴とする請求項１に記載の液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010256109A JP5299407B2 (ja) | 2010-11-16 | 2010-11-16 | 液晶表示装置 |
| US13/241,730 US9176354B2 (en) | 2010-11-16 | 2011-09-23 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010256109A JP5299407B2 (ja) | 2010-11-16 | 2010-11-16 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012108259A JP2012108259A (ja) | 2012-06-07 |
| JP5299407B2 true JP5299407B2 (ja) | 2013-09-25 |
Family
ID=46047289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010256109A Expired - Fee Related JP5299407B2 (ja) | 2010-11-16 | 2010-11-16 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9176354B2 (ja) |
| JP (1) | JP5299407B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6104548B2 (ja) | 2011-11-08 | 2017-03-29 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN107507593B (zh) * | 2017-09-15 | 2023-03-17 | 惠科股份有限公司 | 显示面板及其驱动方法和显示装置 |
| CN110728959A (zh) * | 2018-07-17 | 2020-01-24 | 夏普株式会社 | 液晶显示装置 |
| CN111179792B (zh) * | 2018-11-12 | 2021-05-07 | 重庆先进光电显示技术研究院 | 一种显示面板、检测方法及显示装置 |
| CN113793562A (zh) * | 2021-10-21 | 2021-12-14 | 昆山国显光电有限公司 | 显示面板及其亮度补偿方法和显示装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0683507B1 (en) * | 1993-12-07 | 2002-05-29 | Kabushiki Kaisha Toshiba | Manufacture of a display device |
| JPH09258261A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | 液晶パネル |
| US6556265B1 (en) * | 1998-03-19 | 2003-04-29 | Seiko Epson Corporation | LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes |
| TW583431B (en) | 2000-02-22 | 2004-04-11 | Toshiba Corp | Liquid crystal display device |
| TWI238375B (en) | 2000-05-31 | 2005-08-21 | Toshiba Corp | Pumping circuit and flat panel display device |
| JP2002098990A (ja) * | 2000-09-21 | 2002-04-05 | Toshiba Corp | 液晶表示装置 |
| JP3914756B2 (ja) | 2000-12-19 | 2007-05-16 | 株式会社東芝 | 表示装置 |
| CN1432984A (zh) * | 2002-01-18 | 2003-07-30 | 株式会社半导体能源研究所 | 发光器件 |
| KR100658078B1 (ko) * | 2003-08-01 | 2006-12-15 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치 |
| JP4583044B2 (ja) | 2003-08-14 | 2010-11-17 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| US7863612B2 (en) * | 2006-07-21 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
| KR20080070355A (ko) * | 2007-01-26 | 2008-07-30 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| US7894007B2 (en) | 2007-05-08 | 2011-02-22 | Toshiba Matsushita Display Technology Co., Ltd. | Liquid crystal display device |
| JP2008304659A (ja) | 2007-06-07 | 2008-12-18 | Hitachi Displays Ltd | 表示装置 |
| JP2009175212A (ja) * | 2008-01-22 | 2009-08-06 | Epson Imaging Devices Corp | 電気光学装置の制御方法、電気光学装置、および電子機器 |
-
2010
- 2010-11-16 JP JP2010256109A patent/JP5299407B2/ja not_active Expired - Fee Related
-
2011
- 2011-09-23 US US13/241,730 patent/US9176354B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9176354B2 (en) | 2015-11-03 |
| US20120119982A1 (en) | 2012-05-17 |
| JP2012108259A (ja) | 2012-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7612839B2 (en) | Active matrix substance and display device including the same | |
| JP6053278B2 (ja) | ２画面表示装置 | |
| JP4508870B2 (ja) | 液晶表示装置 | |
| US9934742B2 (en) | Display panel and display device including same | |
| EP2755196B1 (en) | Display device and driving method of the same | |
| US10223954B2 (en) | Array substrate and method for manufacturing the same, and display apparatus | |
| US20110006975A1 (en) | Liquid crystal display device | |
| US7852437B2 (en) | Display device | |
| KR101286546B1 (ko) | 액정표시장치 | |
| JP2006259135A (ja) | 表示装置およびカラーフィルタ基板 | |
| US20080180355A1 (en) | Array substrate and display apparatus having the same | |
| KR20170073408A (ko) | 액정 표시 장치 | |
| TW201622112A (zh) | 顯示面板 | |
| JP5299407B2 (ja) | 液晶表示装置 | |
| JPH08328036A (ja) | 液晶表示装置 | |
| JP2016004177A (ja) | 液晶表示装置 | |
| US9558697B2 (en) | Display device driving sub-pixels of a plurality of colors | |
| JP5589018B2 (ja) | 液晶表示装置 | |
| US8665405B2 (en) | Thin film transistor array panel | |
| KR20140139414A (ko) | 액정 표시 장치 | |
| KR20070080143A (ko) | 액정표시장치 | |
| JP5398897B2 (ja) | 液晶表示装置 | |
| JP2006126772A (ja) | 液晶ディスプレイ装置 | |
| JP3618339B2 (ja) | 液晶表示装置 | |
| JP2009069765A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120918 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130603 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130603 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5299407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |