KR100388778B1 - 모놀리식 세라믹 전자 부품과 그 제조 방법, 및 세라믹페이스트와 그 제조 방법 - Google Patents

모놀리식 세라믹 전자 부품과 그 제조 방법, 및 세라믹페이스트와 그 제조 방법 Download PDF

Info

Publication number
KR100388778B1
KR100388778B1 KR10-2000-0075920A KR20000075920A KR100388778B1 KR 100388778 B1 KR100388778 B1 KR 100388778B1 KR 20000075920 A KR20000075920 A KR 20000075920A KR 100388778 B1 KR100388778 B1 KR 100388778B1
Authority
KR
South Korea
Prior art keywords
ceramic
organic solvent
paste
monolithic
mixture
Prior art date
Application number
KR10-2000-0075920A
Other languages
English (en)
Other versions
KR20010062384A (ko
Inventor
미야자키마코토
다나카사토루
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20010062384A publication Critical patent/KR20010062384A/ko
Application granted granted Critical
Publication of KR100388778B1 publication Critical patent/KR100388778B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/046Printed circuit coils structurally combined with ferromagnetic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Preparation Of Clay, And Manufacture Of Mixtures Containing Clay Or Cement (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명에 따른 모놀리식 세라믹 전자 부품의 제조 방법은 세라믹 슬러리, 도전성 페이스트 및 세라믹 페이스트를 준비하는 단계; 상기 세라믹 슬러리를 성형함으로써 제조된 세라믹 그린 시트와, 단차 형상부를 제공하도록 상기 세라믹 그린 시트의 주면상에 부분적으로 상기 도전성 페이스트를 도포함으로써 형성된 내부 회로 요소막, 및 상기 단차 형상부에 의해 구성되는 스페이스를 보상하는(compensate) 세라믹 그린층으로서, 상기 시트의 주면상의, 상기 요소막이 형성되지 않은 영역에 상기 세라믹 페이스트를 도포함으로써 형성되어, 상기 스페이스를 실질적으로 보상하는 세라믹 그린층을, 각각 포함하는 복수의 복합 구조물을 형성하는 단계; 상기 복합 구조물을 적층함으로써, 그린 적층체를 형성하는 단계; 및 상기 그린 적층체를 소성하는 단계;를 포함한다.
또한, 본 발명에는 상기 제조 방법을 통하여 제조되는 모놀리식 세라믹 전자 부품; 세라믹 페이스트; 및 이 페이스트의 제조 방법;이 개시되어 있다.

Description

모놀리식 세라믹 전자 부품과 그 제조 방법, 및 세라믹 페이스트와 그 제조 방법{Monolithic ceramic electronic component and production process therefor, and ceramic paste and production process therefor}
본 발명은 모놀리식 세라믹 전자 부품과 그 제조 방법 및 세라믹 페이스트 와 그 제조 방법에 관한 것이다. 특히 본 발명은 세라믹 시트 사이에 형성되는 내부 회로 요소막, 및 이 내부 회로 요소막에 의하여 형성되는 단차 형상부에 의하여 구성되는 스페이스를 보상(compensate)하기 위한 세라믹층을 포함하며, 각 세라믹층이 대응하는 막의 패턴에 네가티브한 패턴을 갖도록 형성되는 모놀리식 세라믹 전자 부품과 그 제조 방법, 및 세라믹층을 형성하는데 유리하게 사용되는 세라믹페이스트 및 그 제조 방법에 관한 것이다.
모놀리식 세라믹 커패시터 등의 모놀리식 세라믹 전자 부품이 제조되는 경우, 복수의 세라믹 그린 시트가 제공되고, 다음에 상기 시트가 적층된다. 목적하는 모놀리식 세라믹 전자 부품의 기능에 따라서, 특정의 세라믹 그린 시트상에, 커패시터, 저항기, 인덕터, 배리스터, 필터 등의 구성요소가 되는 도전막 또는 저항막과 같은 내부 회로 요소막이 형성된다.
최근, 이동 통신 장치와 같은 전자 장치의 소형화 및 경량화가 진행되고 있다. 예를 들면, 이러한 전자 장치에 있어서 모놀리식 세라믹 전자부품이 회로 요소로서 사용되는 경우, 상기 전자 부품의 크기 및 무게를 감소하여야 한다. 예를 들면, 모놀리식 세라믹 커패시터의 소형화 및 대용량화에 대한 요구가 증가하고 있다.
모놀리식 세라믹 커패시터의 전형적인 제조방법은 다음과 같다. 유전체 세라믹 분말, 유기 바인더, 가소제 및 유기 용제를 함께 혼합하여, 세라믹 슬러리를 준비한다. 얻어진 세라믹 슬러리를, 박리제로서 작용하는 실리콘 수지로 코팅된 폴리에스테르막과 같은 지지체상에서 독터 블레이드법 또는 이와 유사한 방법에 의해, 수십㎛의 두께를 갖는 시트로 성형함으로써, 세라믹 그린 시트를 형성하고, 그 후 이 시트를 건조한다.
다음에, 세라믹 그린 시트의 주면상에, 서로 분리된 복수의 패턴을 갖도록 스크링 인쇄를 통하여 도전성 페이스트를 도포한다. 그 후, 얻어진 시트를 건조함으로써, 시트상에 내부 회로 요소막으로서 작용하는 내부 전극이 형성된다. 도 7은상기에 설명된 바와 같이 내부 전극(1)의 복수의 부위에 분포되도록 형성된 세라믹 그린 시트(2)의 일부를 나타내는 평면도이다.
다음에, 세라믹 그린 시트(2)를 지지체로부터 박리하고, 적당한 크기의 조각으로 절단한다. 그 후, 도 6에 부분적으로 나타낸 바와 같이 소정량의 조각을 적층한다. 또한, 얻어진 적층체의 대향 표면상에, 내부 전극을 함유하지 않는 세라믹 그린 시트를 소정량 적층함으로써, 그린 적층체(3)가 형성된다.
그린 적층체(3)가 수평면에 대해 수직 방향으로 압착되고, 다음에 도 8에 나타낸 바와 같이 적층체 칩(4)으로 절단되며, 이 칩은 개개의 모놀리식 세라믹 커패시터로서 사용되기에 적당한 크기가 된다. 다음에, 각 칩으로부터 바인더를 제거하고, 얻어진 칩을 소성한 후, 칩상에 외부 전극을 형성함으로써, 모놀리식 세라믹 커패시터가 제조된다.
이와 같은 커패시터를 소형화 및 대용량화하기 위해서는, 적층되는 세라믹 그린 시트(2) 및 내부 전극(1)을 숫적으로 증가시켜야 하고, 또한 세라믹 그린 시트(2)를 얇게 해야 한다.
그러나, 적층체 시트 및 전극을 숫적으로 증가시키고, 또한 시트를 상기와 같이 얇게 하는 경우, 내부 전극(1)이 축적된다. 그 결과, 전극(1)이 형성된 부분과 전극(1)이 형성되지 않은 부분 사이, 또는 비교적 다량의 내부 전극(1)이 수평면에 대해 수직 방향으로 형성된 부분과 소량의 전극(1)이 수직 방향으로 형성된 부분 사이에서, 두께의 차이가 더욱 명확해진다. 따라서, 예를 들어, 도 8에 나타낸 바와 같이, 얻어진 적층체 칩(4)의 외관은 칩의 주면이 볼록 형상을 갖도록 변형된다.
적층체 칩(4)이 도 8에 나타낸 바와 같이 변형되는 경우, 전극(1)이 형성되지 되지 않은 부분 또는 비교적 소량의 내부 전극(1)이 수평면에 대해 수직 방향으로 형성된 부분에 있어서, 압착시에 비교적 큰 변형이 일어난다. 또한, 세라믹 그린 시트(2)사이의 접착이 약해지고, 디라미네이션(delamination) 또는 마이크로-크랙킹(micro-cracking) 등의 구조적 결함이 발생하기 쉬우며, 이러한 결함은 소성중에 칩의 내부 응력에 의해 초래된다.
적층체 칩(4)이 도 8에 나타낸 바와 같이 변형되는 경우, 내부 전극(1)이 바람직하지 않게 변형되고, 이것이 단락(short circuit)을 초래한다.
상술한 문제점들이 얻어진 모놀리식 세라믹 커패시터의 신뢰성을 저하시킬 수 있다.
상술한 문제점들을 해결하기 위하여, 예를 들어, 일본 특허공개 56-94719, 3-74820, 및 9-106925호 공보에는, 도 2에 나타낸 바와 같이 내부 전극(1)이 형성되지 않은 세라믹 그린 시트(2)의 영역상에, 세라믹 그린층(5)을 형성함으로써, 세라믹 그린 시트(2)상의 내부 전극(1)에 의하여 형성되는 단차 형상부에 의해 구성되는 스페이스를 실질적으로 보상하는 방법이 개시되어 있다.
상기에 설명한 바와 같이, 단차 형상부에 의해 구성되는 스페이스를 보상하는 세라믹 그린층(5)이 형성되는 경우에 있어서, 도 1에 나타낸 바와 같이 그린 적층체(3a)가 부분적으로 형성될 때, 전극(1)이 형성된 부분과 전극(1)이 형성되지 않는 부분 사이; 또는 비교적 다량의 내부 전극(1)이 수평면에 대해 수직 방향으로형성되는 부분과 비교적 소량의 전극(1)이 수직 방향으로 형성되는 부분 사이에 있어서, 실질적인 두께의 차이가 없다. 따라서, 도 3에 나타낸 바와 같이, 얻어진 적층체 칩(4a)이 도 8에 나타낸 바와 같이 바람직하지 않게 변형되기 어렵다.
그 결과, 디라미네이션 또는 마이크로 크랙킹과 같은 상기의 구조적 결함 또는 내부 전극(1)의 변형에 기인한 단락이 발생하기 어려우며, 이에 따라서 얻어진 모놀리식 세라믹 커패시터의 신뢰성을 향상시킬 수 있다.
단차 형상부에 의해 구성되는 스페이스를 보상하는 상기의 세라믹 그린층 (5)은 세라믹 그린 시트(2)와 유사한 조성을 가지며, 상기 층(5)은 유전체 세라믹 분말, 유기 바인더, 가소제, 및 유기 용제를 함유하는 세라믹 페이스트를 그린 시트(2)상에 도포함으로써 형성된다. 높은 정밀도로 인쇄를 통하여 상기 층(5)을 형성하고, 내부 전극(1)의 두께와 동등한 두께(예를 들면, 2㎛ 이하)를 얻기 위해서는, 세라믹 페이스트에 있어서의 세라믹 분말의 분산성을 높여야 한다.
상기와 관련하여, 예를 들면, 일본 특허공개 3-74820호 공보에는 세라믹 분말이 3개 롤 밀(three-roll mill)을 사용하여 분산되는 세라믹 페이스트의 제조 방법이 개시되어 있다. 그러나, 3개 롤 밀만을 사용하여 세라믹 분말의 분산성을 개선시키기는 어렵다.
일본 특허공개 9-106925호 공보에는 세라믹 그린 시트(2)를 형성하기 위한 세라믹 슬러리가 유전체 세라믹 분말, 유기 바인더, 및 저비점의 제 1 유기 용제를 혼합함으로써 제조되고, 얻어진 슬러리가 세라믹 그린 시트(2)를 형성하기 위해 사용되며, 또한 상기 슬러리를 제 1 유기용제보다 높은 비점을 갖는 제 2 유기용제와 혼합하고, 얻어진 혼합물을 가열하여, 상기 혼합물로부터 제 1 유기용제만을 제거함으로써, 단차 형상부에 의해 구성되는 스페이스를 보상하는 세라믹 그린층(5)을 형성하기 위한 세라믹 페이스트를 제조하는 것이 개시되어 있다.
상술한 바와 같이, 세라믹 페이스트가 적어도 2회의 혼합 단계를 통하여 제조되는 경우, 세라믹 분말의 분산성이 어느 정도 개선된다. 그러나, 슬러리 또는 페이스트가 유기 바인더를 함유하기 때문에, 혼합 단계시에 슬러리 또는 페이스트의 점도가 높아지게 된다. 이것은 볼 밀과 같은 장치가 사용되는 경우에 세라믹 분말의 분산성을 개선하는데 한계가 있기 때문이다.
이미 언급된 바와 같이, 단차 형상부에 의해 구성되는 스페이스를 보상하는, 매우 얇고 내부 전극(1)과 동등한 두께를 갖는 세라믹 그린층(5)을 형성하기 위해 사용되는 세라믹 페이스트에 함유된 세라믹 분말의 높은 분산성이 요구된다. 내부 전극(1)의 두께가 감소하는 경우, 세라믹 분말은 그에 대응하여 높은 분산성을 나타내야만 한다.
세라믹 그린층(5)에 있어서 세라믹 분말의 분산성이 낮은 경우라도, 상기 층 (5)에 형성된 세라믹 그린 시트(2)가 이러한 낮은 분산성을 어느 정도 보상할 수 있다. 그러나, 시트(2)의 두께가 감소하는 경우, 상기 시트는 이러한 낮은 분산성을 완전히 보상할 수는 없다.
따라서, 소형 및 대용량의 모놀리식 세라믹 커패시터의 개발이 진행됨에 다라서, 단차 형상부에 의해 구성되는 스페이스를 보상하는 세라믹 그린층(5)에 함유된 세라믹 분말의 높은 분산성에 대한 요구가 커지고 있다.
혼합 단계시에 세라믹 페이스트내의 세라믹 분말의 분산성을 향상하기 위하여, 페이스트의 점도를 낮출 수 있다. 그러나, 페이스트의 점도를 낮추기 위해 저비점의 상기 유기 용제의 양이 증가되는 경우, 세라믹 분말의 분산후에 용제의 제거에 장시간을 필요로 한다.
이상, 모놀리식 세라믹 커패시터와 관련하여 해결해야 할 문제점을 설명하엿으나, 모놀리식 인덕터 등의 다른 모놀리식 세라믹 전자 부품에서도 유사한 문제에 직면할 수 있다.
따라서, 본 발명의 목적은 상술한 문제를 해결할 수 있는, 모놀리식 세라믹 전자 부품의 제조 방법 및 이 제조 방법에 의하여 제조되는 모놀리식 세라믹 전자 부품을 제공하는데 있다.
본 발명의 다른 목적은 단차 형상부에 의하여 구성되는 스페이스를 보상하는 상술한 세라믹층 등의 매우 얇은 ㅔ살믹 그린층을 형성하는데 적합한 세라믹 페이스트의 제조 방법 및 이 제조 방법에 의하여 제조되는 세라믹 페이스트를 제공하는데 있다.
도 1은 본 발명의 한 실시형태에 따른 모놀리식 세라믹 커패시터의 제조 방법을 설명하기 위한 것으로, 그린 적층체(3a)의 일부를 나타내는 개략 단면도이다.
도 2는 도 1에 나타낸 모놀리식 세라믹 커패시터의 제조 방법을 통하여 제조되는 복합 구조물(6)의 일부를 나타내는 평면도이다.
도 3은 도 1에 나타낸 모놀리식 세라믹 커패시터의 제조 방법을 통하여 제조되는 적층체 칩(4a)을 나타내는 개략 단면도이다.
도 4는 본 발명의 다른 실시형태에 따른 모놀리식 세라믹 커패시터를 제조하기 위한 그린 적층체(13)를 구성하는 요소를 나타내는 분해 사시도이다.
도 5는 도 4에 나타낸 그린 적층체(13)을 소성함으로써 제조되는 적층체 칩(12)을 구비하는 모놀리식 인덕터(11)의 외관을 나타내는 사시도이다.
도 6은 종래의 모놀리식 세라믹 커패시터의 제조 방법을 설명하기 위한 것으로, 그린 적층체(3)의 일부를 나타내는 개략 단면도이다.
도 7은 도 6에 나타낸 모놀리식 세라믹 커패시터의 제조 방법을 통하여 내부 전극(1)이 형성된 세라믹 그린 시트(2)의 일부를 나타내는 평면도이다.
도 8은 도 6에 나타낸 모놀리식 세라믹 커패시터의 제조 방법을 통하여 제조된 적층체 칩(4)을 나타내는 개략 단면도이다.
(도면의 주요 부분에 있어서의 부호의 설명)
1: 내부 전극(내부 회로 요소막)
2, 14∼19: 세라믹 그린 시트
3a, 13: 그린 적층체
4a, 12: 적층체 칩
5, 22, 25, 28, 30: 세라믹 그린층
6: 복합 구조물
11: 모놀리식 인덕터(모놀리식 세라믹 전자 부품)
20, 23, 26, 29: 코일 도체막(내부 회로 요소막)
따라서, 본 발명은 모놀리식 세라믹 전자 부품의 제조 방법을 제공한다. 이 방법은 하기의 단계를 포함한다.
먼저, 세라믹 슬러리, 도전성 페이스트 및 세라믹 페이스트를 준비한다.
이어서, 상기 세라믹 슬러리를 성형함으로써 제조된 세라믹 그린 시트와, 단차 형상부를 제공하도록 상기 세라믹 그린 시트의 주면상에 부분적으로 상기 도전성 페이스트를 도포함으로써 형성된 내부 회로 요소막, 및 상기 단차 형상부에 의해 구성되는 스페이스를 보상하는 세라믹 그린층으로서, 상기 시트의 주면상의, 상기 요소막이 형성되지 않은 영역에 상기 세라믹 페이스트를 도포함으로써 형성되어, 상기 스페이스를 실질적으로 보상하는 세라믹 그린층을, 각각 포함하는 복수의 복합 구조물을 형성한다.
이어서, 상기 복합 구조물을 적층함으로써, 그린 적층체를 제작한다.
그 후, 상기 그린 적층체를 소성한다.
상기 필수 단계를 포함하는 모놀리식 세라믹 전자 부품의 제조 방법에 있어서,
본 발명의 특징은 세라믹 그린층을 형성하기 위한 세라믹 페이스트를 준비하는 단계, 즉 세라믹 페이스트의 제조 방법에 있다.
상기 세라믹 페이스트의 제조 방법은
세라믹 분말과 제 1 유기 용제를 함유하는 일차 혼합물을 일차 분산 처리하는 일차 분산 단계; 및 상기 일차 분산 단계를 거친 상기 일차 혼합물 및 유기 바인더를 함유하는 이차 혼합물을 이차 분산 처리하는 이차 분산 단계;를 포함한다. 유기 바인더가 이차 분산 단계에서 첨가되는 것을 주목해야 한다.
본 발명에 있어서, 제 1 유기 용제 이외에, 제 1 유기 용제보다 상대 증발 속도가 낮은 제 2 유기 용제를 일차 분산 단계 또는 이차 분산 단계에서 첨가하여도 된다. 또는, 제 2 유기 용제를 일차 분산 단계에서 첨가하고, 이차 분산 단계에서 다시 첨가해도 된다. 즉, 제 2 유기 용제는 제 1 혼합물 및/또는 제 2 혼합물에 함유된다.
이차 분산 단계의 종료후에, 이차 혼합물을 가열함으로써, 상기 혼합물로부터 제 1 유기 용제를 선택적으로 제거한다.
상기 세라믹 페이스트의 제조 방법의 일차 분산 단계에서, 일차 혼합물은 유기 분산제를 함유하는 것이 바람직하다.
바람직하게는, 상기 제 1 유기 용제는 20℃에서 상대 증발 속도가 100이상이며, 또한 상기 제 2 유기 용제는 20℃에서 상대 증발 속도가 50이하이다.
상기 세라믹 페이스트의 제조 방법에 있어서, 상기 이차 분산 단계의 종료후 및 상기 제 1 유기 용제의 제거 단계전에 상기 이차 혼합물을 여과하는것이 바람직하다.
바람직하게는, 상기 세라믹 페이스트의 제조 방법은 상기 유기 바인더를 상기 제 1 유기 용제 및/또는 상기 제 2 유기 용제에 용해하여, 유기 비히클을 형성하는 단계; 및 상기 유기 비히클을 여과하는 단계를 더 포함하며, 상기 이차 혼합물은 여과를 거친 상기 유기 비히클에 포함된 상기 유기 바인더를 함유한다.
상기 제조 방법에 있어서, 제 1 유기 용제 및 제 2 유기 용제는 전자의 상대 증발 속도가 후자보다 높게 되도록 선택된다. 통상적으로, 이들 유기 용제의 선택은, 제 1 유기 용제의 비점이 상기 제 2 유기 용제의 비점보다 낮아지도록 선택되는 경우, 용이하게 행할 수 있다.
상기 제 1 유기 용제 및 제 2 유기 용제는 비점의 차에 의거하여 선택되는경우, 제 1 유기 용제의 비점과 제 2 유기 용제의 비점이 50도 이상인 것이 바람직하다.
본 발명에 있어서, 세라믹 그린 시트를 형성하기 위한 세라믹 슬러리는, 단차 형상부에 의하여 구성되는 스페이스를 상새하는 세라믹 그린층을 형성하기 위한 세라믹 페이스트에 함유되는 상기 세라믹 분말과 실질적으로 동일한 조성을 갖는 것이 바람직하다.
바람직하게는, 상기 세라믹 슬러리 및 상기 세라믹 페이스트에는 유전체 세라믹 분말이 함유된다. 이 경우, 내부 회로 요소막이 이들 사이에 정전용량을 제공하도록 배치되는 내부 전극인 경우, 모놀리식 세라믹 커패시터를 제조할 수 있다.
상기 세라믹 슬러리 및 상기 세라믹 페이스트에는 자성체 세라믹 분말이 함유된다. 이 경우, 내부 회로 요소막이 후크 형상의 도전막으로 형성되는 경우, 모놀리식 인덕터를 제조할 수 있다.
본 발명은 상술한 제조 방법을 통하여 제조되는 모놀리식 세라믹 전자 부품을 제공한다.
또한, 본 발명은 상술한 바와 같은 세라믹 페이스트의 제조 방법 및 이 방법을 통하여 제조되는 세라믹 페이스트를 제공한다.
(바람직한 실시형태의 상세한 설명)
본 발명의 한 실시형태를 모놀리식 세라믹 커패시터의 제조 방법을 예로 들어 설명하겠다. 이 모놀리식 세라믹 커패시터의 제조 방법은 도 1 내지 도 3을 참조하여 설명하겠다.
본 실시형태를 실시하기 위하여, 세라믹 그린 시트(1)를 형성하기 위한 세라믹 슬러리; 내부 전극(1)을 형성하기 위한 도전성 페이스트; 및 전극(1)에 의하여 형성되는 단차 형상부에 의해 구성되는 스페이스를 보상하는 세라믹 그린층(5)을 형성하기 위한 세라믹 페이스트;가 제공된다.
상기 세라믹 슬러리는 유전체 세라믹 분말, 유기 바인더, 가소제 및 비교적 저비점을 갖는 유기 용제를 혼합함으로써 준비된다. 이 세라믹 슬러리를, 박리제로서의 실리콘 수지 등의 수지로 코팅된 폴리에스테르필름과 같은 지지체(도시하지 않음)상에서, 독터 블레이드법 또는 유사한 방법에 의하여 시트로 성형함으로써, 세라믹 그린 시트(2)를 얻는다. 이어서, 얻어진 시트를 건조한다. 세라믹 그린 시트(2)의 두께는 건조후에 수㎛가 된다.
상기 세라믹 그린 시트(2)의 주면상에, 복수의 부위에 분포하도록, 내부 전극(1)이 형성된다. 각 내부 전극의 두께는 건조후에 예를 들면 약 1㎛이다. 내부 전극(1)은 예를 들면 스크린 인쇄에 의하여 세라믹 그린 시트(2)상에 도전성 페이스트를 도포하고, 이 페이스트를 건조함으로써 형성된다. 이 내부 전극(1)은 각각 소정의 두께를 가지고 있으며, 따라서 세라믹 그린 시트(2)상에는 전극(1)에 의하여 형성된 단차 형상부에 의하여 구성되는 스페이스가 형성된다.
이어서, 단차 형상부에 의하여 구성되는 스페이스를 실질적으로 보상하도록, 세라믹 그린 시트(2)의 주면상의 내부 전극(1)이 형성되지 않은 영역에, 세라믹 그린층(5)이 형성된다. 세라믹 그린층(5)은 내부 전극(1)의 패턴에 네가티브한 패턴을 갖도록, 세라믹 그린 시트(2)상에 세라믹 페이스트를 스크린 인쇄에 의하여 도포함으로써 형성되며, 그 후 얻어진 층(5)을 건조한다. 상기 층(5)를 형성하기 위하여 사용되는 세라믹 페이스트는 본 발명에 있어서 중요한 특징이 되므로, 이 페이스트에 대해서는 더욱 상세히 후술하겠다.
상기 설명에서는, 내부 전극(1)을 형성한 후에 세라믹 그린층(5)을 형성하였으나, 세라믹 그린층(5)은 내부 전극(1)을 형성하기 전에 형성해도 된다.
복수개의 복합 구조물(6)이 준비된다. 세라믹 그린 시트(2), 내부 전극(1) 및 세라믹 그린층(5)을 포함하며, 상술한 바와 같이 시트상에 전극 및 그린층이 형성된다. 각 복합 구조물(6)은 지지체로부터 박리된 후, 적당한 크기의 단편으로 절단된다. 소정량의 단면을 적층하여, 적층체를 형성하고, 그 후, 적층체의 대향 표면에, 내부 전극 및 세라믹 그린층이 형성되지 않은 세라믹 그린 시트를 적층함으로써, 도 1에 부분적으로 나타낸 바와 같은 그린 적층체(3a)가 형성된다.
이 그린 적층체(3a)는 수평면에 대하여 수직 방향으로 프레스된 후, 도 3에 나타낸 바와 같이, 적당한 크기의 적층체 칩(4a)으로 절단되어, 각 칩이 모놀리식 세라믹 커패시터를 제조하기 위하여 바람직하게 사용될 수 있다. 이어서, 적층체 칩으로부터 바인더를 제거하고, 얻어진 칩을 소성한다. 그 후, 칩상에 외부 전극을 형성함으로써, 모놀리식 세라믹 커패시터를 제조한다.
상술한 바와 같이, 세라믹 그린층(5)이 형성되는 경우, 도 1에 부분적으로 나타낸 그린 적층체(3a)에 있어서, 전극(1)이 형성된 부분과 전극(1)이 형성되지 않은 부분 사이, 또는 비교적 다량의 내부 전극(1)이 수평면에 대하여 수직 방향으로 형성된 부분과 소수의 전극이 수평면에 대하여 수직 방향으로 형성된 부분 그렇지 않은 부분 사이에 있어서, 실질적인 두께의 차가 없다. 따라서, 도 3에 나타낸 바와 같이, 적층체 칩(4a)이 도 8에서처럼 바람직하지 않게 변형되기 어렵다. 그 결과, 얻어진 모놀리식 세라믹 커패시터에 있어서, 디라미네이션 또는 마이크로 크랙킹 등의 구조적 결함, 또는 단락이 생기기 어렵다.
본 발명의 특징은 세라믹 그린층(5)을 형성하기 위한 세라믹 페이스트를 제조하는 방법에 있다. 상기 방법을 통하여 세라믹 페이스트를 제조하는 경우, 세라믹 페이스트내에에 함유된 세라믹 분말의 분산성을 높일 수 있다.
본 발명에서는, 세라믹 페이스트를 제조하기 위하여, 세라믹 분말과 제 1 유기 용제를 함유하는 일차 혼합물을 일차 분산 처리하는 일차 분산 단계; 및 상기 일차 분산 단계를 거친 상기 일차 혼합물 및 유기 바인더를 함유하는 이차 혼합물을 이차 분산 처리하는 이차 분산 단계;가 행해진다.
일차 분산 단계에서는, 유기 바인더를 첨가하지 않으므로, 상기 일차 혼합물을 저점도하에서 일차 분산 처리할 수 있다. 따라서, 세라믹 분말의 분산성을 높이는 것이 용이하다. 일차 분산 단계에서는, 세라믹 분말에 흡수된 공기가 제 1 유기 용제로 치환되며, 따라서 세라믹 분말이 제 1 유기 용제에 충분히 젖고, 또한 응집된 세라믹 분말이 입자로 미세하게 분해된다.
이차 분산 단계에서는, 상술한 바와 같이, 일차 분산 단계에서의 세라믹 분말의 분산성을 높은 레벨로 유지하면서, 유기 바인더를 충분히 또한 균일하게 혼합할 수 있다.
본 발명에 있어서, 제 1 유기 용제 이외에, 제 1 유기 용제보다 상대 증발속도가 낮은 제 2 유기 용제를 사용한다. 제 2 유기 용제는 일차 분산 단계 또는 이차 분산 단계에서 첨가하여도 된다. 또는, 제 2 유기 용제를 일차 분산 단계에서 첨가하고, 이차 분산 단계에서 다시 첨가해도 된다.
이차 분산 단계의 종료후에, 이차 혼합물을 가열함으로써, 상기 혼합물로부터 제 1 유기 용제를 선택적으로 제거한다.
상술한 바와 같이, 제 1 유기 용제는 이차 분산 단계의 종료후에 제거되며, 따라서 이차 분산 단계시에 이차 혼합물의 점도를 비교적 낮은 레벨로 유지할 수 있다. 따라서, 분산성을 비교적 높은 레벨로 유지할 수 있을 뿐만 아니라, 상술한 바와 같은 이차 분산 단계시에 첨가되는 유기 바인더의 용해성을 높일 수 있다.
상술한 바와 같이 하여 제조된 세라믹 페이스트는 페이스트내에 소량의 제 1 유기 용제가 존재할 수 있지만, 실질적으로 제 2 유기 용제만을 함유한다. 제 2 유기 용제는 제 1 유기 용제보다 상대 증발 속도가 낮기 때문에, 세라믹 페이스트의 건조 속도를 소정값 이하로 감소할 수 있다. 따라서, 예를 들면 상기 페이스트에 대하여 스크린 인쇄를 아무 문제 없이 실시할 수 있다.
상기 제조 방법의 일차 분산 단계 및 이차 분산 단계에 있어서, 볼 밀 등의 통상의 장치를 사용하여 분산 처리를 행할 수 있다.
본 발명에 있어서, 제 1 유기 용제 또는 제 2 유기 용제로서 여러가지 유기 용제를 사용할 수 있다. 따라서, 이와 같은 유기 용제의 상대 증발 속도를 고려하여, 제 1 유기 용제 및 제 2 유기 용제에 대하여 적당한 유기 용제를 선택하면 된다.
이와 같은 유기 용제의 예는 메틸에틸케톤, 메틸이소부틸케톤, 아세톤 등의 케톤류; 톨루엔, 벤젠, 크실렌, n-헥산 등의 탄화수소류; 메탄올, 에탄올, 이소프로판올, 부탄올, 아밀알콜 등의 알콜류; 초산에틸, 초산부틸, 초산이소부틸 등의 에스테르류; 디이소프로필케톤, 에틸셀로솔브, 부틸셀로솔브, 셀로솔브아세테이트, 메틸셀로솔브아세테이트, 부틸칼비톨, 시클로헥산올, 파인유(pine oil), 디히드로테르피네올, 이소포론, 테르피네올, 디프로필렌글리콜, 디메틸푸탈레이트 등의 케톤류, 에스테르류, 탄화수소류, 알콜류; 염화메틸렌 등의 염화탄화수소류; 및 이들의 혼합물을 포함할 수 있다.
이차 분산 단계의 종료후에 제 1 유기 용제를 용이하게 제거하기 위하여, 제 1 유기 용제는 20℃에서 상대 증발 속도가 100이상인 것이 바람직하며, 150이상인 것이 더욱 바람직하다. 여기서, "상대 증발 속도(relative evaporation rate)"란 n-초산부틸(비점: 126.5℃)의 증발 속도를 100으로 하였을 때, 이 증발 속도에 상대적인 증발 속도를 말한다. 상대 증발 속도는 다음의 식에 의거하여 산출된다.
상대 증발 속도 = (n-초산부틸의 증발 시간)/(대상 용제의 증발 시간)
여기서, 증발 시간은 중량에 의거하여 측정된다.
제 1 유기 용제에 적당한, 상대 증발 속도가 100이상인 유기 용제의 예는, 메틸에틸케톤(상대 증발 속도: 465), 메틸이소부틸케톤(상대 증발 속도: 145), 아세톤(상대 증발 속도: 720), 톨루엔(상대 증발 속도: 195), 벤젠(상대 증발 속도: 500), 메탄올(상대 증발 속도: 370), 에탄올(상대 증발 속도: 203), 이소프로판올(상대 증발 속도: 205), 초산에틸(상대 증발 속도: 525), 초산이소부틸(상대 증발속도: 152), 초산부틸(상대 증발 속도: 100) 및 이들의 혼합물을 포함할 수 있다.
한편, 제 2 유기 용제는 효율적인 스크린 인쇄를 달성하기 위하여, 20℃에서 상대 증발 속도가 50이하인 것이 바람직하다.
제 2 유기 용제에 적당한, 상대 증발 속도가 50이하인 유기 용제의 예는 디이소프로필케톤(상대 증발 속도: 49), 메틸셀로솔브아세테이트(상대 증발 속도: 40), 셀로솔브아세테이트(상대 증발 속도: 24), 부틸셀로솔브(상대 증발 속도: 10), 시클로헥산올(상대 증발 속도: 10이하), 파인유(상대 증발 속도: 10이하), 디히드로테르피네올(상대 증발 속도: 10이하), 이소포론(상대 증발 속도: 10이하), 테르피네올(상대 증발 속도: 10이하), 디프로필렌글리콜(상대 증발 속도: 10이하), 디메틸푸탈레이트(상대 증발 속도: 10이하), 부틸칼비톨(상대 증발 속도: 40이하) 및 이들의 혼합물을 들 수 있다.
제 1 및 제 2 유기 용제는 상술한 바와 같이 상대 증발 속도 대신에 비점에 의거하여 선택하여도 된다. 제 1 및 제 2 유기 용제는 상대 증발 속도보다 비점에 의거하여 용이하게 선택된다. 제 1 및 제 2 유기 용제는 전자의 비점이 후자의 비점보다 낮게 선택될 때, 대다수의 경우, 전자의 상대 증발 속도가 후자의 상대 증발 속도보다 높다.
상술한 유기 용제중 몇개에 관하여 비점을 살펴보면 다음과 같다. 메틸에틸케톤(79.6℃), 메틸이소부틸케톤(118.0℃), 아세톤(56.1℃), 톨루엔(111.0℃), 벤젠(79.6℃), 메탄올(64.5℃), 에탄올(78.5℃), 이소프로판올(82.5℃), 초산에틸(77.1℃), 초산이소부틸(118.3℃), 디이소프로필케톤(143.5℃), 메틸셀로솔브아세테이트(143℃), 셀로솔브아세테이트(156.2℃), 부틸셀로솔브(170.6℃), 시클로헥산올(160℃), 파인유(195∼225℃), 디히드로테르피네올(210℃), 이소포론(215.2℃), 테르피네올(219.0℃), 디프로필렌글리콜(231.8℃) 및 디메틸푸탈레이트(282.4℃). 제 1 및 제 2 유기 용제는 이러한 비점에 의거하여 선택되어도 된다.
비점의 차에 의거하여 제 1 및 제 2 유기 용제를 선택하는 경우, 제 1 유기 용제의 비점과 제 2 유기 용제의 비점의 차는 50도 이상인 것이 바람직하다. 이것은 비점의 차가 50도 이상인 경우, 이차 분산 단계의 종료후에 가열 처리에 의하여 제 1 유기 용제를 선택적으로 용이하게 제거할 수 있기 때문이다.
스크린 인쇄를 용이하게 행하기 위하여, 제 2 유기 용제는 비점이 150℃ 이상의 비점을 갖는 것이 바람직하며, 약 200∼250℃의 비점을 갖는 것이 더욱 바람직하다. 비점이 150℃미만이면, 세라믹 페이스트가 빨리 건조되며, 따라서 인쇄 패턴의 메시가 페이스트로 막히기 쉬우며, 다른 한편 비점이 250℃를 넘으면, 인쇄 막이 건조되기 어려우며, 따라서 건조에 장기간을 요하게 된다.
세라믹 페이스트에 사용되는 유기 바인더는, 실온에서 유기 용제에 용해되는 것이 바람직하다. 이와 같은 유기 바인더의 예는 폴리비닐부티랄, 폴리부틸부티랄 등의 폴리아세탈류; 폴리(메타)아크릴레이트류; 에틸셀룰로스 등의 변성 셀룰로스류; 알키드류; 비닐리덴류; 폴리에테르류; 에폭시 수지류; 우레탄 수지류; 폴리아미드 수지류; 폴리이미드 수지류; 폴리아미도이미드 수지류; 폴리에스테르 수지류; 폴리술폰 수지류; 액정 폴리머류; 폴리이미다졸 수지류; 및 폴리옥사졸린 수지류를포함한다.
유기 바인더로서 상술한 폴리비닐부티랄은, 폴리비닐알콜과 부틸알데히드와의 축합(condensation)에 의하여 제조된다. 폴리비닐부티랄 제품은 아세틸기의 양이 6몰% 이하이며, 부티랄기의 양이 62∼82몰%인, 저중합품, 중중합품 및 고중합품을 포함한다. 본 발명의 세라믹 페이스트에 있어서 유기 바인더로서 사용되는 폴리비닐부티랄은, 유기 용제에 있어서의 폴리비닐부티랄의 점도 및 폴리비닐부티랄의 건조를 통하여 제조되는 막의 강인성을 고려하여, 부티랄기의 양이 약 65몰%인 중중합품인 것이 바람직하다.
유기 바인더의 양은 세라믹 분말 전체에 대하여 1∼20중량%, 바람직하게는 3∼10중량%이다.
일차 분산 단계에 있어서, 일차 혼합물은 유기 분산제를 함유하는 것이 바람직하다. 일차 혼합물에, 제 1 유기 용제 또는 제 1 및 제 2 유기 용제의 혼합물에 용해된 유기 분산제를 첨가하면, 세라믹 분말의 분산성이 더욱 향상된다.
사용되는 유기 분산제의 종류는 특히 한정되지 않지만, 유기 분산제는 분산성을 고려하면, 10,000이하의 분자량을 갖는 것이 바람직하다. 상기 분산제는 음이온성 분산제, 양이온성 분자제 또는 비이온성이어도 된다. 바람직한 분산제의 예는, 폴리아크릴산 및 그 암모늄염, 폴리아크릴레이트 공중합체, 폴리에틸렌옥사이드, 폴리옥시에틸렌알킬아밀에테르, 지방산디에탄올아미드, 폴리에틸렌이민, 폴리옥시프로필렌모노알릴모노부틸에테르와 무수말레인산(및 스티렌)의 공중합체를 포함한다.
유기 분산제의 양은 세라믹 분말 전체에 대하여 0.1∼5중량%, 바람직하게는 0.5∼2.0중량%이다.
이차 혼합물은 이차 분산 단계의 종료후 및 일차 유기 용제의 제거전에, 여과하는 것이 바람직하다. 여과를 통하여, 세라믹 페이스트 중에 존재할 수 있는 분순물, 세라믹 분말의 응집물 및 유기 바인더의 미용해물을 제거할 수 있으며, 따라서 세라믹 페이스트의 분산성이 확실하게 향상된다. 또한, 세라믹 분말에 부착되어 있는 매우 작은 기포가 여과에 의하여 파괴되거나 제거되며, 따라서 세라믹 페이스트로 이루어지는 세라믹 그린층(8)이 소성되는 경우, 얻어진 세라믹층에 있어서 핀홀의 양을 감소시킬 수 있다.
또는, 유기 바인더를 제 1 유기 용제 및/또는 제 2 유기 용제에 용해함으로써, 유기 비히클을 형성하고, 이 유기 비히클을 여과한 후, 여과가 실시된 비히클내에 포함된 유기 바인더를 이차 혼합물에 첨가하여도 된다.
상술한 2종류의 여과는 각각 반복하여 행해도 된다. 또는 조합하여 행해도 된다. 여과를 반복하여 행하거나, 또는 2종류의 여과를 조합하여 행하는 경우, 세라믹 페이스트의 분산성이 더욱 향상된다.
상술한 여과 단계에 있어서는, 스테인리스 스틸로 이루어지는 필터, 또는 폴리프로필렌, 불소계 수지 등의 플라스틱으로 이루어지는 필터가 사용된다. 여과 속도를 높이기 위하여, 공기 또는 질소 가스 등의 가스를 사용하여 제 2 혼합물 또는 유기 비히클에 압력을 가하거나, 감압된 필터를 통하여 제 2 혼합물 또는 유기 비히클을 흡인해도 된다.
세라믹 페이스트에 함유되는 세라믹 분말은 세라믹 그린 시트(2)를 형성하기 위한 세라믹 슬러리에 함유되는 세라믹 분말과 실질적으로 동일한 조성을 갖는 것이 바람직하다. 이것은 이들 세라믹 분말이 실질적으로 동일한 조성을 갖는 경우, 세라믹 그린층(5)과 세라믹 그린 시트(2)를 균일하게 소결할 수 있기 때문이다.
상기 세라믹 분말이 실질적으로 동일한 조성을 갖는 경우, 상기 분말이 동일한 주성분을 함유한다. 예를 들면, 상기 분말이 금속 산화물 및 유리 등의 다른 부성분을 소량 함유하더라도, 상기 분말은 실질적으로 동일한 조성을 갖는다고 할 수 있다. 세라믹 그린 시트(2)에 함유되는 세라믹 분말이, 정전용량의 온도 특성; 즉 JIS 규격으로 규정하는 B 특성 및 EIA 규격으로 규정하는 X7R 특성을 만족하는 경우, 세라믹 그린층(5)을 형성하기 위한 세라믹 페이스트에 함유되는 세라믹 분말이 동일한 주성분을 가지며, 또한 B 특성 및 X7R 특성을 만족한다면, 이들 분말은 부성분이 달라도 된다.
도 4는 본 발명의 다른 실시형태인 모놀리식 인덕터의 제조 방법을 나타낸다. 도 5는 상기 제조 방법에 의하여 제조된 모놀리식 인덕터(11)의 외관 사시도이다. 도 4는 모놀리식 인덕터(11)에 포함되는 적층체 칩(12)을 제조하기 위한 그린 적층체(13)를 구성하는 요소의 분해 사시도이다.
그린 적층체(13)는 복수의 세라믹 그린 시트(14, 15, 16, 17, 18, 19)를 포함하며, 시트(14∼19)를 적층함으로써 제조된다.
세라믹 그린 시트(14∼19)는 자성체 세라믹 분말을 함유하는 세라믹 슬러리를, 독터 블레이드법 또는 유사한 방법에 의하여 시트로 성형하고, 그 후 얻어진시트를 건조함으로써 제조된다. 세라믹 그린 시트(14∼19) 각각은 건조후에 있어서 예를 들면 10∼30㎛의 두께를 갖는다.
적층체(13)의 중간에 위치하는 세라믹 그린 시트(15∼18)에는, 이하에 상세히 설명하는 바와 같이, 후크 형상의 도체막 및 이 도체막에 의해 형성되는 단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층이 형성된다. 상기 도체막 및 세라믹 그린층의 형성 방법에 대해서는 후술한다.
먼저, 세라믹 그린 시트(15)상에는 후크 형상의 도체막(20)이 형성된다. 이 도체막(20)은 그 제 1 단부가 세라믹 그린 시트(15)의 단부에 연장되도록 형성된다. 도체막(20)의 제 2 단부에는 비아홀 도체(21)가 형성된다.
도체(21)로 채워질 홀은 레이저 또는 펀칭에 의하여 시트(15)에 형성된다. 이어서, 스크린 인쇄에 의하여 시트(15)상에 도전성 페이스트를 도포한 후, 얻어진 시트를 건조함으로써, 후크 형상의 도체막(20) 및 비아 홀 도체(21)를 형성한다.
세라믹 그린 시트(15)의 주면상의, 후크 형상의 도체막(20)이 형성되지 않은 영역에, 세라믹 그린층(22)을 형성하여, 도체막(20)에 의하여 형성되는 단차 형상부에 의하여 구성되는 스페이스를 실질적으로 보상한다. 세라믹 그린층(22)은 시트(15)상에 스크린 인쇄에 의하여 세라믹 페이스트(본 발명에서 중요한 특징이 되는 자성체 세라믹 분말을 함유하는 페이스트)를 도포한 후, 얻어진 시트를 건조함으로써 형성된다.
이어서, 세라믹 그린 시트(16)상에는, 상술한 방법과 유사한 방법으로, 후크 형상의 도체막(23), 비아홀 도체(24), 및 상기 도체막(23)에 의하여 형성되는 단차형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층(25)이 형성된다. 도체막(23)의 제 1 단부는 비아홀 도체(21)를 개재하여 도체막(20)의 제 2 단부에 접속된다. 비아홀 도체(24)는 도체막(23)의 제 2 단부에 형성된다.
이어서, 세라믹 그린 시트(17)상에는, 상술한 방법과 유사한 방법으로, 후크 형상의 도체막(26), 비아홀 도체(27), 및 상기 도체막(26)에 의하여 형성되는 단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층(28)이 형성된다. 도체막(26)의 제 1 단부는 비아홀 도체(24)를 개재하여 도체막(23)의 제 2 단부에 접속된다. 비아홀 도체(27)는 도체막(26)의 제 2 단부에 형성된다.
상술한 세라믹 그린 시트(16, 17)의 적층은 필요에 따라서 반복하여 행한다.
다음으로, 세라믹 그린 시트(18)상에는, 후크 형상의 도체막(29), 및 상기 도체막(29)에 의하여 형성되는 단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층(30)이 형성된다. 도체막(29)의 제 1 단부는 상술한 비아홀 도체(27)를 개재하여 도체막(26)의 제 2 단부에 접속된다. 도체막(29)은 그 제 2 단부가 시트(18)의 단부에 연장되도록 형성된다.
후크 형상의 도체막(20, 23, 26, 29) 각각은 건조후에 있어서 예를 들면 약 30㎛의 두께를 갖는다.
세라믹 그린 시트(14∼19)를 포함하는 복수의 복합 구조물을 적층하여 제조되는 그린 적층체(13)에 있어서, 후크 형상의 도체막(20, 23, 26, 29)이 비아홀 도체(21, 24, 27)를 개재하여 서로 연속적으로 접속됨으로써, 복수 턴(turns)을 갖는 코일형상 도체가 형성된다.
그린 적층체(13)를 소성함으로써, 도 5에 나타낸 모놀리식 인덕터(11)를 구성하는 적층체 칩(12)이 제조된다. 도 4에 나타낸 그린 적층체(13)는 1개의 적층체 칩(12)만을 제조하기 위하여 사용되었다. 그러나, 복수의 적층체 칩을 제조하기 위한 그린 적층체를 형성하여도 된다. 이 경우, 그린 적층체를 형성한 후, 이 적층체를 단편으로 절단함으로써, 복수의 적층체 칩을 제조한다.
다음으로, 도 5에 나타낸 바와 같이, 적층체 칩(12)의 대향하는 단부에는, 도체막(20)의 제 1 단부 및 도체막(29)의 제 2 단부에 각각 접속되도록, 외부 전극(30, 31)이 형성되며, 이에 따라서 모놀리식 인덕터(11)가 제조된다.
도 1 내지 도 3을 참조하여 설명한 모놀리식 세라믹 커패시터를 구성하는 세라믹 그린 시트(1) 및 세라믹 그린층(5)에는 세라믹 분말이 함유되며, 또한 도 4 및 도 5를 참조하여 설명한 모놀리식 인덕터(11)를 구성하는 세라믹 그린 시트(14∼19) 및 세라믹 그린층(22, 25, 28, 30)에도 세라믹 분말이 함유된다. 세라믹 분말의 예는 알루미나, 지르코니아, 마그네시아, 산화티탄, 티탄산바륨, 티탄산지르콘산납 또는 페라이트-망간 등의 산화물계 세라믹 분말; 탄화규소, 질화규소, 사이알론(sialon) 등의 비산화물계 세라믹 분말;을 포함한다. 사용되는 세라믹 분말은 분쇄되고 구형상을 갖는 것이 바람직하다. 분말의 평균 입자 크기는 5㎛이하인 것이 바람직하며, 1㎛인 것이 더욱 바람직하다.
불순물로서의 알칼리 금속 산화물을 0.1중량%이하의 양으로 함유하는 티탄산바륨을 세라믹 분말로서 사용하는 경우, 이 세라믹 분말에, 이하의 금속 산화물 또는 유리 성분을 소량 함유해도 된다.
금속 산화물의 예는 산화테르븀, 산화디스프로슘, 산화홀뮴, 산화에르븀, 산화이테르븀, 산화망간, 산화코발트, 산화니켈 및 산화 마그네슘을 포함한다.
유리 성분의 예는 Li2-(SiTi)O2-MO(단, MO는 Al2O3또는 ZrO2), SiO2-TiO2-MO(단, MO는 BaO, CaO, SrO, MgO, Zn 또는 MnO), Li2O-B2O3-(SiTi)O2+ MO(단, MO는 Al2O3또는 ZrO2), B2O3-Al2O3-MO(단, MO는 BaO, CaO, SrO 또는 MgO) 및 SiO2를포함한다.
도 1 내지 도 3을 참조하여 설명한 모놀리식 세라믹 커패시터를 구성하는 내부 전극(1)을 형성하기 위하여 도전성 페이스트가 사용되며, 또한, 도 4 및 도 5를 참조하여 설명한 모놀리식 인덕터(11)를 구성하는 후크 형상의 도체막(20, 23, 26, 29) 및 비아홀 도체(21, 24, 27)를 형성하기 위하여 도전성 페이스트가 사용된다. 도전성 페이스트로서는 다음에 언급하는 것을 사용할 수 있다.
모놀리식 세라믹 커패시터에 사용되는 도전성 페이스트로서는, 60중량%/40중량%∼10중량%/90중량%의 비율을 갖는 Ag/Pd 합금을 함유하는 도전성 분말, 구리 분말 또는 니켈 분말을 포함한다. 이러한 분말은 평균 입자 크기가 0.02㎛∼3㎛, 바람직하게는 0.05∼0.5㎛이다. 상기 분말(100중량부); 유기 바인더(2∼20중량부, 바람직하게는 5∼10중량부); 소결 억제제로서의 Ag, Au, Pt, Ti, Si, Ni 또는 Cu 등의 금속 레지네이트(금속 환산으로 약 0.1∼3중량부, 바람직하게는 0.5∼1중량부); 및 유기 용제(약 35중량부)를, 3개 롤 밀을 사용하여 반죽한 후, 얻어진 혼합물에 동일 또는 다른 유기 용제를 더 첨가하여, 점도를 조정함으로써, 도전성 페이스트를 준비한다.
모놀리식 인덕터(11)에 사용되는 도전성 페이스트는, Ag 또는 80중량%/20중량%∼100중량%/0중량%의 비율을 갖는 Ag/Pd 함금을 함유하는 도전성 분말을 포함한다.
분말(100중량부), 및 상기 도전성 페이스트에 사용된 것과 동일한 유기 바인더, 소결 억제제 및 유기 용제를, 상기와 동일한 비율로 3개 롤 밀을 사용하여 반죽한 후, 얻어진 혼합물에 동일 또는 다른 유기 용제를 더 첨가하여, 점도를 조정함으로써, 도전성 페이스트를 준비한다.
본 발명을 실험예에 의거하여 더욱 구체적으로 설명하겠다.
실험예 1
실험예 1은 모놀리식 세라믹 커패시터에 관한 것이다. 실험예 1은 단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층을 형성하기 위한 세라믹 페이스트의 제조에 있어서, 일차 분산 단계 및 이차 분산 단계의 효과를 확인하기 위하여 행해진다.
(세라믹 분말의 준비)
먼저, 탄산 바륨(BaCO3) 및 산화티탄(TiO2)를 1:1의 몰비가 되도록 칭량하고, 볼 밀을 사용하여 습식 혼합하고, 얻어진 혼합물을 탈수한 후, 건조하였다. 이어서, 건조된 혼합물을 1000℃에서 2시간동안 하소한 후, 분쇄함으로써, 유전체 세라믹 분말을 얻었다.
(세라믹 슬러리의 준비 및 세라믹 그린 시트의 형성)
이와 같이 준비한 세라믹 분말(100중량부), 폴리비닐부티랄(중중합품) 7중량부, 가소제로서 푸탈산디옥틸(DOP)(3중량부), 메틸에틸케톤(30중량부), 에탄올(20중량부), 톨루엔(20중량부) 및 직경 1㎜의 지르코니아제 연마볼(600중량부)를, 볼 밀에 투입하고, 20시간동안 습식 혼합함으로써, 세라믹 슬러리를 준비하였다.
얻어진 세라믹 슬러리를, 독터 블레이드법에 의하여 두께 3㎛(소성후 2㎛)의 세라믹 그린 시트로 성형하였다. 이 시트를 80℃에서 5분간 건조하였다.
(도전성 페이스트의 준비)
금속 분말(Ag/Pd=70/30)(100중량부), 에틸셀룰로스(4중량부), 알키드 수지(2 중량부), Ag 금속 레지네이트(3중량부, Ag로 환산하여 17.5중량부) 및 부틸칼비톨아세테이트(35중량부)를, 3개 롤 밀을 사용하여 반죽한 후, 얻어진 혼합물에 테르피네올(35중량부)를 첨가하여, 혼합물의 점도를 조정하였다.
(단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층을 형성하기 위한 세라믹 페이스트의 준비)
시료 1
상기에서 준비한 유전체 세라믹 분말(100중량부), 상대 증발 속도가 465인 메틸에틸케톤(70중량부) 및 직경 1㎜의 지르코니아제 연마볼(600중량부)를, 볼 밀에 투입하고, 16시간동안 습식 혼합하였다. 다음으로, 상기 볼 밀에, 비점이 220℃이고 상대 증발 속도가 10이하인 테르피네올(40중량부) 및 에틸셀룰로스 수지(5중량부)를 첨가하고, 얻어진 혼합물을 16시간 더 혼합함으로써, 세라믹 슬러리 혼합물을 얻었다.
이어서, 상기에서 얻어진 세라믹 슬러리 혼합물을, 60℃의 뜨거운 베스중에서 증발기(evaporator)를 사용하여 2시간동안 감압 증류를 실시하였다. 증류를 통하여, 상기 슬러리로부터 메틸에틸케톤을 완전히 제거함으로써, 세라믹 페이스트를 얻었다. 그 후, 상기 세라믹 페이스트에 테르피네올(10∼20중량부)을 첨가하고, 얻어진 혼합물을 자동 분쇄기(automatic mortar)에서 분산시킴으로써, 혼합물의 점도를 조절하였다.
시료 2
상기에서 준비한 유전체 세라믹 분말(100중량부), 메틸에틸케톤(70중량부), 테르피네올(30중량부) 및 직경 1㎜의 지르코니아제 연마볼(600중량부)을, 볼 밀에 투입하고, 16시간동안 습식 혼합하였다. 다음으로, 상기 볼 밀에, 비점 220℃의 테르피네올(10중량부) 및 에틸셀룰로스 수지(5중량부)를 첨가하고, 얻어진 혼합물을 16시간동안 더 혼합함으로써, 세라믹 슬러리 혼합물을 얻었다.
이어서, 상기에서 얻어진 세라믹 슬러리 혼합물을, 60℃의 뜨거운 베스중에서 증발기를 사용하여 2시간동안 감압 증류를 실시하였다. 증류를 통하여, 상기 슬러리로부터 메틸에틸케톤을 완전히 제거함으로써, 세라믹 페이스트를 얻었다. 그 후, 상기 세라믹 페이스트에 테르피네올(10∼20중량부)을 첨가하고, 얻어진 혼합물을 자동 분쇄기에서 분산시킴으로써, 혼합물의 점도를 조정하였다.
시료 3
상기에서 준비한 유전체 세라믹 분말(100중량부), 메틸에틸케톤(70중량부),폴리아크릴산 4급암모늄염 분산제(중량 평균 분자량: 1,000)(0.5중량부), 및 직경 1㎜의 지르코니아제 연마볼(600중량부)을, 볼 밀에 투입하고, 16시간동안 습식 혼합하였다. 다음으로, 상기 볼 밀에, 비점 220℃의 테르피네올(10중량부) 및 에틸셀룰로스 수지(5중량부)를 첨가하고, 얻어진 혼합물을 16시간동안 더 혼합함으로써, 세라믹 슬러리 혼합물을 얻었다.
이어서, 상기에서 얻어진 세라믹 슬러리 혼합물을, 60℃의 뜨거운 베스중에서 증발기를 사용하여 2시간동안 감압 증류를 실시하였다. 증류를 통하여, 상기 슬러리로부터 메틸에틸케톤을 완전히 제거함으로써, 세라믹 페이스트를 얻었다. 그 후, 상기 세라믹 페이스트에 테르피네올(10∼20중량부)를 첨가하고, 얻어진 혼합물을 자동 분쇄기에서 분산시킴으로써, 혼합물의 점도를 조정하였다.
시료 4
상기에서 준비한 유전체 세라믹 분말(100중량부), 비점 220℃의 테르피네올(40중량부) 및 에틸셀룰로스 수지(5중량부)를, 자동 분쇄기에서 혼합한 후, 3개 롤 밀을 사용하여 반죽함으로써, 세라믹 페이스트를 얻었다.
(모놀리식 세라믹 커패시터의 제조)
상기에서 형성한 세라믹 그린 시트의 주면상에 스크린 인쇄에 의하여 도전성 페이스트를 도포한 후, 80℃에서 10분간 건조함으로써, 내부 전극을 형성하였다. 내부 전극의 크기, 형상 및 위치는 후속 단계에서 제조되는 적층체 칩에 적합하도록 설정하였다. 다음으로, 세라믹 그린 시트의 주면상에 스크린 인쇄에 의하여 시료 1 내지 4의 각 세라믹 페이스트를 도포한 후, 80℃에서 10분간 건조함으로써,단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층을 형성하였다. 내부 전극 및 세라믹 그린층의 두께는 건조후에 1㎛이고, 소성후에 0.5㎛이었다.
다음으로, 내부 전극 및 세라믹 그린층을 함유하는 세라믹 그린 시트(200개)를 적층한 후, 적층체를 내부 전극을 함유하지 않는 수십개의 세라믹 그린 시트에 의해 끼워넣어서, 그린 적층체를 형성하였다. 이 그린 적층체를 80℃에서 1,000Kg/㎠의 가압하에서 열프레스(thermally press)하였다.
다음으로, 얻어진 적층체를 절단 블레이드를 사용하여 복수개의 적층체 칩으로 절단하였다. 각 칩의 칫수는 소성후에 3.2㎜(길이)×1.6㎜(폭)×1.6㎜(두께)의 칫수가 되도록 정하였다.
다음으로, 소량의 지르코니아 분말이 분포된 소성용 세터(setter)상에, 상기에서 얻어진 적층체 칩을 정렬시키고, 상기 칩의 온도를 실온에서 250℃까지 24시간에 걸쳐서 승온시킴으로써, 유기 바인더를 제거하였다. 이어서, 얻어진 칩을, 소성로(firing furnace)에 투입하고, 상기 칩을 최고 1,300℃에서 약 20시간의 온도 프로파일에 의해 소성하였다.
이어서, 얻어진 각 소결체 칩을 배럴에 투입하고, 상기 칩의 측면 연마를 실시하였다. 그 후, 소결체 칩의 대향 측면에 외부 전극을 형성함으로써, 시료가 되는 모놀리식 세라믹 커패시터를 제조하였다.
(특성의 평가)
각 시료 1 내지 4의 세라믹 페이스트 및 모놀리식 세라믹 커패시터에 관하여 각종 특성을 평가하였다. 그 결과를 표 1에 나타낸다.
시료 번호 1 2 3 4
고형분(중량%) 65 64 66 67
점도(㎩·s) 9 8 10 12
분산도 0 0 -0.2 0.3
인쇄막의 두께(㎛) 4 4 3 5
Ra(㎛) 0.5 0.5 0.3 1.5
구조적 결함의 비율(%) 2 3 0 80
표 1에 나타낸 특성은 다음과 같이 평가되었다.
고형분: 세라믹 페이스트(약 1g)를 정확히 칭량한 후, 열대류식 오븐(heat convection-type oven)에서 150℃에서 3시간동안 방치하였다. 상기 페이스트의 고형분을 가열후의 페이스트의 중량에 의거하여 산출하였다.
점도: 세라믹 페이스트의 점도를, E형 점도계(도쿄 게이키 제품)를 사용하여 20℃에서 2.5rpm의 회전 속도로 측정하였다.
분산도: 세라믹 분말의 입자크기 분포를 광회절식 입자크기 분포 측정 장치를 사용하여 측정하고, 얻어진 데이타에 의거하여 분말의 분산도를 산출하였다. 즉, 상기에서 준비한 세라믹 분말을, 초음파 호모지나이저(homogenizer)를 사용하여 수중에서 분산시키고, 입자가 최소 사이즈로 작아질 때까지 초음파를 인가하였다. 입자가 최소 사이즈에 도달하였을 때, 입자크기 분포의 D90에서의 입자크기를 "한계 입자크기"로 기록하였다. 한편, 세라믹 페이스트를 에탄올에 희석하고, 입자크기 분포의 D90에서의 입자크기를 "페이스트 입자크기"로 기록하였다. 세라믹 분말의 분산도를 다음의 식에 의거하여 산출하였다.
분산식 = (페이스트 입자크기/한계 입자크기)-1
분산도가 양의 값이라고 가정하는 경우, 이 값이 0에 가까울수록, 분말의 분산성이 높다. 반대로, 분산도가 음의 값이라고 가정하는 경우, 절대값이 클수록 분말의 분산성이 높다.
인쇄막의 두께: 96% 알루미나 기판상에, 두께가 50㎛인 400메시 스테인레스스틸제 스크린을 사용하여, 세라믹 분말을 20㎛의 두께가 되도록 인쇄하고, 얻어진 기판을 80℃에서 10분간 건조함으로써, 평가용 인쇄막을 형성하였다. 상기 막의 두께는 비접촉식의 레이저 표면 거칠기 측정기에 의하여 측정된 데이타를 사용하여 얻어졌다.
Ra(표면 거칠기): 평가용 인쇄막은 상술한 방법과 유사한 방법으로 형성하였다. 상기 막의 표면 거칠기(Ra), 즉 파동(undulation)의 평균 중심선과 거칠기 곡선간의 편차의 평균 절대값은 비접촉식의 레이저 표면 거칠기 측정기에 의하여 측정된 데이타를 사용하여 얻어졌다.
구조적 결함의 비율: 얻어진 모놀리식 세라믹 커패시터를 제조하기 위한 소결체 칩에 대하여 외관 검사 및 초음파 현미경 검사를 행하였다. 약간의 이상 부분이 발견된 경우, 칩을 연마한 후에 칩의 내부 구조적 결함을 확인하였다. 구조적 결합의 비율은 다음의 관계식에 의거하여 얻어졌다.
(구조적 결함이 있는 소결체 칩의 수)/(소결체 칩의 총 수)
표 1로부터, 일차 분산 단계 및 이차 분산 단계를 행하고, 이차 분산 단계시에 유기 바인더를 첨가한, 시료 1∼3의 세라믹 페이스트 및 커패시터는, 이러한 공정을 행하지 않은 시료 4의 세라믹 페이스트 및 커패시터와 비교하여, 인쇄막의 두께, 표면 거칠기 및 구조적 결함의 비율의 점에서 우수한 특성을 나타낸다는 것을알 수 있다.
실험예 2
실험예 2도 모놀리식 세라믹 커패시터에 관한 것이다. 실험예 2는 단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층을 형성하기 위한 세라믹 페이스트의 제조에 있어서, 여과 단계를 부가함에 따른 효과를 확인하기 위하여 실시되었다.
"단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층을 형성하기 위한 세라믹 페이스트의 준비" 단계를 이하와 같이 행하는 것을 제외하고, 상기 실험예 1의 공정을 반복하여, 모놀리식 세라믹 커패시터를 제조하였다.
(단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층을 형성하기 위한 세라믹 페이스트의 준비)
시료 5
실험예 1의 시료 1의 경우와 유사한 방법으로 준비된 세라믹 슬러리 혼합물을, 절대 여과 정밀도가 20㎛인 필터(크기가 10㎛이상인 물질을 상기 필터를 통해 99.7%의 확률로 제거할 수 있다)를 사용하여 가압하에서 여과하였다.
이어서, 얻어진 세라믹 슬러리 혼합물을 실험예 1의 시료 1의 경우와 유사한 방법으로 처리하여, 세라믹 페이스트를 얻었다.
시료 6
상기 절대 여과 정밀도가 20㎛인 필터를 사용한 여과의 종료후에, 절대 여과 정밀도가 1㎛인 필터를 사용한 여과를 가압하에서 다시 행하는 것을 제외하고, 시료 5의 준비 공정을 반복함으로써, 세라믹 페이스트를 얻었다.
시료 7
비점이 220℃인 테르피네올(40중량부), 메틸에틸케톤(10중량부), 및 에틸셀룰로스 수지 5중량부를, 플라너터리 믹서(planetary mixer)에 의하여 혼합함으로써, 유기 비히클을 준비하였다. 이어서, 이 유기 비히클을 절대 여과 정밀도가 20㎛인 필터를 사용하여 가압하에서 여과하였다.
독립하여, 상기에서 준비한 유전체 세라믹 분말(100중량부), 메틸에틸케톤(60중량부), 및 직경 1㎜의 지르코니아제 연마볼(600중량부)를, 볼 밀에 투입하고, 16시간 습식 혼합하였다.
이어서, 상기 볼 밀에, 상기에서 준비한 여과된 유기 비히클을 첨가하고, 얻어진 혼합물을 16시간동안 더 혼합함으로써, 세라믹 슬러리 혼합물을 얻었다.
이 세라믹 슬러리 혼합물을 실험예 1의 시료 1의 경우와 유사한 방법으로 처리하여, 세라믹 페이스트를 얻었다.
시료 8
상기 절대 여과 정밀도가 20㎛인 필터를 사용한 여과의 종료후에, 절대 여과 정밀도가 1㎛인 필터를 사용한 여과를 가압하에서 다시 행하는 것을 제외하고, 시료 7의 준비 공정을 반복함으로써, 세라믹 페이스트를 얻었다.
시료 9
시료 7의 준비 공정을 반복하고, 또한 상기 세라믹 슬러리 혼합물의 여과를 시료 5의 경우와 유사한 방법으로 더 실시함으로써, 세라믹 페이스트를 얻었다.
각 시료 5 내지 9의 세라믹 페이스트 및 모놀리식 세라믹 커패시터에 대하여, 각종 특성을 평가하였다. 그 결과를 표 2에 나타낸다.
시료 번호 5 6 7 8 9
고형분(중량%) 66 67 66 67 68
점도(㎩·s) 10 12 15 14 16
분산도 -0.1 -0.2 0 0 -0.3
인쇄막의 두께(㎛) 3 2 3 2 2
Ra(㎛) 0.4 0.3 0.5 0.5 0.2
구조적 결함의 비율(%) 1.5 1 1.5 1 0
표 2에 나타낸 특성 평가 방법은 표 1에 나타낸 항목에서 사용된 것과 유사하다.
표 2에 나타낸 시료 5는 시료 5의 세라믹 슬러리 혼합물을 여과한다는 점에서 표 1에 나타낸 시료 1과 다르다. 따라서, 시료 5와 시료 1을 비교하면, 여과에 의한 효과를 밝힐 수 있다. 즉, 상기 비교를 통하여, 시료 5의 세라믹 페이스트 및 커패시터는 시료 1의 세라믹 페이스트 및 커패시터에 비하여, 분산성, 인쇄막의 두께, 표면 거칠기, 및 구조적 결함의 비율의 점에서 우수한 특성을 나타낸다는 것을 알 수 있다.
표 2에 나타낸 바와 같이, 시료 5 및 시료 6의 비교; 시료 7 및 시료 8의 비교; 시료 5 및 9의 비교; 및 시료 7 및 시료 9의 비교를 통하여, 여과를 반복하여 행하거나, 또는 다른 종류의 여과를 조합하여 행하는 경우, 여과에 의한 효과가 더욱 향상된다는 것을 알 수 있다.
실험예 3
실험예 3은 모놀리식 세라믹 커패시터에 관한 것이다. 실험예 3은 단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층을 형성하기 위한 세라믹 페이스트에 제조에 사용되는 제 1 및 제 2 유기 용제 각각에 대하여 상대 증발 속도의 바람직한 범위를 확인하기 위하여 실시되었다.
"단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층을 형성하기 위한 세라믹 페이스트의 준비" 단계를 이하와 같이 행하는 것을 제외하고, 상기 실험예 1의 공정을 반복하여, 모놀리식 세라믹 커패시터를 제조하였다.
(단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층을 형성하기 위한 세라믹 페이스트의 준비)
시료 10
제 1 유기 용제로서 상대 증발 속도가 100인 n-초산부틸을 사용한 것을 제외하고는, 실험예 1의 시료 1의 준비 공정을 반복하여, 세라믹 페이스트를 준비하였다.
시료 11
제 1 유기 용제로서 상대 증발 속도가 720인 아세톤을 사용한 것을 제외하고, 실험예 1의 시료 1의 준비 공정을 반복하여, 세라믹 페이스트를 준비하였다.
시료 12
제 1 유기 용제로서 상대 증발 속도가 83인 이소부틸알콜을 사용한 것을 제외하고, 실험예 1의 시료 1의 준비 공정을 반복하여, 세라믹 페이스트를 준비하였다.
시료 13
제 1 유기 용제로서 상대 증발 속도가 370인 메탄올을 사용하고, 또한 제 2 유기 용제로서 상대 증발 속도가 55인 메틸셀로솔브를 사용한 것을 제외하고, 실험예 1의 시료 1의 준비 공정을 반복하여, 세라믹 페이스트를 준비하였다.
각 시료 10 내지 13의 세라믹 페이스트 및 모놀리식 세라믹 커패시터에 대하여, 각종 특성을 평가하였다. 그 결과를 표 3에 나타낸다. 또한, 표 3은 시료 10 내지 13에서 사용된 제 1 유기 용제 및 제 2 유기 용제를 나타낸다.
시료 번호 10 11 12 13
제 1 유기 용제(상대 증발 속도) n-초산부틸(100) 아세톤(720) 이소부틸알콜(83) 메탄올(370)
제 2 유기 용제(상대 증발 속도) 테르피네올(10이하) 테르피네올(10이하) 테르피네올(10이하) 메틸셀로솔브(55)
증발 시간(hr) 2 1 4 증발이 장시간 계속됨
고형분(중량%) 70 67 66 -
점도(㎩·s) 15 9 10 -
분산도 0.2 0 0.4 -
Ra(㎛) 0.7 0.5 1.0 -
구조적 결함의 비율(%) 3 2 10 -
표 3에 있어서, "증발 시간"은 감압 증류의 개시로부터 유기 용제(통상 제 1 유기 용제)의 증발의 최후까지의 시간을 말한다. "증발 시간" 이외에 표 3에 나타낸 특성을 평가하기 위한 방법은 표 1의 항목에서 사용된 것과 유사하다.
표 3으로부터 확실한 바와 같이, 시료 10 및 11에 있어서, 제 1 유기 용제는 상대 증발 속도가 100이상이고, 또한 제 2 유기 용제는 상대 증발 속도가 50이하이므로, 제 1 유기 용제의 증발을 단시간에 종료할 수 있다. 또한, 시료 10 및 11의 세라믹 페이스트 및 커패시터는, 분산성, 표면 거칠기 및 구조적 결함의 비율의 점에서 우수한 특성을 나타낸다.
반대로, 시료 12에 있어서, 제 2 유기 용제는 상대 증발 속도가 50이하이지만, 제 1 유기 용제는 상대 증발 속도가 100미만이므로, 제 1 유기 용제의 증발을 신속하게 완료하지 못한다. 시료 10의 세라믹 페이스트 및 커패시터는 시료 10 및 11의 것에 비하여, 분산성, 표면 거칠기 및 구조적 결함의 비율의 점에서 열등한 특성을 나타낸다.
시료 13에서는, 제 1 유기 용제는 상대 증발 속도가 100이상이지만, 제 2 유기 용제는 상대 증발 속도가 50을 넘고 있으므로, 제 2 유기 용제의 증발이 장시간계속된다. 이 경우, 상기 세라믹 페이스트가 스크린 인쇄시에 빨리 건조되며, 따라서 스크린 메시가 페이스트로 막혀서, 양호한 스크린 인쇄를 달성할 수 없다.
실험예 4
실험예 4는 모놀리식 인덕터에 관한 것이다. 실험예 1은 단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층을 형성하기 위한 세라믹 페이스트의 제조에 있어서, 일차 분산 단계 및 이차 분산 단계의 효과를 확인하기 위하여 행해진다.
(세라믹 분말의 준비)
산화제2철, 산화아연, 산화니켈 및 산화구리를 각각 49.0몰%, 29.0몰%, 14.0몰% 및 8.0몰%의 비율이 되도록 칭량하였다. 이들 분말을 볼 밀을 사용하여 습식 혼합하고, 얻어진 혼합물을 탈수하여, 건조하였다. 이어서, 건조된 혼합물을 750℃에서 1시간동안 하소한 후, 분쇄함으로써, 자성체 세라믹 분말을 얻었다.
(세라믹 슬러리의 준비 및 세라믹 그린 시트의 형성)
이와 같이 준비한 자성체 세라믹 분말(100중량부), 폴리비닐부티랄(중중합품) 7중량부, 가소제로서 푸탈산디옥틸(DOP)(3중량부), 메틸에틸케톤(30중량부), 에탄올(20중량부), 톨루엔(20중량부) 및 직경 1㎜의 지르코니아제 연마볼(600중량부)를, 볼 밀에 투입하고, 20시간동안 습식 혼합함으로써, 세라믹 슬러리를 준비하였다.
얻어진 세라믹 슬러리를, 독터 블레이드법에 의하여 두께 20㎛(소성후 15㎛)의 세라믹 그린 시트로 성형하였다. 이 시트를 80℃에서 5분간 건조하였다.
(도전성 페이스트의 준비)
금속 분말(Ag/Pd=70/30)(100중량부), 에틸셀룰로스(4중량부), 알키드 수지(2 중량부), Ag 금속 레지네이트(3중량부, Ag로 환산하여 17.5중량부) 및 부틸칼비톨아세테이트(35중량부)를, 3개 롤 밀을 사용하여 반죽한 후, 얻어진 혼합물에 테르피네올(35중량부)를 첨가하여, 혼합물의 점도를 조정하였다.
(단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층을 형성하기 위한 세라믹 페이스트의 준비)
시료 14
상기에서 준비한 자성체 세라믹 분말(100중량부), 상대 증발 속도가 465인 메틸에틸케톤(70중량부) 및 직경 1㎜의 지르코니아제 연마볼(600중량부)를, 볼 밀에 투입하고, 16시간동안 습식 혼합하였다. 다음으로, 상기 볼 밀에, 비점이 220℃이고 상대 증발 속도가 10이하인 테르피네올(40중량부) 및 에틸셀룰로스 수지(5중량부)를 첨가하고, 얻어진 혼합물을 16시간 더 혼합함으로써, 세라믹 슬러리 혼합물을 얻었다.
이어서, 상기에서 얻어진 세라믹 슬러리 혼합물을, 60℃의 뜨거운 베스중에서 증발기(evaporator)를 사용하여 2시간동안 감압 증류를 실시하였다. 증류를 통하여, 상기 슬러리로부터 메틸에틸케톤을 완전히 제거함으로써, 세라믹 페이스트를 얻었다. 그 후, 상기 세라믹 페이스트에 테르피네올(10∼20중량부)을 첨가하고, 얻어진 혼합물을 자동 분쇄기(automatic mortar)에서 분산시킴으로써, 혼합물의 점도를 조절하였다.
시료 15
상기에서 준비한 자성체 세라믹 분말(100중량부), 메틸에틸케톤(70중량부), 테르피네올(30중량부) 및 직경 1㎜의 지르코니아제 연마볼(600중량부)을, 볼 밀에 투입하고, 16시간동안 습식 혼합하였다. 다음으로, 상기 볼 밀에, 비점 220℃의 테르피네올(10중량부) 및 에틸셀룰로스 수지(5중량부)를 첨가하고, 얻어진 혼합물을 16시간동안 더 혼합함으로써, 세라믹 슬러리 혼합물을 얻었다.
이어서, 상기에서 얻어진 세라믹 슬러리 혼합물을, 60℃의 뜨거운 베스중에서 증발기를 사용하여 2시간동안 감압 증류를 실시하였다. 증류를 통하여, 상기 슬러리로부터 메틸에틸케톤을 완전히 제거함으로써, 세라믹 페이스트를 얻었다. 그 후, 상기 세라믹 페이스트에 테르피네올(10∼20중량부)을 첨가하고, 얻어진 혼합물을 자동 분쇄기에서 분산시킴으로써, 혼합물의 점도를 조정하였다.
시료 16
상기에서 준비한 자성체 세라믹 분말(100중량부), 메틸에틸케톤(70중량부),폴리아크릴산 4급암모늄염 분산제(중량 평균 분자량: 1,000)(0.5중량부), 및 직경 1㎜의 지르코니아제 연마볼(600중량부)을, 볼 밀에 투입하고, 16시간동안 습식 혼합하였다. 다음으로, 상기 볼 밀에, 비점 220℃의 테르피네올(10중량부) 및 에틸셀룰로스 수지(5중량부)를 첨가하고, 얻어진 혼합물을 16시간동안 더 혼합함으로써, 세라믹 슬러리 혼합물을 얻었다.
이어서, 상기에서 얻어진 세라믹 슬러리 혼합물을, 60℃의 뜨거운 베스중에서 증발기를 사용하여 2시간동안 감압 증류를 실시하였다. 증류를 통하여, 상기 슬러리로부터 메틸에틸케톤을 완전히 제거함으로써, 세라믹 페이스트를 얻었다. 그 후, 상기 세라믹 페이스트에 테르피네올(10∼20중량부)를 첨가하고, 얻어진 혼합물을 자동 분쇄기에서 분산시킴으로써, 혼합물의 점도를 조정하였다.
시료 17
상기에서 준비한 자성체 세라믹 분말(100중량부), 비점 220℃의 테르피네올(40중량부) 및 에틸셀룰로스 수지(5중량부)를, 자동 분쇄기에서 혼합한 후, 3개 롤 밀을 사용하여 반죽함으로써, 세라믹 페이스트를 얻었다.
(모놀리식 인덕터의 제조)
복수의 자성체 세라믹 그린 시트를 적층한 후 코일 형상의 도체를 형성할 수 있도록, 상기에서 제조한 자성체 세라믹 그린 시트의 소정의 위치에, 비아홀 도체를 충전할 홀을 형성한다. 독립하여, 상기 시트의 주면상에 후크 형상의 도체막 및 상기 홀내에 비아홀 도체를 형성한다. 이어서, 자성체 세라믹 그린 시트에 시료 14 내지 17의 각 자성체 세라믹 페이스트를 도포한 후, 80℃에서 10분간 건조함으로써, 단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층을 형성하였다. 후크 형상의 도체막 및 세라믹 그린층의 두께는 건조후에 30㎛이고, 소성후에 20㎛이었다.
다음으로, 후크 형상의 도체막, 비아홀 도체 및 세라믹 그린층을 함유하는 자성체 세라믹 그린 시트(11개)를 적층하여, 얻어진 적층체의 내측에 코일 형상의 도체가 형성되도록 하였다. 그 후, 적층체를 후크 형상의 도체막을 함유하지 않는 자성체 세라믹 그린 시트에 의해 끼워넣어서, 그린 적층체를 형성하였다. 이 그린 적층체를 80℃에서 1,000Kg/㎠의 가압하에서 열프레스(thermally press)하였다.
다음으로, 얻어진 적층체를 절단 블레이드를 사용하여 복수개의 적층체 칩으로 절단하였다. 각 칩의 칫수는 소성후에 3.2㎜(길이)×1.6㎜(폭)×1.6㎜(두께)의 칫수가 되도록 정하였다.
다음으로, 상기 적층체 칩을 400℃까지 2시간동안 가열함으로써, 유기 바인더를 제거한 후, 얻어진 칩을, 900℃에서 90분간 소성하였다.
이어서, 얻어진 각 소결체 칩을 배럴에 투입하고, 상기 칩의 측면을 연마하였다. 그 후, 소결체 칩의 대향 측면에 은을 주성분으로 하는 외부 전극을 형성함으로써, 시료가 되는 칩형 모놀리식 인덕터를 제조하였다.
(특성의 평가)
각 시료 14 내지 17의 세라믹 페이스트 및 모놀리식 인덕터에 관하여 각종 특성을 평가하였다. 그 결과를 표 4에 나타낸다.
시료 번호 14 15 16 17
고형분(중량%) 72 73 72 73
점도(㎩·s) 15 14 17 18
분산도 0 0 -0.3 0.2
인쇄막의 두께(㎛) 20 21 19 19
Ra(㎛) 0.5 0.5 0.2 1.6
구조적 결함의 비율(%) 1 1 0 50
표 4로부터, 일차 분산 단계 및 이차 분산 단계를 행하고, 이차 분산 단계시에 유기 바인더를 첨가한, 시료 14∼16의 세라믹 페이스트 및 인덕터는, 이러한 공정을 행하지 않은 시료 17의 세라믹 페이스트 및 인덕터와 비교하여, 인쇄막의 두께, 표면 거칠기 및 구조적 결함의 비율의 점에서 우수한 특성을 나타낸다는 것을 알 수 있다. 그 결과는 표 1에 나타낸 실험예 1의 것과 유사하다.
이상, 본 발명의 세라믹 페이스트에 유전체 세라믹 분말 또는 자성체 세라믹 분말이 포함되는 경우에 대하여 설명하였다. 그러나, 본 발명에서는 세라믹 페이스트의 특성이 이 페이스트에 함유된 세라믹 분말의 전기적 특성에 영향받지 않는다. 따라서, 절연체 세라믹 분말 또는 압전체 세라믹 분말을 함유하는 세라믹 페이스트도 유전체 세라믹 분말 또는 자성체 세라믹 분말을 함유하는 세라믹 페이스트와 유사한 특성을 나타낸다.
상술한 바와 같이, 본 발명에 따르면, 세라믹 페이스트는 다음의 단계들, 즉 세라믹 분말과 제 1 유기 용제를 함유하는 일차 혼합물을 일차 분산 처리하는 일차 분산 단계; 상기 일차 분산 단계를 거친 상기 일차 혼합물 및 유기 바인더를 함유하는 이차 혼합물을 이차 분산 처리하는 이차 분산 단계; 상기 제 1 유기 용제보다상대 증발 속도가 낮은 제 2 유기 용제를 상기 일차 혼합물 및/또는 상기 이차 혼합물에 첨가하는 단계; 및 상기 이차 혼합물을 가열함으로써, 상기 이차 혼합물로부터 상기 제 1 유기 용제를 선택적으로 제거하는 제거 단계;를 통하여 제조된다. 그 결과, 세라믹 페이스트내에 함유된 세라믹 분말의 분산성을 더욱 높일 수 있다. 따라서, 상기 세라믹 페이스트는 아주 얇은 세라믹 그린층을 높은 패턴 정밀도로 형성하는데 유리하게 사용된다.
본 발명에 따르면, 내부 회로 요소막에 의하여 형성되는 단차 형상부에 의하여 구성되는 스페이스를 실질적으로 보상하도록, 세라믹 그린 시트의 주면상의, 내부 회로 요소막이 형성되지 않은 영역에 세라믹 그린층을 형성하기 위하여, 세라믹 페이스트가 사용되므로, 얻어진 모놀리식 세라믹 전자 부품은 크랙킹 및 디라미네이션 등의 구조적 결함을 갖지 않으며, 높은 신뢰성을 나타낸다.
본 발명에 따르면, 모놀리식 세라믹 전자 부품의 크기 및 중량을 충분히 감소할 수 있다. 따라서, 본 발명이 모놀리식 세라믹 커패시터에 적용되는 경우, 커패시터의 크기를 유리하게 감소할 수 있으며, 그 커패시턴스를 유리하게 증가시킬 수 있다. 또한 본 발명이 모놀리식 인덕터에 적용되는 경우, 인덕터의 크기를 유리하게 감소할 수 있으며, 그 인덕턴스를 유리하게 증가시킬 수 있다.
상기 일차 분산 단계시에 일차 혼합물에 유기 분산제를 포함시키는 경우, 세라믹 분말의 분산성이 더욱 높아진다.
상기 제 1 유기 용제는 20℃에서 상대 증발 속도가 100이상이고, 제 2 유기 용제는 20℃에서 상대 증발 속도가 50이하인 경우, 제거 단계시에 제 1 유기 용제를 빨리 제거할 수 있으며, 또한 스크린 인쇄가 용이하다.
이차 분산 단계의 종료후 및 제거 단계전에 이차 혼합물을 여과하는 경우, 또는 유기 바인더를 제 1 유기 용제 및/또는 제 2 유기 용제에 용해하여, 유기 비히클을 형성하고, 이 유기 비히클을 여과한 후, 이차 혼합물에 첨가하는 경우, 세라믹 페이스트내에 존재할 수 있는 불순물, 세라믹 분말의 응집물, 유기 바인더의 미용해물을 제거할 수 있으며, 따라서 세라믹 페이스트의 분산성이 확실하게 높아진다. 또한, 얻어진 세라믹층에 있어서 핀홀의 양을 감소시킬 수 있다.
제 1 및 제 2 유기 용제는 전자의 상대 증발 속도가 후자의 상대 증발 속도보다 높게 선택된다. 따라서, 제 1 및 제 2 유기 용제는 전자의 비점이 후자의 비점보다 낮게 선택되는 경우, 이들 용제는 용이하게 선택된다.
제 1 및 제 2 유기 용제가 비점의 차에 의거하여 선택되는 경우, 제 1 유기 용제의 비점과 제 2 유기 용제의 비점의 차가 50도 이상일 때,제 1 유기 용제는 이차 분산 단계의 종료후에 가열을 통하여 선택적으로 용이하게 제거될 수 있다.
본 발명의 모놀리식 세라믹 전자 부품의 제조 방법에 있어서, 세라믹 그린 시트, 및 단차 형상부에 의하여 구성되는 스페이스를 보상하는 세라믹 그린층은, 세라믹 그린 시트를 형성하기 위한 세라믹 슬러리에 함유된 세라믹 분말이 세라믹 그린층을 형성하기 위한 세라믹 페이스트에 함유된 세라믹 분말과 실질적으로 동일한 조성을 갖는 경우, 균일하게 소결될 수 있다. 세라믹 그린 시트 및 세라믹 그린층이 균일하게 소결되는 경우, 크랙킹 또는 디라미네이션을 방지할 수 있다.

Claims (15)

  1. 세라믹 슬러리, 도전성 페이스트 및 세라믹 페이스트를 준비하는 단계;
    상기 세라믹 슬러리를 성형함으로써 제조된 세라믹 그린 시트, 단차 형상부를 제공하도록 상기 세라믹 그린 시트의 주면상에 부분적으로 상기 도전성 페이스트를 도포함으로써 형성된 내부 회로 요소막, 및 상기 단차 형상부에 의해 구성되는 스페이스를 보상하는(compensate) 세라믹 그린층으로서, 상기 시트의 주면상의, 상기 요소막이 형성되지 않은 영역에 상기 세라믹 페이스트를 도포함으로써 형성되어, 상기 스페이스를 실질적으로 보상하는 세라믹 그린층을, 각각 포함하는 복수의 복합 구조물을 형성하는 단계;
    상기 복합 구조물을 적층함으로써, 그린 적층체를 형성하는 단계; 및
    상기 그린 적층체를 소성하는 단계;를 포함하는 모놀리식 세라믹 전자 부품의 제조 방법으로서,
    상기 세라믹 페이스트를 준비하는 단계는
    세라믹 분말과 제 1 유기 용제를 함유하는 일차 혼합물을 일차 분산 처리하는 일차 분산 단계;
    상기 일차 분산 단계를 거친 상기 일차 혼합물 및 유기 바인더를 함유하는 이차 혼합물을 이차 분산 처리하는 이차 분산 단계;
    상기 제 1 유기 용제보다 상대 증발 속도(relative evaporation rate)가 낮은 제 2 유기 용제를 상기 일차 혼합물 및/또는 상기 이차 혼합물에 포함시키는 단계; 및
    상기 이차 혼합물을 가열함으로써, 상기 이차 혼합물로부터 상기 제 1 유기 용제를 선택적으로 제거하기 위한 제거 단계;를 포함하는 것을 특징으로 하는 모놀리식 세라믹 전자 부품의 제조 방법.
  2. 제 1 항에 있어서, 상기 일차 혼합물은 상기 일차 분산 단계시에 유기 분산제를 포함하는 것을 특징으로 하는 모놀리식 세라믹 전자 부품의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 유기 용제는 20℃에서 상대 증발 속도가 100이상이며, 또한 상기 제 2 유기 용제는 20℃에서 상대 증발 속도가 50이하인 것을 특징으로 하는 모놀리식 세라믹 전자 부품의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 세라믹 페이스트를 준비하는 단계는 상기 이차 분산 단계후 및 상기 제거 단계전에 상기 이차 혼합물을 여과하는 단계를 더 포함하는 것을 특징으로 하는 모놀리식 세라믹 전자 부품의 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 세라믹 페이스트를 준비하는 단계는 상기 유기 바인더를 상기 제 1 유기 용제 및/또는 상기 제 2 유기 용제에 용해하여, 유기 비히클을 형성하는 단계; 및 상기 유기 비히클을 여과하는 단계를 더 포함하며, 상기 이차 혼합물은 여과를 거친 상기 유기 비히클에 포함된 상기 유기 바인더를 포함하는 것을 특징으로 하는 모놀리식 세라믹 전자 부품의 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 유기 용제는 상기 제 2 유기 용제보다 낮은 비점을 갖는 것을 특징으로 하는 모놀리식 세라믹 전자 부품의 제조 방법.
  7. 제 6 항에 있어서, 상기 제 1 유기 용제의 비점과 상기 제 2 유기 용제의 비점의 차는 50도 이상인 것을 특징으로 하는 모놀리식 세라믹 전자 부품의 제조 방법.
  8. 제 1 항 또는 제 2 항에 있어서, 상기 세라믹 슬러리는 상기 세라믹 페이스트에 함유된 상기 세라믹 분말과 실질적으로 동일한 조성을 갖는 세라믹 분말을 포함하는 것을 특징으로 하는 모놀리식 세라믹 전자 부품의 제조 방법.
  9. 제 1 항 또는 제 2 항에 있어서, 상기 세라믹 슬러리 및 상기 세라믹 페이스트에 각각 함유된 상기 세라믹 분말은 유전체 세라믹 분말인 것을 특징으로 하는 모놀리식 세라믹 전자 부품의 제조 방법.
  10. 제 9 항에 있어서, 상기 내부 회로 요소막은 서로의 사이에 정전용량을 제공하도록 배치되는 내부 전극이며, 상기 모놀리식 세라믹 전자 부품은 모놀리식 세라믹 커패시터인 것을 특징으로 하는 모놀리식 세라믹 전자 부품의 제조 방법.
  11. 제 1 항 또는 제 2 항에 있어서, 상기 세라믹 슬러리 및 상기 세라믹 페이스트의 각각에 함유된 상기 세라믹 분말은 자성체 세라믹 분말인 것을 특징으로 하는 모놀리식 세라믹 전자 부품의 제조 방법.
  12. 제 11 항에 있어서, 상기 내부 회로 요소막은 후크 형상의(hook-shaped) 도체막이며, 상기 모놀리식 세라믹 전자 부품은 모놀리식 인덕터인 것을 특징으로 하는 모놀리식 세라믹 전자 부품의 제조 방법.
  13. 제 1 항에 기재된 제조 방법에 의하여 제조되는 모놀리식 세라믹 전자 부품.
  14. 세라믹 분말과 제 1 유기 용제를 함유하는 일차 혼합물을 일차 분산 처리하는 일차 분산 단계;
    상기 일차 분산 단계를 거친 상기 일차 혼합물 및 유기 바인더를 함유하는 이차 혼합물을 이차 분산 처리하는 이차 분산 단계;
    상기 제 1 유기 용제보다 상대 증발 속도가 낮은 제 2 유기 용제를 상기 일차 혼합물 및/또는 상기 이차 혼합물에 포함시키는 단계; 및
    상기 이차 혼합물을 가열함으로써, 상기 이차 혼합물로부터 상기 제 1 유기용제를 선택적으로 제거하기 위한 제거 단계;를 포함하는 것을 특징으로 하는 세라믹 페이스트의 제조 방법.
  15. 제 14 항에 기재된 제조 방법에 의하여 제조되는 세라믹 페이스트.
KR10-2000-0075920A 1999-12-13 2000-12-13 모놀리식 세라믹 전자 부품과 그 제조 방법, 및 세라믹페이스트와 그 제조 방법 KR100388778B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11-352634 1999-12-13
JP35263499 1999-12-13
JP2000-319521 2000-10-19
JP2000319521A JP2001237140A (ja) 1999-12-13 2000-10-19 積層型セラミック電子部品およびその製造方法ならびにセラミックペーストおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20010062384A KR20010062384A (ko) 2001-07-07
KR100388778B1 true KR100388778B1 (ko) 2003-06-25

Family

ID=26579672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0075920A KR100388778B1 (ko) 1999-12-13 2000-12-13 모놀리식 세라믹 전자 부품과 그 제조 방법, 및 세라믹페이스트와 그 제조 방법

Country Status (6)

Country Link
US (1) US6808577B2 (ko)
JP (1) JP2001237140A (ko)
KR (1) KR100388778B1 (ko)
CN (1) CN1307667C (ko)
GB (1) GB2357373B (ko)
TW (1) TW514939B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11551871B2 (en) 2018-11-16 2023-01-10 Samsung Electro-Mechanics Co., Ltd. Dielectric composition and capacitor component using the same

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3685720B2 (ja) * 2001-02-16 2005-08-24 三洋電機株式会社 積層型複合デバイス及びその製造方法
US6780787B2 (en) * 2002-03-21 2004-08-24 Lam Research Corporation Low contamination components for semiconductor processing apparatus and methods for making components
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP2004186395A (ja) * 2002-12-03 2004-07-02 Fujitsu Ltd セラミック基板の製造方法
US7517418B2 (en) * 2002-12-27 2009-04-14 Tdk Corporation Production method of electronic device having internal electrode
TWI228261B (en) 2003-03-31 2005-02-21 Tdk Corp Production method for laminated ceramic electronic component
US20060196592A1 (en) * 2003-03-31 2006-09-07 Masahiro Karatsu Production method for laminated ceramic electronic component
EP1612814A1 (en) 2003-03-31 2006-01-04 TDK Corporation Production method for laminated ceramic electronic component
KR100693898B1 (ko) 2003-03-31 2007-03-12 티디케이가부시기가이샤 전극단차 흡수용 인쇄 페이스트 및 전자부품의 제조방법
US7569166B2 (en) 2003-06-26 2009-08-04 Sekisui Chemical Co., Ltd. Binder resin for coating paste
JP3940421B2 (ja) 2003-07-09 2007-07-04 Tdk株式会社 積層セラミック部品およびその製造方法
WO2005032785A1 (ja) * 2003-09-30 2005-04-14 Tdk Corporation 積層セラミック電子部品用の誘電体ペーストの製造方法
KR100513341B1 (ko) * 2003-11-24 2005-09-07 삼성전기주식회사 고용량 mlcc의 내부전극용 페이스트 제조방법,이로부터 제조된 향상된 분산성을 갖는 페이스트 및 상기페이스트를 사용하여 mlcc의 내부전극을 형성하는 방법
JP4487542B2 (ja) 2003-11-27 2010-06-23 Tdk株式会社 積層セラミック電子部品用の導電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法
JP4662298B2 (ja) 2003-12-15 2011-03-30 Tdk株式会社 積層セラミック電子部品のスペーサ層用の誘電体ペースト
JP4487596B2 (ja) * 2004-02-27 2010-06-23 Tdk株式会社 積層セラミック電子部品用の積層体ユニットの製造方法
JP4487595B2 (ja) 2004-02-27 2010-06-23 Tdk株式会社 積層セラミック電子部品用の積層体ユニットの製造方法
JP4412013B2 (ja) * 2004-03-16 2010-02-10 Tdk株式会社 積層セラミック電子部品用の誘電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法
JP4654673B2 (ja) * 2004-11-30 2011-03-23 Tdk株式会社 印刷用誘電体ペーストの製造方法および積層セラミック部品の製造方法
JP4601438B2 (ja) * 2005-01-28 2010-12-22 京セラ株式会社 グリーンシートの製造方法
JP4730109B2 (ja) * 2005-03-28 2011-07-20 Tdk株式会社 印刷乾燥方法、電子部品の製造方法および印刷乾燥装置
US20070180689A1 (en) * 2006-02-08 2007-08-09 Day Michael J Nonazeotropic terpineol-based spray suspensions for the deposition of electrolytes and electrodes and electrochemical cells including the same
JP2007214341A (ja) * 2006-02-09 2007-08-23 Taiyo Yuden Co Ltd 積層インダクタ
JP2007234800A (ja) * 2006-02-28 2007-09-13 Tdk Corp 電子部品及びその製造方法
JP4936756B2 (ja) * 2006-03-20 2012-05-23 京セラ株式会社 多層配線基板内蔵用セラミックコンデンサ素子の製造方法
JP4359607B2 (ja) * 2006-09-19 2009-11-04 Tdk株式会社 電極段差吸収用印刷ペースト及び積層セラミック電子部品の製造方法
DE102007048212A1 (de) * 2007-10-08 2009-04-09 H.C. Starck Gmbh Verfahren zur Herstellung von Elektrolytkondensatoren mit polymerer Zwischenschicht
US8178192B2 (en) 2008-03-06 2012-05-15 Ngk Insulators, Ltd. Ceramic green sheet, ceramic green sheet laminate, production method of ceramic green sheet, and production method of ceramic green sheet laminate
CA2774096C (en) * 2009-09-21 2014-10-28 Saint-Gobain Performance Plastics Corporation Method of forming an article from non-melt processible polymers and articles formed thereby
US8895962B2 (en) 2010-06-29 2014-11-25 Nanogram Corporation Silicon/germanium nanoparticle inks, laser pyrolysis reactors for the synthesis of nanoparticles and associated methods
KR101141441B1 (ko) * 2010-08-31 2012-05-04 삼성전기주식회사 적층 세라믹 전자부품용 세라믹 페이스트의 제조방법 및 이를 포함하는 적층 세라믹 전자부품의 제조방법
JP5687175B2 (ja) * 2011-11-28 2015-03-18 有限会社 ナプラ 微細空間内に機能部分を形成する方法
TWI426534B (zh) * 2011-12-28 2014-02-11 Apaq Technology Co Ltd 電容單元及堆疊式固態電解電容器
US8808613B1 (en) * 2013-03-15 2014-08-19 Ibiden Co., Ltd. Method for manufacturing aluminum-titanate-based ceramic honeycomb structure
US9475695B2 (en) 2013-05-24 2016-10-25 Nanogram Corporation Printable inks with silicon/germanium based nanoparticles with high viscosity alcohol solvents
CN105264620B (zh) * 2013-09-26 2018-01-30 音羽电机工业株式会社 具有非欧姆特性的树脂材料及其制造方法以及使用了该树脂材料的非欧姆电阻器
CN105541389B (zh) * 2016-01-11 2018-03-30 苏州大学 一种钛酸钡泡沫陶瓷/热固性树脂复合材料及其制备方法
CN106373712A (zh) * 2016-10-27 2017-02-01 深圳振华富电子有限公司 叠层片式电感器及其制造方法
JP2018081996A (ja) * 2016-11-15 2018-05-24 株式会社村田製作所 積層セラミック電子部品
WO2024070337A1 (ja) * 2022-09-27 2024-04-04 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1274211A (en) * 1968-04-03 1972-05-17 Atomic Energy Authority Uk Improvements in or relating to the production of refractory artefacts
JPS60231458A (ja) * 1984-04-27 1985-11-18 日立化成工業株式会社 セラミツク誘電体の製造方法
JP2866137B2 (ja) * 1990-02-23 1999-03-08 株式会社日本触媒 セラミックグリーンシートの製造方法
US5316989A (en) * 1991-05-08 1994-05-31 Gilbert James Method for making a smooth-surface ceramic
JPH05101708A (ja) * 1991-10-08 1993-04-23 Sumitomo Metal Mining Co Ltd 金属ペーストの製造方法
JPH05337911A (ja) * 1992-06-05 1993-12-21 Fujitsu Ltd セラミックグリーンシートの製造方法
EP0857702B1 (en) * 1994-11-09 2000-08-23 Ngk Insulators, Ltd. Method for producing ceramic substrate
JPH09106925A (ja) * 1995-10-13 1997-04-22 Mitsubishi Materials Corp 積層セラミックコンデンサの製造方法
JPH10335143A (ja) * 1997-06-04 1998-12-18 Murata Mfg Co Ltd 積層型インダクタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11551871B2 (en) 2018-11-16 2023-01-10 Samsung Electro-Mechanics Co., Ltd. Dielectric composition and capacitor component using the same

Also Published As

Publication number Publication date
US6808577B2 (en) 2004-10-26
CN1307667C (zh) 2007-03-28
GB0029280D0 (en) 2001-01-17
GB2357373B (en) 2002-02-13
TW514939B (en) 2002-12-21
KR20010062384A (ko) 2001-07-07
CN1300089A (zh) 2001-06-20
JP2001237140A (ja) 2001-08-31
GB2357373A (en) 2001-06-20
US20010010617A1 (en) 2001-08-02

Similar Documents

Publication Publication Date Title
KR100388778B1 (ko) 모놀리식 세라믹 전자 부품과 그 제조 방법, 및 세라믹페이스트와 그 제조 방법
JP3767362B2 (ja) 積層型セラミック電子部品の製造方法
KR100278416B1 (ko) 유전체 세라믹과 그 제조방법, 및 적층 세라믹 전자부품과 그 제조방법
KR100861100B1 (ko) 적층형 세라믹 컨덴서
JP2002043164A (ja) 積層型セラミック電子部品およびその製造方法
JP2002313672A (ja) 積層型セラミック電子部品およびその製造方法ならびにセラミックペーストおよびその製造方法
JP2001167971A (ja) 積層型セラミック電子部品およびその製造方法
JP4714996B2 (ja) 積層型セラミック電子部品およびその製造方法
KR100546993B1 (ko) 유전체 세라믹용 원료 분말의 제조 방법, 유전체 세라믹및 적층 세라믹 커패시터
JP4135443B2 (ja) 積層型セラミック電子部品の製造方法
WO2005017928A1 (ja) 積層セラミック部品およびその製造方法
KR100438515B1 (ko) 적층형 세라믹 전자부품 및 그 제조방법
JP2002043161A (ja) 積層型セラミック電子部品およびその製造方法
JP2005033070A (ja) 積層セラミックコンデンサおよびその製造方法
JP4764110B2 (ja) 積層型圧電素子の製造方法
JP2004345873A (ja) ペースト、その製造方法、積層型セラミック電子部品およびその製造方法
JP2975459B2 (ja) 積層型セラミックチップコンデンサ
JP2002043163A (ja) 積層型セラミック電子部品およびその製造方法
KR101101598B1 (ko) 유전체 세라믹스 재료의 제조 방법
JP2004269325A (ja) セラミックペーストの製造方法、及びセラミックペーストを用いた積層型セラミック電子部品の製造方法
JP2002124433A (ja) 電子部品およびその製造方法
JPH0650700B2 (ja) 誘電体磁器組成物とそれを用いた積層セラミックコンデンサとその製造方法
KR101133358B1 (ko) 유전체 세라믹스 재료의 제조 방법
JP2002313671A (ja) 積層型セラミック電子部品およびその製造方法ならびにセラミックペーストおよびその製造方法
GB2370568A (en) Monolithic ceramic electronic component and ceramic paste

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160603

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 15