JP4055764B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP4055764B2
JP4055764B2 JP2004289339A JP2004289339A JP4055764B2 JP 4055764 B2 JP4055764 B2 JP 4055764B2 JP 2004289339 A JP2004289339 A JP 2004289339A JP 2004289339 A JP2004289339 A JP 2004289339A JP 4055764 B2 JP4055764 B2 JP 4055764B2
Authority
JP
Japan
Prior art keywords
film
layer
electrode
relay electrode
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004289339A
Other languages
English (en)
Other versions
JP2005242296A (ja
Inventor
拓則 壹岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004289339A priority Critical patent/JP4055764B2/ja
Priority to US11/029,502 priority patent/US7403237B2/en
Publication of JP2005242296A publication Critical patent/JP2005242296A/ja
Application granted granted Critical
Publication of JP4055764B2 publication Critical patent/JP4055764B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、導体層が遮光機能を備えた電気光学装置及びその製造方法に関する。
液晶装置は、ガラス基板、石英基板等の２枚の基板間に液晶を封入して構成される。液晶装置では、一方の基板に、例えば薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称す）等の能動素子及び画素電極をマトリクス状に配置し、他方の基板に対向電極（透明電極（ＩＴＯ（Indium Tin Oxide）））を配置して、両基板間に封入した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
能動素子を用いたアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線（ゲート線）及びデータ線（ソース線）の各交点に対応して、画素電極及びスイッチング素子を基板（アクティブマトリクス基板）上に設けて構成される。
ＴＦＴ素子等のスイッチング素子は、ゲート線に供給されるオン信号によってオンとなり、ソース線を介して供給される画像信号を画素電極（透明電極（ＩＴＯ））に書込む。これにより、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。こうして、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
ところで、素子基板を構成する各素子を基板上の１平面に形成した場合には、素子の占有面積が増大し、画素電極部分の面積が小さくなって、画素開口率が低下する。そこで、従来、各素子を複数の層に分けて形成し、各層の間に層間絶縁膜を配置する積層構造が採用される。
即ち、素子基板は、ガラス又は石英基板上に、所定のパターンを有する半導体薄膜、絶縁性薄膜又は導電性薄膜を積層することによって構成される。層毎に各種膜の成膜工程とフォトリソグラフィ工程を繰り返すことによって、ＴＦＴ基板が形成されるのである。
例えば、ＴＦＴ基板には、ＴＦＴ素子のチャネルを構成する半導体層、データ線等の配線層及びＩＴＯ膜からなる画素電極層等が積層される。画素電極層は、液晶層に近接したアクティブマトリクス基板の最上層に形成され、画素電極は、配線層を経由して半導体層に接続される。一般的には、データ線等の配線層は例えばアルミニウムによって形成される。しかし、アルミニウムとＩＴＯ膜とをコンタクトホールを介して接続すると、パターニングに際して用いるアルカリ性の剥離液によって、ＩＴＯ膜が黒ずんでしまう電蝕が生じてしまう。
そこで、アルミニウム上に窒化チタン（ＴｉＮ）を積層した多層構造の配線層を採用することで、電蝕を防止するようになっている。このような、アルミニウムと窒化チタンとの多層構造の導電層については、特許文献１及び２等に開示されたものがある。
また、導電層である例えばアルミニウム同士をコンタクトホールを介して接続する場合には、アルミニウムの酸化作用によって、コンタクト抵抗が高くなってしまう。そこで、この場合においても、アルミニウム配線をアルミニウムと窒化チタンとの多層構造とすることで、アルミニウム配線同士の接触抵抗を低減させるようになっている。
特開平５−２３５３６０号公報 特開平９−３０７１１３号公報
ところで、電気光学装置においては、ＴＦＴ素子等に光が入射して誤動作することを防止するために、遮光膜が形成される。そして、電気光学装置を多層構造で構成する場合には、アルミニウム等の導電層を遮光層として兼用するようになっている。これにより、入射光だけでなく、反射光或いは乱反射した光がＴＦＴ素子等に入射することを効果的に防止するようになっている。
ところが、窒化チタンは、アルミニウム等に比して光の吸収効率が極めて高い。このため、窒化チタン及びアルミニウム等からなる多層構造の導電層（遮光層を含む）においては、光が多く吸収され、基板内部で発熱が生じてしまうという問題点があった。
本発明はかかる問題点に鑑みてなされたものであって、導電層同士のコンタクト部又は導電層とＩＴＯとのコンタクト部には電蝕防止膜又は酸化防止膜と導電膜との多層構造を採用する一方、他の部分は少なくとも一部において単層構造にした導電層を採用することにより、電蝕の発生を防止し接触抵抗を低減すると共に、発熱を抑制することができる電気光学装置及びその製造方法を提供することを目的とする。
本発明に係る電気光学装置は、基板上に、データ線と、前記データ線に電気的に接続されるトランジスタと、前記トランジスタに対応して設けられる画素電極と、前記データ線と前記画素電極との間に設けられるシールド層とを具備し、前記シールド層は、前記データ線が延在する方向及び前記データ線と交差する方向に格子状に設けられると共に前記データ線を覆うように形成されており、前記データ線の下方に前記トランジスタの半導体層が設けられてなり、前記トランジスタ及び前記画素電極は、前記トランジスタと離間して設けられる島状の第１中継電極と、前記第１中継電極の上方に設けられ前記第１中継電極と接続される島状の第２中継電極と、前記第２中継電極の上方に設けられ前記第２中継電極と接続される島状の第３中継電極とを介して接続されており、前記シールド層は、前記画素電極と接続する前記第３中継電極を設けるための切り欠き部を有し、該第３中継電極及び前記シールド層は同一層として形成されており、前記シールド層は、アルミニウム膜のみからなる単層構造からなり、前記第３中継電極は、アルミニウム膜からなる導電膜と、該導電膜上に積層される窒化チタン膜又はチタン膜からなる電蝕防止膜との積層構造からなることを特徴とする。
このような構成によれば、少なくとも第１の中継電極と画素電極とのコンタクト部においては、第１の中継電極は導電膜上に電蝕防止膜を設けた多層構造を有する。これにより、画素電極に電蝕が発生することが防止される。また、導電膜の全領域中の前記コンタクト部を含む一部の領域以外の領域は、導電膜による単層構造を有する。これにより、導電膜に光が入射する場合でも、発熱を抑制することができる。
また、前記切り欠き部は、前記データ線と該データ線に隣接する他のデータ線との間に形成されていることを特徴とする。
また、前記画素電極と前記第３中継電極とは、コンタクトホールを介して電気的に接続されており、前記電蝕防止膜は、前記第３中継電極の前記コンタクトホールと重なる一部の領域にのみ設けられていることを特徴とする。
また、前記第２中継電極は、前記データ線と同一層からなり、前記データ線は、アルミニウム膜のみからなる単層構造を有し、前記第２中継電極は、下層から窒化チタン膜からなる第１の酸化防止膜と、アルミニウムからなる導電膜と、窒化チタン膜からなる第２の酸化防止膜との積層構造を有していることを特徴とする。
また、前記第１中継電極は、前記トランジスタのゲート電極と同一層からなり、前記第２中継電極と前記第１中継電極とは、前記第１の酸化防止膜を介して接続されており、前記第３中継電極と前記第２中継電極とは、前記第２の酸化防止膜を介して接続されていることを特徴とする。
また、本発明の参考例に係る電気光学装置の製造方法は、基板上に、データ線と、前記データ線に電気的に接続されるトランジスタと、前記トランジスタに対応して設けられる画素電極と、前記データ線と前記画素電極との間に設けられるシールド層とを備え、前記シールド層が、前記トランジスタと前記画素電極とを接続する第１の中継電極を設けるための切り欠き部を有する電気光学装置の製造方法であって、アルミニウム膜からなる導電膜と、窒化チタン膜又はチタン膜からなる電蝕防止膜との積層構造を形成する工程と、前記電蝕防止膜を残して前記第１の中継電極とし、前記電蝕防止膜を除去して前記シールド層とする工程とを具備し、前記シールド層を、アルミニウム膜からなる単層構造とし、前記第１の中継電極を、アルミニウム膜からなる導電膜と、窒化チタン膜又はチタン膜からなる電蝕防止膜との積層構造とすることを特徴とする。
このような構成によれば、導電膜上に電蝕防止膜を設けた多層構造に形成する。次いで、導電膜の全領域のうち第１の中継電極と画素電極とを電気的に接続するコンタクト部を少なくとも含む一部の領域に電蝕防止膜を残し、他の領域から電蝕防止膜を除去する。これにより、画素電極に電蝕が生じることが防止される。また、第１の中継電極の一部を除く他の領域からは電蝕防止膜が除去されており、電蝕防止膜が除去された部分における発熱を抑制することができる。

また、本発明に係る電気光学装置の製造方法は、基板上に、第１の導体層を形成する工程と、前記第１の導体層上に層間絶縁膜を形成する工程と、前記第１の導体層と第２の導体層とをコンタクト部において電気的に接続するために前記層間絶縁膜にコンタクトホールを開孔する工程と、前記コンタクト部において前記第１の導体層と電気的に接続される第２の導体層を前記層間絶縁膜上に形成する工程とを具備し、前記第１及び第２の導体層を形成する工程のうちの少なくとも一方の工程は、酸化防止膜と導体膜との多層構造の膜を形成する工程と、前記第１及び第２の導体層のうちの少なくとも一方の導体層の全領域のうち前記コンタクト部を少なくとも含む一部の領域に前記酸化防止膜を残し、他の領域から前記酸化防止膜を除去する工程とを含むことを特徴とする。
このような構成によれば、第１及び第２の導体層の少なくとも一方は、先ず酸化防止膜と導体膜との多層構造に形成する。次いで、導体層の全領域のうち第１及び第２の導体層同士を電気的に接続するコンタクト部を少なくとも含む一部の領域に酸化防止膜を残し、他の領域から酸化防止膜を除去する。第１の導体層上には層間絶縁膜を形成し、層間絶縁膜にコンタクトホールを開孔する。次いで、層間絶縁膜上に第２の導体層を形成する。第１及び第２の導体層同士は、コンタクト部において酸化防止膜を介して相互に接続される。これにより、第１及び第２の導体層同士の接触抵抗を低減することができる。また、第１及び第２の導体層の一部を除く他の領域からは酸化防止膜が除去されており、酸化防止膜が除去された部分における発熱を抑制することができる。
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の第１の実施の形態に係る電気光学装置の断面構造を示す断面図である。本実施の形態はＴＦＴ基板等の液晶装置に適用したものである。図２は本実施の形態における電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図である。図３は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図２のＨ−Ｈ’線の位置で切断して示す断面図である。図４は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図５は本実施の形態のＴＦＴ基板上に形成する隣接した複数の画素について各層の成膜パターンのうちの一部の成膜パターンを示す平面図である。図６は図１の液晶装置の製造方法の一部を示すフローチャートである。図７は図６の製造方法の一部の工程を断面図によって工程順に示す工程図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
先ず、図２乃至図４を参照して本実施の形態の電気光学装置である液晶装置の全体構成について説明する。
液晶装置は、図２及び図３に示すように、素子基板であるＴＦＴ基板１０と対向基板２０との間に液晶５０を封入して構成される。ＴＦＴ基板１０上には画素を構成する画素電極（ＩＴＯ）９ａ等がマトリクス状に配置される。また、対向基板２０上には全面に対向電極（ＩＴＯ）２１が設けられる。図４は画素を構成するＴＦＴ基板１０上の素子の等価回路を示している。
図４に示すように、画素領域においては、複数本の走査線１１ａと複数本のデータ線６ａとが交差するように配線され、走査線１１ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線１１ａとデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接続される。
ＴＦＴ３０は走査線１１ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。また、画素電極９ａと並列に蓄積容量７０が設けられており、蓄積容量７０によって、画素電極９ａの電圧はソース電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
図１は一つの画素に着目した液晶装置の模式的断面図であり、図５は成膜パターンを示す平面図である。
図５において、画素電極９ａは、ＴＦＴ基板１０上に、マトリクス状に複数設けられており（点線部により輪郭が示されている）、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１ａ（図５では図示省略）が設けられている。データ線６ａは、後述するように、アルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。また、走査線１１ａは、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ’に対向するゲート電極３ａに電気的に接続されている。すなわち、走査線１１ａとデータ線６ａとの交差する箇所にはそれぞれ、走査線１１ａに接続されたゲート電極３ａとチャネル領域１ａ’とが対向配置されて画素スイッチング用のＴＦＴ３０が構成されている。
図５のＡ−Ａ’線断面図たる図１に示すように、電気光学装置は、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０とを備えている。
ＴＦＴ基板１０の側には、図１に示すように、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その全面には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなり、配向膜１６及び２２は、例えば、ポリイミド膜等の透明な有機膜からなる。
このように対向配置されたＴＦＴ基板１０及び対向基板２０間には、シール材５２（図２及び図３参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した電気光学物質からなる。シール材５２は、ＴＦＴ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
一方、ＴＦＴ基板１０上には、画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図１に示すように、下から順に、走査線１１ａを含む第１層（成膜層）、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、シールド層４００等を含む第５層、前記の画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。
第１層には、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的にみて、図５のＸ方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線１１ａは、図５のＸ方向に沿うように延びる本線部と、データ線６ａ或いはシールド層４００が延在する図５のＹ方向に延びる突出部とを備えている。なお、隣接する走査線１１ａから延びる突出部は相互に接続されることはなく、したがって、該走査線１１ａは１本１本分断された形となっている。
これにより、走査線１１ａは、同一行に存在するＴＦＴ３０のＯＮ・ＯＦＦを一斉に制御する機能を有することになる。また、該走査線１１ａは、画素電極９ａが形成されない領域を略埋めるように形成されていることから、ＴＦＴ３０に下側から入射しようとする光を遮る機能をも有している。これにより、ＴＦＴ３０の半導体層１ａにおける光リーク電流の発生を抑制し、フリッカ等のない高品質な画像表示が可能となる。
第２層には、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図１に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
そして、この第２層には、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、各画素電極９ａの一辺の略中央に位置するように、島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
なお、上述のＴＦＴ３０は、好ましくは図１に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また、本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、ＴＦＴ３０を構成する半導体層１ａは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層１ａを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。
以上説明した走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴ基板１０の全面に形成されることにより、ＴＦＴ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長と同じ幅の溝（コンタクトホール）１２ｃｖが掘られており、この溝１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、この溝１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。これにより、ＴＦＴ３０の半導体層１ａは、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。
また、この側壁部３ｂは、前記の溝１２ｃｖを埋めるように形成されているとともに、その下端が前記の走査線１１ａと接するようにされている。ここで走査線１１ａは上述のようにストライプ状に形成されていろことから、ある行に存在するゲート電極３ａ及び走査線１１ａは、当該行に着目する限り、常に同電位となる。
なお、走査線１１ａに平行するようにして、ゲート電極３ａを含む別の走査線を形成するような構造を採用してもよい。この場合においては、該走査線１１ａと該別の走査線とは、冗長的な配線構造をとることになる。これにより、例えば、該走査線１１ａの一部に何らかの欠陥があって、正常な通電が不可能となったような場合においても、当該走査線１１ａと同一の行に存在する別の走査線が健全である限り、それを介してＴＦＴ３０の動作制御を依然正常に行うことができることになる。
第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。また、蓄積容量７０は、画素電極９ａの形成領域にほぼ対応する光透過領域には至らないように形成されているため（換言すれば、遮光領域内に収まるように形成されているため）、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能である。
より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。この中継接続は、後述するように、前記中継電極７１９を介して行われている。
容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。容量電極３００を固定電位とするためには、固定電位とされたシールド層４００と電気的接続が図られることによりなされている。
そして、この容量電極３００は、ＴＦＴ基板１０上において、各画素に対応するように島状に形成されており、下部電極７１は、当該容量電極３００とほぼ同一形状を有するように形成されている。これにより、蓄積容量７０は、平面的に無駄な広がりを有さず、即ち画素開口率を低落させることなく、且つ、当該状況下で最大限の容量値を実現し得ることになる。すなわち、蓄積容量７０は、より小面積で、より大きな容量値をもつ。
誘電体膜７５は、図１に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature oxide）膜、ＬＴＯ（Low Temperature oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。そして、この誘電体膜７５は、図１に示すように、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂからなる２層構造を有する。比較的誘電率の大きい窒化シリコン膜７５ｂが存在することにより、蓄積容量７０の容量値を増大させることが可能となると共に、酸化シリコン膜７５ａが存在することにより、蓄積容量７０の耐圧性を低下せしめることがない。このように、誘電体膜７５を２層構造とすることにより、相反する２つの作用効果を享受することが可能となる。
また、窒化シリコン膜７５ｂが存在することにより、ＴＦＴ３０に対する水の浸入を未然に防止することが可能となっている。これにより、ＴＦＴ３０におけるスレッショルド電圧の上昇という事態を招来することがなく、比較的長期の装置運用が可能となる。なお、本実施の形態では、誘電体膜７５は、２層構造を有するものとなっているが、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような３層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。
以上説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。そして、この第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後述する第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。
さらに、この第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するコンタクトホール８８２が、後述する第２層間絶縁膜を貫通しつつ開孔されている。
図１に示すように、コンタクトホール８８２は、蓄積容量７０以外の領域に形成されており、下部電極７１を一旦下層の中継電極７１９に迂回させてコンタクトホール８８２を介して上層に引き出していることから、下部電極７１を上層の画素電極９ａに接続する場合でも、下部電極７１を誘電体膜７５及び容量電極３００よりも広く形成する必要がない。従って、下部電極７１、誘電体膜７５及び容量電極３００を１エッチング工程で同時にパターニングすることができる。これにより、下部電極７１、誘電体膜７５及び容量電極３００の各エッチングレートの制御が容易となり、膜厚等の設計の自由度を増大させることが可能である。
また、誘電体膜７５は下部電極７１及び容量電極３００と同一形状に形成され広がりを有していないことから、ＴＦＴ３０の半導体層１ａに対する水素化処理を行うような場合において、該処理に用いる水素を、蓄積容量７０周辺の開口部を通じて半導体層１ａにまで容易に到達させることが可能となるという作用効果を得ることも可能となる。
なお、第１層間絶縁膜４１に対しては、約１０００°Ｃの焼成を行うことにより、半導体層１ａやゲート電極３ａを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。
第４層には、データ線６ａが設けられている。このデータ線６ａは、ＴＦＴ３０の半導体層１ａの延在する方向に一致するように、すなわち図５中Ｙ方向に重なるようにストライプ状に形成されている。このデータ線６ａは、図１に示すように、下層より順に、アルミニウムからなる層（図１における符号４１Ａ）、窒化チタンからなる層（図１における符号４１ＴＮ参照）、窒化シリコン膜からなる層（図１における符号４０１）の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。このうちデータ線６ａが、比較的低抵抗な材料たるアルミニウムを含むことにより、ＴＦＴ３０、画素電極９ａに対する画像信号の供給を滞りなく実現することができる。他方、データ線６ａ上に水分の浸入をせき止める作用に比較的優れた窒化シリコン膜が形成されることにより、ＴＦＴ３０の耐湿性向上を図ることができ、その寿命長期化を実現することができる。窒化シリコン膜は、プラズマ窒化シリコン膜が望ましい。
また、この第４層には、データ線６ａと同一膜として、シールド層用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図５に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。すなわち、図５中最左方に位置するデータ線６ａに着目すると、その直右方に略四辺形状を有するシールド層用中継層６ａ１、更にその右方にシールド層用中継層６ａ１よりも若干大きめの面積をもつ略四辺形状を有する第２中継電極６ａ２が形成されている。シールド層用中継層６ａ１及び第２中継電極６ａ２は、データ線６ａと同一工程で、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する膜として形成されている。そして、プラズマ窒化膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。窒化チタン層は、シールド層用中継層６ａ１、第２中継電極６ａ２に対して形成するコンタクトホール８０３，８０４のエッチングの突き抜け防止のためのバリアメタルとして機能する。また、シールド層用中継層６ａ１及び第２中継電極６ａ２上に、水分の浸入をせき止める作用に比較的優れたプラズマ窒化膜が形成されることにより、ＴＦＴ３０の耐湿性向上を図ることができ、その寿命長期化を実現することができる。尚、プラズマ窒化膜としては、プラズマ窒化シリコン膜が望ましい。
蓄積容量７０の上、かつ、データ線６ａの下には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール８１が開孔されているとともに、前記シールド層用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するためのコンタクトホール８８２が形成されている。
第５層には、シールド層４００が形成されている。このシールド層４００は、平面的にみると、図５に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。該シールド層４００のうち図中Ｙ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図中Ｘ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。
さらには、図５中、ＸＹ方向それぞれに延在するシールド層４００の交差部分の隅部においては、該隅部を埋めるようにして、略三角形状の部分が設けられている。シールド層４００に、この略三角形状の部分が設けられていることにより、ＴＦＴ３０の半導体層１ａに対する光の遮蔽を効果的に行うことができる。すなわち、半導体層１ａに対して、斜め上から進入しようとする光は、この三角形状の部分で反射又は吸収されることになり半導体層１ａには至らないことになる。したがって、光リーク電流の発生を抑制的にし、フリッカ等のない高品質な画像を表示することが可能となる。
このシールド層４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。なお、定電位源としては、後述するデータ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位源でも構わない。
このように、データ線６ａの全体を覆うように形成されているとともに（図５参照）、固定電位とされたシールド層４００の存在によれば、該データ線６ａ及び画素電極９ａ間に生じる容量カップリングの影響を排除することが可能となる。すなわち、データ線６ａへの通電に応じて、画素電極９ａの電位が変動するという事態を未然に回避することが可能となり、画像上に該データ線６ａに沿った表示ムラ等を発生させる可能性を低減することができる。シールド層４００は格子状に形成されていることから、走査線１１ａが延在する部分についても無用な容量カップリングが生じないように、これを抑制することが可能となっている。
本実施の形態においては、シールド層４００は、データ線６ａ等とは異なり、アルミニウム膜からなる単層構造で構成される。
また、第５層には、このようなシールド層４００と同一層として、中継層としての第３中継電極４０２が形成されている。本実施の形態においては、第３中継電極４０２は、下層にアルミニウムからなる導電膜４０２ａ、上層に窒化チタンからなる電蝕防止膜４０２ｂの２層構造を有している。なお、これらシールド層４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
第３中継電極４０２において、下層のアルミニウムからなる導電膜４０２ａは、第２中継電極６ａ２と接続され、上層の窒化チタンからなる電蝕防止膜４０２ｂは、ＩＴＯ等からなる画素電極９ａと接続されるようになっている。即ち、この第３中継電極４０２は、後述のコンタクトホール８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。
アルミニウムとＩＴＯとを直接に接続した場合には、両者間において電蝕が生じてしまい、アルミニウムの断線、あるいはアルミナの形成による絶縁等のため、好ましい電気的接続が実現されない。これに対し、本実施の形態においては、窒化チタンとＩＴＯとを接続していることから、コンタクト抵抗が低く良好な接続性が得られる。
第３中継電極４０２の導電膜４０２ａは、第３層間絶縁膜４３に形成されコンタクトホール８８２及び第４層間絶縁膜４４に形成されたコンタクトホール８９を介して第２中継電極６ａ２と画素電極９ａとを接続する構成になっていることから、これらのコンタクトホールを含む領域に形成される。
これに対し、本実施の形態においては、第３中継電極４０２の電蝕防止膜４０２ｂは、画素電極９ａとのコンタクト部であるコンタクトホール８９を囲む一部の領域のみに形成されるようになっている。
即ち、本実施の形態においては、第５層に形成されるシールド層４００及び第３中継電極４０２のうち、コンタクトホール８９周囲の一部の領域にのみアルミニウムからなる導電膜４０２ａと窒化チタン等の電蝕防止膜４０２ｂとの積層構造が採用されるのみであり、他の部分はアルミニウム等の導電膜による単層構造が採用される。
このように、第３中継電極４０２と画素電極９ａとの電気的接続を良好に実現することができることにより、該画素電極９ａに対する電圧印加、あるいは該画素電極９ａにおける電位保持特性を良好に維持することが可能となる。
さらには、シールド層４００及び第３中継電極４０２は、光反射性能に比較的優れたアルミニウムを含み、且つ、大部分の領域において光吸収率が比較的高い窒化チタンが積層されていないことから、発熱を生じることなく遮光層として機能し得る。すなわち、これらによれば、ＴＦＴ３０の半導体層１ａに対する入射光（図１参照）の進行を、発熱を生じることなくその上側でさえぎることが可能である。
なお、上述した容量電極３００及びデータ線６ａについても同様の遮光機能を有する。これらシールド層４００、第３中継電極４０２、容量電極３００及びデータ線６ａが、ＴＦＴ基板１０上に構築される積層構造の一部をなしつつ、ＴＦＴ３０に対する上側からの光入射を遮る上側遮光膜として機能する。
データ線６ａの上、かつ、シールド層４００の下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくは、ＴＥＯＳガスを用いたプラズマＣＶＤ法で形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、シールド層４００とシールド層用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。
なお、第２層間絶縁膜４２に対しては、第１層間絶縁膜４１に関して上述した焼成を行わないことにより、容量電極３００の界面付近に生じるストレスの緩和を図るようにしてもよい。
第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＢＰＳＧからなる第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。本実施の形態においては、第３及び第４層間絶縁膜４３、４４の表面は、ＣＭＰ（Chelica1 MechanlcaI Polishing）処理等により平坦化されており、その下方に存在する各種配線や素子等による段差に起因する液晶層５０の配向不良を低減する。ただし、このように第３，第４層間絶縁膜４３，４４に平坦化処理を施すのに代えて、又は加えて、ＴＦＴ基板１０、下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２及び第３層間絶縁膜４３のうち少なくとも一つに溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより、平坦化処理を行ってもよい。
また、蓄積容量７０は、下から順に画素電位側容量電極、誘電体膜及び固定電位側容量電極という３層構造を構成していたが、これとは逆の構造を構成するようにしてもよい。
各構成要素の立体的−平面的なレイアウトについても、本発明は、上記実施形態のような形態に限定されるものではなく、別の種々の形態が考えられ得る。
（製造プロセス）
次に、本実施の形態に係る電気光学装置である液晶装置の製造方法を図６及び図７を参照して説明する。図６は第５層及び第６層の製造方法を示すフローチャートであり、図７は第５層及び第６層の製造方法を工程順に示す工程図である。
まず、石英基板、ガラス、シリコン基板等のＴＦＴ基板１０を用意する。ここで、好ましくはＮ（窒素）等の不活性ガス雰囲気で約９００〜１３００℃での高温でアニール処理し、後に実施される高温プロセスでＴＦＴ基板１０に生じる歪が少なくなるように前処理しておく。
次に、このように処理されたＴＦＴ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは２００ｎｍの膜厚に堆積させる。そして、この金属合金膜をフォトリソグラフィ及びエッチングによりパターニングして、平面形状がストライプ状の走査線１１ａを形成する。
次に、走査線１１ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍ程度とする。
次に、半導体層１ａが形成される。半導体層１ａは、下地絶縁膜１２上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）によって形成されるアモルファスシリコン膜によって構成される。次に、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは４〜６時間の熱処理を施すことにより、ｐ−Ｓｉ（ポリシリコン）膜を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザアニールでもよい。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型とするかに応じて、Ｖ族元素やＩＩＩ族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層１ａを形成する。
次に、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００°Ｃの温度、好ましくは約１０００℃の温度により熱酸化して下層ゲート絶縁膜を形成し、場合により、これに続けて減圧ＣＶＤ法等により上層ゲート絶緑膜を形成することにより、１層又は多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）絶縁膜２を形成する。この結果、半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
次に、画素スイッチング用のＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、半導体層１ａのうちｎチャネル領域あるいはｐチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。
次に、下地絶縁膜１２に対して、走査線１１ａに通ずる溝１２ｃｖを形成する。この溝１２ｃｖは、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
次に、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散して、このポリシリコン膜を導電化する。この熱拡散に代えて、Ｐイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、ＴＦＴ３０のゲート電極部を含めて所定のパターンのゲート電極３ａを形成する。このゲート電極３ａ形成時において、これに延設される側壁部３ｂもまた同時に形成される。この側壁部３ｂは、前述のポリシリコン膜の堆積が溝１２ｃｖの内部に対しても行われることで形成される。この際、該溝１２ｃｖの底が走査線１１ａに接していることにより、側壁部３ｂ及び走査線１１ａは電気的に接続されることになる。更に、このゲート電極３ａのパターニング時、これと同時に、中継電極７１９もまた形成される。
次に、前記半導体層１ａについて、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成する。ここでは、ＴＦＴ３０をＬＤＤ構造をもつｎチャネル型のＴＦＴとする場合を説明すると、具体的にまず、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、ゲート電極３ａをマスクとして、Ｐ等のＶ族元素のドーパンを低濃度で（例えば、Ｐイオンを１〜３×１０13ｃｍ2のドーズ量にて）ドープする。これによりゲート電極３ａ下の半導体層１ａはチャネル領域１ａ’となる。このときゲート電極３ａがマスクの役割を果たすことによって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃは自己整合的に形成されることになる。次に、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ゲート電極３ａよりも幅の広い平面パターンを有するレジスト層をゲート電極３ａ上に形成する。その後、Ｐ等のＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドーズ量にて）ドープする。
なお、このように低濃度と高濃度の２段階に分けて、ドープを行わなくてもよい。例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、ゲート電極３ａ（ゲート電極）をマスクとして、Ｐイオン・Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより、ゲート電極３ａは更に低抵抗化される。
次に、ゲート電極３ａ上に、例えば、ＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いた常圧又は減圧ＣＶＤ法等により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる第１層間絶縁膜４１を形成する。この第１層間絶縁膜４１の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ましくは、８００℃程度の高温でアニール処理し、第１層間絶縁膜４１の膜質を向上させておく。
次に、第１層間絶縁膜４１に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８３及びコンタクトホール８８１を開孔する。この際、前者は半導体層１ａの高濃度ドレイン領域１ｅに通ずるように、後者は中継電極７１９へ通ずるように、それぞれ形成される。
次に、第１層間絶縁膜４１上に、Ｐｔ等の金属膜やポリシリコン膜を、減圧ＣＶＤやスパッタリングにより、１００〜５００ｎｍ程度の膜厚に成膜して、所定パターンをもつ下部電極７１を構成する。この場合の金属膜は、コンタクトホール８３及びコンタクトホール８８１の両者が埋められるように行われ、これにより、高濃度ドレイン領域１ｅ及び中継電極７１９と下部電極７１との電気的接続が図られる。
次いで、下部電極７１上に、誘電体膜７５を構成する。この誘電体膜７５は、絶縁膜２の場合と同様に、一般にＴＦＴゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。酸化シリコン膜７５ａは前述の熱酸化、或いはＣＶＤ法等によって形成され、その後に、窒化シリコン膜７５ｂが減圧ＣＶＤ法等によって形成される。この誘電体膜７５は、薄くする程、蓄積容量７０は大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚５０ｎｍ以下のごく薄い絶縁膜となるように形成すると有利である。次に、誘電体膜７５上に、ポリシリコン膜やＡＬ（アルミニウム）等の金属膜を、減圧ＣＶＤ又はスパッタリングにより、約１００〜５００ｎｍ程度の膜厚に成膜して、容量電極３００を構成する。
次に、下部電極７１、誘電体膜７５及び容量電極３００を構成する各膜を一挙にパターニングして、下部電極７１、誘電体膜７５及び容量電極３００を形成して、蓄積容量７０を完成させる。
次に、例えば、ＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、好ましくはプラズマＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４２を形成する。容量電極３００にアルミニウムを用いた場合には、プラズマＣＶＤで低温成膜する必要がある。この第２層間絶縁膜４２の膜厚は、例えば約５００〜１５００ｎｍ程度とする。次に、ステップＳ１２において、第２層間絶縁膜４２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８１、８０１及び８８２を開孔する。この際、コンタクトホール８１は半導体層１ａの高濃度ソース領域１ｄに通ずるように、コンタクトホール８０１は容量電極３００へ通ずるように、また、コンタクトホール８８２は中継電極７１９に通ずるように、それぞれ形成される。
次に、第２層間絶縁膜４２上の全面に、スパッタリング等により、遮光性のアルミニウム等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍ程度の厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンをもつデータ線６ａを形成する。この際、当該パターニング時においては、シールド層用中継層６ａ１及び第２中継電極６ａ２もまた同時に形成される。シールド層用中継層６ａ１は、コンタクトホール８０１を覆うように形成されるとともに、第２中継電極６ａ２は、コンタクトホール８８２を覆うように形成されることになる。
次に、これらの上層の全面にプラズマＣＶＤ法等によって窒化チタンからなる膜を形成した後、これがデータ線６ａ上にのみ残存するようにパターニング処理を実施する。ただし、該窒化チタンからなる層をシールド層用中継層６ａ１及び第２中継電極６ａ２上にも残存するように形成してよいし、場合によってはＴＦＴ基板１０の全面に関して残存するように形成してもよい。また、アルミニウムの成膜時に同時に成膜して、一括してエッチングしても良い。
次に、データ線６ａ等の上を覆うように、例えばＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、好ましくは低温成膜できるプラズマＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜４３を形成する。この第３層間絶縁膜４３の膜厚は、例えば約５００〜３５００ｎｍ程度とする。次に、図１に示すように、第３層間絶縁膜４３を例えばＣＭＰを用いて平坦化する。
次に、第３層間絶縁膜４３に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８０３及び８０４を開孔する。この際、コンタクトホール８０３は前記のシールド層用中継層６ａ１に通ずるように、また、コンタクトホール８０４は第２中継電極６ａ２に通ずるように、それぞれ形成されることになる。
次に、第３層間絶縁膜４３の上には、スパッタリング法、或いはプラズマＣＶＤ法等により、シールド層４００及び第３中継電極４０２を形成する。図６はシールド層４００及び第３中継電極４０２の形成工程を示している。
図６のステップＳ1 において、図７の工程（１）に示すように、先ず、第３層間絶縁膜４３の直上に、例えばアルミニウム等の低抵抗な材料から下層膜４０ａを形成し、次いで、この下層膜４０ａ上に、例えば窒化チタン等その他後述の画素電極９ａを構成するＩＴＯと電蝕を生じない材料から上層膜４０ｂを形成する。次に、ステップＳ２において、図７の工程（２）に示すマスク４０ｃを形成し、このマスク４０ｃを利用して下層膜４０ａ及び上層膜４０ｂを共にパターニングする。
次に、図７の工程（３）に示すように、後述する第４層間絶縁膜４４に形成するコンタクトホール８９を含む第３中継電極４０２と画素電極９ａとのコンタクト部にのみマスク４０ｄを形成する。そして、ステップＳ３において、マスク４０ｄを利用して上層膜４０ｂを構成する窒化チタン膜を除去する。例えば、アルミニウムに対する選択比が十分に大きいＣＦ4及びＯ2の混合ガスを用いたドライエッチングによって、窒化チタン膜を除去する。また、エッチングガスとして、ＣＨＦ3、ＣＦ4及びＡｒの混合ガスを用いた場合でも、アルミニウムを残しながら、窒化チタン膜を除去することができる。
これにより、シールド層４００については、上層膜４０ｂの全てが除去されて、下層膜４０ａのみの単層構造のシールド層４００が形成される。一方、第３中継電極４０２については、コンタクト部のみがアルミニウム等の下層膜４０ａと窒化チタン等の上層膜４０ｂとの多層構造で構成され、その他の部分は下層膜４０ａのみの単層構造で構成される。第３中継電極４０２の下層膜４０ａは導電膜４０２ａとなり、上層膜４０ｂは電蝕防止膜４０２ｂとなる。
次に、例えばＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第４層間絶縁膜４４を形成する（ステップＳ４）。この第４層間絶縁膜４４の膜厚は、例えば約５００〜１５００ｎｍ程度とする。
次に、図１に示すように、第４層間絶縁膜４４を例えばＣＭＰを用いて平坦化する。次に、第４層間絶縁膜４４に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８９を開孔する（ステップＳ５）。この際、コンタクトホール８９は第３中継電極４０２の電蝕防止膜４０２ｂに通ずるように形成されることになる。
次に、第４層間絶縁膜４４上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極９ａを形成する（ステップＳ６）。
なお、当該電気光学装置を、反射型として用いる場合には、ＡＬ等の反射率の高い不透明な材料によって画素電極９ａを形成してもよい。次に、画素電極９ａの上に、ポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜１６が形成される。
このように、本実施の形態においては、導電膜と画素電極を構成するＩＴＯとの間に窒化チタンを介挿して接続していることから、ＩＴＯに電蝕が発生することを防止することができる。また、遮光層として機能するシールド層の全領域及び中継電極のコンタクト部を除く領域は、窒化チタンが除去されて導電膜のみによる単層構造となっていることから、熱の発生を著しく低減することができる。
なお、第１の実施の形態においては、電蝕防止膜として機能する窒化チタン膜をコンタクト部のみに残し他の部分では除去する例について説明したが、同一層で形成されるシールド層及び中継電極の一部でも窒化チタン膜を除去すれば、発熱防止効果を期待することができることは明らかである。例えば、シールド層は単層構造とし、中継電極は全領域において導電膜と電蝕防止膜との多層構造で構成してもよい。
図８は本発明の第２の実施の形態に係る電気光学装置の断面構造を示す断面図であり、図９は第２の実施の形態の電気光学装置である液晶装置の各層の成膜パターンのうちの一部の成膜パターンを示す平面図である。図８及び図９において夫々図１及び図５と同一の構成要素には同一符号を付して説明を省略する。なお、図９は１画素の画素電極９ａの一辺に沿った遮光領域における成膜パターンを示している。
本実施の形態は、データ線６ａ、シールド層用中継層６ａ１及び第２中継電極６ａ２に夫々代えて、データ線６ａ’、シールド層用中継層６ａ１’及び第２中継電極６ａ２’を採用した点が第１の実施の形態と異なる。
本実施の形態においては、データ線６ａ’、シールド層用中継層６ａ１’及び第２中継電極６ａ２’は、データ線６ａ、シールド層用中継層６ａ１及び第２中継電極６ａ２と同一の平面形状を有している。データ線６ａ’は、アルミニウム膜等の導電膜によって構成されている。即ち、データ線６ａ’はデータ線６ａと異なり、窒化チタンからなる層が積層されていない。
一方、データ線６ａ’と同一層で形成されるシールド層用中継層６ａ１’は、下層から順に、窒化チタン膜６ａ１ａ、アルミニウム膜６ａ１ｂ、窒化チタン膜６ａ１ｃの３層構造を有する。また、第２中継電極６ａ２’も、データ線６ａ’及びシールド層用中継層６ａ１’と同一工程で形成されて、下層より順に、窒化チタン膜６ａ１ａ，アルミニウム膜６ａ１ｂ、窒化チタン膜６ａ１ｃの３層構造を有する。
図９に示すように、平面的には、シールド層用中継層６ａ１’の領域内に、コンタクトホール８０１、８０３が形成される。この領域では、図８に示すように、シールド用中継層６ａ１’の最上層の窒化チタン膜６ａ１ｃとシールド層４００とがコンタクトホール８０３を介して接続される。また、シールド用中継層６ａ１’は、最下層の窒化チタン膜６ａ１ａと蓄積容量７０とがコンタクトホール８０１を介して接続される。即ち、シールド層用中継層６ａ１’とその上下の層とのコンタクト部は、酸化防止膜としての窒化チタン膜が介在しており、接触抵抗を十分に低減することができる。
同様に、平面的には、中継電極７１９の領域内に、コンタクトホール８８２が形成される。この領域では、図８に示すように、第２中継電極６ａ２’の最下層の窒化チタン膜６ａ２ａと中継電極７１９とがコンタクトホール８８２を介して接続される。即ち、この場合においても、第２中継電極６ａ２’とその下層の中継電極７１９とのコンタクト部は、酸化防止膜としての窒化チタン膜が介在しており、接触抵抗を十分に低減することができる。
同様に、平面的には、第２中継電極６ａ２’の領域内に、コンタクトホール８０４が形成される。この領域では、図８に示すように、第２中継電極６ａ２’の最上層の窒化チタン膜６ａ２ｃと第３中継電極４０２とがコンタクトホール８０４を介して接続される。即ち、この場合においても、第２中継電極６ａ２’とその上層の第３中継電極４０２とのコンタクト部は、酸化防止膜としての窒化チタン膜が介在しており、接触抵抗を十分に低減することができる。
このように、本実施の形態においては、上下の導体層同士のコンタクト部には、各層の導体膜相互間に酸化防止膜としての窒化チタン膜を設けており、接触抵抗を十分に低減することが可能である。また、窒化チタン膜は、上下の導体層同士のコンタクト部近傍にのみ設けており、他の部分には窒化チタン膜は形成されていない。従って、導体層を遮光層として利用する場合でも、熱の発生を著しく低減することができる。
また、第２の実施の形態においては、シールド層用中継層６ａ１’及び第２中継電極６ａ２’の全領域を３層構造としたが、コンタクト部のみを３層構造とし、他の部分を例えばアルミニウム膜による単層構造にしてもよいことは明らかである。
また、第２の実施の形態においては、シールド層用中継層６ａ１’及び第２中継電極６ａ２’を３層構造としたが、導電層同士のコンタクト部に酸化防止膜としての窒化チタン膜を介在させればよく、シールド層用中継層６ａ１’及び第２中継電極６ａ２’を単層構造とし、これらの層の上層又は下層において、コンタクト部を窒化チタン膜を用いた多層構造としてもよいことは明らかである。
また、本発明の電気光学装置は、パッシブマトリクス型の液晶表示パネルだけでなく、アクティブマトリクス型の液晶パネル（例えば、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）をスイッチング素子として備えた液晶表示パネル）にも同様に適用することが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出を用いた装置（Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等）などの各種の電気光学装置においても本発明を同様に適用することが可能である。
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図１０は、投射型カラー表示装置の図式的断面図である。
図１０において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトパルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
本発明の第１の実施の形態に係る電気光学装置の断面構造を示す断面図。 本実施の形態における電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図。 素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図２のＨ−Ｈ'線の位置で切断して示す断面図。 液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。 本実施の形態のＴＦＴ基板上に形成する隣接した複数の画素について各層の成膜パターンのうちの一部の成膜パターンを示す平面図。 図１の液晶装置の製造方法の一部を示すフローチャート。 図６の製造方法の一部の工程を断面図によって工程順に示す工程図。 本発明の第２の実施の形態に係る電気光学装置の断面構造を示す断面図。 第２の実施の形態の電気光学装置である液晶装置の各層の成膜パターンのうちの一部の成膜パターンを示す平面図。 投射型カラー表示装置の図式的断面図。
符号の説明
９ａ…画素電極、４４…第４層間絶縁膜、８９…コンタクトホール、４００…シールド層、４０２…第３中継電極。

Claims (6)

  1. 基板上に、
    データ線と、
    前記データ線に電気的に接続されるトランジスタと、
    前記トランジスタに対応して設けられる画素電極と、
    前記データ線と前記画素電極との間に設けられるシールド層とを具備し、
    前記シールド層は、前記データ線が延在する方向及び前記データ線と交差する方向に格子状に設けられると共に前記データ線を覆うように形成されており、
    前記データ線の下方に前記トランジスタの半導体層が設けられてなり、
    前記トランジスタ及び前記画素電極は、前記トランジスタと離間して設けられる島状の第１中継電極と、前記第１中継電極の上方に設けられ前記第１中継電極と接続される島状の第２中継電極と、前記第２中継電極の上方に設けられ前記第２中継電極と接続される島状の第３中継電極とを介して接続されており、
    前記シールド層は、前記画素電極と接続する前記第３中継電極を設けるための切り欠き部を有し、該第３中継電極及び前記シールド層は同一層として形成されており、
    前記シールド層は、アルミニウム膜のみからなる単層構造からなり、前記第３中継電極は、アルミニウム膜からなる導電膜と、該導電膜上に積層される窒化チタン膜又はチタン膜からなる電蝕防止膜との積層構造からなることを特徴とする電気光学装置。
  2. 前記切り欠き部は、前記データ線と該データ線に隣接する他のデータ線との間に形成されていることを特徴とする請求項１に記載の電気光学装置。
  3. 前記画素電極と前記第３中継電極とは、コンタクトホールを介して電気的に接続されており、
    前記電蝕防止膜は、前記第３中継電極の前記コンタクトホールと重なる一部の領域にのみ設けられていることを特徴とする請求項１又は２に記載の電気光学装置。
  4. 前記第２中継電極は、前記データ線と同一層からなり、
    前記データ線は、アルミニウム膜のみからなる単層構造を有し、前記第２中継電極は、下層から窒化チタン膜からなる第１の酸化防止膜と、アルミニウムからなる導電膜と、窒化チタン膜からなる第２の酸化防止膜との積層構造を有していることを特徴とする請求項１乃至３のいずれか一つに記載の電気光学装置。
  5. 前記第１中継電極は、前記トランジスタのゲート電極と同一層からなり、
    前記第２中継電極と前記第１中継電極とは、前記第１の酸化防止膜を介して接続されており、
    前記第３中継電極と前記第２中継電極とは、前記第２の酸化防止膜を介して接続されていることを特徴とする請求項４に記載の電気光学装置。
  6. 請求項１乃至５のいずれか一つに記載の電気光学装置を用いて構成したことを特徴とする電子機器。
JP2004289339A 2004-01-26 2004-09-30 電気光学装置及び電子機器 Expired - Fee Related JP4055764B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004289339A JP4055764B2 (ja) 2004-01-26 2004-09-30 電気光学装置及び電子機器
US11/029,502 US7403237B2 (en) 2004-01-26 2005-01-06 Electro-optical device with electrolytic corrosion preventing film and multiple relay electrodes

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004017252 2004-01-26
JP2004289339A JP4055764B2 (ja) 2004-01-26 2004-09-30 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2005242296A JP2005242296A (ja) 2005-09-08
JP4055764B2 true JP4055764B2 (ja) 2008-03-05

Family

ID=34797797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004289339A Expired - Fee Related JP4055764B2 (ja) 2004-01-26 2004-09-30 電気光学装置及び電子機器

Country Status (2)

Country Link
US (1) US7403237B2 (ja)
JP (1) JP4055764B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100405197C (zh) * 2005-08-05 2008-07-23 精工爱普生株式会社 电光装置及具备该装置的电子设备
JP5017923B2 (ja) * 2005-08-05 2012-09-05 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
JP4475238B2 (ja) * 2006-01-13 2010-06-09 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP4973268B2 (ja) * 2007-03-26 2012-07-11 セイコーエプソン株式会社 電子機器、電子機器の防湿構造、および電子機器の製造方法
JP2009058717A (ja) 2007-08-31 2009-03-19 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2011164302A (ja) * 2010-02-08 2011-08-25 Seiko Epson Corp 電気泳動表示装置、電子機器
JP5782676B2 (ja) * 2010-03-10 2015-09-24 セイコーエプソン株式会社 電気光学装置及び電子機器、並びに電気光学装置の製造方法
CN103430088A (zh) * 2011-03-25 2013-12-04 夏普株式会社 显示装置
JP5386555B2 (ja) * 2011-07-28 2014-01-15 株式会社ジャパンディスプレイ 液晶表示装置
CN104465675B (zh) * 2014-12-31 2017-08-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、液晶面板以及液晶显示器
KR102464900B1 (ko) 2016-05-11 2022-11-09 삼성디스플레이 주식회사 디스플레이 장치
US11980046B2 (en) * 2020-05-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3491904B2 (ja) 1992-02-21 2004-02-03 セイコーエプソン株式会社 液晶表示装置の製造方法
JP3393420B2 (ja) * 1995-02-28 2003-04-07 ソニー株式会社 半導体装置
JP2933879B2 (ja) * 1995-08-11 1999-08-16 シャープ株式会社 透過型液晶表示装置およびその製造方法
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JPH09265114A (ja) * 1996-03-28 1997-10-07 Canon Inc 液晶表示装置
JP2850850B2 (ja) 1996-05-16 1999-01-27 日本電気株式会社 半導体装置の製造方法
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
JP3377447B2 (ja) * 1998-03-05 2003-02-17 シャープ株式会社 液晶表示パネル及びその製造方法
US6850292B1 (en) * 1998-12-28 2005-02-01 Seiko Epson Corporation Electric-optic device, method of fabricating the same, and electronic apparatus
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US6507376B2 (en) * 2000-12-25 2003-01-14 Kawasaki Microelectronics, Inc. Display device formed on semiconductor substrate and display system using the same
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
JP3811644B2 (ja) * 2001-12-12 2006-08-23 株式会社日立製作所 液晶表示装置
JP3870897B2 (ja) * 2002-01-07 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2003222846A (ja) * 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 表示装置及びその製造方法
JP3661669B2 (ja) * 2002-07-22 2005-06-15 セイコーエプソン株式会社 アクティブマトリクス基板、電気光学装置、電子機器
DE20213073U1 (de) * 2002-08-26 2002-10-24 Lee Ming Kuei Systemintegrierte, reflektierende Flüssigkristallanzeigevorrichtung

Also Published As

Publication number Publication date
US20050161830A1 (en) 2005-07-28
JP2005242296A (ja) 2005-09-08
US7403237B2 (en) 2008-07-22

Similar Documents

Publication Publication Date Title
US7403237B2 (en) Electro-optical device with electrolytic corrosion preventing film and multiple relay electrodes
JP3767590B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3783707B2 (ja) 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器
KR20040038842A (ko) 전기 광학 장치 및 전자 기기
JP2007199188A (ja) 電気光学装置及びその製造方法並びに電子機器
JP3778195B2 (ja) 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP4016955B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2008241978A (ja) 電気光学装置及びその製造方法並びに電子機器
KR100611861B1 (ko) 전기 광학 장치 및 전자기기
JP3925549B2 (ja) 電気光学装置及び電子機器
JP4385817B2 (ja) 電気光学装置及び電子機器
JP2004317728A (ja) アライメントマーク付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置
JP2008233463A (ja) 電気光学装置及びその製造方法並びに電子機器
JP4400088B2 (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP4218494B2 (ja) 半導体装置用基板の製造方法
JP2005285975A (ja) 半導体装置及びその製造方法、電気光学装置並びに電子機器
JP2004302382A (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP4269659B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP4147996B2 (ja) 電気光学装置及びその製造方法
JP2004191930A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2005086005A (ja) 基板及びその製造方法並びに電気光学装置
JP2005115294A (ja) 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP2005115294A6 (ja) 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP3815469B2 (ja) 検査素子付き電気光学装置用基板の製造方法及び検査素子付き基板の製造方法
JP3815469B6 (ja) 検査素子付き電気光学装置用基板の製造方法及び検査素子付き基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070111

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees