KR100377169B1 - 데이터 버스라인 센스앰프 - Google Patents

Abstract

본 발명은 반도체 메모리장치에서 데이터 증폭을 위해 사용하는 데이터 버스라인 센스앰프에 관한 것으로, 특히 글로벌 데이터 버스라인으로의 데이터 출력을 위한 센싱수단에서의 데이터 센싱동작에 앞서 로컬 입출력 라인의 센싱수단으로부터 출력된 데이터 신호의 전위를 일정수준 증폭시키는 증폭수단 또는 별도의 센싱수단을 추가로 구비하므로써, 로컬 데이터 버스라인의 활성화 시간이 매우 짧은 고속 동작용 메모리에서 보다 향상된 데이터 센싱율을 갖고 고속의 데이터 센싱동작을 안정되게 수행할 수 있도록 한 데이터 버스라인 센스앰프에 관한 것이다.

Description

데이터 버스라인 센스앰프{Data bus line sense amplifiers}

본 발명은 반도체 메모리장치에서 데이터 증폭을 위해 사용하는 데이터 버스라인 센스앰프에 관한 것으로, 보다 상세하게는 로컬 데이터 버스라인의 활성화 시간이 매우 짧은 고속동작용 메모리에서 보다 향상된 데이터 센싱율을 갖고 고속의 데이터 센싱 동작을 안정되게 수행할 수 있도록 한 데이터 버스라인 센스앰프에 관한 것이다.

일반적으로, 디램이나 기타 메모리 또는 로직의 구성에서는 출력된 미세 전위신호를 증폭하는 동작이 많이 사용되는데, 디램이나 에스램 등과 같은 반도체 메모리장치에서는 메모리 셀로부터 출력되는 데이터 신호의 전위가 아주 미세한 수준이기 때문에, 이러한 미세 전위신호는 1차적으로 비트라인 센스앰프를 그리고, 2차적으로는 데이터 버스라인 센스앰프를 거쳐 증폭되어 '로직 로우'와 '로직 하이'의 데이타로 판별되게 된다.

그런데, 현재 사용중인 반도체 메모리를 비롯한 일반 반도체 칩은 전력소비 및 신뢰성 문제로 인하여 동작전압이 낮아지는 방향으로 연구가 진행중이기 때문에낮아진 동작전압으로 인해 메모리 셀로부터 출력되는 데이터 신호의 전위가 더욱 미약해져 각각의 센스앰프 입력단으로 인가되는 양측 신호의 전위차도 점점 더 미세해질 뿐만 아니라, 더불어 진행중인 고속화 추세에 의해 각 데이터 라인의 활성화시간이 감소되면서 상기한 바와 같이 감소된 전위차를 갖는 데이터 신호의 센싱동작이 더욱 더 어려워지고 있는 실정이다.

도 1 은 일반적으로 사용되는 디램에서의 메모리 셀과 비트라인 센스앰프, 데이타 버스라인 센스앰프 및 각종 데이터 라인의 배치구조를 간략하게 도시한 개략도로, 동 도면에 도시된 점선(1)은 비트라인(BL, /BL)을, 얇은 실선(1)은 비트라인 센스앰프의 입·출력 라인(SIO, /SIO)을, 중간 굵기의 실선(5)은 데이터 버스라인 센스앰프(10)의 입력단에 연결된 로컬 데이터 버스라인(LIO, /LIO)을, 그리고 가장 굵은 실선(7)은 상기 데이터 버스라인 센스앰프(10)의 출력단이 연결된 글로벌 데이터 버스라인(GIO, /GIO)을 나타낸다.

동 도면을 참조하며, 일반적인 디램 소자의 데이터 리드동작을 살펴보면, 라스(/RAS) 및 카스 신호(/CAS)와 라이트 인에이블 제어신호(/WE)와 칩 선택신호(CS)의 조합에 의해 리드 명령신호가 인가되면 해당 메모리 셀로부터 데이터를 읽어내어 비트라인(BL, /BL)에 데이터를 싣게 되며, 상기 비트라인에 실린 데이터 신호는 비트라인 센스앰프에 의해 일차적으로 센싱·증폭되어 비트라인 센스앰프 입·출력 라인(SIO, /SIO)을 거쳐 로컬 데이터 버스라인(LIO, /LIO)으로 전송된다. 이 후, 상기 로컬 데이터 버스라인(LIO, /LIO)에 실린 데이터 신호는 데이터 버스라인 센스앰프(10)에 의해 2차적으로 센싱·증폭되어져 글로벌 데이터 버스라인(GIO,/GIO)에 실리면, 출력 드라이버 및 출력 버퍼를 거쳐 데이터 입·출력 패드(DQ pad)로 출력된다.

이러한 리드 동작에서 상기 로컬 데이터 버스라인(LIO, /LIO)의 전압 레벨은 전단에 연결된 비트라인 센스앰프에서 증폭된 신호가 풀-레벨로 전송되는 것이 아니라 프리차지 레벨인 'Vdd' 전위 레벨에서 액티브 레벨인 'Vdd-300mV'의 전위 레벨로 전송되기 때문에, 상기한 300mV 정도의 전압차를 후단의 데이터 버스라인 센스 앰프(10)에서 재증폭하여, 풀-레벨의 전압을 글로벌 데이터 버스라인(GIO, /GIO)에 싣게 된다.

도 2는 종래 기술에 따른 데이터 버스라인 센스앰프(10)의 블록 구성도를 도시한 것으로, 로컬 데이터 버스라인에 실린 데이터 신호를 전달받아 센스앰프 구동 제어신호(sa_stb)에 의해 데이터 센싱동작을 수행하는 센스앰프(12)와, 상기 센스앰프 구동 제어신호의 활성화에 의해 차지쉐어링된(모스트랜지스터에 의해 이루어짐) 양측 데이터 신호를 상기 센스앰프(12)로부터 전달받아 재센싱하여 글로벌 데이터 버스라인으로 출력하는 센스앰프(14)와, 상기 센스앰프 구동 제어신호를 전달받아 상기 센스앰프(12)의 동작 이후 상기 센스앰프(14)가 활성화되기 전 안정된 동작시간의 확보를 위해 일정시간 딜레이시켜 상기 센스앰프(14)의 구동 제어신호(sa_stb_d)로 전달하는 딜레이부(16)을 구비한다.

상기 구성에 의해, 상기 센스앰프 구동 제어신호(sa_stb)가 대기상태인 구간에서는 상기 센스앰프(12)의 양측 데이터 출력 라인(DO, /DO) 사이에 구비된 별도의 스위칭소자(동 도면의 경우, NMOS 트랜지스터(MN1)를 사용하고 있음)가 스위칭되면서 양측 데이터 라인(DO, /DO)을 쇼트시켜 프리차지 동작을 수행하게 되는 한편, 상기 센스앰프 구동 제어신호(sa_stb)가 동작상태로 인가되면 상기 스위칭소자(MN1)가 턴-오프되면서 양측 데이터 라인(DO, /DO)을 분리시켜 1차 센싱된 신호를 센스앰프(14)에 싣게 된다.

도 3은 도 2에 도시된 구성을 갖는 데이터 버스라인 센스앰프의 데이터 센싱동작에 대한 시뮬레이션 결과도를 도시한 것으로, 센스앰프 구동 제어신호(sa_stb)가 '로직 하이'로 활성화되는 (a)와 (b)의 동작 구간에서 센스앰프(12)의 양측 출력 전위신호인 DO와 /DO의 전위차가 너무 작게 발생되면서, 이들 두 전위신호(DO, /DO)를 입력받아 데이터 센싱동작을 수행하는 센스앰프(14)가 제대로 정상동작 하지 못하게 되면서 결과적으로, 글로벌 데이터 버스라인(GIO)에 데이터를 싣지 못하게 되는 것을 동 도면을 통해 알 수 있다

이렇듯, 상기 구성을 갖고 데이터를 센싱하는 종래 기술에서는 안정된 데이터 센싱 동작을 위해 상기 데이터 버스라인 센스앰프(10)의 입력단에 연결된 로컬 데이터 버스라인(LIO, /LIO)의 전위레벨이 충분한 시간동안 활성화되어 있어야 하며, 이 시간동안 상기 센스앰프(12)는 그 출력 데이터 신호(DO, /DO)의 전위를 충분히 증폭하여야 한다.

만약, 상기 로컬 데이터 버스라인(LIO, /LIO)이 충분한 시간동안 활성화되지 않아 그 출력 데이터 전위신호(DO, /DO)를 충분히 발전시키지 못하게 되면, 이들 두 전위신호(DO, /DO)를 입력받아 센싱하는 센스앰프(14)가 제대로 센싱동작을 수행하지 못하게 되면서 글로벌 데이터 버스라인(GIO, /GIO)에 신호를 싣지 못하게되는 문제점이 발생한다. 또한, 현재 사용중인 디램은 고속화 추세에 있기 때문에, 상기 로컬 데이터 버스라인(LIO, /LIO)이 활성화되어 있는 시간이 점점 단축되고 있어 이와 같은 데이터 버스라인 센스 앰프에서의 오동작 발생율은 더욱 커지고 있는 실정이다.

본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 글로벌 입출력 라인으로 데이터를 출력하는 센스앰프에 의한 데이터 센싱동작에 앞서 로컬 입출력 라인의 센스앰프로부터 출력된 데이터 신호의 전위를 일정수준 증폭하거나 추가 센싱하므로써, 로컬 데이터 버스라인의 활성화 시간이 매우 짧은 고속동작용 메모리에서 보다 향상된 데이터 센싱율을 갖고 고속의 데이터 센싱동작을 수행할 수 있도록 한 데이터 버스라인 센스앰프를 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 데이터 버스라인 센스 앰프는, 센스앰프구동제어신호에 제어받아 로컬 데이터 버스라인에 실린 데이터 신호를 센싱하는 제1센싱수단; 상기 센스앰프구동제어신호에 의해 활성화되어 상기 제1센싱수단을 거쳐 출력된 데이터 신호의 전위를 증폭시키는 증폭수단; 상기 증폭수단에 의해 증폭된 데이터 신호를 센싱하여 글로벌 데이터 버스라인으로 출력하는 제2센싱수단; 상기 제1센싱수단의 동작 이후 상기 제2센싱수단이 활성화되기 전에 안정된 동작시간의 확보를 위하여, 상기 센스앰프구동제어신호를 전달받아 일정시간 딜레이시켜 상기 제2센싱수단의 구동제어신호로 전달하는 딜레이수단을 구비하는 것을 특징으로 한다.

또한 본 발명의 데이터 버스라인 센스앰프는, 센스앰프구동제어신호에 제어받아 로컬 데이터 버스라인에 실린 데이터 신호를 센싱하는 제1센싱수단; 상기 제1센싱수단의 출력을 센싱하는 제2센싱수단; 상기 제2센싱수단의 출력을 센싱하여 글로벌 데이터 버스라인으로 출력하는 제3센싱수단; 상기 제1센싱수단의 동작 이후 상기 제2 및 제3 센싱수단이 활성화되기 전에 안정된 동작시간의 확보를 위하여, 상기 센스앰프구동제어신호를 전달받아 일정시간 딜레이시킨 구동제어신호로서 순차적으로 상기 제2센싱수단 및 제3 센싱수단을 구동시키는 딜레이수단을 구비하는 것을 특징으로 한다.

도 1은 일반적으로 사용되는 디램에서의 메모리 셀과 비트라인 센스앰프, 데이타 버스라인 센스앰프 및 각종 데이터 라인의 배치구조를 간략하게 도시한 개략도.

도 2는 종래 기술에 따른 데이터 버스라인 센스앰프의 블록 구성도.

도 3은 도 2에 도시된 구성을 갖는 데이터 버스라인 센스앰프의 데이터 센싱동작에 대한 시뮬레이션 결과도.

도 4는 본 발명에 따른 데이터 버스라인 센스앰프의 블록 구성도.

도 5는 도 4에 도시된 증폭수단의 일 예에 따른 회로 구성도.

도 6은 도 4에 도시된 구성을 갖는 데이터 버스라인 센스앰프의 데이터 센싱동작에 대한 시뮬레이션 결과도.

도 7은 본 발명의 다른 실시예에 따른 데이터 버스라인 센스앰프의 블록 구성도.

<도면의 주요부분에 대한 부호의 설명>

1: 비트라인 3: 비트라인 센스앰프의 입·출력 라인

5: 로컬 데이터 버스라인 7: 글로벌 데이터 버스라인

10: 데이터 버스라인 센스앰프 12: 제1센스앰프

14: 제2 센스앰프 16: 딜레이부

18: 증폭부

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 4는 본 발명에 따른 데이터 버스라인 센스앰프의 블록 구성도를 도시한 것으로, 제1센스앰프(12), 제2센스앰프(14)와, 딜레이부(16) 및 상기 제1 및 제2 센스앰프(12, 14)의 사이에 접속된 별도의 증폭부(18)를 구비하여 구성한다.

여기서, 상기 제1 센스앰프(12)는 비트라인 센스앰프를 거쳐 일차적으로 센싱 및 증폭된 해당 메모리 셀의 데이터 신호를 로컬 데이터 버스라인(LIO, /LIO)을 통해 전달받아 센스앰프 구동 제어신호(sa_stb)에 의해 일차적인 데이터 센싱동작을 수행하게 된다. 또한, 상기 증폭수부18)는 상기 센스앰프 구동제어신호(sa_stb)에 의해 활성화되어 상기 제1 센스앰프(12)를 거쳐 출력된 양측 데이터 신호(DO, /DO)의 전위를 일정수준 증폭시킨 후 , 일정 수준 증폭된 데이터 신호를 상기 제2 센스앰프(14)의 입력단으로 전달하게 된다.

그러면, 상기 제2 센스앰프(14)는 상기 센스앰프 구동 제어신호(sa_stb)의 활성화에 의해 상기 증폭부(18)를 거쳐 전달된 양측 데이터 신호를 전달받아 재센싱하여 글로벌 데이터 버스라인(GIO, /GIO)으로 출력하게 되는데, 이때 상기 딜레이부(16)에서는 상기 센스앰프 구동 제어신호(sa_stb)를 전달받아 일정 시간 딜레이된 제어신호(sa_stb_d)를 상기 제2 센스앰프(14)의 활성화 제어신호로 전달해 주므로써, 상기 제1 센스앰프(12)의 동작 이후 상기 제2 센스앰프(14)이 활성화되기 이전에 안정된 동작시간을 확보할 수 있도록 제어하고 있다.

도 5는 도 4에 도시된 증폭부(18)의 일 예에 따른 회로 구성도를 도시한 것으로, 동 도면에 도시된 크로스 커플형 구조의 증폭기는 일 예에 불과할 뿐 증폭 기능을 갖는 기타 다른 구성으로도 구현이 가능하다고 할 수 있겠다. 또한, 이러한 증폭수단의 구성은 이미 공지된 사항이므로 자세한 구성 설명은 생략하기로 한다.

도 6은 도 4에 도시된 구성을 갖는 데이터 버스라인 센스앰프의 데이터 센싱동작에 대한 시뮬레이션 결과도를 나타낸 것으로, 센스앰프 구동 제어신호(sa_stb)가'로직하이'로 활성화되는 동작구간에서 제2 센스앰프의 양측 입력단으로 전달되는 양측 데이터 신호(DO, /DO)의 전위가 전달에 앞서 증폭부(18)를 거쳐 일정수준 증폭되기 때문에 안정된 데이터 센싱동작이 가능한 전위차를 보이며 발생하는 것을나타낸다. 또한, 이에 따라 제2 센스앰프(14)가 정상적으로 데이터 센싱동작을 수행할 수 있게 되면서, 글로벌 데이터 버스라인(GIO)에 정확한 데이터 신호가 실리게 되는 것을 동 도면을 통해 확인할 수 있다.

도 7은 본 발명의 다른 실시예에 따른 데이터 버스라인 센스앰프의 블록 구성도를 도시한 것으로, 센스앰프(12)의 출력전위 신호(DO, /DO)를 센스앰프(14)로 전달하기에 앞서 이들 두 센스앰프(12, 14)의 사이에 추가적인 센스앰프(19)를 구비하여 구성한다. 이때, 상기 추가적인 센스앰프(19)의 구동 제어신호로는 상기 센스앰프 구동 제어신호(sa_stb)가 소정의 시간 딜레이된 신호(sa_stb_d1)를 사용하면 될 뿐, 기타 동작 과정은 도 4에 도시된 실시예에서와 동일한 방법으로 수행된다. 단 센스앰프(19)가 구동된 후 센스앰프(14)가 구동되도록, 즉 순차적으로 구동되도록 각각의 구동신호(sa_stb_d1)(sa_stb_d)들은 딜레이값이 결정되어진다.

이상에서 설명한 바와 같이 본 발명에 따른 데이터 버스라인 센스앰프에 의하면, 제1 센스앰프를 거쳐 출력된 데이터 신호의 전위를 제2 센스앰프로 전달하기에 앞서 미리 일정수준 증폭시켜 전달해 주므로써, 로컬 데이터 버스라인의 활성화 시간이 매우 짧은 고속 동작용 메모리에서 보다 향상된 데이터 센싱율을 갖고 고속의 데이터 센싱동작을 안정하게 수행할 수 있는 매우 뛰어난 효과가 있다.

아울러, 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (2)

1. 센스앰프구동제어신호에 제어받아 로컬 데이터 버스라인에 실린 데이터 신호를 센싱하는 제1센싱수단;

   상기 센스앰프구동제어신호에 의해 활성화되어 상기 제1센싱수단을 거쳐 출력된 데이터 신호의 전위를 증폭시키는 증폭수단;

   상기 증폭수단에 의해 증폭된 데이터 신호를 센싱하여 글로벌 데이터 버스라인으로 출력하는 제2센싱수단;

   상기 제1센싱수단의 동작 이후 상기 제2센싱수단이 활성화되기 전에 안정된 동작시간의 확보를 위하여, 상기 센스앰프구동제어신호를 전달받아 일정시간 딜레이시켜 상기 제2센싱수단의 구동제어신호로 전달하는 딜레이수단

   을 구비하는 것을 특징으로 하는 데이터 버스라인 센스앰프.
2. 센스앰프구동제어신호에 제어받아 로컬 데이터 버스라인에 실린 데이터 신호를 센싱하는 제1센싱수단;

   상기 제1센싱수단의 출력을 센싱하는 제2센싱수단;

   상기 제2센싱수단의 출력을 센싱하여 글로벌 데이터 버스라인으로 출력하는 제3센싱수단;

   상기 제1센싱수단의 동작 이후 상기 제2 및 제3 센싱수단이 활성화되기 전에안정된 동작시간의 확보를 위하여, 상기 센스앰프구동제어신호를 전달받아 일정시간 딜레이시킨 구동제어신호로서 순차적으로 상기 제2센싱수단 및 제3 센싱수단을 구동시키는 딜레이수단

   을 구비하는 것을 특징으로 하는 데이터 버스라인 센스앰프.