KR100366946B1 - Plasma Display Panel - Google Patents
Plasma Display Panel Download PDFInfo
- Publication number
- KR100366946B1 KR100366946B1 KR10-2000-0038273A KR20000038273A KR100366946B1 KR 100366946 B1 KR100366946 B1 KR 100366946B1 KR 20000038273 A KR20000038273 A KR 20000038273A KR 100366946 B1 KR100366946 B1 KR 100366946B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- discharge
- address
- dielectric layer
- scan
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/26—Address electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/38—Dielectric or insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/42—Fluorescent layers
Abstract
본 발명은 격벽이 높게 설정되는 플라즈마 디스플레이 패널에 있어서 어드레스전극에 인가되는 전압의 상승을 억제할 수 있는 플라즈마 디스플레이 패널을 제공하는데 있다.An object of the present invention is to provide a plasma display panel capable of suppressing an increase in voltage applied to an address electrode in a plasma display panel having a high partition wall.
본 발명에 따른 플라즈마 디스플레이 패널은 상부기판에 대응되는 하부기판에 주사/서스테인전극, 공통서스테인전극 및 트리거전극쌍과 교차되는 방향으로 형성되는 복수개의 어드레스전극과; 어드레스전극 상에 형성되는 하부 유전체층과; 하부 유전체층 상에 어드레스전극에 공급되는 전압이 낮아질 수 있도록 하부 유전체층의 일부 부위가 노출되도록 형성되는 형광체층을 구비한다.According to the present invention, a plasma display panel includes: a plurality of address electrodes formed on a lower substrate corresponding to an upper substrate in a direction intersecting a scan / sustain electrode, a common sustain electrode, and a trigger electrode pair; A lower dielectric layer formed on the address electrode; A phosphor layer is formed on the lower dielectric layer so that a portion of the lower dielectric layer is exposed so that the voltage supplied to the address electrode is lowered.
본 발명은 어드레스전극을 방전공간에 노출시킴으로써 하부기판 상에 형성되는 격벽의 높이를 높게함으로써 발생하는 어드레스전압의 상승을 억제할 수 있다.The present invention can suppress an increase in address voltage generated by exposing the address electrode to the discharge space to increase the height of the barrier rib formed on the lower substrate.
Description
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히, 격벽이 높게 설정되는 플라즈마 디스플레이 패널에 있어서 어드레스전극에 인가되는 전압의 상승을 억제할 수 있는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel capable of suppressing an increase in voltage applied to an address electrode in a plasma display panel having a high partition wall.
플라즈마 디스플레이(Plasma Display Panel : 이하 "PDP"라 함)와 액정표시장치(Liquid Crystal Display Device : 이하 "LCD"라 함)는 평판형 표시장치 중에서 가장 실용성이 높은 차세대 표시장치로 각광받고 있다. 특히 PDP는 LCD에 비해 휘도가 높고 시약각이 넓어 옥외 광고탑 또는 벽걸이 티브이, 극장용 디스플레이와 같이 박형의 대형 디스플레이로서 응용성이 광범위하다.Plasma Display Panel (hereinafter referred to as "PDP") and Liquid Crystal Display Device (hereinafter referred to as "LCD") are spotlighted as next generation display devices having the highest practicality among flat panel display devices. In particular, PDP has higher brightness and wider reagent angle than LCD, and its application is wide as a thin, large display such as an outdoor advertising tower, wall-mounted TV, or theater display.
플라즈마 디스플레이 패널은 He+Xe 또는 Ne+Xe 가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시키므로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 이러한 PDP는 크게 직류구동 방식과 교류구동 방식으로 대별된다. 교류구동 방식의 PDP는 직류구동 방식과는 달리 유전체를 이용함으로써 저전압 구동과 장수명의 장점을 가지므로 더욱 표시소자로 각광받고 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구동되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.The plasma display panel emits phosphors by 147 nm ultraviolet rays generated when the He + Xe or Ne + Xe gas is discharged to display images including characters or graphics. Such a PDP is not only thin and easy to enlarge, but also greatly improved in quality due to recent technology development. These PDPs are largely classified into a DC drive method and an AC drive method. Unlike the DC driving method, the PDP of the AC driving method is attracting more attention as a display device because of the advantages of low voltage driving and long life by using a dielectric. The PDP is driven by a plurality of discharge cells arranged in a matrix, and one discharge cell forms one pixel of the screen.
도 1은 종래의 3 전극 교류 면방전형 PDP를 나타내는 도면이다.1 is a view showing a conventional three-electrode AC surface discharge type PDP.
도 1을 참조하면, 3 전극 PDP의 방전셀은 상부기판(2) 상에 형성되어진 주사/서스테인전극(5) 및 공통서스테인전극(8)과, 하부기판(4) 상에 형성되어진 어드레스전극(16)을 구비한다. 주사/서스테인전극(5) 및 공통서스테인전극(8)은 투명전극(4,7)과 버스전극(3,6)으로 구성된다. 주사/서스테인전극(5)과 공통서스테인전극(8)이 나란하게 형성된 상부기판(2)에는 상부 유전층(10)과 보호층(12)이 적층된다. 상부 유전층(10)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호층(12)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(10)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호층(12)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(16)이 형성된 하부기판(14) 상에는 하부 유전층(18), 격벽(20)이 형성되며, 하부 유전층(18)과 격벽(20) 표면에는 형광체층(적색, 녹색, 청색)(22)이 도포된다. 어드레스전극(16)은 주사/서스테인전극(5) 및 공통서스테인전극(8)과 교차되는 방향으로 형성된다. 격벽(20)은 어드레스전극(16)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(22)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색중 어느 하나의 가시광선을 발생하게 된다. 상/하판(15,17)과 격벽 사이에 마련된 방전공간(24)에는 가스방전을 위한 불활성 가스가 주입된다.Referring to FIG. 1, a discharge cell of a three-electrode PDP includes a scan / sustain electrode 5 and a common sustain electrode 8 formed on the upper substrate 2, and an address electrode formed on the lower substrate 4. 16). The scan / sustain electrode 5 and the common sustain electrode 8 are composed of transparent electrodes 4,7 and bus electrodes 3,6. The upper dielectric layer 10 and the protective layer 12 are stacked on the upper substrate 2 having the scan / sustain electrode 5 and the common sustain electrode 8 side by side. Wall charges generated during plasma discharge are accumulated in the upper dielectric layer 10. The protective layer 12 prevents damage to the upper dielectric layer 10 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective layer 12, magnesium oxide (MgO) is usually used. The lower dielectric layer 18 and the partition wall 20 are formed on the lower substrate 14 on which the address electrode 16 is formed, and the phosphor layers (red, green, blue) 22 are formed on the lower dielectric layer 18 and the partition wall 20. ) Is applied. The address electrode 16 is formed in a direction crossing the scan / sustain electrode 5 and the common sustain electrode 8. The partition wall 20 is formed in parallel with the address electrode 16 to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 22 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space 24 provided between the upper and lower plates 15 and 17 and the partition wall.
빛이 방출되는 과정을 간략히 설명하면, 먼저 패널의 모든 방전셀들을 초기화하기 위하여 모든 방전셀들의 주사/서스테인전극(5)에 리셋 펄스가 공급되어 리셋 방전이 일어난다. 리셋 방전시에는 방전셀 별로 벽전하들이 생성되어 뒤이어지는 어드레스 방전에 필요한 방전전압을 낮추게 된다. 그 다음 주사/서스테인전극(5)에 주사펄스가 공급되고, 이에 동기되어 어드레스전극(16)에 데이터 펄스가 인가됨으로써 두 전극 간에 어드레스 방전이 일어나 상/하부 유전층(10,18)에 벽전하가 형성된다. 어드레스 방전에 의해 선택된 셀들에서는 주사/서스테인전극(5)과 공통서스테인전극(8)에 교번적으로 공급되는 교류 신호에 의해 두 전극 간에 서스테인 방전이 일어난다. 이 때 방전공간(24)에서는 방전가스가 여기된 후 천이되는 과정에서 진공 자외선이 발생한다. 발생된 진공 자외선은 형과체(22)를 여기시켜 가시광선을 발생시키게 하고, 이로써 PDP의 화상이 구현되어진다.Briefly describing the light emission process, in order to initialize all the discharge cells of the panel, a reset pulse is supplied to the scan / sustain electrode 5 of all the discharge cells so that reset discharge occurs. In the reset discharge, wall charges are generated for each discharge cell, thereby lowering the discharge voltage required for the subsequent address discharge. Then, a scan pulse is supplied to the scan / sustain electrode 5, and a data pulse is applied to the address electrode 16 in synchronization with the scan / sustain electrode 5 so that an address discharge occurs between the two electrodes, so that wall charges are applied to the upper and lower dielectric layers 10 and 18. Is formed. In the cells selected by the address discharge, a sustain discharge occurs between the two electrodes by an alternating current signal alternately supplied to the scan / sustain electrode 5 and the common sustain electrode 8. At this time, in the discharge space 24, vacuum ultraviolet rays are generated in the process of transition after the discharge gas is excited. The generated vacuum ultraviolet rays excite the mold 22 to generate visible light, thereby realizing an image of the PDP.
그런데, 종래의 3 전극 PDP에서는 서스테인방전을 일으키는 주사/서스테인전극(5)과 공통서스테인전극(8) 간의 서스테인방전이 방전셀의 중앙부에서만 일어나기 때문에 방전셀의 공간을 충분히 활용하지 못했다. 이에 따라, 방전셀의 휘도는 낮아지고 발광효율을 저하되는 문제점이 있었다. 이러한 문제점을 해결하는 방안으로 서스테인방전을 일으키는 주사/서스테인전극(5)과 공통서스테인전극(8)을 방전셀의 양쪽 경계부에 설치하거나 방전전극의 폭을 넓게 하고 있다. 하지만 주사/서스테인전극(5)과 공통서스테인전극(8)의 간격이 멀어지면 방전전압이 높아지고방전전극의 폭을 넓게하면 방전전류도 함께 증가하여 전력 소모량이 많아지는 단점이 있다.However, in the conventional three-electrode PDP, since the sustain discharge between the scan / sustain electrode 5 and the common sustain electrode 8 causing the sustain discharge occurs only at the center of the discharge cell, the space of the discharge cell was not sufficiently utilized. Accordingly, there is a problem that the luminance of the discharge cells is lowered and the luminous efficiency is lowered. In order to solve this problem, the scan / sustain electrode 5 and the common sustain electrode 8 which cause a sustain discharge are provided at both edges of the discharge cell or the width of the discharge electrode is widened. However, when the distance between the scan / sustain electrode 5 and the common sustain electrode 8 increases, the discharge voltage increases, and when the width of the discharge electrode is widened, the discharge current increases and power consumption increases.
이와 같은 문제점을 해결하기 위해 도 2와 같이 5 전극 교류 면방전형 PDP가 개발되어 상용화되고 있다.In order to solve this problem, a 5-electrode AC surface discharge type PDP has been developed and commercialized as shown in FIG. 2.
도 2는 5 전극 교류 면방전형 PDP를 나타내는 사시도이다.2 is a perspective view showing a 5-electrode AC surface discharge type PDP.
도 2를 참조하면, 5 전극 PDP의 방전셀은 상부기판(2) 상에 주사/서스테인전극(5)과, 공통서스테인전극(8)과, 트리거전극쌍(30,36)들을 구비하고 하부기판(14) 상에는 어드레스전극(16)을 구비한다. 트리거전극쌍(30,36)은 투명전극(4,7,28,34)과 버스전극(3,6,26,32)으로 구성된다. 주사/서스테인전극(5)과 공통서스테인전극(8) 사이에 트리거전극쌍(30,36)이 좁은 간격으로 평행하게 배치되고, 이 전극들(5,8,30,36)이 형성된 상부기판(2)에는 상부 유전층(10)과 보호층(12)이 적층된다. 상부 유전층(10)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호층(12)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(10)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호층(12)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(16)이 형성된 하부기판(14) 상에는 하부 유전층(18), 격벽(20)이 형성되며, 하부 유전층(18)과 격벽(20) 표면에는 형광체층(22)이 도포된다. 어드레스전극(16)은 주사/서스테인전극(5)과, 공통서스테인전극(8) 및 트리거전극쌍(30,36)들과 교차되는 방향으로 형성된다. 격벽(20)은 어드레스전극(16)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(22)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판(1,13)과 격벽(20) 사이에 마련된 방전공간(24)에는 가스방전을 위한 불활성 가스가 주입된다.Referring to FIG. 2, the discharge cell of the 5-electrode PDP includes a scan / sustain electrode 5, a common sustain electrode 8, and trigger electrode pairs 30 and 36 on the upper substrate 2 and a lower substrate. On the 14, an address electrode 16 is provided. The trigger electrode pairs 30 and 36 are composed of transparent electrodes 4, 7, 28, 34 and bus electrodes 3, 6, 26, 32. The upper substrate having the trigger electrode pairs 30 and 36 arranged in parallel at a narrow interval between the scan / sustain electrode 5 and the common sustain electrode 8, and having the electrodes 5, 8, 30, and 36 formed therein. 2) an upper dielectric layer 10 and a protective layer 12 are stacked. Wall charges generated during plasma discharge are accumulated in the upper dielectric layer 10. The protective layer 12 prevents damage to the upper dielectric layer 10 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective layer 12, magnesium oxide (MgO) is usually used. The lower dielectric layer 18 and the partition wall 20 are formed on the lower substrate 14 on which the address electrode 16 is formed, and the phosphor layer 22 is coated on the surfaces of the lower dielectric layer 18 and the partition wall 20. The address electrode 16 is formed in a direction crossing the scan / sustain electrode 5, the common sustain electrode 8, and the trigger electrode pairs 30 and 36. The partition wall 20 is formed in parallel with the address electrode 16 to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 22 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space 24 provided between the upper and lower plates 1 and 13 and the partition wall 20.
빛이 방출되는 과정을 간략히 설명하면, 먼저 패널의 모든 방전셀들을 초기화 하기 위해서 모든 방전셀들의 내부에 배치된 주사/서스테인전극(5)이나 트리거전극쌍(30,36)중의 하나에 리셋펄스가 공급되어 리셋방전이 일어난다. 리셋방전시에는 방전셀 별로 벽전하들이 생성되어 뒤이어지는 어드레스방전에 필요한 방전전압을 낮추게 된다. 그 다음 주사/서스테인전극(5)에 주사펄스가 공급되고, 이에 동기되어 어드레스전극(16)에 데이터 펄스가 인가됨으로써 두 전극 간에 어드레스 방전이 일어나 상/하부 유전층(10,18)에 벽전하가 형성된다. 어드레스방전에 의해 선택된 방전셀들에서는 주사/서스테인전극(5)과 공통서스테인전극(8) 사이에 설치된 트리거전극쌍(30,36)이 서스테인 기간 중에 교류 펄스전압인 트리거 펄스전압에 응답하여 보조방전을 일으킨다. 보조방전이 일어난 직후, 주사/서스테인전극(5)과 공통서스테인전극(8)에는 서스테인펄스가 공급된다. 그러면 주사/서스테인전극(5)과 공통서스테인전극(8)은 보조방전에 의해 방전셀 내에 축적된 벽전하와 서스테인 펄스에 의한 전압차에 의해 셀 내의 중앙부에서 방전을 일으킬 수 있게 된다. 이러한 서스테인방전은 서스테인펄스와 트리거펄스에 의해 연속적으로 발생된다.Briefly describing the light emission process, a reset pulse is applied to one of the scan / sustain electrode 5 or the trigger electrode pairs 30 and 36 disposed inside all the discharge cells in order to initialize all the discharge cells of the panel. Supplied, a reset discharge occurs. During the reset discharge, wall charges are generated for each discharge cell to lower the discharge voltage required for the subsequent address discharge. Then, a scan pulse is supplied to the scan / sustain electrode 5, and a data pulse is applied to the address electrode 16 in synchronization with the scan / sustain electrode 5 so that an address discharge occurs between the two electrodes, so that wall charges are applied to the upper and lower dielectric layers 10 and 18. Is formed. In the discharge cells selected by the address discharge, the trigger electrode pairs 30 and 36 provided between the scan / sustain electrode 5 and the common sustain electrode 8 respond to an auxiliary discharge in response to the trigger pulse voltage, which is an AC pulse voltage, during the sustain period. Causes Immediately after the auxiliary discharge occurs, sustain pulses are supplied to the scan / sustain electrode 5 and the common sustain electrode 8. Then, the scan / sustain electrode 5 and the common sustain electrode 8 can generate a discharge in the center part of the cell by the wall charge accumulated in the discharge cell by the auxiliary discharge and the voltage difference due to the sustain pulse. Such sustain discharge is continuously generated by the sustain pulse and the trigger pulse.
이와 같이 5 전극 교류 면방전형 PDP는 3 전극 교류 면방전형 PDP보다 높은 방전효율을 얻을 수 있다. 한편, 방전효율을 높이는 방법으로써 하판 상에 형성된 격벽의 높이를 높게함과 아울러 형광체 도포면적을 증가시켜 방전효율을 높이는 방법이있다. 그러나 하판 상에 형성된 격벽의 높이를 높이게 되면 어드레스전극과 주사/서스테인전극간의 간격이 넓어져 어드레스전극에 인가되는 어드레스전압이 상승하는 문제가 발생하게 된다.As described above, the 5-electrode AC surface discharge type PDP can obtain a higher discharge efficiency than the 3-electrode AC surface discharge type PDP. On the other hand, as a method of increasing the discharge efficiency, there is a method of increasing the height of the partition wall formed on the lower plate and increasing the discharge area by increasing the phosphor coating area. However, when the height of the barrier rib formed on the lower plate is increased, the gap between the address electrode and the scan / sustain electrode is widened, which causes a problem of increasing the address voltage applied to the address electrode.
따라서, 본 발명의 목적은 격벽이 높게 설정되는 플라즈마 디스플레이 패널에 있어서 어드레스전극에 인가되는 전압의 상승을 억제할 수 있는 플라즈마 디스플레이 패널을 제공하는데 있다.Accordingly, an object of the present invention is to provide a plasma display panel capable of suppressing an increase in voltage applied to an address electrode in a plasma display panel in which a partition wall is set high.
도 1은 종래의 3전극 플라즈마 디스플레이 패널을 나타내는 사시도.1 is a perspective view showing a conventional three-electrode plasma display panel.
도 2는 5전극 플라즈마 디스플레이 패널을 나타내는 사시도.2 is a perspective view showing a five-electrode plasma display panel;
도 3은 본 발명의 제 1실시예에 따른 5전극 플라즈마 디스플레이 패널의 방전셀구조를 나타내는 단면도.3 is a cross-sectional view showing a discharge cell structure of a five-electrode plasma display panel according to a first embodiment of the present invention;
도 4는 본 발명의 제 2실시예에 따른 5전극 플라즈마 디스플레이 패널의 방전셀구조를 나타내는 단면도.4 is a cross-sectional view showing a discharge cell structure of a five-electrode plasma display panel according to a second embodiment of the present invention;
도 5는 본 발명의 제 3실시예에 따른 5전극 플라즈마 디스플레이 패널의 방전셀구조를 나타내는 단면도.5 is a cross-sectional view illustrating a discharge cell structure of a 5-electrode plasma display panel according to a third embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
1, 15 : 상판 2 : 상부기판1, 15: top plate 2: upper board
3, 6, 26, 32, 38, 46, 52, 58 : 금속버스전극3, 6, 26, 32, 38, 46, 52, 58: metal bus electrode
4, 7, 28, 34, 40, 42, 48, 54, 60, 62 : 투명전극4, 7, 28, 34, 40, 42, 48, 54, 60, 62: transparent electrode
5, 44 : 주사/서스테인전극 30, 36, 50, 56 : 트리거전극5, 44: scan / sustain electrode 30, 36, 50, 56: trigger electrode
8, 64 : 공통서스테인전극 12 : 보호층8, 64: common sustain electrode 12: protective layer
10 : 상부 유전층 13, 17 : 하판10: upper dielectric layer 13, 17: lower plate
14 : 하부기판 16 : 어드레스전극14: lower substrate 16: address electrode
18 : 하부 유전체층 20 : 격벽18: lower dielectric layer 20: partition wall
22, 40, 41, 42 : 형광체 24 : 방전공간22, 40, 41, 42: phosphor 24: discharge space
상기 목적을 달성하기 위하여 본 발명에 따른 플라즈마 디스플레이 패널은 상부기판에 대응되는 하부기판에 주사/서스테인전극, 공통서스테인전극 및 트리거전극쌍과 교차되는 방향으로 형성되는 복수개의 어드레스전극과; 어드레스전극 상에 형성되는 하부 유전체층과; 하부 유전체층 상에 어드레스전극에 공급되는 전압이 낮아질 수 있도록 하부 유전체층의 일부 부위가 노출되도록 형성되는 형광체층을 구비한다.In order to achieve the above object, a plasma display panel includes a plurality of address electrodes formed on a lower substrate corresponding to an upper substrate in a direction intersecting a scan / sustain electrode, a common sustain electrode, and a trigger electrode pair; A lower dielectric layer formed on the address electrode; A phosphor layer is formed on the lower dielectric layer so that a portion of the lower dielectric layer is exposed so that the voltage supplied to the address electrode is lowered.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.
이하, 도 3 내지 도 4를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 4.
도 3은 본 발명의 제 1 실시예에 따른 5 전극 플라즈마 디스플레이 패널의 단면도이다.3 is a cross-sectional view of a five-electrode plasma display panel according to a first embodiment of the present invention.
도 3을 참조하면, 먼저, 본 발명에 따른 5 전극 플라즈마 디스플레이 패널은 상부기판(2) 상에 주사/서스테인전극(5), 공통서스테인전극(8) 및 트리거전극쌍(30,36)들을 구비하고 하부기판(1) 상에는 어드레스전극(16)을 구비한다. 트리거전극쌍(30,36)은 투명전극(9)과 버스전극(11)으로 구성된다. 주사/서스테인전극(5)과 공통서스테인전극(8) 사이에 트리거전극쌍(30,36)이 좁은 간격으로 평행하게 배치되고, 이 전극들(5,8,30,36)이 형성된 상부기판(2)에는 상부 유전층(10)과 보호층(12)이 적층된다. 상부 유전층(10)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호층(12)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(10)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호층(12)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(16)이 형성된 하부기판(1) 상에는 하부 유전층(18) 및 격벽(20)이 형성되며, 하부 유전층(18) 및 격벽(20) 표면에는 적색, 청색 또는 녹색 형광체층(40)이 도포된다. 이때, "A" 부분과 같이 어드레스전극(16)과 중첩되는 일부 하부 유전층(18) 영역 상에는 형광체층(40)이 도포되지 않는다. 즉, 적색, 청색 또는 녹색 형광체층(40)은 상부기판(2) 상의 주사/서스테인전극(5), 공통서스테인전극(8) 및 트리거전극쌍(30,36) 사이의 영역과 하부기판(1) 상의 어드레스전극(16) 과의 교차부의 하부 유전층(18)이 노출되도록 형성된다. 다시 말하여, 하부 유전층(18) 상의 일부는 형광체층(40)이 형성되지 않은 홈(A)이 형성되어 있다. 즉 하부 유전층(18)의 일부분은 홈(A)에 의해 노출되어 있다. 이렇게 함으로써, 구동시 어드레스전극(16)에서 방출하는 전하가 형광체층(40)내에 존재하는 저항의 영향을 최소화 할 수 있다. 어드레스전극(16)은 주사/서스테인전극(5)과, 공통서스테인전극(8) 및 트리거전극쌍(30,36)들과 교차되는 방향으로 형성된다. 격벽(20)은 어드레스전극(16)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(40)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(2,1)과 격벽(20) 사이에 마련된 방전공간(24)에는 가스방전을 위한 불활성 가스가 주입된다.Referring to FIG. 3, first, a five-electrode plasma display panel according to the present invention includes scan / sustain electrodes 5, common sustain electrodes 8, and trigger electrode pairs 30 and 36 on an upper substrate 2. In addition, an address electrode 16 is provided on the lower substrate 1. The trigger electrode pairs 30 and 36 are composed of a transparent electrode 9 and a bus electrode 11. The upper substrate having the trigger electrode pairs 30 and 36 arranged in parallel at a narrow interval between the scan / sustain electrode 5 and the common sustain electrode 8, and having the electrodes 5, 8, 30, and 36 formed therein. 2) an upper dielectric layer 10 and a protective layer 12 are stacked. Wall charges generated during plasma discharge are accumulated in the upper dielectric layer 10. The protective layer 12 prevents damage to the upper dielectric layer 10 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective layer 12, magnesium oxide (MgO) is usually used. The lower dielectric layer 18 and the partition wall 20 are formed on the lower substrate 1 on which the address electrode 16 is formed, and the red, blue, or green phosphor layer 40 is formed on the lower dielectric layer 18 and the partition wall 20. Is applied. In this case, the phosphor layer 40 is not coated on a portion of the lower dielectric layer 18 overlapping the address electrode 16, such as a portion "A". That is, the red, blue, or green phosphor layer 40 is formed between the scan / sustain electrode 5, the common sustain electrode 8, and the trigger electrode pairs 30 and 36 on the upper substrate 2 and the lower substrate 1; Is formed to expose the lower dielectric layer 18 at the intersection with the address electrode 16. In other words, a portion of the lower dielectric layer 18 is formed with a groove A in which the phosphor layer 40 is not formed. That is, part of the lower dielectric layer 18 is exposed by the groove A. By doing so, it is possible to minimize the influence of the resistance that the charges emitted from the address electrode 16 during the driving are present in the phosphor layer 40. The address electrode 16 is formed in a direction crossing the scan / sustain electrode 5, the common sustain electrode 8, and the trigger electrode pairs 30 and 36. The partition wall 20 is formed in parallel with the address electrode 16 to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 40 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space 24 provided between the upper and lower substrates 2 and 1 and the partition wall 20.
도 4는 본 발명의 제 2 실시예에 따른 5 전극 플라즈마 디스플레이 패널의 단면도이다.4 is a cross-sectional view of a five-electrode plasma display panel according to a second embodiment of the present invention.
도 4를 참조하면, 먼저, 본 발명에 따른 5 전극 플라즈마 디스플레이 패널은 상부기판(2) 상에 주사/서스테인전극(5), 공통서스테인전극(8) 및 트리거전극쌍(30,36)들을 구비하고 하부기판(1) 상에는 어드레스전극(16)을 구비한다. 트리거전극쌍(30,36)은 투명전극(9)과 버스전극(11)으로 구성된다. 주사/서스테인전극(5)과 공통서스테인전극(8) 사이에 트리거전극쌍(30,36)이 좁은 간격으로 평행하게 배치되고, 이 전극들(5,8,30,36)이 형성된 상부기판(2)에는 상부 유전층(10)과 보호층(12)이 적층된다. 상부 유전층(10)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호층(12)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(10)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호층(12)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(16)이 형성된 하부기판(1) 상에는 하부 유전층(18) 및 격벽(20)이 형성되며, 하부 유전층(18) 및 격벽(20) 표면에는 적색, 청색 또는 녹색 형광체층(40)이 도포된다. 이때, "B" 부분과 같이 어드레스전극(16)과 중첩되는 일부 영역이 노출될 수 있도록 형광체층(40) 및 하부 유전층(18)이 도포되지 않는다. 다시 말하면, 적색, 청색 또는 녹색 형광체층(40) 및 하부 유전층(18)은 상부기판(2) 상의 주사/서스테인전극(5), 공통서스테인전극(8) 및 트리거전극쌍(30,36) 사이의 영역과 하부기판(1) 상의 어드레스전극(16) 과의 교차부 영역이 노출되도록 형성된다. 즉, 어드레스전극(16) 상의 일부는 형광체층(40) 및 하부 유전층(18)이 형성되지 않은 홈(B)이 형성되어 있다. 즉 어드레스전극(16)의 일부분은 홈(B)에 의해 노출되어 있다. 이렇게 함으로써, 구동시 어드레스전극(16)에서 방출하는 전하가 형광체층(40) 및 하부 유전체층(18)내에 존재하는 저항의 영향을 최소화할 수 있다. 어드레스전극(16)은 주사/서스테인전극(5)과, 공통서스테인전극(8) 및 트리거전극쌍(30,36)들과 교차되는 방향으로 형성된다. 격벽(20)은 어드레스전극(16)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(40)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(2,1)과 격벽(20) 사이에 마련된 방전공간(24)에는 가스방전을 위한 불활성 가스가 주입된다.Referring to FIG. 4, first, a five-electrode plasma display panel according to the present invention includes a scan / sustain electrode 5, a common sustain electrode 8, and trigger electrode pairs 30 and 36 on an upper substrate 2. In addition, an address electrode 16 is provided on the lower substrate 1. The trigger electrode pairs 30 and 36 are composed of a transparent electrode 9 and a bus electrode 11. The upper substrate having the trigger electrode pairs 30 and 36 arranged in parallel at a narrow interval between the scan / sustain electrode 5 and the common sustain electrode 8, and having the electrodes 5, 8, 30, and 36 formed therein. 2) an upper dielectric layer 10 and a protective layer 12 are stacked. Wall charges generated during plasma discharge are accumulated in the upper dielectric layer 10. The protective layer 12 prevents damage to the upper dielectric layer 10 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective layer 12, magnesium oxide (MgO) is usually used. The lower dielectric layer 18 and the partition wall 20 are formed on the lower substrate 1 on which the address electrode 16 is formed, and the red, blue, or green phosphor layer 40 is formed on the lower dielectric layer 18 and the partition wall 20. Is applied. In this case, the phosphor layer 40 and the lower dielectric layer 18 are not coated to expose a portion of the region overlapping the address electrode 16, such as a portion “B”. In other words, the red, blue, or green phosphor layer 40 and the lower dielectric layer 18 are interposed between the scan / sustain electrode 5, the common sustain electrode 8, and the trigger electrode pairs 30 and 36 on the upper substrate 2. The intersection region between the region of and the address electrode 16 on the lower substrate 1 is exposed. That is, a portion of the address electrode 16 is formed with a groove B in which the phosphor layer 40 and the lower dielectric layer 18 are not formed. That is, part of the address electrode 16 is exposed by the groove B. By doing so, it is possible to minimize the influence of the electric charges emitted from the address electrode 16 during the driving in the phosphor layer 40 and the lower dielectric layer 18. The address electrode 16 is formed in a direction crossing the scan / sustain electrode 5, the common sustain electrode 8, and the trigger electrode pairs 30 and 36. The partition wall 20 is formed in parallel with the address electrode 16 to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 40 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space 24 provided between the upper and lower substrates 2 and 1 and the partition wall 20.
이와 더불어, 형광체층이 어드레스전극의 전부를 덮도록 형성된 종래 PDP의 방전 셀은 형광체층에 포함된 커패시턴스에 의해 하부전극과 상부전극 사이의 방전영역에 인가되는 방전전압이 강하되는 현상이 있다. 이때, 형광체층의 커패시턴스는 형광체 물질 고유의 유전율과 형광체층의 두께에 의해 결정된다. 따라서, PDP 방전 셀에 도포된 형광체층의 두께가 모두 동일하다면, 각 형광체 물질(적색, 청색, 녹색) 고유의 유전율에 의해 각 방전 셀의 커패시턴스가 달라지게 된다. 그러나, 각 형광체 물질(적색, 청색, 녹색) 고유의 유전율은 고정상수임으로 방전셀이 도포된 형광체층의 두께를 조절하여 방전영역에 인가되는 방전전압을 강하할수 있다. 다시말하여, 도 5와 같이 어드레스전극과 대향되게 도포되는 각 형광체층의 두께(W)를 조절하여 방전영역에 인가되는 방전전압을 강하할 수 있다.In addition, the discharge cells of the conventional PDP in which the phosphor layer covers the entirety of the address electrode have a phenomenon in which the discharge voltage applied to the discharge region between the lower electrode and the upper electrode is lowered by the capacitance included in the phosphor layer. At this time, the capacitance of the phosphor layer is determined by the dielectric constant inherent to the phosphor material and the thickness of the phosphor layer. Therefore, if the thicknesses of the phosphor layers applied to the PDP discharge cells are all the same, the capacitance of each discharge cell is changed by the dielectric constant inherent to each phosphor material (red, blue, green). However, since the intrinsic dielectric constant of each phosphor material (red, blue, green) is a fixed constant, the discharge voltage applied to the discharge region can be reduced by controlling the thickness of the phosphor layer on which the discharge cells are applied. In other words, as shown in FIG. 5, the thickness W of each phosphor layer applied to face the address electrode may be adjusted to decrease the discharge voltage applied to the discharge region.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 어드레스전극을 방전공간에 노출시킴으로써 하부기판 상에 형성되는 격벽의 높이를 높게함으로써 발생하는 어드레스전압의 상승을 억제할 수 있다.As described above, the plasma display panel according to the present invention can suppress the increase in the address voltage caused by increasing the height of the partition wall formed on the lower substrate by exposing the address electrode to the discharge space.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0038273A KR100366946B1 (en) | 2000-07-05 | 2000-07-05 | Plasma Display Panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0038273A KR100366946B1 (en) | 2000-07-05 | 2000-07-05 | Plasma Display Panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020004407A KR20020004407A (en) | 2002-01-16 |
| KR100366946B1 true KR100366946B1 (en) | 2003-01-09 |
Family
ID=19676337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0038273A KR100366946B1 (en) | 2000-07-05 | 2000-07-05 | Plasma Display Panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100366946B1 (en) |
-
2000
- 2000-07-05 KR KR10-2000-0038273A patent/KR100366946B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020004407A (en) | 2002-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100389025B1 (en) | Plasma Display Panel | |
| KR100315125B1 (en) | Plasma Display Panel | |
| KR100366946B1 (en) | Plasma Display Panel | |
| KR100326882B1 (en) | Plasma Display Panel and Discharging Method of The Same | |
| KR100538323B1 (en) | Plasma Display Panel | |
| KR100351465B1 (en) | Plasma Display Panel and Method Of Driving The Same | |
| KR20020050817A (en) | Plasma display panel | |
| KR20040016013A (en) | Plasma display panel | |
| KR100603325B1 (en) | Plasma display panel | |
| KR100353953B1 (en) | Plasma Display Panel | |
| KR100348964B1 (en) | Plasma Display Panel inserted Floating Electrode | |
| KR100681043B1 (en) | Plasma Display Panel and Method of Fabricating the Same | |
| KR100489875B1 (en) | Plasma display panel | |
| KR100366939B1 (en) | Electrodes in Plasma Display Panel | |
| JPH05121001A (en) | Surface discharge display board | |
| KR100426193B1 (en) | Plasma Display Panel | |
| JP2003092063A (en) | Plasma display panel | |
| KR100487382B1 (en) | Plasma display panel and method for driving/fabricating of the same | |
| KR100456145B1 (en) | Plasma Display Panel | |
| KR100400373B1 (en) | Plasma Display Panel | |
| KR100421488B1 (en) | Plasma Display Panel | |
| KR100339362B1 (en) | Plasma display panel | |
| JP4134588B2 (en) | Plasma display device | |
| KR20020068548A (en) | Plasma display panel | |
| KR20000059300A (en) | Plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051031 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |