KR100339362B1

KR100339362B1 - Plasma display panel

Info

Publication number: KR100339362B1
Application number: KR1020000026054A
Authority: KR
Inventors: 안성용
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 2000-05-16
Filing date: 2000-05-16
Publication date: 2002-06-03
Also published as: KR20010106538A

Abstract

본 발명은 어드레스 전극을 복수개로 구성하여 UV분포를 셀의 전영역으로 확대하여 휘도를 향상시키고, 세로 격벽 주위의 형광체와의 거리를 단축시켜 방전효율을 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하기 위한 것으로, 본 발명의 플라즈마 디스플레이 패널은 제 1 기판과, 상기 제 1 기판과 대향하는 제 2 기판과, 상기 제 1 기판상에 형성된 제 1, 제 2 서스테인 전극과, 상기 제 1, 제 2 서스테인 전극을 포함한 전면에 형성된 유전층과, 상기 제 2 기판상에서 상기 제 1, 제 2 서스테인 전극을 가로지르는 방향으로 형성되는 세로 격벽들과, 상기 세로 격벽 사이의 상기 제 2 기판상에 형성되며 상기 세로 격벽과 동일방향으로 형성되는 복수개의 어드레스 전극들과, 상기 복수개의 어드레스 전극들을 포함한 상기 세로 격벽들상에 형성된 형광체층을 포함하여 구성되는 것을 특징으로 한다.The present invention is to provide a plasma display panel which can improve the discharge efficiency by increasing the UV distribution to the entire area of the cell by configuring a plurality of address electrodes, and shorten the distance to the phosphor around the vertical partition wall to improve the discharge efficiency The plasma display panel according to the present invention includes a first substrate, a second substrate facing the first substrate, first and second sustain electrodes formed on the first substrate, and first and second sustain electrodes. A dielectric layer formed on a front surface of the substrate, vertical barrier ribs formed on the second substrate in a direction crossing the first and second sustain electrodes, and formed on the second substrate between the vertical barrier ribs; A plurality of address electrodes formed in the same direction and a phosphor formed on the vertical partition walls including the plurality of address electrodes It is characterized by including a layer.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

본 발명은 평판형 디스플레이(display)에 관한 것으로, 특히 플라즈마 디스플레이 패널(Plasma Display Panel, 이하, "PDP"라 칭함)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to flat panel displays, and more particularly to a plasma display panel (hereinafter referred to as "PDP").

일반적으로 PDP와 액정표시장치(LCD)는 평판형 표시장치 중에서 가장 실용성이 높은 차세대 표시장치로 각광받고 있다. 특히 PDP는 LCD에 비해 휘도가 높고 시야각이 넓어 옥외 광고탑 또는 벽걸이 티브이(TV), 극장용 디스플레이와 같이 박형의 대형 디스플레이로서 응용성이 광범위하다.In general, PDPs and liquid crystal displays (LCDs) are spotlighted as next-generation displays having the highest practicality among flat panel displays. In particular, PDP has high brightness and wide viewing angle compared to LCD, and its application is widespread as a thin large display such as outdoor advertising tower, wall-mounted TV, and theater display.

PDP는 가스방전을 이용하여 표시발광시키는 방식을 이용하고 있으며, 전극표면에 유전층을 구성시킨 AC형 PDP와 전극의 표면이 방전 공간에 노출되어 있는 DC형 PDP로 구분된다. AC형 PDP는 유전층위에 형광체가 구성되고, DC형 PDP는 전극위에 형광체가 구성되어 있으며, 이러한 PDP는 가스방전에 의해 발생된 자외선을 형광체에 조사하여 형광체를 발광시킨다.PDP uses a method of displaying and emitting light by using gas discharge. The PDP is classified into an AC type PDP having a dielectric layer formed on an electrode surface and a DC type PDP whose surface is exposed to a discharge space. In the AC type PDP, a phosphor is formed on the dielectric layer, and in the DC type PDP, a phosphor is formed on the electrode. The PDP emits the phosphor by irradiating the phosphor with ultraviolet rays generated by gas discharge.

이하, 첨부된 도면을 참조하여 종래 기술에 따른 플라즈마 디스플레이 패널을 설명하기로 한다.Hereinafter, a plasma display panel according to the related art will be described with reference to the accompanying drawings.

도 1은 종래 기술에 따른 3전극 면방전 방식의 AC형 PDP의 단면구조를 도시한 것이다.1 illustrates a cross-sectional structure of an AC type PDP of a three-electrode surface discharge method according to the prior art.

도 1에 도시한 바와 같이, 전면 유리기판(30)의 동일면상에 일정 거리를 두고 형성된 서스테인 전극(31,31a)들(이하, Y전극과 Z전극이라 함), 서스테인 전극(31,31a)들상에 인쇄기법으로 형성된 유전층(32), 유전층(32)상에 형성된 보호층(34)으로 이루어지는 상부구조와, 상부구조의 배면 유리기판(30a)위에 서스테인 전극들과 직교하는 방향으로 형성된 어드레스 전극(33)(이하, X전극이라 함), 인접 셀(Cell)간의 누화(crosstalk) 현상을 방지하기 위해 상기 X전극(33)들 사이에 형성된 격벽(35), 상기 격벽(35)과 X전극(33) 주위에 형성된형광체(38)로 이루어지는 하부구조와, 상기 상부구조와 하부구조 사이의 공간에 불활성 가스를 봉입하여 형성된 방전영역으로 구성된다.As shown in FIG. 1, the sustain electrodes 31 and 31a (hereinafter, referred to as the Y electrode and the Z electrode) and the sustain electrodes 31 and 31a formed at a predetermined distance on the same surface of the front glass substrate 30 are provided. An upper structure consisting of a dielectric layer 32 formed on the field by a printing technique, a protective layer 34 formed on the dielectric layer 32, and an address electrode formed in a direction orthogonal to the sustain electrodes on the rear glass substrate 30a of the upper structure. (33) (hereinafter referred to as X electrode), a partition wall 35 formed between the X electrodes 33 to prevent crosstalk between adjacent cells (Cell), the partition 35 and the X electrode (33) It is composed of a lower structure consisting of a phosphor 38 formed around the discharge region formed by encapsulating an inert gas in a space between the upper structure and the lower structure.

참고적으로 도 1은 설명의 편의상 상부구조를 90。 회전시켜 도시한 것이다.For reference, Figure 1 is shown by rotating the upper structure 90 ° for convenience of description.

이러한 3전극 면방전 방식의 AC형 PDP는 X전극과 Y전극 사이에 구동전압이 인가되면, X전극과 Y전극 사이에 대향방전이 일어나서 상부구조의 보호층 표면에 벽전하가 발생한다. 그리고 Y전극과 Z전극에 서로 반대극성의 방전전압이 지속적으로 인가되고 X전극에 인가되던 구동전압이 차단되면, 벽전하에 의해 Y전극과 Z전극 상호간에 발생되는 전위차로 인해 유전층(32)과 보호층(34) 표면의 방전영역에서 면방전이 일어난다. 그 결과, 방전영역의 불활성 가스로부터 자외선이 발생된다. 이 자외선에 의해 형광체(38)가 여기되고, 발광된 형광체에 의해 칼라(color) 표시가 이루어진다.In the three-electrode surface discharge type AC PDP, when a driving voltage is applied between the X electrode and the Y electrode, opposite discharge occurs between the X electrode and the Y electrode, and wall charges are generated on the surface of the protective layer of the upper structure. When the discharge voltages having opposite polarities are continuously applied to the Y electrode and the Z electrode, and the driving voltage applied to the X electrode is cut off, the dielectric layer 32 and Surface discharge occurs in the discharge region on the surface of the protective layer 34. As a result, ultraviolet rays are generated from the inert gas in the discharge region. The fluorescent substance 38 is excited by this ultraviolet-ray, and color display is performed by the emitted fluorescent substance.

도 2는 PDP의 각 전극에 인가되는 펄스의 파형을 도시한 것으로서, 각 펄스는 리셋구간과 어드레스 구간 및 서스테인 구간에서 각각 다른 파형을 나타낸다.2 shows waveforms of pulses applied to the electrodes of the PDP, and each pulse shows a different waveform in the reset section, the address section, and the sustain section.

Y전극 드라이버(미도시)에서 출력되는 스캔전압의 리셋펄스(21)는 PDP의 각 방전 셀의 모든 Y전극에 동시에 인가된다. Y전극 드라이버는 스캔 데이터를 참조하여 X전극과 대향방전을 일으키기 위해 Y전극에 인가된 스캔전압의 서스테인 펄스(80) 사이에 스캔 펄스(22)를 삽입한다. 이때, X전극은 X전극 드라이버(미도시)에서 출력되는 어드레스 펄스(60)를 인가 받는다. 도면에는 도시되지 않았지만, Z전극에 인가되는 서스테인 전압은 스캔전압의 서스테인 펄스(80)에 비해 위상이 반대이고 주기가 동일한 펄스이다. 그리고 X전극에 인가되는 어드레스 펄스(60)는 Y전극에 인가된 스캔 펄스(22)에 동기되고 위상이 스캔펄스의 반대인 파형이다. 따라서, 어드레스 펄스와 스캔 펄스의 전압차에 의해 X전극과 Y전극이 대향방전을 일으키고, 스캔 전압의 서스테인 펄스와 서스테인 전압간의 전압차에 의해 Y전극과 Z전극이 면방전을 일으킨다. 그 후, 스캔 전압에 소거 펄스가 인가되면 면방전이 중단되어 방전 셀이 꺼지게 된다.The reset pulse 21 of the scan voltage output from the Y electrode driver (not shown) is simultaneously applied to all the Y electrodes of each discharge cell of the PDP. The Y electrode driver inserts a scan pulse 22 between the sustain pulses 80 of the scan voltage applied to the Y electrode to cause a counter discharge with respect to the X electrode with reference to the scan data. At this time, the X electrode receives the address pulse 60 output from the X electrode driver (not shown). Although not shown in the figure, the sustain voltage applied to the Z electrode is a pulse whose phase is opposite in phase to that of the sustain pulse 80 of the scan voltage. The address pulse 60 applied to the X electrode is a waveform synchronized with the scan pulse 22 applied to the Y electrode and whose phase is opposite to the scan pulse. Therefore, the X electrode and the Y electrode face opposite discharges due to the voltage difference between the address pulse and the scan pulse, and the Y electrode and the Z electrode cause surface discharge due to the voltage difference between the sustain pulse and the sustain voltage of the scan voltage. After that, when an erase pulse is applied to the scan voltage, the surface discharge is stopped and the discharge cell is turned off.

한편, 도 3은 종래 플라즈마 디스플레이 패널에 따른 평면도로써, 서스테인 전극인 Y전극과 Z전극, 그리고 어드레스 전극인 X전극에 의한 UV분포를 도시한 것이다.3 is a plan view of a conventional plasma display panel, and illustrates a UV distribution by the Y electrode and the Z electrode as the sustain electrode and the X electrode as the address electrode.

도 3에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널은 2개의 서스테인 전극(31,31a)과 1개의 어드레스 전극(33)으로 이루어져 어드레스 구간에서는 하나의 서스테인 전극(31)과 어드레스 전극(33) 사이에 방전을 일으켜 특정 방전 셀을 선택하여 데이터를 입력하고, 서스테인 구간에서는 두 개의 서스테인 전극간에 면방전이 일어나 방전을 지속시킨다.As shown in FIG. 3, the conventional plasma display panel is composed of two sustain electrodes 31 and 31a and one address electrode 33 between one sustain electrode 31 and an address electrode 33 in an address section. Discharge causes a specific discharge cell to be selected and data is input. In the sustain period, surface discharge occurs between two sustain electrodes to sustain the discharge.

여기서, 미설명 부호 "35"는 세로 격벽이다.Here, reference numeral "35" denotes a vertical partition wall.

도 3으로부터, UV분포가 어드레스 전극(33)을 중심으로 어드레스 전극(33)의 폭에 비례하여 중앙부에 집중되고 세로 격벽쪽으로 갈수록 UV분포가 감소되는 것을 알 수 있다.It can be seen from FIG. 3 that the UV distribution is concentrated in the center portion in proportion to the width of the address electrode 33 about the address electrode 33 and the UV distribution decreases toward the vertical partition wall.

그러나 상기와 같은 종래 플라즈마 디스플레이 패널은 다음과 같은 문제점이 있었다.However, the conventional plasma display panel as described above has the following problems.

방전시 형광체에 의해 가시광으로 변환되는 UV분포는 어드레스 전극의 폭에 비례하여 중앙부에 많이 분포되기 때문에 어드레스 전극과 떨어진 세로 격벽 주위의 형광체와 UV발광 영역간의 거리가 멀어 UV트래핑(trapping)을 고려할 때 방전 효율이 좋지 않고, 전 영역에서 균일하게 UV가 나오지 않기 때문에 휘도가 좋지 않은 문제점이 있었다.When discharging, the UV distribution converted into visible light by the phosphor is distributed in the center part in proportion to the width of the address electrode. There was a problem in that the discharge efficiency was not good, and the luminance was not good because UV was not uniformly emitted in all areas.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 어드레스 전극을 복수개로 구성하여 UV분포를 셀의 전영역으로 확대하여 휘도를 향상시키고, 세로 격벽 주위의 형광체와의 거리를 단축시켜 방전효율을 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems of the prior art, by constructing a plurality of address electrodes to expand the UV distribution to the entire area of the cell to improve the brightness, and to shorten the distance to the phosphor around the vertical bulkhead It is an object of the present invention to provide a plasma display panel capable of improving discharge efficiency.

도 1은 종래 기술에 따른 3전극 면방전 방식의 AC형 PDP의 구조단면도1 is a structural cross-sectional view of a three-electrode surface discharge type AC PDP according to the prior art;

도 2는 종래 PDP의 각 전극에 인가되는 펄스의 파형을 도시한 파형도2 is a waveform diagram showing waveforms of pulses applied to respective electrodes of a conventional PDP.

도 3은 종래 전극 배치에 따른 UV분포도3 is a UV distribution according to the conventional electrode arrangement

도 4는 본 발명 제 1 실시예에 따른 플라즈마 디스플레이 패널의 UV분포도4 is a UV distribution diagram of a plasma display panel according to a first embodiment of the present invention;

도 5는 본 발명 제 1 실시예에 따른 구조단면도5 is a structural cross-sectional view according to the first embodiment of the present invention.

도 6은 본 발명 제 2 실시예에 따른 플라즈마 디스플레이 패널의 UV분포도6 is a UV distribution diagram of a plasma display panel according to a second embodiment of the present invention;

도 7은 본 발명 제 2 실시예에 따른 구조단면도7 is a structural cross-sectional view according to a second embodiment of the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

40,40a : 제 1, 제 2 기판 41,41a : 서스테인 전극40, 40a: first and second substrates 41, 41a: sustain electrode

43a,43b,43c : 제 1, 제 2, 제 3 어드레스 전극43a, 43b, 43c: first, second and third address electrodes

45 : 세로 격벽45: vertical bulkhead

상기의 목적을 달성하기 위한 본 발명의 플라즈마 디스플레이 패널은 제 1 기판과, 상기 제 1 기판과 대향하는 제 2 기판과, 상기 제 1 기판상에 형성된 제 1, 제 2 서스테인 전극과, 상기 제 1, 제 2 서스테인 전극을 포함한 전면에 형성된 유전층과, 상기 제 2 기판상에서 상기 제 1, 제 2 서스테인 전극을 가로지르는 방향으로 형성되는 세로 격벽들과, 상기 세로 격벽 사이의 상기 제 2 기판상에 형성되며 상기 세로 격벽과 동일방향으로 형성되는 복수개의 어드레스 전극들과, 상기 복수개의 어드레스 전극들을 포함한 상기 세로 격벽들상에 형성된 형광체층을 포함하여 구성되는 것을 특징으로 한다.A plasma display panel according to the present invention for achieving the above object comprises a first substrate, a second substrate facing the first substrate, first and second sustain electrodes formed on the first substrate, and the first substrate. And a dielectric layer formed on a front surface including a second sustain electrode, vertical barrier ribs formed on the second substrate in a direction crossing the first and second sustain electrodes, and formed on the second substrate between the vertical barrier ribs. And a plurality of address electrodes formed in the same direction as the vertical partition walls, and a phosphor layer formed on the vertical partition walls including the plurality of address electrodes.

이하, 본 발명의 플라즈마 디스플레이 패널을 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, a plasma display panel of the present invention will be described with reference to the accompanying drawings.

도 4는 본 발명에 제 1 실시예에 따른 플라즈마 디스플레이 패널의 평면도이다.4 is a plan view of a plasma display panel according to a first embodiment of the present invention.

도 4에 도시한 바와 같이, 본 발명 제 1 실시예는 제 1 기판(미도시)상에서 일방향으로 형성되는 두 개의 서스테인 전극(41,41a)들과, 상기 제 1 기판과 대향하는 제 2 기판(미도시)상에서 상기 서스테인 전극(41,41a)들을 가로지르는 방향으로 형성되는 세로 격벽(45)들과, 상기 세로 격벽(45)들 사이에 형성되며 상기 세로 격벽(45)들과 동일 방향으로 형성되는 2개의 어드레스 전극(43a,43b)들로 구성된다.As shown in FIG. 4, the first embodiment of the present invention includes two sustain electrodes 41 and 41a formed in one direction on a first substrate (not shown), and a second substrate facing the first substrate. Not shown) formed between the vertical partition walls 45 and the vertical partition walls 45 formed in a direction crossing the sustain electrodes 41 and 41a and formed in the same direction as the vertical partition walls 45. Consisting of two address electrodes 43a and 43b.

여기서, 본 발명 제 1 실시예에서는 어드레스 전극의 수를 2개로 한정하였으나, 실제로는 2개 이상 복수개로 구성하는 것이 가능하다.Here, in the first embodiment of the present invention, the number of address electrodes is limited to two, but in practice, it is possible to constitute two or more.

그리고 상기 2개의 어드레스 전극 폭의 합은 종래 어드레스 전극의 폭에 비해 크지 않도록 형성한다.The sum of the widths of the two address electrodes is formed so as not to be larger than the width of the conventional address electrode.

그 이유는 어드레스 전극의 폭이 커지면 어드레스 전극을 통해 흐르는 전류가 커지기 때문에 종래 어드레스 전극의 폭보다 같거나 작게 패터닝하여 종래에 비해 전류량이 커지지 않도록 한다.The reason is that as the width of the address electrode increases, the current flowing through the address electrode increases, so that the current amount is less than or equal to the width of the conventional address electrode.

도 5는 본 발명 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구조단면도이다.5 is a structural cross-sectional view of the plasma display panel according to the first embodiment of the present invention.

도 5에 도시된 바와 같이, 제 1 기판(40)에 대향하는 제 2 기판(40a)상에는2개의 어드레스 전극(43a,43b)이 서로 일정간격을 가지고 배치되며, 그 양측으로 세로 격벽(45)들이 형성되고, 상기 세로 격벽(45)과 수직교차하는 방향으로 상기 제 1 기판(40)상에 서스테인 전극(41,41a)들이 형성된다.As shown in FIG. 5, two address electrodes 43a and 43b are disposed on the second substrate 40a facing the first substrate 40 with a predetermined distance therebetween, and the vertical partition wall 45 is disposed on both sides thereof. Are formed, and sustain electrodes 41 and 41a are formed on the first substrate 40 in a direction perpendicular to the vertical partition wall 45.

즉, 제 1 기판(40)과, 상기 제 1 기판(40)에 대향하는 제 2 기판(40a)과, 상기 제 1 기판(40)상에 형성된 제 1, 제 2 서스테인 전극(41,41a)과, 상기 제 1, 제 2 서스테인 전극(41,41a)을 포함한 전면에 형성된 유전층(42)과, 상기 제 2 기판(40a)상에 형성되며 상기 제 1, 제 2 서스테인 전극(41,41a)과 수직 교차하는 방향으로 형성되는 세로 격벽(45)들과, 상기 세로 격벽(45)들 사이에 형성되며 상기 세로 격벽(45)들과 동일방향으로 형성되는 제 1, 제 2 어드레스 전극(43a,43b)들과, 상기 제 1, 제 2 어드레스 전극(43a,43b)들을 포함한 상기 세로 격벽(45)들상에 형성된 형광체층(46)을 포함하여 구성된다.That is, the first substrate 40, the second substrate 40a facing the first substrate 40, and the first and second sustain electrodes 41 and 41a formed on the first substrate 40. And a dielectric layer 42 formed on the entire surface including the first and second sustain electrodes 41 and 41a, and formed on the second substrate 40a and the first and second sustain electrodes 41 and 41a. The first and second address electrodes 43a formed between the vertical partition walls 45 formed in a direction perpendicular to the cross direction and between the vertical partition walls 45 and formed in the same direction as the vertical partition walls 45. 43b) and a phosphor layer 46 formed on the vertical partition walls 45 including the first and second address electrodes 43a and 43b.

이와 같은 본 발명에 따르면, UV분포는 어드레스 전극을 중심으로 분포하기 때문에 중앙부에 큰 폭으로 형성된 하나의 어드레스 전극이 사용된 종래의 디스플레이 패널과는 달리, UV분포가 전영역에 걸쳐 형성되고 형광체, 특히 세로 격벽(45) 주위의 형광체와 UV발광 영역의 거리가 가까워지므로 방전 효율을 향상시킬 수 있다.According to the present invention, since the UV distribution is distributed around the address electrode, unlike the conventional display panel in which one address electrode formed in a large width is used in the center, the UV distribution is formed over the entire area, and the phosphor, In particular, since the distance between the phosphor around the vertical partition wall 45 and the UV light emitting region is closer, the discharge efficiency can be improved.

도 6은 본 발명 제 2 실시예에 따른 플라즈마 디스플레이 패널의 평면도이다.6 is a plan view of a plasma display panel according to a second embodiment of the present invention.

도 6에 도시된 바와 같이, 본 발명 제 2 실시예는 어드레스 전극의 수를 3개로 형성하였다.As shown in Fig. 6, the second embodiment of the present invention formed three address electrodes.

이때, 상기 3개의 어드레스 전극 폭의 합은 종래 어드레스 전극 폭에 비해 작거나 동일하도록 패터닝한다.In this case, the sum of the three address electrode widths is patterned to be smaller than or equal to the width of the conventional address electrode.

즉, 본 발명 제 2 실시예는 제 1 기판(40)과, 상기 제 1 기판(40)에 대향하는 제 2 기판(40a)과, 상기 제 1 기판(40)상에 형성되는 제 1, 제 2 서스테인 전극(41,41a)과, 상기 제 1, 제 2 서스테인 전극(41,41a)을 포함한 전면에 형성된 유전층(42)과, 상기 제 2 기판(40a)상에 형성되며 상기 제 1, 제 2 서스테인 전극(41,41a)과 수직 교차하는 방향으로 형성되는 세로 격벽(45)들과, 상기 세로 격벽(45)들 사이에서 서로 일정 간격을 두고 형성되며 상기 세로 격벽(45)들과 동일방향으로 형성되는 제 1, 제 2, 제 3 어드레스 전극(43a,43b,43c)들과, 상기 제 1, 제 2, 제 3 어드레스 전극(43a,43b,43c)들을 포함한 상기 세로 격벽(45)들상에 형성된 형광체층(46)을 포함하여 구성된다.That is, in the second embodiment of the present invention, the first substrate 40, the second substrate 40a facing the first substrate 40, and the first and the first substrates 40 formed on the first substrate 40 are provided. The second sustain electrodes 41 and 41a, the dielectric layer 42 formed on the entire surface including the first and second sustain electrodes 41 and 41a, and the second substrate 40a and formed on the second substrate 40a. 2 vertical partition walls 45 formed in a direction perpendicular to the sustain electrodes 41 and 41a, and the vertical partition walls 45 are formed at regular intervals from each other and are in the same direction as the vertical partition walls 45. On the vertical partition walls 45 including the first, second and third address electrodes 43a, 43b and 43c, and the first, second and third address electrodes 43a, 43b and 43c. And a phosphor layer 46 formed thereon.

여기서, 본 발명 제 2 실시예는 어드레스 전극을 3개로 한정하였으나, 그 이상 형성하는 것이 가능하다.Here, although the second embodiment of the present invention is limited to three address electrodes, it is possible to form more than that.

한편, 제 1, 제 2, 제 3 어드레스 전극(43a,43b,43c)중 어느 하나를 플로팅(floating)시키면 어드레스 전극을 통해 흐르는 전류량은 종래에 비해 같거나 그 이하로 감소시킬 수 있다.On the other hand, if any one of the first, second, and third address electrodes 43a, 43b, 43c is floated, the amount of current flowing through the address electrode may be reduced to the same or less than in the related art.

이상 상술한 바와 같이, 본 발명의 플라즈마 디스플레이 패널은 다음과 같은 효과가 있다.As described above, the plasma display panel of the present invention has the following effects.

첫째, UV발광 영역의 확대를 통해 휘도를 향상시킬 수 있다.First, luminance may be improved by expanding the UV light emitting area.

둘째, UV발광 영역과 형광체 특히 세로 격벽 하부의 형광체와의 거리를 감소시켜 발광 효율을 증대시킬 수 있다.Second, the luminous efficiency may be increased by reducing the distance between the UV light emitting region and the phosphor, particularly the phosphor under the vertical partition wall.

셋째, 플로팅 어드레스 전극을 채용함으로써 똑같은 UV 발광 영역의 확대 효과를 얻음과 동시에 어드레스 전극에 흐르는 전류량을 감소시킬 수 있다.Third, by employing the floating address electrode, the same effect of expanding the UV light emitting area can be obtained and the amount of current flowing through the address electrode can be reduced.

Claims

제 1 기판;A first substrate;

상기 제 1 기판과 대향하는 제 2 기판;A second substrate facing the first substrate;

상기 제 1 기판상에 형성된 제 1, 제 2 서스테인 전극;First and second sustain electrodes formed on the first substrate;

상기 제 1, 제 2 서스테인 전극을 포함한 전면에 형성된 유전층;A dielectric layer formed on an entire surface including the first and second sustain electrodes;

상기 제 2 기판상에서 상기 제 1, 제 2 서스테인 전극을 가로지르는 방향으로 형성되는 세로 격벽들;Vertical barrier ribs formed on the second substrate in a direction crossing the first and second sustain electrodes;

상기 세로 격벽 사이의 상기 제 2 기판상에 형성되며 상기 세로 격벽과 동일방향으로 형성되는 복수개의 어드레스 전극들;A plurality of address electrodes formed on the second substrate between the vertical barrier ribs and formed in the same direction as the vertical barrier ribs;

상기 복수개의 어드레스 전극들을 포함한 상기 세로 격벽들상에 형성된 형광체층을 포함하여 구성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a phosphor layer formed on the vertical partition walls including the plurality of address electrodes.

제 1 항에 있어서, 상기 복수개의 어드레스 전극들중 임의의 어드레스 전극을 플로팅시키는 것을 포함함을 특징으로 하는 플라즈마 디스플레이 패널.The plasma display panel of claim 1, further comprising floating any one of the plurality of address electrodes.