KR100357173B1 - 박막 트랜지스터의 제조 방법 - Google Patents
박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR100357173B1 KR100357173B1 KR1019960031673A KR19960031673A KR100357173B1 KR 100357173 B1 KR100357173 B1 KR 100357173B1 KR 1019960031673 A KR1019960031673 A KR 1019960031673A KR 19960031673 A KR19960031673 A KR 19960031673A KR 100357173 B1 KR100357173 B1 KR 100357173B1
- Authority
- KR
- South Korea
- Prior art keywords
- active region
- insulating layer
- thin film
- gate electrode
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터에 관한 것으로, 특히 소자가 집적화 됨에따라 소자간 격리나 펀치 스루우(punch-through)를 방지하는데 적합하도록한 박막 트랜지스터의 제조 방법에 관한 것이다.
본 발명의 박막 트랜지스터의 제조 방법은 기판 준비하는 단계, 상기 기판 전면에 절연층을 형성하는 단계, 상기 절연층 상의 소정 영역 내에 활성 영역을 형성하는 단계, 상기 활성 영역상에 게이트 절연막과 게이트 전극을 형성하는 단계, 상기 게이트 전극 양측의 활성 영역 내에 불순물 영역 형성하는 단계를 포함하여 제조된다.
Description
본 발명은 박막 트랜지스터에 관한 것으로, 특히 소자가 집적화 됨에따라 소자간 격리나 펀치 스루우(punch-through)를 방지하는데 적합하도록한 박막 트랜지스터의 제조 방법에 관한 것이다.
이하 첨부 도면을 참조로 종래의 박막 트랜지스터의 제조 방법에 대해 설명하면 다음과 같다.
도 1은 종래 박막 트랜지스터의 제조 과정을 나타낸 공정 단면도이다.
먼저 도 1a에 도시한 바와 같이 제 1 도전형 기판(1) 내에 제 2 도전형 물질을 이온 주입하고 어닐링하여 제 2 도전형 우물(2)을 형성한다.
그리고 도 1b에 도시한 바와 같이 제 2 도전형 우물(2) 상에 필드 산화막(6)을 형성하기 위한 마스크로 사용할 수 있는 물질을 증착한다. 예를 들면 버퍼 폴리(3)와 나이트 라이드층(4)을 적층하여 형성하고 활성 영역이 형성될 영역만 남기고 선택적으로 제거한다. 이후에 드러난 제 1 도전형 기판(1)과 제 2 도전형 우물(2)내에 N-field물질(5)이나 P-field 물질을 이온 주입하여 필드 산화막(6) 아래로 인접한 소자간에 누설 전류가 생기는 것을 감소시킨다.
다음으로 도 1c에 도시한 바와 같이 드러난 제 1 도전형 기판(1)과 제 2 도전형 우물(2)을 열공정하여 필드 산화막(6)을 형성한다.
이어서 도 1d에 도시한 바와 같이 필드 산화막(6) 형성을 위한 마스크로 사용된 버퍼 폴리(3)나 나이트 라이드층(4)을 제거한후에 활성 영역에 문턱 전압 제어용 이온을 주입하여 활성 영역 표면내에 문턱 전압 제어 영역(14)을 형성한다. 그리고 전면에 게이트 산화막(8a)을 형성하기 위한 산화막(8)과 게이트 전극(9a)을 형성하기 위하여 폴리 실리콘층(9)을 증착한다.
이어서 도 1e에 도시한 바와 같이 전면에 감광막을 도포하고 노광 및 현상 공정을 통해 선택적으로 제거하여 제거되고 남은 감광막을 마스크로 이용하여 폴리실리콘 층(9)과 산화막(8)을 제거하여 게이트 전극(9a)과 게이트 산화막(9a)을 형성한다. 이후에 도 1f에 도시된 바와 같이 게이트 전극(9a)을 마스크로 이용하여 게이트 전극(8a) 양측의 제 2 도전형 우물(2)내에 저농도의 제 1 도전형 불순물을 주입하여 저 농도 소오스/드레인 영역(10)을 형성한다. 그리고 전면에 절연막을 증착하여 이방성 식각에 의해서 게이트 전극(9a) 양 측면에 측벽 절연막(11)을 형성한다. 다음에 게이트 전극(9a)과 측벽 절연막(11)을 마스크로 이용하여 고농도 제 1 불순물 이온을 이온 주입하여 고농도 소오스/드레인 영역(12)을 형성한다.
종래 박막 트랜지스터는 다음과 같은 문제점이 있다.
첫째, 소오스/드레인 영역을 LDD 구조로 형성하므로 트랜지스터의 동작 전류가 감소된다.
둘째, 박막 트랜지스터의 격리를 위한 필드 산화막 형성 두께에 한계가 있다. 이에 따라 필드 산화막을 형성하기 전에 필드 산화막 아래에 N-field나 P-field 이온을 깊게 형성하는 필드 스톱층 형성 공정이 추가된다.
세째, 소오스와 드레인의 공핍층이 채널에서 맞닿는 펀치-스루우(punch-through)가 발생하여 원하지 않는 영역에서 누설전류가 생길 가능성이 높다.
네째, 소자간 격리를 위한 필드 산화막의 형성에 의해 공정시 토포로지(topology) 발생의 한 원인이 되며 또한 소자의 평탄화에 문제가 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로써 집적화된 소자간의 격리가 쉽고 펀치 스루우 방지에 적합한 박막 트랜지스터를 제조하는데그 목적이 있다.
도 1a내지 1f는 종래 박막 트랜지스터의 제조 과정을 나타낸 공정 단면도
도 2a 내지 2e는 본 발명 박막 트랜지스터의 제조 과정을 나타낸 공정 단면도
도면의 주요 부분에 대한 부호의 설명
10: 기판 11: 절연층
12: 감광막 13: 활성 영역
14: 문턱 전압 제어 영역 15: 산화막
15a: 게이트 산화막 16: 폴리 실리콘층
16a: 게이트 전극 17: 소오스/드레인 영역
18: 측벽 절연막
본 발명 박막 트랜지스터의 제조 방법은 기판 준비하는 단계, 상기 기판 전면에 절연층을 형성하는 단계, 상기 절연층 상의 소정 영역 내에 활성 영역을 형성하는 단계, 상기 활성 영역상에 게이트 절연막과 게이트 전극을 형성하는 단계, 상기 게이트 전극 양측의 활성 영역 내에 불순물 영역 형성하는 단계를 포함하여 제조되는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명의 박막 트랜지스터의 제조 방법을 설명하면 다음과 같다.
도 2는 본 발명의 박막 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.
먼저 도 2a에 도시한 바와 같이 기판(10) 상에 절연층(11)을 형성한다.
그리고 도 2b에 도시한 바와 같이 절연층(11) 상에 감광막(12)을 도포하고 노광 및 현상 공정으로 활성 영역으로 사용할 부분 상의 감광막을 선택적으로 제거한다. 이후에 드러난 절연층(11) 내에 실리콘을 5KeV∼200MeV의 에너지로 20∼4000Å 정도의 두께가 되도록 이온 주입하여 활성 영역(13)을 형성한다. 여기서 활성 영역(13) 형성을 위한 물질로써 실리콘 대신 반도체 물질 또는 반도체 물질의 화합물이거나 반도체 물질과 다른 물질의 중간 매개 작용을 하는 물질을 이온 주입하여 형성할 수 있다.
다음으로 도 2c에 도시한 바와 같이 이온 주입되어 형성된 활성 영역(13)을 250∼1350℃ 범위의 온도에서 어닐링한다.
그리고 도 2d에 도시한 바와 같이 활성 영역(13)에 문턱 전압 제어용 이온을 주입하여 주고 절연층(11) 상에 게이트 산화막을 형성하기 위하여 산화막(15)을 증착하고 상기 산화막(15) 상에 게이트 전극을 형성하기 위하여 폴리 실리콘층(16)을 증착한다.
다음으로 도 2e에 도시한 바와 같이 상기 폴리 실리콘층(16) 상에 감광막을 도포하여 노광 및 현상 공정을 통해 선택적으로 감광막을 제거한 후에 제거되고 남은 감광막을 마스크로 이용하여 폴리 실리콘층(16)과 산화막(15)을 제거하여 게이트 전극(16a)과 게이트 산화막(15a)을 형성한다. 이후에 게이트 전극(16a)을 마스크로 이용하여 게이트 전극(16a) 양측의 활성 영역(13)에 소오스/드레인 영역(17)을 형성한다. 그리고 전면에 절연막을 증착하고 이방성 식각하여 게이트 전극(16a) 측면에 측벽 절연막(18)을 형성한다. 여기서 측벽 절연막(18)은 소오스/드레인 영역의 형성 방법에 따라서 제조할 수도 있고 제조하지 않을 수도 있다.
본 발명 박막 트랜지스터의 제조 방법은 다음과 같은 효과가 있다.
첫째, 소자간 격리를 위한 필드 산화막을 형성하지 않아도 되고 이 필드 산화막 대신에 절연층을 형성하여 주므로 소자간 격리 거리를 현저히 줄일 수 있다.
둘째, 소자의 활성 영역을 이온 주입을 통해서 얇게 형성 할 수 있으므로 소오스/드레인의 공핍 영역이 맞닿는 펀치 스루우(punch-through)를 방지할 수 있다.
세째, 소자간 격리를 위한 필드 산화막의 형성 공정을 하지 않으므로써 공정시 발생하는 토포로지(topology)가 거의 없어서 격리 공정의 난점이 줄어들고 또한소자의 평탄화 문제가 줄어든다.
Claims (4)
- (1) 기판 준비하는 단계;(2) 상기 기판 전면에 절연층을 형성하는 단계;(3) 상기 절연층 상의 소정 영역 내에 활성 영역을 형성하는 단계;(4) 상기 활성 영역상에 게이트 절연막과 게이트 전극을 형성하는 단계;(5) 상기 게이트 전극 양측의 상기 활성 영역 내에 불순물 영역 형성하는 단계를 포함하여 제조되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서, 제 (3) 단계에서 상기 절연층 내의 활성 영역은 실리콘이나 반도체 물질 또는 반도체 물질의 화합물이거나 반도체 물질과 다른 물질의 중간 매개 작용을 하는 물질을 이온 주입하여 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서, 제 (3) 단계에서 상기 절연층 내의 활성 영역은 5KeV∼200MeV의 에너지로 20∼4000Å 정도의 두께가 되도록 이온 주입하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서, 제 (3) 단계에서 상기 절연층 내의 활성 영역은 이온 주입한 후에 250∼1350℃ 범위의 온도에서 어닐링 하여 주는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960031673A KR100357173B1 (ko) | 1996-07-31 | 1996-07-31 | 박막 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960031673A KR100357173B1 (ko) | 1996-07-31 | 1996-07-31 | 박막 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980012135A KR980012135A (ko) | 1998-04-30 |
| KR100357173B1 true KR100357173B1 (ko) | 2003-01-24 |
Family
ID=37490329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960031673A KR100357173B1 (ko) | 1996-07-31 | 1996-07-31 | 박막 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100357173B1 (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950004584A (ko) * | 1993-07-12 | 1995-02-18 | 이헌조 | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 |
| KR950007148A (ko) * | 1993-08-03 | 1995-03-21 | 이헌조 | 다결정 실리콘 박막트랜지스터 |
| KR950010121A (ko) * | 1993-09-24 | 1995-04-26 | 이헌조 | 다결정실리콘 박막트랜지스터의 제조방법 |
| KR950012755A (ko) * | 1993-10-15 | 1995-05-16 | 이헌조 | 박막트랜지스터 제조방법 |
| KR960019782A (ko) * | 1994-11-30 | 1996-06-17 | 엄길용 | 저누설형 박막트랜지스터의 제조방법 |
| KR960026967A (ko) * | 1994-12-23 | 1996-07-22 | 양승택 | 다결정 박막 트랜지스터 및 그 제조방법 |
-
1996
- 1996-07-31 KR KR1019960031673A patent/KR100357173B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950004584A (ko) * | 1993-07-12 | 1995-02-18 | 이헌조 | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 |
| KR950007148A (ko) * | 1993-08-03 | 1995-03-21 | 이헌조 | 다결정 실리콘 박막트랜지스터 |
| KR950010121A (ko) * | 1993-09-24 | 1995-04-26 | 이헌조 | 다결정실리콘 박막트랜지스터의 제조방법 |
| KR950012755A (ko) * | 1993-10-15 | 1995-05-16 | 이헌조 | 박막트랜지스터 제조방법 |
| KR960019782A (ko) * | 1994-11-30 | 1996-06-17 | 엄길용 | 저누설형 박막트랜지스터의 제조방법 |
| KR960026967A (ko) * | 1994-12-23 | 1996-07-22 | 양승택 | 다결정 박막 트랜지스터 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980012135A (ko) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020067795A (ko) | 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법 | |
| EP0465045B1 (en) | Method of field effect transistor fabrication for integrated circuits | |
| KR19980084215A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| KR100357173B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR0167301B1 (ko) | 모스전계효과트랜지스터 제조방법 | |
| JP3298483B2 (ja) | 高耐圧ｍｏｓｆｅｔの製造方法 | |
| KR20030034956A (ko) | 반도체 소자의 제조방법 | |
| KR100485004B1 (ko) | 에스오아이 반도체 소자 및 그 제조 방법 | |
| KR100311177B1 (ko) | 반도체장치의 제조방법 | |
| KR100588784B1 (ko) | 반도체 소자 제조방법 | |
| KR100333356B1 (ko) | 반도체장치의 제조방법 | |
| KR100271801B1 (ko) | 반도체장치의 제조방법 | |
| KR100503745B1 (ko) | 반도체 소자의 제조방법 | |
| KR100334968B1 (ko) | 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법 | |
| KR100531105B1 (ko) | 반도체 소자 제조방법 | |
| KR20030002774A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100657754B1 (ko) | 반도체 소자의 얇은 접합 제조 방법 | |
| KR100790264B1 (ko) | 반도체 소자 및 반도체 소자의 제조방법 | |
| KR100511095B1 (ko) | 반도체 소자의 소오스/드레인 구조를 형성하는 방법 | |
| KR100448591B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH0964361A (ja) | 半導体装置の製造方法 | |
| KR20040056033A (ko) | 반도체 소자의 제조방법 | |
| KR20000004535A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20020056638A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |