KR100339327B1 - 반도체장치및그제조방법 - Google Patents
반도체장치및그제조방법 Download PDFInfo
- Publication number
- KR100339327B1 KR100339327B1 KR1019980025214A KR19980025214A KR100339327B1 KR 100339327 B1 KR100339327 B1 KR 100339327B1 KR 1019980025214 A KR1019980025214 A KR 1019980025214A KR 19980025214 A KR19980025214 A KR 19980025214A KR 100339327 B1 KR100339327 B1 KR 100339327B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- protective insulating
- wiring layer
- capacitor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 230000001681 protective effect Effects 0.000 claims abstract description 163
- 239000003990 capacitor Substances 0.000 claims abstract description 127
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 41
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 41
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 30
- 239000001257 hydrogen Substances 0.000 claims description 28
- 229910052739 hydrogen Inorganic materials 0.000 claims description 28
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 27
- 239000010936 titanium Substances 0.000 claims description 27
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 26
- 229910052719 titanium Inorganic materials 0.000 claims description 26
- 229910052782 aluminium Inorganic materials 0.000 claims description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 25
- 238000005229 chemical vapour deposition Methods 0.000 claims description 25
- 239000012298 atmosphere Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 17
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910000077 silane Inorganic materials 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 6
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910008051 Si-OH Inorganic materials 0.000 claims description 4
- 229910006358 Si—OH Inorganic materials 0.000 claims description 4
- 238000010521 absorption reaction Methods 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 10
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 359
- 239000010410 layer Substances 0.000 description 108
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 25
- 230000010287 polarization Effects 0.000 description 25
- 230000015556 catabolic process Effects 0.000 description 17
- 238000005755 formation reaction Methods 0.000 description 16
- 238000009413 insulation Methods 0.000 description 11
- 238000000137 annealing Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 238000000280 densification Methods 0.000 description 5
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000005001 laminate film Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000011038 discontinuous diafiltration by volume reduction Methods 0.000 description 2
- 238000000313 electron-beam-induced deposition Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910020684 PbZr Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
용량 소자에 작용하는 응력에 기인한 특성의 악화를 억제하여 용량 소자가 우수한 특성을 발휘할 수 있는 구조를 갖는 반도체 장치를 제공하는 것으로서, 반도체 장치는, 반도체 집적 회로가 형성되어 있는 지지기판 위에 형성된, 하부 전극과 용량 절연막과 상부 전극을 갖는 용량 소자; 상기 용량 소자를 덮도록 형성된 제1 보호 절연막; 상기 제1 보호 절연막에 형성된 제1 콘택트홀을 통해 상기 반도체 집적회로 및 상기 용량 소자에 전기적으로 접속되어 있는, 상기 제1 보호 절연막 위에 선택적으로 형성된 제1 배선층; 상기 제1 배선층을 덮도록 형성된 오존 TEOS 막으로 이루어진 제2 보호 절연막; 상기 제2 보호 절연막에 형성된 제2 콘택트홀을 통해 상기 제1 배선층에 전기적으로 접속되어 있는, 상기 제2 보호 절연막 위에 선택적으로 형성된 제2 배선층; 및 상기 제2 배선층을 덮도록 형성된 제3 보호 절연막을 구비한다.
Description
본 발명은 고유전율을 갖는 유전체막 또는 강유전체막을 용량 절연막으로 한 용량 소자를 구비하는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 마이크로 컴퓨터의 고속화나 저소비 전력화와 함께 민생용 전자 전기기기의 기능이 한층 더 고도화됨에 따라서, 그 내부에 사용되는 반도체 장치의 반도체 소자의 미세화가 급속히 진전되고 있다. 그것에 수반하여, 전자 전기기기로부터 발생하는 전자파 잡음인 불필요한 복사(輻射)가 큰 문제가 되고 있다.
이 불필요한 복사를 저감할 목적으로, 고유전율을 갖는 유전체(이하, 「고 유전체」라 한다)의 막을 용량 절연막으로서 사용하여 대용량의 용량 소자를 반도체 소자 등에 내장하는 기술이 주목을 받고 있다. 또한, 다이내믹 RAM(DRAM)의 고집적화에 따라서, 용량 절연막으로서, 종래부터 사용되어 온 산화 실리콘막 또는 질화 실리콘막을 대신하여, 고 유전체막을 사용하는 기술이 널리 연구되고 있다.
또한, 저전압에서 동작 가능하며 또한 고속의 판독 기록 및 판독 출력이 가능한 불휘발성 RAM의 실용화를 실현하기 위해서, 자발분극(自發分極) 특성을 갖는강유전체막에 관한 연구 개발이 활발히 이루어지고 있다.
상기와 같은 특징을 구비한 반도체 장치를 실현했을 때의 가장 중요한 과제는 용량 소자의 특성을 악화시키지 않고 다층 배선이 실현되는 구조, 및 그 제조 과정을 개발하는 것이다.
이하에서는 도면을 참조하여, 종래 기술에 있어서의 반도체 장치의 제조 방법의 일예를 설명한다. 도 10a 내지 도 10e는 어떤 종래의 반도체 장치(500)의 제조 방법의 각 공정을 설명하는 단면도이다.
먼저, 도 10a에 도시된 바와 같이, 지지기판(1)의 위에, 게이트 전극(1) 및 소스/드레인 영역(3)을 갖는 MOS 전계효과 트랜지스터(MOSFET)를 포함한 집적회로 (4)와, 소자 분리용 절연층(5)을 형성한다. 그들 위에는 층간 절연막(6)을 형성하고, 또한 그 위에는 용량 소자(10)의 하부 전극(7)이 되는 막을, 스패터법 또는 전자 빔증착법으로 형성한다. 계속해서, 그 위에, 고유전체 또는 강유전체로 형성된 용량 절연막(8)을 유기 금속 퇴적법, 유기 금속 화학 기상 성장법, 또는 스패터법으로, 또한 그 위에 상부 전극(9)이 되는 막을 스패터법 또는 전자 빔 증착법으로 순차 형성한다. 그 후에, 상기의 적층된 막(7, 8 및 9)을 소망의 형상으로 패터닝하여 용량 소자(10)를 형성한다.
다음에, 도 10b에 도시된 바와 같이, 용량 소자(10)를 덮는 제1 보호 절연막 (11)을 층간 절연막(6)의 위에 형성한다. 그리고, 제1 보호 절연막(11)을 관통하여 용량 소자(10)의 하부 전극(7) 또는 상부 전극(9)에 달하는 콘택트 홀(12), 및 제1 보호 절연막(11)과 층간 절연막(6)을 관통하여 소스/드레인 영역(3) 등에 이르는 콘택트 홀(13)을 각각 형성한다. 그리고, 도전막을 제1 보호 절연막(11) 위와 콘택트 홀(12 및 13)의 중간에 스패터법으로 형성하고, 또한 소정의 형상으로 패터닝하여, 집적회로(4)와 용량 소자(10)를 전기적으로 접속하는 제1 배선층(14)을 형성한다. 그 후에, 열처리를 실시한다.
다음에, 도 10c에 도시된 바와 같이, 제1 배선층(14)을 피복하는 제2 보호 절연막(15)을, 지금까지 형성된 구조 위에 형성한다. 이 제2 보호 절연막(15)은 플라즈마 상태의 올트 규산 테트라 에틸(TEOS)을 사용하여 플라즈마 CVD법에 의해서 형성된 산화 실리콘막(이하에서는,「플라즈마 TEOS 막」이라 칭한다), 또는 상기와 같은 플라즈마 TEOS 막과 SOG(slicon-on glass)막의 적층막을, 에칭(Etch back) 기법에 의해 거의 평탄화하는 것에 의해 형성된다.
그 후에, 도 10d에 도시된 바와 같이, 제2 보호 절연막(15)을 관통하여 제1 배선층(14)에 이르는 콘택트 홀(16)을 형성한다. 그리고, 제1 배선층(14)에 전기적으로 접속되는 제2 배선층(17)을, 제2 보호 절연막(15)의 위와 콘택트 홀(16)의 안쪽에 선택적으로 형성하고 또한 열처리를 행한다.
최종적으로, 도 10e에 도시된 바와 같이, 제2 배선층(17)을 덮는 제3 보호 절연 막(18)을, 지금까지 형성된 구조 위에 형성한다. 이상의 공정에 의해서, 종래의 반도체 장치(500)가 형성된다.
상술의 종래의 반도체 장치(500)의 제조 방법에 있어서, 제2 보호 절연막 (15)을, 단차(段差)를 갖지 않고, 또한 그 표면이 충분히 매끈하여 충분한 스텝 커버리지 특성을 갖도록 형성할 필요가 있다. 이것은 만약, 제2 보호 절연막(15)에 단차가 존재하면, 그 위에 형성되는 제2 배선층(17)이, 그 단차부에서 도중에 끊기게 될 염려가 있기 때문이다. 이 때문에, 플라즈마 TEOS 막으로 이루어진 상기의 종래 기술에 의한 제2 보호 절연막(15)은 용량 소자(10)의 상부 전극(9) 위에 형성된 제1 배선층(14)의 상부에서는, 그 두께(h1)(도 10c 참조)가 약 1μm 이상, 고유전체막 또는 강유전체막으로 구성된 용량 절연막(8)의 에지부 위에 형성된 제1 보호 절연막(11) 위에서는 그 두께(h2)(도 10c참조)가 약 2μm 이상으로, 각각 설정될 필요가 있다.
그러나, 일반적으로, 단위 막 두께당의 힘이 일정하면, 막이 두꺼울수록, 보다 강한 인장 응력이나 압축 응력이 작용한다. 따라서, 상기의 종래의 구성과 같이 두꺼운 제2 보호 절연막(15)이 형성되면, 그 아래에 위치하는 용량 소자(10)에, 큰 응력이 작용하게 된다.
특히, 플라즈마 TEOS 막을 사용하여 제2 보호 절연막(15)을 형성하면, 용 량 절연막(8)에 대하여 압축 응력을 작용시키기 때문에, 용량 절연막(8)을 구성하는 유전체 재료의 분극을 방해하는 작용을 미치게 한다. 이 결과로서, 고유전체 막 또는 강유전체막으로 구성된 용량 절연막(8)의 물리적 특성이 악화한다.
또한, 본원 명세서에서 언급하는「응력」이란, 막을 축소시키는 힘(이하, 「인장 응력」이라고 한다), 및/또는 막을 팽창시키는 힘(이하, 「압축 응력」이라고 한다)을 의미한다.
본 발명은 상기의 과제를 해결하기 위해서 이루어진 것으로, 그 목적은, (1) 용량 소자에 작용하는 응력에 기인한 특성의 악화를 억제하여, 용량 소자가 우수한 특성을 발휘할 수 있는 구조를 갖는 반도체 장치를 제공하는 것과, (2) 그와 같은 반도체 장치의 제조 방법을 제공하는 것이다.
도 1a 내지 도 1e는 본 발명의 제1 실시예에 있어서의 반도체 장치의 제조 방법의 각 공정을 설명하는 단면도.
도 2는 본 발명의 제1 실시예에 있어서의 반도체 장치의 변형된 구성을 도시한 단면도.
도 3은 본 발명의 제1 실시예에 있어서의 반도체 장치에 포함되는 용량 소자의 특성을 설명하는 비교도.
도 4a 내지 도 4e는 본 발명의 제2 실시예에 있어서의 반도체 장치의 제조 방법의 각 공정을 설명하는 단면도.
도 5는 본 발명의 제2 실시예에 있어서의 반도체 장치에 포함되는 용량 소자의 특성을 설명하는 비교도.
도 6a 내지 도 6e는 본 발명의 제3 실시예에 있어서의 반도체 장치의 제조 방법의 각 공정을 설명하는 단면도.
도 7은 본 발명의 제3 실시예에 있어서의 반도체 장치에 포함되는 용량 소자의 특성을 설명하는 비교도.
도 8a는 본 발명의 제3 실시예에 있어서의 반도체 장치의 어느 구성을 도시한 상면도.
도 8b 및 도 8c는 본 발명의 제3 실시예에 있어서의 반도체 장치의 변형된 구성을 각각 도시한 상면도.
도 9는 본 발명의 반도체 장치에 포함되는 용량 소자의 특성을 설명하는 비교도.
도 10a 내지 도 10e는 종래의 반도체 장치의 제조 방법의 각 공정을 설명하는 단면도.
도 11a는 종래의 플라즈마 CVD법에 의해서, 기판 표면에 형성되어 있는 배선 패턴을 덮는 산화 실리콘막(플라즈마 TEOS 막)을 형성한 경우의 단면 형상을 모식적으로 도시한 도.
도 11b는 본 발명과 같이 오존을 포함하는 분위기 중에서의 열 CVD법에 의해서, 기판 표면에 형성되어 있는 배선 패턴을 덮는 산화 실리콘막(오존 TEOS 막)을 형성한 경우의 단면 형상을 모식적으로 도시한 도.
* 도면의 주요 부분에 대한 부호의 설명 *
1: 지지기판 2: 게이트
3: 소스/드레인 4: 집적회로
5: 소자 분리용 절연막 6: 층간 절연막
7: 용량 소자의 하부 전극 8: 용량 절연막
9: 용량 소자의 상부 전극 10: 용량 소자
12, 13, 16: 콘택트 홀 14: 제1 배선층
17: 제2 배선층 18: 제3 보호 절연막
19: 수소 공급막 111: 제1 보호 절연막
15: 제2 보호 절연막(플라즈마 TEOS 막)
151: 제2 보호 절연막(오존 TEOS 막)
100, 150, 200, 300, 500: 반도체 장치
본 발명의 반도체 장치는 반도체 집적 회로가 형성되어 있는 지지 기판 위에 형성된, 하부 전극과 용량 절연막과 상부 전극을 갖는 용량 소자와, 상기 용량 소자를 덮도록 형성된 제1 보호 절연막과, 상기 제1 보호 절연막에 형성된 제1 콘택트 홀을 통해 상기 반도체 집적회로 및 상기 용량 소자에 전기적으로 접속되어 있는, 상기 제1 보호 절연막 위에 선택적으로 형성된 제1 배선층과, 상기 제1 배선층을 덮도록 형성된, 오존 TEOS 막으로 이루어진 제2 보호 절연막과, 상기 제2 보호 절연막에 형성된 제2 콘택트 홀을 통해 상기 제1 배선층에 전기적으로 접속되어 있는, 상기 제2 보호 절연막 위에 선택적으로 형성된 제2 배선층과, 상기 제2 배선층을 덮도록 형성된 제3 보호 절연막을 구비하고 있고, 그것에 의해 상기의 목적이 달성된다.
어떤 실시예에서는 상기 용량 절연막은, 고유전율을 갖는 유전체막, 또는 강유전체막으로 형성되어 있다.
어떤 실시예에서는 상기 제2 배선층은, 상기 용량 소자의 적어도 일부를 덮도록 상기 제2 보호 절연막 위에 형성되어 있다.
상기 제3 보호 절연막은, 산화 실리콘막과 질화 실리콘막과의 적층막일 수있다.
어떤 실시예에서는 상기 제1 배선층과 상기 제2 보호 절연막과의 사이에서, 상기 용량 소자가 형성되어 있는 곳을 제외한 영역에 형성된 수소 공급막을 또한 구비하고 있다.
상기 제1 배선층이, 티타늄과 질화 티타늄과 알루미늄과 질화 티타늄과의 적 층막, 티타늄과 질화 티타늄과 알루미늄과의 적층막, 티타늄과 티타늄 텅스텐과 알루미늄과 티타늄 텅스텐과의 적층막, 또는 티타늄과 티타늄 텅스텐과 알루미늄과의 적층막이라고 할 수 있다.
바람직하게는, 3450cm-1에 상당하는 파장에 대한 상기 제2 보호 절연막의 Si-OH 결합 흡수 계수가 800cm-1이하이다.
바람직하게는 상기 제2 보호 절연막이, 1×107dyn/cm2이상 또한 3×109dyn /cm2이하의 인장 응력을 갖고 있다.
바람직하게는 상기 제2 보호 절연막의 두께가 0.3μm 이상 또한 1μm 이하이다.
상기 제2 배선층이, 티타늄과 알루미늄과 질화 티타늄과의 적층막, 티타늄과 알루미늄과의 적층막, 또는 티타늄과 알루미늄과 티타늄 텅스텐과의 적층막일 수 있다.
본 발명의 반도체 장치의 제조 방법은 반도체 집적 회로가 형성되어 있는 지지기판 위에, 하부 전극과 용량 절연막과 상부 전극을 순차 형성하여 용량 소자를 형성하는 공정과, 상기 용량 소자를 덮도록 제1 보호 절연막을 형성하는 공정과, 상기 제1 보호 절연막에 제1 콘택트 홀을 형성하는 공정과, 상기 반도체 집적회로 및 상기 용량 소자에 전기적으로 접속하는 제1 배선층을, 상기 제1 콘택트 홀의 중간과 상기 제1 보호 절연막 상의 소정의 영역에 선택적으로 형성하는 공정과, 상기 제1 배선층을 덮는 제2 보호 절연막을 오존 TEOS 막으로 형성하는 공정과, 상기 제2 보호 절연막에 제1 열처리를 실시하는 공정과, 상기 제2 보호 절연막에 제2 콘택트 홀을 형성하는 공정과, 상기 제1 배선층에 전기적으로 접속하는 제2 배선층을, 상기 제2 콘택트 홀의 중간과 상기 제2 보호 절연막 위의 소정의 영역과 선택적으로 형성하는 공정과, 상기 제2 배선층에 제2 열처리를 실시하는 공정과, 상기 제2 배선층을 덮는 제3 보호 절연막을 형성하는 공정을 포함하고 있고, 그것에 의해서, 상술의 목적이 달성된다.
어떤 실시예에서는, 상기 용량 절연막을, 고유전율을 갖는 유전체막, 또는 강유전체막으로 형성한다.
어떤 실시예에서는 상기 제2 배선층을 마스크로서 사용하여, 상기 제2 보호 절연막을, 상기 제1 배선층이 노출하지 않은 정도까지 에칭하는 공정을 또한 포함한다.
어떤 실시예에서는 상기 제2 배선층을, 상기 용량 소자의 적어도 일부를 덮도록 상기 제2 보호 절연막 위에 형성한다.
어떤 실시예에서는 상기 제3 보호 절연막을 산화 실리콘막과 질화 실리콘막과의 적층막으로서 형성하고, 상기 산화 실리콘막을, 일정압 CVD법, 감압 CVD법, 또는 플라즈마 CVD법에 의해서, 실란, 디실란, 또는 오존 TEOS를 사용하여, 인장 응력을 갖도록 형성한다.
어떤 실시예에서는 상기 제1 배선층의 형성 후에, 상기 용량 소자가 형성되어 있는 영역을 제외한 상기 제1 배선층 위에 수소 공급막을 형성하고, 그 후에 제3 열처리를 실시하는 공정을 또한 포함한다.
상기 수소 공급막을, 플라즈마 CVD법에 의해서 질화 실리콘막 또는 질화산화 실리콘막으로 형성할 수 있다.
바람직하게는 상기 수소 공급막의 형성 후의 상기 제3 열처리가, 300℃ 이상또는 450℃ 이하의 온도로 실시된다.
바람직하게는, 상기 수소 공급막의 형성 후의 상기 제3 열처리가, 산소, 질소, 아르곤, 또는 이들의 혼합 가스의 분위기내에서 실시된다.
상기 제1 보호 절연막을, 일정압 CVD법 또는 감압 CVD법에 의해 실란, 디실란, 또는 오존 TEOS를 사용하여 형성된 산화 실리콘막에 의해 형성할 수 있다.
상기 제1 보호 절연막을, 일정압 CVD법 또는 감압 CVD법에 의해서 형성된 인 도핑 산화 실리콘막으로 구성할 수 있다.
바람직하게는, 상기 오존 TEOS 막을 사용하여 상기 제2 보호 절연막을 형성했을 때의 오존 농도를 5.5% 이상으로 설정한다.
바람직하게는 상기 제1 열처리 후의 상기 제2 보호 절연막이 1×107dyn /cm2이상 또한 2×109dyn/cm2이하의 인장 응력을 갖고 있다.
바람직하게는 상기 제1 열처리가, 300℃ 이상 또는 450℃ 이하의 온도로 실 시된다.
바람직하게는 상기 제1 열처리가, 적어도 산소를 포함하는 분위기내에서 실시된다.
바람직하게는 상기 제2 열처리가, 300℃ 이상 또는 450℃ 이하의 온도로 실시된다.
바람직하게는 상기 제2 열처리가, 질소, 아르곤 및 헬륨 중의 적어도 1개를 포함하는 분위기내에서 실시된다.
상술된 본 발명에 의하면, 성막시에 셀프리플로하는 오존 TEOS 막을 사용하여 제2 보호 절연막을 형성함으로써, 용량 소자의 위쪽에 상당하는 곳에서도 제2 보호 절연막을 두텁게 하지 않고서(구체적으로는, 약 1μm 이하의 두께로), 단차(段差)를 생기게 하지 않고 그 윗면을 충분히 매끈하게 하여 충분한 스텝 커버리지 특성을 얻을 수 있다. 이와 같이 형성되는 제2 보호 절연막은 엷어 양호하기 때문에, 본 발명에 의하면, 형성되는 용량 소자에 작용하는 응력이 저감된다.
또한, 오존 TEOS 막을 이용하면, 작용하는 응력의 방향이 인장 응력이기 때문에, 응력에 기인한 용량 소자의 특성 악화가 억제된다.
제2 배선층을, 용량 소자의 적어도 일부를 덮도록 제2 보호 절연막 상에 형성하면, 제3 보호 절연막으로부터 용량 소자에 작용하는 응력을, 용량 소자 위에형성된 제2 배선층에 의해서 상쇄할 수 있기 때문에, 용량 소자에 작용하는 응력이 저감된다.
제3 보호 절연막을 산화 실리콘막과 질화 실리콘막과의 적층막으로 하면, 성 막시에 산화 실리콘막이 갖는 응력이 인장 응력이기 때문에, 그 위에, 플라즈마 CVD으로 형성된 큰 압축 응력을 갖는 질화 실리콘막을 형성함으로써, 제3 보호 절연막에 인가되는 응력이 상쇄되어, 결과적으로, 용량 소자에 작용하는 응력의 영향이 저감된다.
또한, 상기와 같은 수소 공급막을 형성하면, 그 수소 공급막의 어닐처리(열처리)에 의해서, 그 속에 포함되어 있는 수소를 반도체 집적 회로가 형성되어 있는 지지기판에 달할 때까지 열확산시키어, 지지기판(반도체 집적 회로)이 제조 과정 중에 받은 손상을 회복시킬 수 있다. 상기의 수소 공급막에서는 충분한 수소를 함유하고 있는 질화 실리콘막 또는 질화산화 실리콘막을 이용할 수 있다. 또한, 수소 공급막의 형성 후의 상기 어닐처리(열처리)를, 산소, 질소, 아르곤, 또는 이들의 혼합 가스의 분위기내에서 실시하면, 수소의 열확산이 매끄럽게 행하여진다.
제1 배선층 및 /또는 제2 배선층을 상기와 같은 적층막으로 형성하면, 구성재료의 누출 등이 생기지 않는 고신뢰성의 배선층을 얻을 수 있다.
제2 보호 절연막인 오존 TEOS 막에 있어서, 3450cm-1에 상당하는 파장에 대한 Si-OH 결합 흡수 계수가 800cm-1이하이면, 오존 TEOS 막 중의 함유 수분량을 가능한 한 적게 할 수 있어, 용량 소자에의 수분(특히 OH기나 H기)의 침입이나 성막 공정후의 열처리에 의한 크랙의 발생을 억제할 수가 있다.
제2 보호 절연막인 오존 TEOS 막이 갖는 응력이 1×107dyn/cm2이상 또한 3 ×109dyn/cm2이하의 인장 응력이면, 상기 오존 TEOS 막으로부터 용량 소자에 인가되는 응력에 기인하는 용량 소자에의 악영향(예컨대, 분극의 발생이 바람직하지 않은 억제)가 저감되어, 용량 소자의 특성이 향상된다. 또한, 이 효과는, 응력이 인장 응력에 의존하는 것이 크고, 가령 응력의 절대량이 같다고 해도, 플라즈마 TEOS 막에서 발생하는 것과 같은 압축 응력인 경우와 비교하여, 본 발명과 같은 오존 TEOS 막의 경우에, 용량 소자는 보다 바람직한 특성을 발휘한다.
또한, 제2 보호 절연막(오존 TEOS 막)의 두께를 0.3μm 내지 1μm의 범위로 설정하여 박막화함으로써도, 오존 TEOS 막의 내부 응력의 저감 및 거기에서 용량 소자에 인가되는 응력의 저감이 실현되어, 용량소자의 특성이 향상된다. 또한, 제 2 배선층을 마스크로 하는 제2 보호 절연막의 에칭을 하면, 용량 소자의 위쪽의 영역(통상은 제2 배선층이 형성되지 않은 영역이다)에 상당하는 제2 보호 절연막을 더욱 박막화(예컨대 0.5μm 이하)할 수 있어, 상기의 응력 저감 효과 및 응력에 기인하는 특성 악화의 억제 효과가, 더욱 향상된다.
또한, 제2 보호 절연막으로서의 오존 TEOS 막의 형성시의 오존 농도를 5.5% 이상으로 높게 설정하면, 형성되는 오존 TEOS 막의 응력이 저감됨과 동시에, 그 수분 함유량이 저감되며, 또한 열처리시의 크랙의 발생도 억제되며, 용량 소자의 특성이 향상된다.
제1 보호 절연막을, 일정압 CVD법 또는 감압 CVD법에 의해 실란, 디실란 또는 오존 TEOS 막을 사용하여 형성된 산화 실리콘막에 의해서, 또는 이하, 일정압 CVD법 또는 감압 CVD법에 의해서 형성된 인 도핑 산화실리콘 막에 의해서 구성하면, 신뢰성이 있는 보호 절연막이 형성된다.
제2 보호 절연막(오존 TEOS 막)에 대한 열처리(제1 열처리)를 300℃ 이상 또한 450℃ 온도로 실시하면, 오존 TEOS 막의 치밀화를 꾀할 수 있다. 또한, 상기의 열처리를 산소를 포함하는 분위기내에서 행하면, 용량 절연막에의 산소의 공급이 실현되어, 용량 소자의 특성이 향상된다.
한편, 제2 배선층에 대한 열처리(제2 열처리)를, 바람직하게는 상기의 조건으로 하면, 제2 배선층의 치밀화 및 저 응력화가 달성된다.
(제1 실시예)
도 1a 내지 도 1e은 본 발명의 제1 실시예에 있어서의 반도체 장치(100)의 제조 방법의 각 공정을 설명하는 단면도이다.
우선, 도 1a에 도시된 바와 같이, 실리콘 등의 재료로 이루어진 지지기판(1)상에, 게이트 전극(1) 및 소스/드레인 영역(3)을 갖는 MOSFET 등을 포함하는 집적회로(4)와, 소자 분리용 절연층(5)을 형성한다. 그들 위에는 층간 절연막(6)을 형성하며, 또한 그 위에는 용량 소자(10)의 하부 전극(7)이 되는 막을, 스패터법 또는 전자 빔 증착법으로 형성한다. 계속해서, 그 위에, 고유전체 또는 강유전체로 형성된 용량 절연막(8)을, 유기 금속 퇴적법, 유기 금속 화학 기상 성장법, 또는 스패터법으로, 또한 그 위에 상부 전극(9)이 되는 막을 스패터법 또는 전자 빔 증착법으로, 순차 형성한다. 그 후에, 상기의 적층된 막(7, 8 및 9)을 원하는 형상으로 패터닝하여, 용량 소자(10)를 형성한다.
또한, 층간 절연막(6)의 형성을 생략하여, 용량 소자(10)를 소자 분리용 절연막(5) 상에 직접 형성하여도 된다. 이것은, 이하에 설명하는 각 실시예에서도 마찬가지이다.
용량 소자(10)의 하부 전극(7) 및 상부 전극(9)은 백금, 팔라듐, 루테늄, 산화 루테늄, 인듐, 또는 산화인듐 등을 사용하여 형성할 수가 있다. 또한, 용량 절연막(8)을 고유전체 재료를 사용하여 구성하는 경우에는, 그 비유전율이 20 내지 500인 것과 같은 재료를 사용할 수 있다. 또는, 용량 절연막(8)을 강유전체 재료를 사용하여 구성하는 경우에는, 외부에서 전압을 인가하지 않아도 분극(잔류분극: remnant polarization)을 갖는 재료를 사용할 수 있다. 구체적으로는 용량 절연막 (8)을 구성하는 고유전체 재료 또는 강유전체 재료로서, Ba1-xSrxTiO3, SrTiO3, Ta2O5, PbZr1-xTixO3, SrBi2Ta2O9, SrBi2TaxNb1-xO9등이 사용될 수 있다.
다음에, 도 1b에 도시된 바와 같이, 용량 소자(10)를 덮는 제1 보호 절연막 (111)으로서, 오존을 포함하는 일정압 분위기하에서의 가스상 TEOS를 원료 가스로서 사용한 열 CVD법에 의해, 산화 실리콘막(111)(이하에서는「오존 TEOS 막」이라고 칭한다)를 층간 절연막(6) 위에 형성한다. 그리고, 제1 보호 절연막(111)을 관통해서 용량 소자(10)의 하부 전극(7) 또는 상부 전극(9)에 이르는 콘택트 홀(12), 및 제1 보호 절연막(111)과 층간 절연막(6)을 관통하여 소스/드레인 영역(3) 등에이르는 콘택트 홀(13)을 각각 형성한다. 그리고, 티타늄과 질화 티타늄과 알루미늄과 질화 티타늄과의 적층막을, 제1 보호 절연막(111) 위와 콘택트 홀(12 및 13)의 중간에 스패터법 등에 의해서 형성하며, 또한 소정의 형상으로 패터닝하여, 집적회로(4)와 용량 소자(10)와 전기적으로 접속하는 제1 배선층(14)을 형성한다.
다음에, 도 1c에 도시된 바와 같이, 제1 배선층(14)이 형성된 제1 보호 절연막(111) 위에 있어서 용량 소자(10)의 형성 장소를 제외한 영역에, 집적회로(4)에 수소를 공급하기 위한 수소 공급막(19)을 플라즈마 CVD법에 의해서 형성한다. 그 후에, 수소 공급막(19) 중의 수소를 열확산시키기 위해서, 약 450℃로 약 1시간에 걸쳐 산소분위기 내에서 어닐 처리한다. 이 수소 공급막(19)은 예컨대 질화 실리콘막 또는 질화 산화 실리콘막으로 형성되며, 그 안에 충분한 수소량을 갖고 있다.
상기 어닐처리는 수소 공급막(19)으로부터 집적회로(4)가 제작 입력된 지지기판(1)까지, 열확산에 의해서 수소를 도달시키어, 집적회로(4)가 용량 절연막의 형성시에 필요한 600℃ 이상의 온도에서의 산소 어닐 공정 중에 콘택트(13)를 형성하기 위한 드라이 에칭 공정에서 받은 손상을 회복시키기 위해서 실시되는 것으로써, 그 처리 온도는 약 300℃ 이상 또는 약450℃ 이하이면 된다. 또한, 산소 분위기를 대신하여, 질소 분위기 또는 아르곤 분위기, 또는, 산소와 질소 및 /또는 아르곤과의 혼합 가스 등의 산소를 포함하는 혼합 가스 분위기 내에서, 어닐 처리를 하여도 된다.
다음에, 제1 배선층(14)을 피복하는 제2 보호 절연막(151)으로서의 오존 TEOS 막을, 지금까지 형성된 구조 위에 형성한다. 오존 TEOS 막은, 성막시에 셀프리플로하고, 또한 박막이면서, 단차를 갖지 않고 또한 그 윗면이 충분히 매끄러운, 양호한 스텝 커버리지 특성을 갖는 제2 보호 절연막(151)을, 형성하는 것이 가능하다.
상기의 점을, 도 11a 및 도 11b를 참조하여 더욱 상세히 설명한다.
도 11a은 종래의 플라즈마 CVD법에 의해서, 기판 윗면(51)에 형성되어 있는 배선 패턴(50)을 덮는 산화 실리콘막(플라즈마 TEOS 막)(15)을 형성한 경우의 단면형상을, 모식적으로 도시하고 있다. 한편, 도 11b는 본 발명과 같이 오존을 포함하는 분위기 내에서의 열 CVD법에 의해서, 기판 윗면(51)에 형성된 배선 패턴(50)을 덮는 산화 실리콘막(오존 TEOS 막)(151)을 형성한 경우의 단면 형상을, 모식적으로 도시하고 있다.
플라즈마 CVD에서는 플라즈마내(기상중)에서 고체상의 산화 실리콘 입자가 형성되어, 그것이 기판 윗면(51)이나 배선 패턴(50)의 윗면에 부착한다. 따라서, 그 부착 확률은 어느 곳이라도 균등하고, 결과로서, 형성되는 플라즈마 TEOS 막 (15)은 배선 패턴(50) 위에 상당하는 영역(52)에서도, 인접하는 배선 패턴(50) 사이에 상당하는 영역(53)에서도, 거의 같은 두께로 된다. 따라서, 형성되는 플라즈마 TEOS 막(15)의 윗면을 매끄러운 모양으로 하고자 하면, 플라즈마 TEOS 막(15)을 두텁게 형성할 필요가 있다.
그것에 대하여, 오존을 포함하는 분위기내에서의 열 CVD법에서는 원료 가스인 가스상 TEOS가 기판 윗면(51)이나 배선 패턴(50)의 윗면에서 산소와 반응하여, 산화 실리콘이 형성된다. 이 때, 상기 반응은 배선 패턴(50) 위에 상당하는 영역(52)에 비해, 인접하는 배선 패턴(50) 사이에 상당하는 영역(53)에서 보다 쉽게 발생한다. 따라서, 형성되는 오존 TEOS 막(151)은 우선 영역(53)이 묻히게되도록 형성되며, 그 후에 점차로 영역(52)으로 넓어진다(셀프리플로스한다). 따라서, 오존 TEOS 막(15)1은 비교적 얇더라도, 그 윗면이 매끈매끈하게 된다.
예컨대, 상기 오존 TEOS 막으로 이루어진 제2 보호 절연막(151) 위에 제2 배선층(17)을 단선하지 않고서 형성하기 위해, 필요한 제2 보호 절연막(151)의 두께는 용량 소자(10)의 상부 전극(9) 위에 형성된 제1 배선층(14)의 상부에서는 h3(도 1c 참조)= 약 0.8μm로 되며, 고유전체막 또는 강유전체막으로 구성된 용량 절연막(8)의 에지부 위에 형성된 제1 보호 절연막(111) 위에서는 h4(도 1c 참조)= 약 0.5μm로 된다. 따라서, 종래 기술에 있어서의 플라즈마 TEOS 막에 의해서 제2 보호 절연막을 형성하는 경우에 비해, 상당한 박막화를 달성하면서 충분한 스텝 커버리지 특성을 달성하는 것이 가능하게 된다.
또한, 상기의 과정에 있어서의 오존은 활성인 원소로서, 보다 저온에서의 산화 실리콘의 형성 반응을 가능하게 한다.
계속해서, 제1 열처리로서, 약 450℃로 약 1시간에 걸쳐 산소 분위기내에서 어닐처리를 행하여, 제2 보호 절연막(151)인 오존 TEOS 막을 치밀화시킴과 동시에, 용량 소자(10)에 산소를 공급한다.
그 후에, 도 1d에 도시된 바와 같이, 제2 보호 절연막(151)을 관통하여 제1 배선층(14)에 이르는 콘택트 홀(16)을 형성한다. 그리고, 티타늄과 알루미늄과 질화 티타늄과의 적층막을, 제2 보호 절연막(151) 위와 콘택트 홀(16)의 중간에 스패터법 등으로 형성하며, 또한 소정의 형상으로 패터닝하여, 제1 배선층(14)에 전기적으로 접속하는 제2 배선층(17)을 형성한다. 그 후에, 제2 열처리로서 약 400℃로 약 30분간에 걸쳐 질소 분위기내에서 어닐 처리를 행하여, 제2 배선층(17)을 치밀화 또한 저응력화한다.
최종적으로, 도 1e에 도시된 바와 같이, 제2 배선층(17)을 덮는 제3 보호 절연막(18)으로서, 플라즈마 CVD법에 의한 질화 실리콘막을 지금까지 형성된 구조 위에 형성한다. 이상의 공정에 의해서, 본 발명의 제1 실시예에 있어서의 반도체 장치(100)가 형성된다.
이상과 같이, 제2 보호 절연막(151)으로서 오존 TEOS 막을 사용하는 본 실시예의 반도체 장치(100)의 구성에 의하면, 충분한 스텝 커버리지를 얻을 수 있기 때문에, 제2 보호 절연막(151)내에 용량 소자(10) 위에 위치하는 곳의 두께를 엷게 할 수가 있다. 이것에 의해서, 용량 소자(10)에 작용하는 응력이 저감된다.
또한, 상기의 설명으로 형성되어 있는 수소 공급막(19)은 제조 과정 중에 집적회로(4)가 손상를 받지 않은 경우에는, 그 형성을 생략할 수 있다. 그 경우의 반도체 장치(150)의 구성(단면도)을, 도 2에 도시한다. 상기의 도 2에 도시된 구성에 있어서도, 용량 소자(10)의 특성은, 도 1a 내지 도 1e를 참조하여 설명한 공정으로 제조되는 구성을 갖는 반도체 장치(100)의 특성과, 동등하게 된다. 또한, 도 2의 구성에 있어서, 도 1a 내지 도 1e에 도시된 바와 같은 구성 요소에는 같은 참조 번호를 부가하고, 그 설명은 여기서는 생략한다.
앞서도 상술한 바와 같이, 상술의 제조 과정에 있어서의 오존 TEOS의 형성은 원료 가스로서의 가스상 TEOS와 오존을 동시에 공급함으로써 기판 상에 산화 실리콘막을 형성하는 열 CVD법이고, 형성시의 플라즈마 여기는 필요하지 않게 된다.
도 3은 상술과 같이 오존 TEOS 막으로 이루어진 제2 보호 절연막(151)을 사 용하는 경우, 및 종래 기술과 같이 플라즈마 TEOS 막으로 이루어진 제2 보호 절연 막을 사용하는 경우의 각각에 관해서, SrBi2Ta2O9막을 용량 절연막(8)으로서 형성되는 용량 소자(10)의 특성(구체적으로는, 잔류 분극량 및 절연 내압)을 비교하는 도 이다. 또한, 도 3의 데이터의 측정에 대응하여, 종래 기술에 관계되는 플라즈마 TEOS 막에서는 우선 3.4μm의 두께까지 성막한 후에, 레지스트 에칭법에 의해서 1.5μm까지 얇게 하여 형성하였다. 한편, 본 발명의 제1 실시예에 따른 오존 TEOS 막은, 에칭법을 사용하지 않고 두께 1μm로 형성하였다.
또한, 도 3의 데이터의 측정에 있어서, 잔류 분극량은 전극 면적이 23μm2로서 개개의 상술된 구조를 갖는 용량 소자를 110개 병렬로 접속한 샘플을 작성하여, RT6000A Ferroelectric Tester에 의해서 측정을 하였다. 한편, 절연 내압은 상기의 샘플에 대하여, HP4195B에 의해서 측정을 하였다.
도 3에서, 종래 기술에 따른 플라즈마 TEOS 막을 사용하는 경우, 형성된 용량 소자의 잔류 분극량이 3μC/cm2, 절연 내압이 7V이었던 것에 반해, 본 발명에 따른 오존 TEOS 막을 사용하는 경우, 형성된 용량 소자의 잔류 분극량이 10μC/cm2및절연 내압이 30V 이었다. 이것에서, 본 발명의 제1 실시예에 의하면, 잔류 분극량에 관해서는 7μC/cm2, 절연 내압에 관해서는 23V의 향상이 실현되었다.
(제2 실시예)
도 4a 내지 도 4e는 본 발명의 제2 실시예에 있어서의 반도체 장치(200)의 제조 방법의 각 공정을 설명하는 단면도이다. 본 실시예에서는 제1 실시예와는 달리, 오존 TEOS 막에 의한 제2 보호 절연막(151)을 형성한 후에, 제2 배선층(17)을 마스크로서 사용하여, 제2 보호 절연막(151)의 소정의 장소를 선택적으로 에칭하고 있다.
우선, 도 4a 내지 도 4c에 도시된 각 공정을 실시한다. 단지, 이들의 각 공정은, 제1 실시예에 있어서 도 1a 내지 도 1c를 참조하여 설명한 공정과 같다. 대응하는 구성 요소에는 같은 참조 번호를 부가하고, 그 설명은 여기서는 생략한다.
도 4a 내지 도 4c에 도시된 각 공정의 실시 후에, 도 4d에 도시된 바와 같이, 제2 보호 절연막(151)을 관통하여 제1 배선층(14)에 이르는 콘택트 홀(16)을 형성한다. 그리고, 티타늄과 알루미늄과 질화 티타늄과의 적층막을, 제2 보호 절연막(151) 위와 콘택트 홀(16)의 중간에 스패터법 등에 의해서 형성되며, 또한 소정의 형상으로 패터닝하여, 제1 배선층(14)에 전기적으로 접속하는 제2 배선층(17)을 형성한다.
그 후에, 제2 배선층(17)을 마스크로서 사용하여, 제2 보호 절연막(151)을, 제1 배선층(14)이 노출되지 않을 정도까지 에칭한다. 그 후에, 제2 열처리로서,약400℃로 약 30분간에 걸쳐 질소 분위기내에서 어닐처리를 행하여, 제2 배선층 (17)을 치밀화 또는 저 응력화한다.
최종적으로, 도 4e에 도시된 바와 같이, 제2 배선층(17)을 덮는 제3 보호 절연막(18)으로서, 플라즈마 CVD법에 의한 질화 실리콘막을 지금까지 형성된 구조 위에 형성한다. 이상의 공정에 의해서, 본 발명의 제2 실시예에 있어서의 반도체 장치(200)가 형성된다.
일반적으로, 제2 배선층(17)은 제2 보호 절연막(151)내에 용량 소자(10) 위에 위치하는 곳에는 형성되지 않는다. 따라서, 이상과 같이, 제2 보호 절연막 (151)으로서 오존 TEOS 막을 사용하고, 또한, 제2 배선층(17)을 마스크로서 상기의 오존 TEOS 막으로 이루어진 제2 보호 절연막(151)을 에칭하여 얻게 되는 본 실시예의 반도체 장치(200)의 구성에 의하면, 제2 보호 절연막(151)내에 용량 소자(10) 위에 위치하는 곳의 두께를, 제1 실시예의 반도체 장치(100)의 구성에 비해 더욱 얇게 할 수가 있다. 이것에 의해서, 용량 소자(10)에 작용하는 응력이, 더욱 저감된다.
도 5는 상술한 바와 같이, 오존 TEOS 막으로 이루어진 제2 보호 절연막(151)을 에칭하는 경우, 및 제1 실시예와 같이 오존 TEOS 막으로 이루어진 제2 보호 절연막(151)을 에칭하지 않은 경우의 각각에 관해서, SrBi2Ta2O9막을 용량 절연막(8)으로서 형성되는 용량 소자(10)의 특성(구체적으로는 잔류 분극량 및 절연 내압)을 비교하는 도이다. 도 5의 데이터의 측정에 대응하여, 오존 TEOS 막으로 이루어진제2 보호 절연막(151)은 우선 1μm가 두께까지 성막하였다. 에칭하는 경우에는 그 후에 0.5μm까지 얇게 하여, 에칭하지 않은 경우에는, 그 대로의 두께를 유지하였다. 또한, 잔류 분극량 및 절연 내압의 측정 방법·조건은 도 3의 데이터의 측정시와 같다.
도 5에서, 본 실시예와 같이 제2 보호 절연막(151)의 에칭 처리를 수반하는 경우에는 제1 실시예에 있어서의 에칭 처리를 수반하지 않은 경우의 특성(잔류 분극량 10μC/cm2및 절연 내압 30V)에 대하여, 잔류 분극량이 12μC/cm2및 절연 내압이 40V이었다. 이것에서, 본 발명의 제2 실시예에 의하면, 제1 실시예와 비교하여, 또한 잔류 분극량에 관해서는 2μC/cm2, 절연 내압에 관해서는 10V의 향상이 실현되었다.
(제3 실시예)
도 6a 내지 도 6e는 본 발명의 제3 실시예에 있어서의 반도체 장치(300)의 제조 방법의 각 공정을 설명하는 단면도이다. 본 실시예에서는 제1 또는 제2 실시예와는 달리, 제1 배선층(14)에 전기적으로 접속되는 제2 배선층(17)을, 또한 용량 소자(10)의 윗쪽에 상당하는 영역에 용량 소자(10)를 덮도록, 제2 보호 절연막 (151) 위에 형성하고 있다.
우선, 도 6a 내지 도 6c에 도시된 각 공정을 실시한다. 단지, 이들의 각 공정은 제1 실시예에 있어서 도 1a 내지 도 1c를 참조하여 설명한 공정과 같다. 대응하는 구성 요소에는 같은 참조 번호를 부가하고, 그 설명은 여기서는 생략한다.
도 6a 내지 도 6c에 도시된 각 공정의 실시 후에, 도 6d에 도시된 바와 같이, 제2 보호 절연막(151)을 관통하여 제1 배선층(14)에 이르는 콘택트 홀(16)을 형성한다. 그리고, 티타늄과 알루미늄과 질화 티타늄과의 적층막을, 제2 보호 절연막(151)위와 콘택트 홀(16)의 중간과, 스패터법 등에 의해서 형성한다. 또한, 이 적층막을 소정의 형상으로 패터닝하여, 제1 배선층(14)에 전기적으로 접속하는 제2 배선층(17)을 형성한다. 이 때, 용량 소자(10)의 윗쪽에 상당하는 영역을 전면적으로 덮도록, 제2 배선층(17)을 패터닝한다.
그 후에, 제2 배선층(17)을 마스크로서 사용하여, 제2 보호 절연막(151)을 제1 배선층(14)이 노출되지 않을 정도까지 에칭 한다. 단지, 이 에칭 처리는 도 6d 및 도 6e에 도시된 예와 같이, 생략 가능하다.
그 후에, 제2 열처리로서, 약 400℃로 약 30분간에 걸쳐 질소 분위기내에서 어닐처리를 하여, 제2 배선층(17)을 치밀화 또한 저 응력화한다.
마지막으로, 도 6e에 도시된 바와 같이, 제2 배선층(17)을 덮는 제3 보호 절연막(18)으로서, 플라즈마 CVD법에 의한 질화 실리콘막을 지금까지 형성된 구조 위에 형성한다. 이상의 공정에 의해서, 본 발명의 제2 실시예에 있어서의 반도체 장치(300)가 형성된다.
이상과 같이, 제2 배선층(17)을 용량 소자(10)의 윗쪽의 영역을 전면적으로 덮도록 제2 보호 절연막(151) 위에 형성하면, 제3 보호 절연막(18)으로부터 용량 소자(10)에 가해지는 응력이, 제2 배선층(17) 내에 용량 소자(10)의 윗쪽에 위치하는 부분에 의해서 상쇄된다. 이 결과, 용량 소자(10)에 작용하는 응력이, 더욱 충분히 저감된다.
도 7은 상술한 바와 같이, 제2 보호 절연막(151) 위의 제2 배선층(17)을 용량 소자(10)의 윗쪽을 덮도록 형성되어 있는 경우, 및, 제1 실시예와 같이, 용량 소자(10)의 위쪽에는 제2 배선층(17)을 형성하지 않은 경우의 각각에 관해서, SrBi2Ta2O9막을 용량 절연막(8)으로서 형성되는 용량 소자(10)의 특성(구체적으로는 잔류 분극량 및 절연 내압)을 비교하는 도이다. 또한, 도 7의 데이터 측정에 대응하여, 오존 TEOS 막으로 이루어진 제2 보호 절연막(151)으로서는 모두 두께 1μm로 형성하였다. 또한, 잔류 분극량 및 절연 내압의 측정방법·조건은 도 3의 데이터의 측정시와 같다.
도 7에서, 본 실시예와 같이 제2 보호 절연막(151) 위의 제2 배선층(17)을 용량 소자(10)의 윗쪽을 덮도록 형성되어 있는 경우에는 제1 실시예에 있어서의 용량 소자(10)의 위쪽에 제2 배선층(17)이 존재하지 않은 경우의 특성(잔류 분극량 10μC /cm2, 및 절연내압 30V)에 대하여, 잔류 분극량이 14μC/cm2, 및 절연 내압이 40V이었다. 이것에서, 본 발명의 제3 실시예에 의하면, 제1 실시예에 비교하여, 또한 잔류분극량에 관해서는 4μC/cm2, 절연 내압에 관해서는 10V의 향상이 실현되었다.
또한, 상기의 제3 실시예의 설명에서는 용량 소자(10)의 위쪽을 전면적으로 덮도록 제2 배선층(17)을 형성하고 있지만, 그 대신에, 용량 소자(10)의 위쪽의 적어도 일부를 덮도록 제2 배선층(17)을 형성하면, 상기와 같은 효과를 얻게 된다.예컨대, 도 8a의 상면도(도 6e에서 얻어지는 구성의 상면도)에 도시된 바와 같이, 제2 보호 절연막(151) 위의 제2 배선층(17)을 용량 소자(10)의 위쪽을 전면적으로 덮도록 형성하는 대신에, 도 8b의 상면도에 도시된 바와 같이, 제2 배선층(17)을 용량 소자(10)의 위쪽의 영역에 지그제그로 형성하거나, 또는 도 8c의 상면도에 도시된 바와 같이, 제2 배선층(17)을 용량 소자(10) 위쪽의 영역에 메쉬형상으로 형성하여도 무방하다.
이상에서 설명한 제1 내지 제3 실시예 중의 어떠한 것이라도 2개, 또는 전체 3개를 결합하여도 가능하다.
또한, 이상의 설명에서는 제3 보호 절연막(18)으로서 질화 실리콘막을 사용하고 있지만, 이것을 대신하여 산화 실리콘막과 질화 실리콘막과의 적층막을 사용하면, 용량 소자(10)의 특성이 더욱 향상된다. 구체적으로는 산화 실리콘막을, 인장 응력을 갖는 상태로 형성하고, 그 위에, 일반적으로 큰 압축 응력을 갖는 질화 실리콘막을 형성함으로써, 제3 보호 절연막(18)의 응력을, 전체적으로 상쇄하는 것이 가능하게 된다. 이것에 의해서, 응력의 영향이, 용량 소자(10)에까지 미치지 않게 된다.
또한, 상기의 제3 보호 절연막(18)으로서의 산화 실리콘막과 질화 실리콘막과의 적층막은, 실란 가스를 사용한 일정압 CVD법, 감압 CVD법, 또는 플라즈마 CVD법에 의해서 형성될 수 있다. 또한, 오존 TEOS를 사용한 산화 실리콘막을 일정압 CVD법 또는 감압 CVD법에 의해서 형성하고, 그 위에 플라즈마 CVD법에 의해서 질화 실리콘막을 형성하여도 된다.
도 9는 제3 보호 절연막(18)으로서 단층의 질화 실리콘막을 형성하고 있는 경우 및, 상술과 같이 산화 실리콘막과 질화 실리콘막과의 적층막을 형성하고 있는 경우의 각각에 관해서, SrBi2Ta2O9막을 용량 절연막(8)으로서 형성되는 용량 소자 (10)의 특성(구체적으로는, 잔류 분극량 및 절연 내압)을 비교하는 도이다. 또한, 도 9의 데이터의 측정에 대응하여, 제3 보호 절연막(18)을 단층의 질화 실리콘막으로 형성한 경우에는, 플라즈마 CVD법으로 두께 0.8μm로 형성하였다. 한편, 제3 보호 절연막(18)을 산화 실리콘막과 질화 실리콘막과의 적층막으로서 형성한 경우에는, 우선 일정압 CVD법으로 두께 0.1μm의 산화 실리콘막을 형성하고, 그 위에 플라즈마 CVD법으로 두께 0.8μm의 질화 실리콘막을 형성하였다. 또한, 잔류 분극량 및 절연 내압의 측정방법·조건은, 도 3의 데이터의 측정시와 같다.
도 9에서, 제3 보호 절연막(18)이 산화 실리콘막과 질화 실리콘막과의 적층 막인 경우에는, 제3 보호 절연막(18)이 단층의 질화 실리콘막인 경우의 특성(잔류 분극량 10μC/cm2, 및 절연내압 30V)에 대하여, 잔류 분극량은 같은 레벨이지만 절연 내압이 40V로 향상되었다. 이것에서, 제3 보호 절연막(18)을 산화 실리콘막과 질화 실리콘막과의 적층막으로 함으로써, 제1 실시예에 비교하여, 절연 내압에 관해서는 10V의 향상이 실현되었다.
이와 같은 적층막으로서의 제3 보호 절연막(18)은, 지금까지 말한 제1 내지 제3 실시예의 각 구성에 조합하는 것이 가능하다.
상기의 각 실시예의 설명에서는 제1 보호 절연막(11)1으로서 오존 TEOS 막을 사용하고 있지만, 일정압 CVD법 또는 감압 CVD법에 의해 실란 또는 디실란을 사용하여 형성한 산화 실리콘막, 또한 인 도핑 처리를 실시한 산화 실리콘막을 사용하는 것도 가능하다.
또한, 상기의 각 실시예의 설명에서는 제1 배선층(14)으로서 티타늄과 질화 티타늄과 알루미늄과 질화 티타늄과의 적층막을 사용하고 있지만, 그 외에, 티타늄과 질화 티타늄과 알루미늄과의 적층막, 티타늄과 티타늄 텅스텐과 알루미늄과 티타늄 텅스텐과의 적층막, 또는 티타늄과 티타늄 텅스텐과 알루미늄과의 적층막을 사용하는 것도 가능하다.
본 발명에 있어서의 제2 보호 절연막(151)인 오존 TEOS 막은, 3450cm-1에 상당하는 파장에 대한 Si-OH 결합 흡수 계수가, 800cm-1이하인 것이 바람직하다. 이와 같이 오존 TEOS 막 내의 함유 수분량을 가능한 한 적게 하면, 용량 소자(10)의 특성 악화의 원인이 되는 수분, 특히 OH기나 H기의 용량 소자(10)에의 침입을 억제하여, 성막 공정 후의 열처리에 의한 크랙의 발생을 억제할 수가 있다. 이것에 의해서, 용량 소자(10)의 특성이 더욱 향상된다.
본 발명에 있어서의 제2 보호 절연막(151)인 오존 TEOS 막이 갖는 응력은 1×107dyn/cm2이상 또한 3×109dyn/cm2이하의 인장 응력인 것이 바람직하다. 이것에 의해, 오존 TEOS 막으로부터 용량 소자에 인가되는 응력에 기인하는 용량 소자에의 악영향(예컨대, 분극의 발생이 바람직하지 않은 억제)이 저감되어, 용량 소자의 특성이 향상된다. 상기의 범위 이 외의 응력이 인가되면, 응력에 기인하는 용량 소자(10)의 특성 악화가 쉽게 생긴다.
또한, 이 효과는 응력이 인장 응력인 것에 의존하는 것이 크고, 가령 응력의 절대량이 같다고 해도, 플라즈마 TEOS 막에서 발생하도록 한 압축 응력의 경우에 비교하여, 본 발명과 같은 오존 TEOS 막의 경우에, 용량 소자는 보다 바람직한 특성을 발휘한다.
오존 TEOS 막에 있어서의 응력이 인장 응력인 것은 이하와 같은 메커니즘에 의한 것으로 생각된다. 즉, 성막시에, 기판 윗면에서 TEOS 가스와 오존이 반응하여 산화 실리콘이 형성되지만, 이 과정에서 부피의 축소(즉, TEOS 가스의 부피와 오존의 부피와의 합계치 보다도, 형성되는 산화 실리콘, 즉 오존 TEOS 막의 부피가 작게 된다)가 생긴다. 또한, 그 후의 열처리에 의해서, 형성된 오존 TEOS 막의 치밀화가 생기어, 막이 더욱 축소된다. 이것에 의해서, 오존 TEOS 막이 인장 응력을 갖게 되어, 이것에 따라, 하부에 위치하는 용량 소자(10)의 용량 절연막(8)에도 같은 인장 응력이 작용한다.
이것에 대하여, 플라즈마 TEOS 막의 경우에는 기상중에서 형성된 고체입자 로서의 산화 실리콘이 퇴적하기 때문에, 기판상에서의 부피 축소가 생기지 않는다. 또한, 고체상의 산화 실리콘은 치밀하게 퇴적하고, 그 후에 팽창하려고 한다. 이 결과, 플라즈마 TEOS 막은 압축 응력을 갖는다고 생각된다. 용량 소자(10)의 용량 절연막(유전체막)(8)에 압축 응력이 작용하면, 상부 전극(9)과 하부 전극(7)을 연결하는 방향의(즉, 기판에 수직인 방향에서의)분극의 발생이 억제되어, 이것에 의해서 용량 소자의 특성의 악화가 야기된다고 생각된다.
또한, 본 발명에 있어서의 제2 보호 절연막(151)인 오존 TEOS 막의 두께는 0.3μm 이상 또한 1μm 이하인 것이 바람직하다. 오존 TEOS 막 (제2 보호 절연막 (151))의 두께가 1μm 이상으로 되면, 오존 TEOS 막이 갖는 응력이 크게 되어, 응력에 기인하는 용량 소자(10)의 특성 악화가 생길 가능성이 발생하며, 또한 이후 공정에서의 제1 열처리에 의해서 크랙이 쉽게 발생된다. 한편, 오존 TEOS 막(제2 보호 절연막(151))의 두께가 0.3μm 이하가 되면, 충분한 스텝 커버리지를 얻을 수 없게 되며, 또한, 제2 배선층(17)을 가공했을 때의 에칭 잔류가 발생할 가능성이 있다.
또한, 본 발명에 있어서의 제2 보호 절연막(151)인 오존 TEOS 막의 성막 시의 오존 농도는 5.5% 이상인 것이 바람직하다. 오존 농도를 5.5% 이상으로 높게 설정함으로써, 오존 TEOS 막 자체의 응력을 저감할 수 있음과 동시에, 그 수분 함유량의 저감 및 열처리에 의한 크랙 발생의 억제 등의 효과를 얻는 것이 가능하게 되어, 용량 소자(10)의 특성이 더욱 향상된다.
상기의 설명에서는 제1 열처리 공정의 열처리 온도를 450℃로 하고 있지만, 300℃ 이상 또한 450℃ 이하이면 된다. 이 온도 범위이면, 오존 TEOS를 사용하여형성된 산화 실리콘막의 치밀화가 가능하게 되어, 용량 소자(10)의 특성이 더욱 향상된다. 또한, 제1 열처리 공정의 처리 분위기는 상술의 산소 분위기를 대신하여, 산소와 다른 가스와의 혼합 분위기를 사용하는 것도 가능하다.
이것에 의해서, 용량 절연막(8)에의 산소의 공급이 가능하게 되어, 용량 소자(10)의 특성이 더욱 향상된다.
제1 열처리 공정의 실시 후에는, 제2 보호 절연막(151)인 오존 TEOS 막이, 1×107dyn/cm2이상 또한 2×109dyn/cm2이하의 인장 응력을 갖고 있는 것이 바람직하다. 즉, 열처리에 의해서 오존 TEOS 막(제2 보호 절연막)(151)의 부피 축소가 생기더라도, 그 응력이 상기의 범위내에 들어 있으면, 용량 소자(10)에 작용하는 응력이 저감되며, 또한 응력에 기인하는 용량 소자의 특성 악화가 억제된다.
또한, 상기의 각 실시예의 설명에서는 제2 배선층(17)으로서 티타늄과 알루미늄과 질화 티타늄과의 적층막을 사용하고 있지만, 티타늄과 알루미늄과의 적층막, 또는 티타늄과 알루미늄과 티타늄 텅스텐과의 적층막을 사용하여도, 같은 효과를 얻을 수 있다.
상술의 설명에서는 제2 열처리 공정의 열처리 온도를 400℃로 하고 있지만, 300℃ 이상 또한 450℃ 이하이면 된다. 이 온도 범위이면, 제2 배선층(17)의 치밀화 및 저 응력화가 가능하게 된다. 또한, 제2 열처리 공정의 처리 분위기를, 상술의 질소 분위기를 대신하여, 아르곤 분위기, 헬륨 분위기, 또는 질소와 이들의 가스와의 혼합 분위기로 하여도, 마찬가지로 제2 배선층(17)의 치밀화 및 저 응력화라는 효과를 얻게 된다.
이상과 같이, 본 발명에 의하면, 용량 소자에 작용하는 응력이 저감되며, 또한 방향이 인장 응력으로 되기 때문에 응력에 기인하는 용량 소자의 특성 악화가 억제되어, 우수한 특성을 갖는 용량 소자가 형성된다. 이 결과, 다층 배선을 사용하여도, 뛰어난 신뢰성을 얻을 수 있다.
Claims (27)
- 반도체 집적 회로가 형성되어 있는 지지기판 위에 형성된, 하부 전극과 용량절연막과 상부 전극을 갖는 용량 소자와,상기 용량 소자를 덮도록 형성된 제1 보호 절연막과,상기 제1 보호 절연막에 형성된 제1 콘택트 홀을 통해 상기 반도체 집적 회로 및 상기 용량 소자에 전기적으로 접속되고, 상기 제1 보호 절연막의 위에 선택적으로 형성된 제1 배선층과,상기 제1 배선층을 덮도록 형성된, 오존 TEOS 막으로 이루어진 제2 보호 절연막과,상기 제2 보호 절연막에 형성된 제2 콘택트 홀을 통해 상기 제1 배선층에 전기적으로 접속되고, 상기 제2 보호 절연막 위에 선택적으로 형성된 제2 배선층과,상기 제2 배선층을 덮도록 형성된 제3 보호 절연막을 구비하는 반도체 장치.
- 제 1 항에 있어서, 상기 용량 절연막은 고유전율을 갖는 유전체막, 또는 강유전체막으로 형성되어 있는 반도체 장치.
- 제 1 항에 있어서, 상기 제2 배선층은 상기 용량 소자의 적어도 일부를 덮도록 상기 제2 보호 절연막 위에 형성되어 있는 반도체 장치.
- 제 1 항에 있어서, 상기 제3 보호 절연막은 산화 실리콘막과 질화 실리콘막 의 적층막인 반도체 장치.
- 제 1 항에 있어서, 상기 용량 소자가 형성되어 있는 부분을 제외한, 상기 제 1 배선층과 상기 제2 보호 절연막의 사이의 영역에 형성된 수소 공급막을 더 구비하는 반도체 장치.
- 제 1 항에 있어서, 상기 제1 배선층은, 티타늄, 질화 티타늄, 알루미늄, 및 질화 티타늄의 적층막; 티타늄, 질화 티타늄, 및 알루미늄의 적층막; 티타늄, 티타늄 텅스텐, 알루미늄, 및 티타늄 텅스텐의 적층막; 또는 티타늄, 티타늄 텅스텐, 및 알루미늄의 적층막인 반도체 장치.
- 제 1 항에 있어서, 상기 제 2 보호 절연막은 3450cm-1에 상당하는 파장에 대한 Si-OH 결합 흡수 계수가 800cm-1이하인 반도체 장치.
- 제 1 항에 있어서, 상기 제2 보호 절연막은 1×107dyn/cm2이상, 또는 3× 109dyn/cm2이하의 인장 응력을 갖는 반도체 장치.
- 제 1 항에 있어서, 상기 제2 보호 절연막의 두께는 0.3μm 이상 또한 1μm 이하인 반도체 장치.
- 제 1 항에 있어서, 상기 제2 배선층은, 티타늄, 알루미늄, 및 질화 티타늄의 적층막; 티타늄과 알루미늄의 적층막; 또는 티타늄, 알루미늄, 및 티타늄텅스텐의 적층막인 반도체 장치.
- 반도체 집적 회로가 형성되어 있는 지지기판 위에, 하부 전극과 용량 절연막과 상부 전극을 순차 형성하여 용량 소자를 형성하는 공정과,상기 용량 소자를 덮도록 제1 보호 절연막을 형성하는 공정과,상기 제1 보호 절연막에 제1 콘택트 홀을 형성하는 공정과,상기 반도체 집적회로 및 상기 용량 소자에 전기적으로 접속하는 제1 배선층을, 상기 제1 콘택트 홀의 안쪽과 상기 제1 보호 절연막 위의 소정의 영역에 선택적으로 형성하는 공정과,상기 제1 배선층을 덮는 제2 보호 절연막을 오존 TEOS 막으로 형성하는 공정과,상기 제2 보호 절연막에 제1 열처리를 실시하는 공정과,상기 제2 보호 절연막에 제2 콘택트 홀을 형성하는 공정과,상기 제1 배선층에 전기적으로 접속하는 제2 배선층을, 상기 제2 콘택트 홀의 안쪽과 상기 제2 보호 절연막 위의 소정의 영역에 선택적으로 형성하는 공정과,상기 제2 배선층에 제2 열처리를 실시하는 공정과,상기 제2 배선층을 덮는 제3 보호 절연막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
- 제 11 항에 있어서, 상기 용량 절연막이 고유전율을 갖는 유전체막, 또는 강유전체막으로 형성되는 반도체 장치의 제조 방법.
- 제 11 항에 있어서, 상기 제2 배선층을 선택적으로 형성하는 공정과 상기 제 2 배선층에 제2 열처리를 실시하는 공정 사이에, 상기 제2 배선층을 마스크로서 사용하여, 상기 제2 보호 절연막을 상기 제1 배선층이 노출되지 않는 정도까지 에칭하는 공정을 더 포함하는 반도체 장치의 제조 방법.
- 제 11 항에 있어서, 상기 제2 배선층은 상기 용량 소자의 적어도 일부를 덮도록 상기 제2 보호 절연막 위에 형성되는 반도체 장치의 제조 방법.
- 제 11 항에 있어서, 상기 제3 보호 절연막을 산화 실리콘막과 질화 실리콘막 과의 적층막으로서 형성하고,상기 산화실리콘 막을, 일정압 CVD법, 감압 CVD법, 또는 플라즈마 CVD법 에 의해서, 실란, 디실란, 또는 오존 TEOS를 사용하여, 인장 응력을 갖도록 형성하는 반도체 장치의 제조 방법.
- 제 11 항에 있어서, 상기 제1 배선층의 형성 후에, 상기 용량 소자가 형성되어 있는 영역을 제외한 상기 제1 배선층의 위에 수소 공급막을 형성하고, 그 후에 제3 열처리를 실시하는 공정을 더 포함하는 반도체 장치의 제조 방법.
- 제 16 항에 있어서, 상기 수소 공급막을, 플라즈마 CVD법에 의해 질화 실리콘막 또는 질화 및 산화 실리콘막으로 형성하는 반도체 장치의 제조 방법.
- 제 16 항에 있어서, 상기 수소 공급막의 형성 후의 상기 제3 열처리는, 300 ℃ 이상 또는 450℃ 이하의 온도에서 실시되는 반도체 장치의 제조방법.
- 제 16 항에 있어서, 상기 수소 공급막의 형성 후의 상기 제3 열처리는, 산소, 질소, 아르곤, 또는 이들의 혼합 가스의 분위기내에서 실시되는 반도체 장치의 제조 방법.
- 제 11 항에 있어서, 상기 제1 보호 절연막은, 일정압 CVD법 또는 감압 CVD법에 의해 실란, 디실란, 또는 오존 TEOS를 사용하여 형성된 산화실리콘 막에 의해서 구성되는 반도체 장치의 제조 방법.
- 제 11 항에 있어서, 상기 제1 보호 절연막은, 일정압 CVD법 또는 감압 CVD법에 의해서 형성된 인 도핑 산화 실리콘막에 의해 구성되는 반도체 장치의 제조 방법.
- 제 11 항에 있어서, 상기 오존 TEOS 막을 사용하여 상기 제2 보호 절연막을 형성한 때의 오존 농도를 5.5% 이상으로 설정하는 반도체 장치의 제조 방법.
- 제 11 항에 있어서, 상기 제1 열처리 후의 상기 제2 보호 절연막은 1×107dyn/cm2이상, 또한 2×109dyn/cm2이하의 인장 응력을 갖는 반도체 장치의 제조 방법.
- 제 11 항에 있어서, 상기 제1 열처리는, 300℃ 이상, 또한 450℃ 이하의 온도에서 실시되는 반도체 장치의 제조 방법.
- 제 11 항에 있어서, 상기 제1 열처리는, 적어도 산소를 포함하는 분위기내에서 실시되는 반도체 장치의 제조 방법.
- 제 11 항에 있어서, 상기 제2 열처리는, 300℃ 이상, 또한 450℃ 이하의 온도에서 실시되는 반도체 장치의 제조 방법.
- 제 11 항에 있어서, 상기 제2 열처리는, 질소, 아르곤, 및 헬륨 중 적어도 1개를 포함하는 분위기내에서 실시되는 반도체 장치의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP97-166991 | 1997-06-24 | ||
| JP16699197 | 1997-06-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990007448A KR19990007448A (ko) | 1999-01-25 |
| KR100339327B1 true KR100339327B1 (ko) | 2002-11-23 |
Family
ID=15841375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025214A KR100339327B1 (ko) | 1997-06-24 | 1998-06-24 | 반도체장치및그제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (4) | US6849887B2 (ko) |
| EP (1) | EP0887864B1 (ko) |
| KR (1) | KR100339327B1 (ko) |
| CN (1) | CN1215914A (ko) |
| DE (1) | DE69831903T2 (ko) |
| TW (1) | TW396454B (ko) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3424900B2 (ja) * | 1997-10-24 | 2003-07-07 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| KR100268453B1 (ko) * | 1998-03-30 | 2000-11-01 | 윤종용 | 반도체 장치 및 그것의 제조 방법 |
| TW460748B (en) * | 1998-05-26 | 2001-10-21 | Matsushita Electronics Corp | Capacitor and method for fabricating the same |
| US6194328B1 (en) * | 1998-12-09 | 2001-02-27 | Advanced Micro Devices, Inc. | H2 diffusion barrier formation by nitrogen incorporation in oxide layer |
| JP3251256B2 (ja) * | 1999-03-01 | 2002-01-28 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US6600185B1 (en) * | 1999-03-10 | 2003-07-29 | Oki Electric Industry Co., Ltd. | Ferroelectric capacitor with dielectric lining, semiconductor memory device employing same, and fabrication methods thereof |
| KR100333641B1 (ko) * | 1999-06-30 | 2002-04-24 | 박종섭 | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 |
| KR100309077B1 (ko) * | 1999-07-26 | 2001-11-01 | 윤종용 | 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 |
| JP4357076B2 (ja) * | 2000-03-27 | 2009-11-04 | 株式会社東芝 | 強誘電体メモリ及びその製造方法 |
| JP3644887B2 (ja) | 2000-04-11 | 2005-05-11 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| JP3907921B2 (ja) * | 2000-06-19 | 2007-04-18 | 富士通株式会社 | 半導体装置の製造方法 |
| JP4008651B2 (ja) * | 2000-10-31 | 2007-11-14 | 株式会社東芝 | 半導体装置とその製造方法 |
| US20030124324A1 (en) * | 2001-11-27 | 2003-07-03 | Kappler Safety Group | Breathable blood and viral barrier fabric |
| US6531325B1 (en) * | 2002-06-04 | 2003-03-11 | Sharp Laboratories Of America, Inc. | Memory transistor and method of fabricating same |
| JP2004039699A (ja) * | 2002-06-28 | 2004-02-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN1666316A (zh) * | 2002-07-03 | 2005-09-07 | 东京电子株式会社 | 对半导体处理参数进行非侵入式测量和分析的方法和装置 |
| JP3835403B2 (ja) * | 2002-11-26 | 2006-10-18 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| US7083694B2 (en) * | 2003-04-23 | 2006-08-01 | Integrated Materials, Inc. | Adhesive of a silicon and silica composite particularly useful for joining silicon parts |
| US7785672B2 (en) * | 2004-04-20 | 2010-08-31 | Applied Materials, Inc. | Method of controlling the film properties of PECVD-deposited thin films |
| JP2006049413A (ja) * | 2004-08-02 | 2006-02-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| GB2421106A (en) * | 2004-12-07 | 2006-06-14 | Hewlett Packard Development Co | A method and apparatus for preparing variable-data documents for publishing |
| WO2006075444A1 (ja) * | 2005-01-12 | 2006-07-20 | Sharp Kabushiki Kaisha | 半導体装置の製造方法、及び半導体装置 |
| JP4968063B2 (ja) | 2005-03-01 | 2012-07-04 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP4546371B2 (ja) * | 2005-09-20 | 2010-09-15 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US20070147462A1 (en) * | 2005-12-23 | 2007-06-28 | Wilcox Dale R | Rapid heating and cooling furnace |
| KR100681677B1 (ko) * | 2005-12-29 | 2007-02-09 | 동부일렉트로닉스 주식회사 | 반도체 소자의 이중 층간 절연막 형성 방법 |
| JP5567247B2 (ja) * | 2006-02-07 | 2014-08-06 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
| JP2007311539A (ja) * | 2006-05-18 | 2007-11-29 | Nec Electronics Corp | 半導体装置 |
| KR100853794B1 (ko) * | 2006-09-12 | 2008-08-25 | 동부일렉트로닉스 주식회사 | 언더컷 방지를 위한 이미지 센서의 제조 방법 |
| JP2009231445A (ja) * | 2008-03-21 | 2009-10-08 | Toshiba Corp | 半導体記憶装置 |
| US8669644B2 (en) * | 2009-10-07 | 2014-03-11 | Texas Instruments Incorporated | Hydrogen passivation of integrated circuits |
| CN104779149A (zh) * | 2014-01-15 | 2015-07-15 | 无锡华润上华半导体有限公司 | 半导体器件的金属电极制造方法 |
| US20160086960A1 (en) * | 2014-09-22 | 2016-03-24 | Texas Instruments Incorporated | Low-Temperature Passivation of Ferroelectric Integrated Circuits for Enhanced Polarization Performance |
| CN107316817B (zh) * | 2016-04-26 | 2020-08-25 | 中芯国际集成电路制造(上海)有限公司 | 封装件及其制造方法 |
| JP6540650B2 (ja) * | 2016-10-19 | 2019-07-10 | 株式会社村田製作所 | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0557937A1 (en) * | 1992-02-25 | 1993-09-01 | Ramtron International Corporation | Ozone gas processing for ferroelectric memory circuits |
| US5561623A (en) * | 1994-02-09 | 1996-10-01 | Fujitsu Limited | High speed DRAM with novel wiring structure |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03133131A (ja) | 1989-10-18 | 1991-06-06 | Mitsubishi Electric Corp | 半導体装置 |
| US5250468A (en) | 1990-02-05 | 1993-10-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device including interlaying insulating film |
| US5132774A (en) * | 1990-02-05 | 1992-07-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including interlayer insulating film |
| JP3131982B2 (ja) | 1990-08-21 | 2001-02-05 | セイコーエプソン株式会社 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
| DE69225082T2 (de) * | 1991-02-12 | 1998-08-20 | Matsushita Electronics Corp | Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung |
| US5650359A (en) | 1991-05-06 | 1997-07-22 | Texas Instruments Incorporated | Composite dielectric passivation of high density circuits |
| EP0516031A1 (en) * | 1991-05-29 | 1992-12-02 | Ramtron International Corporation | Stacked ferroelectric memory cell and method |
| EP0651677B1 (en) * | 1992-07-08 | 1997-10-01 | Nordson Corporation | Apparatus and methods for applying discrete foam coatings |
| US5344797A (en) | 1992-10-30 | 1994-09-06 | At&T Bell Laboratories | Method of forming interlevel dielectric for integrated circuits |
| JPH06291317A (ja) | 1993-03-30 | 1994-10-18 | Sony Corp | 薄膜トランジスタ |
| JPH06350083A (ja) | 1993-06-11 | 1994-12-22 | Natl Space Dev Agency Japan<Nasda> | セラミックス封止型半導体装置 |
| JPH0737988A (ja) | 1993-07-20 | 1995-02-07 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US5439840A (en) | 1993-08-02 | 1995-08-08 | Motorola, Inc. | Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric |
| EP0738013B1 (en) * | 1993-08-05 | 2003-10-15 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method of semiconductor device having a high dielectric constant capacitor |
| JPH07135323A (ja) * | 1993-10-20 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路およびその作製方法 |
| JPH07161952A (ja) | 1993-12-06 | 1995-06-23 | Olympus Optical Co Ltd | 固体撮像装置及びその製造方法 |
| US5503882A (en) | 1994-04-18 | 1996-04-02 | Advanced Micro Devices, Inc. | Method for planarizing an integrated circuit topography |
| EP0689085B1 (en) | 1994-06-20 | 2003-01-29 | Canon Kabushiki Kaisha | Display device and manufacture method for the same |
| US5789762A (en) * | 1994-09-14 | 1998-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor active matrix circuit |
| JP3368726B2 (ja) * | 1995-08-07 | 2003-01-20 | ヤマハ株式会社 | 半導体記憶装置とその製造方法 |
| JP3184771B2 (ja) | 1995-09-14 | 2001-07-09 | キヤノン株式会社 | アクティブマトリックス液晶表示装置 |
| US6004839A (en) * | 1996-01-17 | 1999-12-21 | Nec Corporation | Semiconductor device with conductive plugs |
| US5872401A (en) | 1996-02-29 | 1999-02-16 | Intel Corporation | Deposition of an inter layer dielectric formed on semiconductor wafer by sub atmospheric CVD |
| JP3027941B2 (ja) * | 1996-05-14 | 2000-04-04 | 日本電気株式会社 | 誘電体容量素子を用いた記憶装置及び製造方法 |
| US5990507A (en) * | 1996-07-09 | 1999-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor structures |
| US5750419A (en) * | 1997-02-24 | 1998-05-12 | Motorola, Inc. | Process for forming a semiconductor device having a ferroelectric capacitor |
| US6130102A (en) * | 1997-11-03 | 2000-10-10 | Motorola Inc. | Method for forming semiconductor device including a dual inlaid structure |
-
1998
- 1998-06-23 TW TW087110110A patent/TW396454B/zh not_active IP Right Cessation
- 1998-06-24 CN CN98102652A patent/CN1215914A/zh active Pending
- 1998-06-24 DE DE69831903T patent/DE69831903T2/de not_active Expired - Lifetime
- 1998-06-24 EP EP98111608A patent/EP0887864B1/en not_active Expired - Lifetime
- 1998-06-24 US US09/103,873 patent/US6849887B2/en not_active Expired - Fee Related
- 1998-06-24 KR KR1019980025214A patent/KR100339327B1/ko not_active IP Right Cessation
- 1998-10-20 US US09/175,250 patent/US6174822B1/en not_active Expired - Fee Related
-
2002
- 2002-06-12 US US10/170,168 patent/US20020149082A1/en not_active Abandoned
-
2004
- 2004-10-19 US US10/968,623 patent/US20050082638A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0557937A1 (en) * | 1992-02-25 | 1993-09-01 | Ramtron International Corporation | Ozone gas processing for ferroelectric memory circuits |
| US5561623A (en) * | 1994-02-09 | 1996-10-01 | Fujitsu Limited | High speed DRAM with novel wiring structure |
Also Published As
| Publication number | Publication date |
|---|---|
| US6849887B2 (en) | 2005-02-01 |
| EP0887864B1 (en) | 2005-10-19 |
| CN1215914A (zh) | 1999-05-05 |
| US20050082638A1 (en) | 2005-04-21 |
| US20020149082A1 (en) | 2002-10-17 |
| TW396454B (en) | 2000-07-01 |
| EP0887864A1 (en) | 1998-12-30 |
| KR19990007448A (ko) | 1999-01-25 |
| DE69831903T2 (de) | 2006-04-20 |
| DE69831903D1 (de) | 2006-03-02 |
| US20020056861A1 (en) | 2002-05-16 |
| US6174822B1 (en) | 2001-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100339327B1 (ko) | 반도체장치및그제조방법 | |
| WO1997035339A1 (en) | Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces | |
| KR19980087544A (ko) | 금속-절연체-금속 커패시터를 갖는 반도체장치 및 그 제조방법 | |
| US6888189B2 (en) | Dielectric element including oxide-based dielectric film and method of fabricating the same | |
| JP2846310B1 (ja) | 半導体装置及びその製造方法 | |
| US6479364B2 (en) | Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer | |
| KR100925140B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20010034069A1 (en) | Method of fabricating semiconductor device having ferroelectric capacitor | |
| JP3098923B2 (ja) | 半導体装置およびその製造方法 | |
| KR0165408B1 (ko) | 고유전막 캐패시터의 제조방법 | |
| JP5396943B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09172150A (ja) | 半導体装置の製造方法 | |
| KR100265333B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| KR100436057B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| KR100597598B1 (ko) | 반도체 소자의 고유전체 캐패시터 형성방법 | |
| KR100309127B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100400290B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR19980060522A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2001110804A (ja) | 半導体装置およびその製造方法 | |
| KR20020015421A (ko) | 고유전체 캐패시터의 제조 방법 | |
| KR20000044611A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR19980049912A (ko) | 강유전체 커패시터 제조방법 | |
| KR20050028387A (ko) | 귀금속 금속과 알루미늄을 상부전극으로 갖는 반도체메모리 소자 및 그 형성방법 | |
| KR20000044612A (ko) | 백금 전극을 가진 반도체 소자의 캐패시터 형성방법 | |
| KR20030058590A (ko) | 에프이램(ＦｅＲＡＭ)의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20110421 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |