KR100338114B1 - Method for forming metal film in semiconductor device - Google Patents
Method for forming metal film in semiconductor device Download PDFInfo
- Publication number
- KR100338114B1 KR100338114B1 KR1019950051293A KR19950051293A KR100338114B1 KR 100338114 B1 KR100338114 B1 KR 100338114B1 KR 1019950051293 A KR1019950051293 A KR 1019950051293A KR 19950051293 A KR19950051293 A KR 19950051293A KR 100338114 B1 KR100338114 B1 KR 100338114B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- titanium
- tungsten
- forming
- semiconductor device
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 반도체 소자의 금속층 형성 방법에 관한 것으로, 특히 베리어 금속층을 형성한 후 발생되는 콘택 홀내의 단차 및 표면의 거칠기를 감소시 킬 수 있도록 한 반도체 소자의 금속층 형성 방법에 관한 것이다.The present invention relates to a method of forming a metal layer of a semiconductor device, and more particularly, to a method of forming a metal layer of a semiconductor device to reduce the step height and surface roughness in a contact hole generated after forming a barrier metal layer.
일반적으로 반도체 소자의 제조 공정에서 금속층은 알루미늄(Al)을 증착하여형성한다. 알루미늄(Al)은 실리콘(Si) 등에 대한 접착력이 우수하고, 도핑(Doping)된 실리콘 기판과 저항성 접촉(Ohmic Contact) 특성이 우수하며, 전기적 비저항 값이 타금속들에 비해 비교적 낮다는 장점을 가진다. 그러나 알루미늄(Al)은 저융점 금속이기 때문에 도핑된 실리콘 기판에 접촉되는 경우 알루미늄(Al)과 실리콘(Si)의 상호 확산에 의해 접합 파괴(Junction Spiking), 전자 이동(Electro Migration) 등의 현상을 발생시켜 소자의 신뢰성에 악영향을 미치는 단점을 가진다. 상기와 같은 현상이 발생되는 것을 방지하기 위해 확산 방지용 금속을 증착하여 베리어 금속 (Barrier Metal)층을 형성한다. 상기 확산 방지용 금속은 알루미늄(Al) 및 실리콘(Si)과의 반응성이 없어야 하고, 고온에서 열적 안정성이 우수해야 하며, 또한 알루미늄(Al), 실리콘(Si) 등에 대한 확산 억제 능력이 높고 실리콘(Si)과 저항성 접촉이 가능한 금속이어야 한다. 그러므로 현재 이러한 베리어 금속으로는 티타늄(Ti)/티타늄나이트라이드(TiN)를 사용한다. 그러면 종래 반도체 소자의 금속층 형성 방법을 제 1A 및 제 1B 도를 통해 설명하면 다음과 같다.In general, the metal layer is formed by depositing aluminum (Al) in the manufacturing process of a semiconductor device. Aluminum (Al) has the advantages of excellent adhesion to silicon (Si) and the like, excellent doping contact with the doped silicon substrate and ohmic contact characteristics, and relatively low electrical resistivity compared to other metals. . However, since aluminum (Al) is a low melting point metal, when it comes into contact with a doped silicon substrate, it causes phenomena such as junction spiking and electron migration due to mutual diffusion of aluminum (Al) and silicon (Si). Has a disadvantage in that it adversely affects the reliability of the device. In order to prevent the above phenomenon from occurring, a barrier metal layer is formed by depositing a diffusion preventing metal. The diffusion preventing metal should not have reactivity with aluminum (Al) and silicon (Si), and should have excellent thermal stability at high temperatures, and also have high diffusion suppressing ability against aluminum (Al), silicon (Si), and silicon (Si). ) Shall be a metal capable of resistive contact with it. Therefore, this barrier metal is currently used titanium (Ti) / titanium nitride (TiN). A method of forming a metal layer of a conventional semiconductor device will now be described with reference to FIGS. 1A and 1B.
종래에는 제 1A 도에 도시된 바와 같이 접합 영역(2)이 형성된 실리콘 기판(1)상에 절연층(3)을 형성하고, 상기 접합 영역(2)이 노출되도록 상기 절연층(3)을 패터닝하여 콘택 홀(4)을 형성한다. 그리고 제 1B 도에 도시된 바와 같이 상기 접합 영역(2)과의 접촉 저항을 감소시키며, 상기 실리콘 기판(1)과의 접착성을 증가시키기 위하여 전체 상부면에 티타늄(Ti) 및 티타늄나이트라이드(TiN)를 순차적으로 증착하여 베리어 금속층(5)을 형성한 후 확산 방지 효과를 증대시키기 위하여 450℃의 온도에서 열처리 공정을 실시한다. 이후 상기 베리어 금속층(5)상에 알루미늄(Al)과 같은 금속을 증착하여 금속층(6)을 형성한다. 그런데 상기 티타늄(Ti) 및 티타늄나이트라이드(TiN) 증착시 형성된 결정 (Grain)이 상기 열처 리 공정시 성장되어 표면의 상태가 거칠어지고, 자체 저항이 증가되기 때문에 소자의 전기적 특성이 저하되며, 상기 콘택 홀(4)내에서의 높은 단차로 인해 상기 금속층(6)의 층덮힘(Stepcoverage) 특성이 불량해진다.Conventionally, as illustrated in FIG. 1A, an insulating layer 3 is formed on a silicon substrate 1 on which a junction region 2 is formed, and the insulation layer 3 is patterned so that the junction region 2 is exposed. To form the contact holes 4. As shown in FIG. 1B, titanium (Ti) and titanium nitride (Ti) and titanium nitride are formed on the entire upper surface in order to reduce contact resistance with the junction region 2 and to increase adhesion with the silicon substrate 1. After the TiN) is sequentially deposited to form the barrier metal layer 5, a heat treatment process is performed at a temperature of 450 ° C. in order to increase the diffusion preventing effect. Thereafter, a metal such as aluminum (Al) is deposited on the barrier metal layer 5 to form a metal layer 6. However, grains formed during the deposition of titanium (Ti) and titanium nitride (TiN) are grown during the heat treatment process, resulting in a rough surface state and an increase in self resistance. Due to the high step in the contact hole 4, the step coverage characteristic of the metal layer 6 becomes poor.
따라서 본 발명은 티타늄(Ti) 및 티타늄 텅스텐(TiW)을 순차적으로 증착하여 베리어 금속층을 형성하며, 상기 베리어 금속층상에 텅스텐(W)을 증착한 후 금속을 증착하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 금속층 형성 방법을 제공하는 데 그 목적이 있다.Therefore, the present invention forms a barrier metal layer by sequentially depositing titanium (Ti) and titanium tungsten (TiW), and the above disadvantages can be solved by depositing metal after depositing tungsten (W) on the barrier metal layer. It is an object to provide a method for forming a metal layer of a semiconductor device.
상기 한 목적을 달성하기 위한 본 발명은 접합 영역이 형성된 실리콘 기판상에 절연층을 형성하고, 상기 접합 영역이 노출되도록 상기 절연층을 패터닝하여 콘택 홀을 형성하는 단계와, 상기 단계로부터 전체 상부면에 티타늄 및 티타늄 텅스텐을 순차적으로 증착하여 베리어 금속층을 형성하는 단계와, 상기 단계로부터 상기 베리어 금속층상에 텅스텐층 및 금속층을 순차적으로 형성하는 단계로 이루어지는 것을 특징으로 하며, 상기 금속층을 형성하는 단계로부터 상기 금속층상에 반사 방지막을 형성하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, an insulating layer is formed on a silicon substrate on which a junction region is formed, and the contact layer is formed by patterning the insulation layer so that the junction region is exposed. Sequentially depositing titanium and titanium tungsten in to form a barrier metal layer; and from the step, sequentially forming a tungsten layer and a metal layer on the barrier metal layer. Forming an anti-reflection film on the metal layer.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
제 2A 내지 제 2D 도는 본 발명에 따른 반도체 소자의 금속층 형성방법을 설명하기 위한 소자의 단면도로서,2A to 2D are cross-sectional views of a device for explaining a method of forming a metal layer of a semiconductor device according to the present invention.
제 2A 도는 접합 영역(12)이 형성된 실리콘 기판(11)상에 절연층(13)을 형성하고, 상기 접합 영역(12)이 노출되도록 상기 절연층(13)을 패터닝하여 콘택 홀(14)을 형성한 상태의 단면도이고, 제 2B 도는 스퍼터링(Sputtering) 증착 방법으로 250 내지 350℃의 온도에서 전체 상부면에 티타늄(Ti) 및 티타늄 텅스텐(TiW)을 순차적으로 증착하여 베리어 금속층(15)을 형성한 상태의 단면도로서, 이때 상기 티타늄(Ti)은 150 내지 250Å의 두께로 증착되고, 상기 티타늄 텅스텐(TiW)은 450 내지 550Å의 두께로 증착된다. 또한 상기 티타늄 텅스텐(TiW) 증착시 티타늄(Ti)과 텅스텐(W)의 혼합비는 1 : 1이 되도록 한다.2A or the insulating layer 13 is formed on the silicon substrate 11 having the junction region 12 formed thereon, and the insulating layer 13 is patterned so that the junction region 12 is exposed to form the contact hole 14. FIG. 2B is a cross-sectional view of the formed state, and FIG. 2B shows a barrier metal layer 15 by sequentially depositing titanium (Ti) and titanium tungsten (TiW) on the entire upper surface at a temperature of 250 to 350 ° C. by a sputtering deposition method. As a cross-sectional view of one state, the titanium (Ti) is deposited to a thickness of 150 to 250Å, the titanium tungsten (TiW) is deposited to a thickness of 450 to 550Å. In addition, when the titanium tungsten (TiW) is deposited, the mixing ratio of titanium (Ti) and tungsten (W) is 1: 1.
제 2C 도는 저압 화학 기상 증착 방법으로 상기 베리어 금속층(15)상에 텅스텐(W)을 1500 내지 2500Å의 두께로 증착하여 텅스텐층(16)을 형성하므로써 상기 콘택 홀(14)내의 단차가 감소되며, 결정의 크기 감소로 표면의 거칠기가 감소된 상태의 단면도로서, 상기 텅스텐(W)은 300 내지 400mTorr의 압력 및 350 내지 400℃의 온도 상태에서 증착되며, 이때 상기 베리어 금속층(15)은 상기 텅스텐(W)의 접착력을 증가시키며, 반응 가스의 확산을 방지하는 역할을 한다.Step 2 in the contact hole 14 is reduced by depositing tungsten (W) to a thickness of 1500 to 2500 kPa on the barrier metal layer 15 by the method of 2C or low pressure chemical vapor deposition. As the size of the crystal decreases, the surface roughness is reduced, and the tungsten (W) is deposited at a pressure of 300 to 400 mTorr and a temperature of 350 to 400 ° C., wherein the barrier metal layer 15 is formed of the tungsten ( It increases the adhesion of W), and serves to prevent the diffusion of the reaction gas.
제 2D 도는 상기 텅스텐층(16)상에 알루미늄(Al)과 같은 금속을 증착하여 금속층(17)을 형성한 후 사진 공정시 높은 반사율을 갖는 상기 금속층(17)으로 인한 빛의 난반사를 방지하기 위해 상기 금속층(17)상에 반사 방지막(18)을 형성한 상태의 단면도로서, 상기 반사 방지막(18)은 티타늄나이트라이드(TiN)를 증착하여 형성한다. 이후 마스크 및 식각 공정을 거치게 되는데, 상기 텅스텐층(16)으로 인해 금속 찌꺼기의 제거가 용이해진다.In order to prevent diffuse reflection of light due to the metal layer 17 having a high reflectivity during the photolithography process after forming a metal layer 17 by depositing a metal such as aluminum (Al) on the tungsten layer 16 in FIG. The anti-reflection film 18 is formed on the metal layer 17, and the anti-reflection film 18 is formed by depositing titanium nitride (TiN). Subsequently, a mask and an etching process are performed. The tungsten layer 16 facilitates the removal of metal residue.
상술한 바와 같이 본 발명에 의하면 티타늄(Ti) 및 티타늄 텅스텐(TiW)을 순차적으로 증착하여 베리어 금속층을 형성하며, 상기 베리어 금속층상에 텅스텐(W)을 증착한 후 금속을 증착하므로써 콘택 홀내에서 금속의 층덮힘 특성을 향상시키며, 표면의 거칠기를 감소시켜 소자의 전기적 특성이 향상될 수 있다. 또한 상기 베리어 금속층을 형성한 후 확산 방지 효과를 증대시키기 위한 열처리 공정을 실시하지 않으며, 상기 텅스텐층으로 인해 금속층 패터닝시 금속 찌꺼기의 제거가 용이해지므로 공정의 단순화를 이룰 수 있는 탁월한 효과가 있다.As described above, according to the present invention, a barrier metal layer is formed by sequentially depositing titanium (Ti) and titanium tungsten (TiW), and depositing metal after depositing tungsten (W) on the barrier metal layer to deposit metal in the contact hole. It is possible to improve the layer covering property of the device and to reduce the surface roughness, thereby improving the electrical properties of the device. In addition, after the barrier metal layer is formed, a heat treatment process is not performed to increase the diffusion prevention effect, and the tungsten layer facilitates the removal of metal residues during the patterning of the metal layer, and thus has an excellent effect of simplifying the process.
제 1A 및 제 1B 도는 종래 반도체 소자의 금속층 형성 방법을 설명하기 위한 소자의 단면도.1A and 1B are cross-sectional views of a device for explaining a method of forming a metal layer of a conventional semiconductor device.
제 2A 내지 제 2D 도는 본 발명에 따른 반도체 소자의 금속층 형성방법을 설명하기 위한 소자의 단면도.2A to 2D are cross-sectional views of a device for explaining a method of forming a metal layer of a semiconductor device according to the present invention.
* 도면이 주요 부분에 대한 부호의 설명 *Description of symbols for the main parts of the drawing
1 및 11: 실리콘 기판 2 및 12: 접합 영역1 and 11: silicon substrates 2 and 12: junction region
3 및 13: 절연층 4 및 14: 콘택 홀3 and 13: insulation layers 4 and 14: contact holes
5 및 15: 베리어 금속층 6 및 17: 금속층5 and 15: barrier metal layer 6 and 17: metal layer
16: 텅스텐층 18: 반사 방지막16: tungsten layer 18: antireflection film
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950051293A KR100338114B1 (en) | 1995-12-18 | 1995-12-18 | Method for forming metal film in semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950051293A KR100338114B1 (en) | 1995-12-18 | 1995-12-18 | Method for forming metal film in semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100338114B1 true KR100338114B1 (en) | 2002-11-02 |
Family
ID=37480082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950051293A KR100338114B1 (en) | 1995-12-18 | 1995-12-18 | Method for forming metal film in semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100338114B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0464231A (en) * | 1990-07-04 | 1992-02-28 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1995
- 1995-12-18 KR KR1019950051293A patent/KR100338114B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0464231A (en) * | 1990-07-04 | 1992-02-28 | Fujitsu Ltd | Manufacture of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3175721B2 (en) | Method for manufacturing semiconductor device | |
KR100290467B1 (en) | Method of forming a metal barrier film in a semiconductor device | |
KR100338114B1 (en) | Method for forming metal film in semiconductor device | |
KR100220933B1 (en) | Forming method for metal wiring of semiconductor device | |
KR100480582B1 (en) | Fabricating method of barrier film of semiconductor device and fabricating method of metal wiring using the same | |
JPH05234935A (en) | Semiconductor device and its manufacture | |
JP3288010B2 (en) | Method for forming metal wiring of semiconductor device | |
US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
KR0156126B1 (en) | Formation method of contact hole in semiconductor device | |
KR100237682B1 (en) | Method of forming interconnector of semiconductor device | |
KR100187669B1 (en) | Method for forming diffusion preventing film of semiconductor device | |
KR100187675B1 (en) | Method of forming barrier metal layer in a semiconductor device | |
KR100252915B1 (en) | Metal line of semiconductor device and method for fabricating the same | |
AU608042B2 (en) | Chip contacts without oxide discontinuities | |
JP3085745B2 (en) | Method for manufacturing semiconductor device | |
KR19990006108A (en) | Barrier Metal Deposition Method | |
KR100332131B1 (en) | Method for forming metal film in semiconductor device | |
KR100265837B1 (en) | Method for forming barrier metal layer of semiconductor device | |
KR100342826B1 (en) | Method for forming barrier metal layer of semiconductor device | |
KR930001896B1 (en) | Metal line structure of semiconductor apparatus and building method thereof | |
KR100560292B1 (en) | Metal wiring formation method of semiconductor device | |
KR100252843B1 (en) | Method for forming diffusion barrier film of semiconductor device | |
KR100250730B1 (en) | Process for fabricating barrier metal layer of semiconductor device | |
JPH01309356A (en) | Wiring structure of semiconductor device and its formation | |
KR100406676B1 (en) | Method for forming barrier metal of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |