KR100337905B1 - 전기적 파라미터를 감지하는 합체형 저항기 - Google Patents

전기적 파라미터를 감지하는 합체형 저항기 Download PDF

Info

Publication number
KR100337905B1
KR100337905B1 KR1019960704309A KR19960704309A KR100337905B1 KR 100337905 B1 KR100337905 B1 KR 100337905B1 KR 1019960704309 A KR1019960704309 A KR 1019960704309A KR 19960704309 A KR19960704309 A KR 19960704309A KR 100337905 B1 KR100337905 B1 KR 100337905B1
Authority
KR
South Korea
Prior art keywords
resistor
circuit
current
coupled
component
Prior art date
Application number
KR1019960704309A
Other languages
English (en)
Other versions
KR970701352A (ko
Inventor
그레고리 제이. 스미스
데이비드 제이. 쿤스트
Original Assignee
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내셔널 세미콘덕터 코포레이션 filed Critical 내셔널 세미콘덕터 코포레이션
Publication of KR970701352A publication Critical patent/KR970701352A/ko
Application granted granted Critical
Publication of KR100337905B1 publication Critical patent/KR100337905B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/203Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801Structure
    • H01L2224/48011Length
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01011Sodium [Na]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01043Technetium [Tc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20753Diameter ranges larger or equal to 30 microns less than 40 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Secondary Cells (AREA)

Abstract

집적 회로 (120) 패키지내의 전기적 파라미터를 감지하는 리드프레임 (200)은 집적 회로 (120) 에 연결하는 복수개의 리드에 접속된 복수개의 패터닝된 도전성 패드 ( conductive pad ; 202, 204 )를 지니는 상호 접속 패턴 ( pattern ), 및 상기 리드프레임 (200)과 일체형을 이루며 상기 리드중 두개 사이에 저항성 연결부를 형성하도록 선택된 도전성 패드 (202, 204) 를 접속하는 저항기 (122) 를 포함한다.

Description

전기적 파마미터를 감지하는 합체형 저항기
발명의 배경
발명의 분야
본 발명은 전기회로 조립체에 관한 것으로, 보다 구체적으로는 전기적 파라미터 ( electrical parameter )를 측정하기 위한 저항기를 공급하는 전기회로 조립체에 관한 것이다.
관련기술의 설명
전지식 전자 디바이스는 전지 셀의 전류를 모니터링 ( monitoring )하는 전자기기를 종종 포함한다. 충전 또는 방전 방향 어느 하나로의 과도 전류는 상기 셀을 손상시키거나 상기 디바이스의 안전성을 떨어뜨릴 수 있다. 셀 전류를 모니터링하는 하나의 기술은 전지셀의 양단자와 음단자 사이의 감지 저항기 ( sense resistor )를 부하나 충전 소자와 직렬로 연결하는 것을 수반한다. 예컨대 1 ohm 미만의 낮은 저항을 갖는 개별적 감지 저항기는 셀 전류가 디바이스 동작에 영향을 미치지 않고 측정되도록 전체 셀 전압에서 단지 적은 전압 강하를 일으킨다. 불운하게도, 알맞은 정확도를 갖는 감지 저항기는 부피가 크고 값이 비싸다. 게다가, 이와 같은 감지 저항기는 고온도 계수를 가짐으로써 작동 온도의 전형적인 변화는 셀 전류 측정시 바람직하지 않은 요동 ( flunctuation )을 초래한다.
감지 저항기를 합체한 계측 회로의 이러한 단점들을 피하기 위해, 일부 설계자들은 단절 스위치 뿐만 아니라 저항기로서 사용되도록 전지 셀 사이에 직렬 연결된 도전성 MOSFET을 이용하여 왔다. 그렇지만, MOSFET 디바이스의 대단히 큰 온도 및 게이트 구동 가변성으로 인해 MOSFET 구현시 단점들이 발생한다.
발명의 요약
본 발명에서, 감지 저항기는 리드프레임 조립체의 일부로서 집적 회로 패키지내에 합체되어, 전류 감지 회로의 크기 및 비용을 유리하게 감소 시킨다. 게다가, 이와같은 통합 감지 저항기는 향상된 정확도, 안전하게 전도하고 비교적 높은 집적 회로 전류 (예컨대, 40A까지)의 가능출력 및 표준 저항기와 비교되는 향상된 온도 안전성을 갖는다.
본 발명에는 상기 저항기의 온도 계수로 부터 일어나는 온도 변화에 의해 초래되는 측정 요동을 보상하는 집적 회로가 포함된다. 상기 집적 회로는 온도 보상 능력을 지니는 감지 전자기기를 포함한다.
상기 및 다른 이점들은 제 1 실시예, 즉 집적 회로 패키지에서 전기적 파라미터를 감지하는 리드프레임에서 성취된다. 상기 리드프레임에는 집적 회로에 연결하기 위한 복수개의 리드 ( lead )에 접속된 복수개의 패턴형 도전성 패드를 지니며 상기 리드중 두개 사이에 저항성 결선을 형성하도록 선택된 도전성 패드를 연결하는 저항기를 지니는 상호접속 패턴이 포함된다.
본 발명의 제 2 실시예에서, 집적 회로 패키지에서 전기적 피라미터를 감지하는 장치는 리드프레임, 및 상기 리드프레임과 합체되고 집적 회로에 접속하기 위한 복수개의 리드에 접속된 복수개의 패턴형 도전성 패드를 지니는 사호 접속 패턴을 포함한다. 또한 상기 장치는 리드중 두 개 사이에 저항성 결선을 형성하도록 선택된 도전성 패드를 접속하는 저항기를 포함한다.
본 발명의 제 3 실시예에서, 전자회로 구성요소는 일반적으로 평평한 상부를 지니며, 상기 일반적으로 평평한 상부에 합체되어, 집적 회로의 리드에 접속하기 위한 복수개의 상호접속 세그먼트를 포함하는 도전성 상호 접속 패턴을 지니는 리드프레임을 포함한다. 또한 상기 전자회로 구성요소는 리드중 두 개의 사이에 저항성 결선을 형성하도록 선택된 상호 접속 세그먼트를 접속하는 저항기를 포함한다.
다음은 유사한 참조 문자가 부분을 가리키는 도면에 관한 것이다.
도 1 은 전기적 파라미터의 감지용 집적 회로를 합체한 회로의 계략적인 다이어그램.
도 2 는 전류 감지 저항기의 상호 접속 패턴의 제 1 실시예.
도 3 은 전류 감지 저항기의 상호 접속 패턴의 제 2 실시예.
도 4 는 두 개의 선택된 도전성 패드 사이에 결선을 각각 형성하는 복수개의 도전성 금속 와이어 본드( wire bond )로서 형성되는 전류 감지 트랜지스터의 한 실시예.
도 5 는 온도 보상 회로를 포함하는 감지 증폭기 비교회로.
도 6 은 온도 보상 회로를 제공하는 감지 증폭 비교기의 변형 실시예.
바람직한 실시예의 상세한 설명
도 1 은 전기적 파라미터의 감지용 합체형 저항기를 통합한 회로의 계락적인다이어그램을 예시한다. 상기 예시적인 회로는 리듐-이온 전지팩(100)이다. 리듐-이온 전지팩 (100)은 리듐 전지 보호 및 전하 제어 집적 회로(120), 및 예시적으로는 직렬 접속형 셀인 전지 셀(102, 104)을 포함한다.
변형적으로, 직렬 셀들의 평행한 결합은 전지 셀에 이용된다. 또한 리듐-이온 전지 팩 (100)은 한 쌍의 전력 N-채널 MOSFET (110, 112)을 포함한다 - - 전지 셀 (102, 104)과 직렬 접속된 과전압 MOSFET (110) 및 부족전압 MOSFT (112). MOSFET (110, 112)은 미리 한정된 명세 ( specification )를 얻어내기 위해 선택된다. 예를 들면, 두 개의 NDS8410 N-채널 D - MOSFET ( 9A, 15MOhm RDS(ON), 20V, 8핀 SOIC )은 연속적인 셀 전류의 5.5A 까지 구체화하는 용도에서 이용된다. 3.3A 까지의 연속적인 셀 전류에 대해, NDS8936 N-채널 D - MOSFET ( 5A, 30MOhm RDS(ON), 20V, 8핀 SOIC )이 적당하다. 또한 리듐-이온 전지 팩 (100)은 2평방 센티미너보다 작은 인쇄 회로 보드 (도시되지 않음), 4개의 보호 저항기 ( 160, 162, 164, 166)및 하나의 0.1 μF 바이패스 콘덴서 (168)를 포함한다.
상기 리듐 전지 보호 직접 회로 (120)는 합체형 전류 감지 저항기(122)를 포함한다. 적당한 집적 회로 전류 감지 저항기 (122)는 낮은 저항값 ( 1-25 mOhm ), 을 지니며 높은 전류 ( 1-40A )를 수용한다. 전류 감지 저항기 (122)는 리드 프레임의 일부로서 플라스틱 캡슐봉입된 집적 회로의 두 리드 사이에 형성된다. 한 예시적인 실시예에서, 전류 감지 저항기 (122)는 5 미리오옴 ( mΩ )의 저항을 갖는다. 이 전류 감지 저항기는 폭이 대략 8 mil 정도이다. 5 미리오옴의 저항을 갖는구리 전류 감지 저항기 (122)는 길이가 대략 300 mil 정도이다. 합금으로 제조된 저항기들은 길이가 보다 짧다. 압형 ( stamped ) 저항기의 정확도는 15 % 만큼 양호할 수 있다.
리듐 전지 보호 및 전하 제어 집적 회로 (120)는 셀 (102, 104)의 과전압 및 과전류 충전을 검출하는 OV 검출 회로 및 셀 (102, 104)의 부족전압 및 과전류 방전을 검출하는 UV 검출 회로 (132)를 포함한다. 감지 회로 (134)는 전류 감지 저항기 (122)의 두 측면상의 노드로 부터 전기적 파라미터를 측정한다.
이네이블 핀 ( enable pin ; 140 )은 이네이블 회로 (136)에 접속된 고 임피던스 핀이다. 이네이블 회로 (136)는 다중 이네이블 선로를 사용하여 OV 검출회로 (130), UV 검출회로 (132), 및 감지회로 (134)의 동작을 지배한다. 이네이블 회로 (136)는 리듐-이온 전지팩 (100)이 사용되지 않고 MOSFET (110, 112)을 디스에이블 ( disable )시키는 경우 리듐 전지 보호 및 전하 제어 집적 회로(120)를 전력 감소시키는 데, 이 경우 언제나 이네이블 핀(140)상의 이네이블 신호는 리듐-이온 전지 팩 (100)이 적당한 소오스 또는 충전기로 부터 단선되는 경우와 같이 부동 ( float ) 상태에 있다. 또한 이네이블 핀 (140)의 부동 상태로 인해 이네이블 회로 (136)는 리듐 보호 및 전하 제어 집적 회로 (120)를 전력 - 감소 모드로 강제시킨다. 양전압 단자 (142)에 이네이블 회로 (140)를 단락 ( short ) 시키면 리듐 전지 보호 및 전하 제어 집적 회로(120)의 모든 기능이 이네이블된다. 양전압 단자 (142)는 리듐-이온 전지 팩 (100)의 양 (+) 단자에 접속된다. 음전압 단자 (144)는 리듐-이온 전지 팩 (100)의 음 (-) 단자에 접속된다.
VDD 단자 (146)는 리듐 전지 보호 및 전하 제어 집적 회로 (120) 및 감지 회로 (134)에 양전원 전압을 공급한다. VSS 단자 (148)는 리듐 전지 보호 및 전하 제어 집적 회로 (120) 및 감지 회로 (134)에 음전원 전압을 제공한다. 과전압 핀 (150)은 과전압 MOSFET (110)으로의 게이트 구동을 지배한다. OV 검출 회로 (130)는 과전압 상태가 존재하지 않는 경우 과전압 MOSFET (110)의 게이트에 구동 신호를 인가한다. 부족전압 핀 (152)은 부족전압 MOSFET (112)으로의 게이트 구동을 지배한다. 부족전압 MOSFET (112)은 UV 검출회로 (132)의 제어하에 부족전압 상태가 없을 경우 구동 신호를 수신한다. RSENSE 핀 (154)은 하나의 감지회로 (134) 입력 단자에 접속하는 노드 및 전류 감지 저항기 (122)에 접속하는 노드로서 이용된다.
리듐전지 보호 및 전하 제어 집적 회로 (120)는 과충전되거나 부족 충전되는 전지 셀을 자동적으로 단선시키고 나서 상기 셀을 재 접속하기 위한 적당한 전지팩 상태를 자동적으로 검출한다.
리듐전지 보호 및 전하 제어 집적 회로 (120)늘 한쌍의 전력 N-채널 MOSFET (110, 112)의 활성 및 불활성을 제어한다. 한쌍의 전력 N-채널 MOSFET (110, 112)은 전기적인 과도 스트레스 ( over - stress )로 부터 전지셀 (102, 104)을 보호한다. 리듐전지 보호 및 전하제어 집적 회로(120)는 셀 전압 각각을 최소 및 최대 한계치와 비교하고 전류 감지 저항기 (122)의 양단 전압을 측정하여 리듐-이온 전지 팩 (100)내의 양방향의 전류 흐름을 모니터링한다.
전류 감지 저항기 (122)는 예를들어 5mOhm의 저항을 지니며 ( ± 10% (예컨대, 5A 중 0.5A) ) 최대 전류 정확도를 제공한다. 리듐 전지 보호 및 전하 제어 집적 회로 (120)는 셀 전압이 최대 한계치 이하로 떨어지거나 최대 한계치를 초과할 때 마다 한쌍의 전력 N-채널 MOSFET (110, 112) 중 하나를 불성화시킨다. 리듐 이온 전지 보호 및 전하 제어 집적 회로(120)는 짧은 지속 기간의 서지 장애 ( surge fault )에 응답하지 않는다.
한 쌍의 전력 N-채널 MOSFET (110, 112) 중 어느 하나가 불활성화되는 경우, 리듐 전지 보호 및 전하 제어 집적 회로 (120)는 상기 불활성화된 MOSFET이 재활성화되는지의 여부를 결정하도록 두개의 전력 N-채널 MOSFET (110, 112)의 양단 전위를 모니터링한다.
리듐 전지 보호 및 전하 제어 집적 회로 (120)는 또한 전류 감지 저항기 (122)의 양단에서 감지된 전압을 이용하여 저항기 (122)의 온도 변화를 보상한다.
리듐 전지 보호 및 전하 제어 집적 회로 (120)는 어느 하나의 셀이 OV만큼 낮은 전압을 갖는 경우에도 충전이 개시되도록 한다.
이네이블된 핀 (140) 은 우발적인 단락을 방지하고 리듐-이온 전지 팩(100)의 저장 수명을 연장하는데 이용된다.
리듐 전지 보호 및 전하 제어 집적 회로 (120)는 전류 감지 저항기(122)의 양단 전압을 측정하여 전지셀 (102, 104)내의 전지 전압 및 전류를 연속적으로 모니터링한다. " 저속 샘플링 " ( slow sampling ) 동작에서, 리듐 전지 보호 및 저하 제어 집적 회로 (120)는 tSLEEP타이밍 주기 사이에서 전류 감지 저항기 (122)의 양단 전압을 샘플링한다. tSLEEP타이밍 주기 동안, 전력은 정밀 기준 소오스 (도시되지 않음)로 부터 제거된다. 상기 저속 샘플링 동작은 리듐 전지 보호 및 전하 제어 집적 회로 (120)의 평균 전원 전류를 크게 감소시킨다. 예를들면, 전형적인 평균 전류 유출은 대략 1μA이다.
리듐 전지 보호 및 전하 제어 집적 회로 (120)는 측정된 전지 전압을 예컨대 4.35 V±1% ( 0℃ 내지 + 80℃ )의 전압 VMAX 와 비교하여 전지셀 (102, 104)의 과전압 상태를 검출한다. 전지 셀 (102, 104) 중 어느 하나의 측정된 전지 전압이 선택된 t과전압시간 주기 보다 긴 시간 지속기간 동안 VMAX를 초과하는 경우, 리듐 전지 보호 및 전하 제어 집적 회로 (120)는 과전압 MOSFET (110)을 불활성화시킨다. t과전압시간 주기는 tSLEEP사이클, 예컨대 5개의 tSLEEP사이클의 선택된 갯수를 셈으로써 시간 측정된다. 리듐 전지 보호 및 전하 제어 집적 회로 (120)는 과전압 MOSFET (110)의 불활성화를 제어하기 위해 여러 상태를 검출한다. 리듐 전지 보호 및 전하 제어 집적 회로(120)는 셀 전압이 VMAX 미만으로 떨어질 때 계속적으로 셀전압을 측정하고 과전압 MOSFET (110)을 재활성화시킨다. 리듐-이온 전지팩 (100)에 대한 부하의 사용이나 상기 전지팩 (100)의 단선 및 재결선은 VMAX 미만의 셀 전압을 감소시키기에 보통 충분하여, 과전압 MOSFET (110)의 불활성화를 초래한다.
리듐 전지 보호 및 전하 제어 집적 회로 (120)는 측정된 전지 전압을 전압( VMIN )과 비교하여 전지 셀 (102, 104)의 과전압을 검출한다. 전지셀 (102, 104) 중 어느 하나의 측정된 전지 전압이 선택된 t부족전압시간 주기 보다 긴 시간 지속기간 동안 1.8V ± 4% ( 0 ℃ 내지 + 80 ℃ ) 등의 VMIN 미만으로 떨어지는 경우, 리듐 전지 보호 및 전하제어 집적 회로 (120)는 부족전압 MOSFET (112)을 불활성화 시키고 전력-감소 모드에 들어간다. t부족전압시간 주기는 tSLEEP사이클, 예컨대 5개의 tSLEEP사이클의 선택된 갯수를 셈하여 시간 측정된다. 리듐-이온 전지팩 (100)에 대한 충전기의 사용이나 상기 전지팩 (100)의 단선 및 재결선으로 전력 -감소 모드로 부터의 회복이 촉진된다.
전력 - 감소 모드에서, 전형적인 평균 전류 유출은 대략 200mA이다.
리듐 전지 보호 및 전하 제어 집적 회로 (120)는 전류 한계치 ( IMAX-CHG)를 전류 감지 저항기 (122)의 실제 전류와 비교함으로써 전지가 충전될 때 과전류 상태를 검출한다. 전류가 선택된 t과전류시간 주기 보다 긴시간 지속기간 동안 IMAX-CHG를 초과하는 경우, 리듐 전지 보호 및 전하 제어 집적 회로 (120)는 과전압 MOSFET(110)을 불활성화 시키고 전력 감소 모드에 들어간다. 또한 리듐 전지 보호 및 전하 제어 집적 회로 (120)는 전류 한계치 ( IMAX-DIS)를 전류 감지 저항기(122)와 비교함으로써 전지가 방전될 때 과전류 상태를 검출한다. 전류가 선택된 t과전류시간 주기 보다 긴 시간 지속기간 동안 IMAX-DIS를 초과하는 경우, 리듐 전지 보호 및 전하 제어 집적 회로 (120)는 부족전압 MOSFET (112)을 불활성화시키고 전력 감소 모드에 들어간다. 사용된 충전기나 부하로부터 전지팩 (100)을 단선 및 재결선하면 전력 감소 모드에서 도전 ( conduction ) 모드로의 회복이 이루어진다.
과전류 MOSFET (110)이 불활성화되는 경우, 리듐 전지 보호 및 전하 제어 집적 회로 (120)는 부하가 리듐-이온 전지팩 (100)에 사용되었는지를 결정하기 위해 두개의 전력 N-채널 MOSFET (110, 112)의 양단 전위를 모니터링 한다. 그러한 경우, 과전압 MOSFET (110)은 재활성화된다.
부족전압 MOSFET (112)이 불활성화되는 경우, 리듐 전지 보호 및 전하 제어 집적 회로 (120)는 충전기가 리듐-이온 전지팩 (100)에 사용되었는지를 결정하기 위해 두개의 전력 N-채널 MOSFET (110, 112)의 양단 전위를 모니터링한다. 그러한 경우, 부족 전압 MOSFET (112)은 재활성화된다.
제 2 도에 예시된 한 실시예에서, 전류 감지 저항기 (122)는 리드프레임(200)의 상호 접속 패턴을 형성하는 과정의 일부로서 형성된다. 따라서, 전류 감지 저항기 (122)는 선택된 도전성 패드 (202, 204)를 전기적으로 접속하는 패터닝된 도전성 패드로서 형성되는데, 상기 패드(202, 204)는 그 다음에 집적 회로 리드에 접속된다. 상호 접속을 이루고 있는 금속 박판은 스탬핑에 의해 형성되어 패터닝된다. 패터닝된 도전성 패드 (202, 204)는 리듐 전지 보호 및 전하 제어 집적 회로 (120) (제 2 도에는 도시되지 않음)의 리드에 부착된다. 전류 감지 저항기 (122)는 상기 금속 박판으로 부터 집적 회로 리드중 두 개에 접속되는 상호 접속 도전성 패드(202, 204)까지 패터닝된다.
적당한 저항을 얻기위해, 상기 금속 박판으로 부터 형성된 전류 감지 저항기 (122)는 일반적으로 연장된 길이 및 적은 폭을 갖는다. 적당한 저항을 얻기 위한 한가지 기술은 길고 얇은 S자형 패턴으로 저항기 (122)를 형성하는 것을 수반한다.
변형 실시예에서, 전류 감지 저항기 (122)의 모양과 크기는 선택된 저항 및정전 용량을 얻는데 다양하다. 한가지 그러한 변형 실시예가 도 3에 예시되어 있으며, 여기서 리드프레임 (300)은 전류 감지 저항기 (122)를 사용하여 접속되는 도전성 패드 (302, 304)를 형성하는 다중 상호 접속 세그먼트를 갖는다. 마찬가지로, 저항기 (122)를 구성하는 재료는 저항기의 동작 특성을 결정하는데 다양하다.
도 4 에 도시된 부가적인 한 실시예에서, 전류 감지 저항기 (122)는 두개의 선택된 도전성 패드 (402, 404) 사이에 결선을 각각 형성하는 복수개의 도전성 금속 와이어 본드로서 형성된다. 예를들어, 상기 저항기는 실질적으로 평행한 5개의 금( gold ) 와이어 본드(400)를 포함하는데, 이들 각각은 두개의 선택된 도전성 패드 (402, 404) 사이에 결선을 형성한다. 대략 5 미리오옴의 저항을 얻기위해, 5 개의 금 와이어 (400)는 직경이 대략 1.5 mil이며 대략 50 mil의 길이가 이용된다. 이 5개의 와이어 (400)는 대략 6 암페어(A)를 연속적으로 흘려보낼 수 있다.
리듐 전지 보호 및 전하 제어 집적 회로 (120)에는 저항의 특정 온도 계수를 갖는 저항기에 영향을 미치는 온도 변화로 인한 전류 감지 저항기(122)를 가로질러 측정된 전기적 파라미터의 차를 조정하는 온도 보상 능력이 포함되어 있다. 상기 저항의 온도 계수는 열역학적 온도 변화의 결과인 재료 저항의 증가적 변화 계수이다.
도 5 에 있어서, 감지 증폭기 비교회로 (502)는 N-웰 공정에 기생 ( parasitic ) PNP를 이용하는 온도 보상 회로에 대한 제 1의 예시적인 실시예(500)이다. 감지 증폭기 비교 회로 (502)는 비교기 (504), 두개의 PNP 트랜지스터 (506, 508), 및 두 개의 전류원 (510, 512)를 포함한다. PNP 트랜지스터 (506, 508)는 감지 및 분석 회로 (도시되지 않음)에 의해 사용되는 전류 감지 저항기 (122)를 가로질러 신호의 전압 레벨을 이동 시키는 레벨 시프터 ( level shifter )이다. PNP 트랜지스터 (506)는 전류원 (510)에 의해 구동되는 에미터 - 콜렉터 전류 경로를 갖는다. PNP 트랜지스터의 베이스는 전류 감지 저항기 (122)의 양극 측상의 노드 (530)에 접속된다. PNP 트랜지스터 (508)는 전류원 (512)에 의해 구동되는 에미터 - 콜랙터 전류 경로를 갖는다. PNP 트랜지스터의 베이스는 전류 감지 저항기 (122)의 음극 측상의 노드 (532)에 접속된다. 이 예시적인 실시예 (500)에서, PNP 트랜지스터 (506)의 에미터 면적은 PNP 트랜지스터 (508)의 에미터 면적의 대략 두배에 해당하여, 음단자에 대하여 비교기 (504)의 양단자를 구동한다.
전지 충전 전류를 측정하는 감지 증폭기 비교 회로 (502)는, 비교기(504)의 +단자를 PNP 트랜지스터 (506)의 에미터 단자에 접속시키고 비교기 (504)의 - 단자를 PNP 트랜지스터 (508)의 에미터 단자에 접속시켜 온도 보상을 성취한다. 이러한 방식으로, 전류 감지 저항기 (122)를 가로질러 얻어지는 전압 변이 신호는 비교기 (504)의 차동 입력 단자에 인가된다.
전지 방전 전류를 측정하는 감지 증폭기 비교 회로는 감지 증폭기 비교 회로 (502)와 실질적으로 동일하지만, 비교기 (504)의 -단자가 PNP 트랜지스터 (506)의 에미터 단자에 접속되고 비교기 (504)의 +단자가 PNP 트랜지스터(508)의 에미터 단자에 접속되는 것은 제외된다. 게다가, 방전 전류를 측정하는 감지 증폭기 비교 회로에서, PNP 트랜지스터 (508)의 에미터 면적은 PNP 트랜지스터 (506)의 에미터 면적의 대략 두배에 해당하여, 우선적으로 음단자에 대해 비교기 (504)의 양단자를구동한다.
기타 회로 (도시되지 않음)는 전류 감지 저항기 (122)를 통한 전류 흐름의 방향을 검출하고 충전 전류를 측정하는 감지 증폭기 비교회로 (502)를 활성화시키는데, 이 경우 전지셀 (102, 104)은 충전되고 그렇지 않으면 방전 전류를 측정하는 감지 증폭기 비교회로(도시되지 않음)를 활성화 시킨다.
일반적으로 부족전류 및 과전류는 IMAX_DIS및 IMAX_CHG기준 전압 각각을 발생시키는 기준 전압 발생기 및 비교기를 사용하여 검출된다. 온도 보상 회로에 대한 예시적인 실시예 (500)에서는 온도 보상 기준 전압에 해당하는 오프셋 ( offset )을 갖는 비교기를 사용하여 비교기와 기준전압 발생기 소자가 합체되어 있다.
도 6 에 있어서, P-웰 공정에 기생 ( parasitic ) NPN을 사용하는 연산 상호컨덕턴스 증폭기 (OTA ; 600)인 온도 보상 회로에 대한 제 2 실시예를 제공하는 IMAX충전전류 비교기 (602)가 예시되어 있다. 전류 감지 저항기(122)의 온도 계수는 증폭기 비교회로 (502)의 온도계수 (VosTC)에 의해 거의 보상된다. 비교기 (602)의 Vos의 크기 조정은 연산 상호컨덕턴스 증폭기(600)에 있는 트랜지스터의 에미터 특성의 선택을 통해 성취된다. IMAX충전전류 비교기 (602)는 제 1의 다중-에미터 트랜지스터 (604) 및 제 2의 다중-에미터 트랜지스터 (612)를 가는 절대온도 비례 회로 (PTAT)를 포함한다. 제 1의 다중-에미터 트랜지스터 (604)에는 기준 전압원 (620)에 접속된 콜렉터 단자 (608), 절대온도 비례 ( a proportional to absolute temperature ; PTAT ) 전류원 (622)에 접속된, n개의 에미터 영역을 갖는 다중 에미터 단자 (606), 및 전류 감지 저항기 (122)의 양극 측상의 노드(630)에 접속된 베이스(610)가 있다.
이 예시적인 실시예에서, 기준 전압원 (620)은 전지팩 (예컨대, 도 1에 도시된 양전압 단자 (142))의 상부에 위치한 전압원이다. 제 2 의 다중-에미터 트랜지스터 (612)에는 기준 전압원 (620)에 접속된 콜렉터 단자(612), PTAT 전류원 (622)에 접속된, m개의 에미터 영역을 갖는 다중 에미터 단자 (614), 및 전류감지 저항기 (122)의 음극 측상의 노드(634)에 접속된 베이스(618)가 있다. 제 1 의 레벨 시프터 (624)는 기준 전압원 (620)과 상호접속 게이트에 접속된 소오스를 각각 지니는 P-채널 MOS 트랜지스터 (640, 642)를 포함한다. P-채널 MOS 트랜지스터 (642)는 노드 (632)에서 제 1 다중-에미터 트랜지스터 (604)의 콜렉터에 상호접속 및 접속된 드레인 및 게이트를 지니는 다이오드로서 접속된다. P-채널 MOS 트랜지스터 (640)의 드레인은 다이오드-접속 N-채널 트랜지스터 (644)를 통해 기준 전압원 (650)에 접속된다. 제 2의 레벨 시프터 (626)는 기준 전압원 (620)과 상호접속 게이트에 접속된 소오스를 각각 지니는 P-채널 MOS 트랜지스터 (646, 648)를 포함한다. P-채널 MOS 트랜지스터 (646)는 노드 (636)에서 제 2 다중-에미터 트랜지스터 (612)의 콜렉터에 상호접속 및 접속된 드레인 및 게이트를 지니는 다이오드로서 접속된다. P-채널 MOS 트랜지스터 (648)의 드레인은 N-채널 MOS 트랜지스터 (652)를 통해 기준 전압원 (650)에 접속된다. 전류는 P-채널 MOS 트랜지스터 (648)의 드레인과 N-채널 MOS 트랜지스터 (652)의 드레인 사이의 노드 (654)에서 측정된다. PTAT 전류원 (622)은 매우 낮은 전류를 공급하며 P-채널 MOS 트랜지스터 (640,642, 646, 648)는 와이드-채널 트랜지스터이며 제 1 및 제 2 의 다중-에미터 트랜지스터 (604, 614)는 포화 ( saturation )되지 않는다. 한 변형 실시예에서, 제 1 및 제 2 의 다중-에미터 트랜지스터 (604, 614)의 베이스에 인가되는 전압은 각각의 에미터 플로어 (도시되지 않음)를 사용하여 레벨 낮춤 이동된다.
IMAX충전 전류 비교기 (602)는 전류 감지 저항기 (122)의 온도계수(TCRES)를 보상하도록 제어된다. 예를 들면, 구리로 구성된 전류 감지 저항기 (122)는 대략 3800 ppm/℃의 온도계수 (TCRES-Cu)를 갖는 것이 전형적이다.
마찬가지로, 알맞은 니켈 합금으로 구성된 전류감지 저항기 (122)는 대략 3300 ppm/℃의 온도계수(TCRES-Ni)를 갖는다. 증폭기 비교 회로 (502)의 입력 오프셋 전압 (Vos)의 온도 계수는 대략 3333 ppm/℃ PTAT이다. 비율(n/m)은 전류감지 저항기 (122)를 통해 흐르는 전류에 대한 적당한 비교기 트립 포인트 ( trip point )를 설정하도록 선택된다.
전지 방전 전류를 측정하기 위해, 제 1의 다중-에미터 트랜지터 (604)의 베이스 (610)가 전류 감지 저항기 (122)의 음극 측상의 노드 (634)에 접속되고 제 2 의 다중-에미터 트랜지스터 (606)의 베이스 (618)가 전류감지 저항기 (122)의 양극 측상의 노드 (630)에 접속되는 것을 제외하고 IMAX충전전류 비교기 (602)와 실질적으로 동일한 IMAX방전전류 비교기 (도시되지 않음)가 제공된다.
본 발명이 다양한 실시예를 참조하여 기술되었지만, 이러한 실시예들은 예시적이며 본 발명의 범위는 이에 한정되지 않음을 이해할 것이다. 상기 기술된 실시예들에 대한 변형, 수정, 부가 및 개선이 가능하다. 예를 들면, 리드프레임 전류 감지 저항기의 다른 용도에서는 전압 레벨 신호나 ADC 출력 신호중 어느 하나에 대한 전류 신호의 선형적 변형이 이용된다. 광대력 전류-전압 변환은 전기 모터 제어 및 모니터링에 유용하다. 상기 및 기타 변형, 수정, 부가 및 개선은 다음의 청구항에 한정된 본 발명의 범위내에 해당될 것이다.

Claims (45)

  1. 집적 회로 패키지내의 전기적 파라미터 ( electrical parameter )를 감지하는 리드프레임에 있어서,
    집적 회로에 연결하는 복수개의 리드 ( lead )에 접속된 복수개의 패터닝 ( patterning )된 도전성 패드 ( conductive pad )를 포함하는 상호 접속 패턴 ; 및
    상기 리드 중 두 개의 사이에 저항성 연결부를 형성하는 선택된 도전성 패드에 연결하는 저항기를 포함하는 리드프레임.
  2. 제 1 항에 있어서, 상기 저항기는 1 내지 25 미리오옴 (mΩ) 사이의 저항값 및 1 내지 40 암페어(A) 사이의 전류 용량을 지니는 리드프레임.
  3. 제 1 항에 있어서, 상기 저항기는 선택된 도전성 패드를 연결하는 패터닝된 도전성 패드인 리드프레임.
  4. 제 3 항에 있어서, 상기 저항기는 길고 얇은 지그재그 ( serpentine ) 패턴 형태의 도전성 패드인 리드프레임.
  5. 제 1 항에 있어서, 상기 저항기는 두개의 선택된 도전성 패드를 각각 연결하는 복수개의 도전성 금속 와이어 본드 ( wire bond )인 리드프레임.
  6. 제 5 항에 있어서, 상기 저항기는 두개의 도전성 패드를 각각 연결하는 실질적으로 평행한 5 개의 금 ( gold ) 와이어 본드인 리드프레임.
  7. 제 1 항에 있어서, 상기 도전성 패드는 구리 또는 구리 합금으로 구성되는 리드프레임.
  8. 집적 회로 패키지에서 전기적 파라미터를 감지하는 장치에 있어서, 리드프레임 ;
    집적 회로에 연결하는 복수개의 리드에 연결된 복수개의 패터닝된 도전성 패드를 포함하는 상기 리드프레임과 완전체를 이루는 상호 접속 패턴 ; 및
    상기 리드중 두개의 사이에 저항성 연결부를 형성하는 선택된 도전성 패드와 연결되는 저항기를 포함하는 장치.
  9. 제 8 항에 있어서, 상기 저항기는 1 내지 25 미리오옴 사이의 저항값 및 1 내지 40 암페어 사이의 전류 용량을 지니는 장치.
  10. 제 8 항에 있어서, 상기 저항기는 선택된 도전성 패드를 연결하는 패터닝된 도전성 패드인 장치.
  11. 제 10 항에 있어서, 상기 저항기는 길고 얇은 지그재그 패턴 형태의 패터닝된 도전성 패드인 장치.
  12. 제 8 항에 있어서, 상기 저항기는 두 개의 선택된 도전성 패드를 각각 연결하는 복수개의 도전성 금속 와이어 본드를 포함하는 장치.
  13. 제 12 항에 있어서, 상기 저항기는 두 개의 선택된 도전성 패드를 각각 연결하는 5 개의 실질적으로 평행한 금 와이어 본드를 포함하는 장치.
  14. 제 8 항에 있어서, 상기 도전성 패드는 구리 또는 구리 합금으로 구성되는 장치.
  15. 제 8 항에 있어서, 상기 저항기를 가로질러 전기적 파라미터를 측정하도록 상기 상호 접속 패턴 리드에 연결된 계측 회로를 부가적으로 포함하는 장치.
  16. 제 15 항에 있어서, 온도 변화로 부터의 결과인, 상기 저항기를 가로질러 측정된 감지된 전기적 파라미터의 변화를 보상하는 온도 보상 회로를 부가적으로 포함하는 장치.
  17. 제 16 항에 있어서, 상기 온도 보상 회로는 상기 저항기의 제 1 측면에 연결된 반전 ( inverted ) 입력 단자 및 상기 저항기의 제 2 측면에 연결된 비반전 입력 단자를 지니는 비교기를 부가적으로 포함하는 장치.
  18. 제 17 항에 있어서, 상기 온도 보상 회로는
    상기 비교기의 반전 입력 단자와 상기 저항기의 제 1 측면 사이에 연결된, 제 1 전류 밀도에서 동작하는 제 1 레벨 시프터 ( level shifter ) ; 및
    상기 비교기의 비반전 입력 단자와 상기 저항기의 제 2 측면 사이에 연결된, 상기 제 1 전류 밀도와 다른 제 2 전류 밀도에서 동작하는 제 2 레벨 시프터를 부가적으로 포함하는 장치.
  19. 제 16 항에 있어서, 상기 온도 보상 회로는
    기준 전압원에 연결된 콜렉터 단자, 전류원에 연결된, n 개의 에미터 영역을 지니는 다중 에미터 단자, 및 상기 전류 감지 저항기의 양극 측상의 노드 ( node )에 연결된 베이스 단자를 지니는 제 1의 다중-에미터 트랜지스터 ;
    상기 기준 전압원에 연결된 콜렉터 단자, 상기 전류원에 연결된, m개의 에미터 영역을 지니는 다중 에미터 단자, 및 상기 전류 감지 저항기의 음극 측상의 노드에 연결된 베이스 단자를 지니는 제 2의 다중-에미터 트랜지스터를 부가적으로 포함하는 장치.
  20. 제 19 항에 있어서, 상기 온도 보상 회로는 온도 계수를 결정하는 전류 밀도비의 선택에 의해 조정되는 장치.
  21. 제 19 항에 있어서, 상기 온도 보상 회로는
    상기 제 1의 다중-에미터 트랜지스터의 베이스 단자에 연결된, 제 1 전류 밀도에서 동작하는 제 1 레벨 시프터 ; 및
    상기 제 2 의 다중-에미터 트랜지스터의 베이스 단자에 연결된, 상기 제 1 전류 밀도와 다른 제 2 전류 밀도에서 동작하는 제 2 레벨 시프터를 부가적으로 포함하는 장치.
  22. 제 15 항에 있어서, 상기 계측 회로는 상기 저항기내의 전류 흐름을 측정하는 장치.
  23. 제 20 항에 있어서, 전류 측정치를 미리 선택된 한계 전류값과 비교하도록 그리고 그 비교 결과에 따라 상기 장치에 전력을 선택적으로 단절하도록 상기 계측 회로에 연결된 제어 회로를 부가적으로 포함하는 장치.
  24. 제 15 항에 있어서, 상기 계측 회로는 상기 저항기의 양단 전압을 측정하는 장치.
  25. 제 22 항에 있어서, 전압 측정치를 미리 선택된 한계 전압값과 비교하도록그리고 그 비교 결과에 따라 상기 장치에 전력을 선택적으로 단절하도록 상기 계측 회로에 연결된 제어 회로를 부가적으로 포함하는 장치.
  26. 일반적으로 평평한 상부를 지니며 이와 통합적으로, 집적 회로의 리드에 연결하는 복수개의 상호접속 세그먼트를 포함하는 도전성 상호접속 패턴을 지니는 리드프레임 ; 및
    상기 리드 중 두개의 사이에 저항성 연결부를 형성하는 선택된 상호 접속 세그먼트 연결하는 저항기를 포함하는 전자회로 구성요소.
  27. 제 26 항에 있어서, 상기 리드프레임의 상호 접속 패턴에 연결된 계측 회로를 포함하는 반도체 칩을 부가적으로 포함하는 구성요소.
  28. 제 27 항에 있어서, 상기 계측 회로는 상기 저항기를 가로질러 전기적 파라미터를 측정하는 구성요소.
  29. 제 28 항에 있어서, 상기 계측 회로는 온도 보상 회로를 부가적으로 포함하는 구성요소.
  30. 제 29 항에 있어서, 온도 변화로 부터의 결과인, 상기 저항기를 가로질러 측정된 감지된 파라미터의 변화를 보상하는 구성요소.
  31. 제 30 항에 있어서, 상기 온도 보상 회로는 상기 저항기의 제 1 측면에 연결된 반전 입력 단자 및 상기 저항기의 제 2 측면에 연결된 비반전 입력 단자를 지니는 비교기를 부가적으로 포함하는 구성요소.
  32. 제 31 항에 있어서, 상기 온도 보상 회로는
    상기 비교기의 반전 입력 단자와 상기 저항기의 제 1측면 사이에 연결된, 제 1 전류 밀도에서 동작하는 제 1 레벨 시프터 ; 및
    상기 비교기의 비반전 입력 단자와 상기 저항기의 제 2 측면 사이에 연결된, 상기 제 1 전류 밀도와 다른 제 2 전류 밀도에서 동작하는 제 2 레벨 시프터를 부가적으로 포함하는 구성요소.
  33. 제 30 항에 있어서, 상기 온도 보상 회로는
    기준 전압원에 연결된 콜렉터 단자, 전류원에 연결된, n개의 에미터 영역을 지니는 다중 에미터 단자, 및 상기 전류 감지 저항기의 양극 측상의 노드에 연결된 베이스 단자를 지니는 제 1의 다중-에미터 트랜지스터 ;
    상기 기준 전압원에 연결된 콜렉터 단자, 상기 전류원에 연결된, m개의 에미터 영역을 지니는 다중 에미터 단자, 및 상기 전류 감지 저항기의 음극 측상의 노드에 연결된 베이스 단자를 지니는 제 2 의 다중-에미터 트랜지스터를 부가적으로 포함하는 구성요소.
  34. 제 33 항에 있어서, 상기 온도 보상 회로는 온도 계수를 결정하는 전류 밀도비의 선택에 의해 조정되는 구성요소.
  35. 제 34 항에 있어서, 상기 온도 보상 회로는
    상기 제 1의 다중-에미터 트랜지스터의 베이스 단자에 연결된, 제 1 전류 밀도에서 동작하는 제 1 레벨 시프터 ; 및
    상기 제 2 의 다중-에미터 트랜지스터의 베이스 단자에 연결된, 상기 제 1 전류 밀도와 다른 제 2 전류 밀도에서 동작하는 제 2 레벨 시프터를 부가적으로 포함하는 장치.
  36. 제 27 항에 있어서, 상기 계측 회로는 상기 저항기내의 전류 흐름을 측정하는 구성요소.
  37. 제 34 항에 있어서, 전류 측정치를 미리 선택된 한계 전류값과 비교하도록 그리고 그 비교 결과에 따라 상기 장치에 전력을 선택적으로 단절하도록 상기 계측 회로에 연결된 제어 회로를 부가적으로 포함하는 구성요소.
  38. 제 27 항에 있어서, 상기 계측 회로는 상기 저항기의 양단 전압을 측정하는 구성요소.
  39. 제 38 항에 있어서, 전압 측정치를 미리 선택된 한계 전압값과 비교하도록 그리고 그 비교 결과에 따라 상기 장치에 전력을 선택적으로 단절하도록 상기 계측 회로에 연결된 제어 회로를 부가적으로 포함하는 구성요소.
  40. 제 26 항에 있어서, 상기 저항기는 1 내지 25 미리오옴 사이의 저항값 및 1 내지 40 암페어 사이의 전류 용량을 지니는 구성요소.
  41. 제 26 항에 있어서, 상기 저항기는 선택된 도전성 패드 사이에 연결부를 형성하는 패터닝된 도전성 패드인 구성요소.
  42. 제 39 항에 있어서, 상기 저항기는 길고 얇은 지그재그 패턴 형태의 패터닝된 도전성 패드인 구성요소.
  43. 제 26 항에 있어서, 상기 저항기는 두개의 선택된 도전성 패드 사이에 연결부를 각각 형성하는 복수개의 도전성 금속 와이어 본드를 포함하는 구성요소.
  44. 제 43 항에 있어서, 상기 저항기는 두개의 선택된 도전성 패드 사이에 연결부를 각각 형성하는 5개의 실절적으로 평행한 금 와이어 본드를 포함하는 구성요소.
  45. 제 26 항에 있어서, 상기 도전성 패드는 구리 또는 구리 합금으로 구성되는 구성요소.
KR1019960704309A 1994-12-09 1995-12-08 전기적 파라미터를 감지하는 합체형 저항기 KR100337905B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/352,481 1994-12-09
US08/352,481 US5534788A (en) 1994-12-09 1994-12-09 Integrated resistor for sensing electrical parameters
PCT/US1995/016180 WO1996018109A2 (en) 1994-12-09 1995-12-08 An integrated resistor for sensing electrical parameters

Publications (2)

Publication Number Publication Date
KR970701352A KR970701352A (ko) 1997-03-17
KR100337905B1 true KR100337905B1 (ko) 2002-10-04

Family

ID=23385301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960704309A KR100337905B1 (ko) 1994-12-09 1995-12-08 전기적 파라미터를 감지하는 합체형 저항기

Country Status (5)

Country Link
US (1) US5534788A (ko)
EP (1) EP0744033B1 (ko)
KR (1) KR100337905B1 (ko)
DE (1) DE69534548T2 (ko)
WO (1) WO1996018109A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102602033B1 (ko) * 2023-09-12 2023-11-14 주식회사 에스엠전자 VT/GDT/센서를 융합한 지능형 부분방전 소호 및 5ms급 초고속 열화 진단 기술이 탑재된 태양광발전시스템

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3649296B2 (ja) * 1995-05-12 2005-05-18 ソニー株式会社 バッテリパックおよび電子機器
US5867054A (en) * 1997-07-31 1999-02-02 National Semiconductor Corporation Current sensing circuit
US5883495A (en) * 1997-07-31 1999-03-16 National Semiconductor Corporation Bidirectional current control circuit suitable for controlling the charging and discharging of rechargeable battery cells
JP3157127B2 (ja) * 1997-08-07 2001-04-16 セイコーインスツルメンツ株式会社 充放電電流検出機能付き充放電制御回路及び充電式電源装置
US5898294A (en) * 1997-08-19 1999-04-27 Polystor Corporation Control loop for pulse charging lithium ion cells
GB9717667D0 (en) * 1997-08-20 1997-10-29 Cambridge Consultants Current monitoring device
US6150714A (en) * 1997-09-19 2000-11-21 Texas Instruments Incorporated Current sense element incorporated into integrated circuit package lead frame
US6157171A (en) * 1998-02-10 2000-12-05 National Semiconductor Corporation Voltage monitoring circuit for rechargeable battery
GB9813982D0 (en) * 1998-06-30 1998-08-26 Mem Limited Residual current detection device
DE19838974A1 (de) * 1998-08-27 2000-03-02 Bosch Gmbh Robert Elektrische Schaltung mit einer Vorrichtung zur Erfassung einer Stromgröße
US6091318A (en) * 1999-06-22 2000-07-18 Dallas Semiconductor Corporation Integral bump technology sense resistor
GB0000067D0 (en) * 2000-01-06 2000-02-23 Delta Electrical Limited Current detector and current measurement apparatus including such detector with temparature compensation
US6225684B1 (en) * 2000-02-29 2001-05-01 Texas Instruments Tucson Corporation Low temperature coefficient leadframe
JP3471321B2 (ja) * 2000-05-12 2003-12-02 セイコーインスツルメンツ株式会社 充放電制御回路および充電式電源装置
US6833983B2 (en) * 2002-02-11 2004-12-21 Intel Corporation Current limiting super capacitor charger
US6765364B2 (en) * 2002-06-24 2004-07-20 Pacific Energytech. Co., Ltd. Rechargeable lithium battery packet
JP2005160169A (ja) * 2003-11-21 2005-06-16 Texas Instr Japan Ltd バッテリ保護回路
US7605565B2 (en) * 2003-12-05 2009-10-20 Hewlett-Packard Development Company, L.P. Battery pack with protection circuit
KR100695891B1 (ko) * 2004-11-17 2007-03-19 삼성전자주식회사 동작 모드에 따라 락 아웃을 선택적으로 수행하는 장치 및방법
US20060213862A1 (en) * 2005-03-24 2006-09-28 Leigh Smith Top for a drinks container
JP4919847B2 (ja) * 2007-03-22 2012-04-18 ルネサスエレクトロニクス株式会社 過電流検出回路および半導体装置
KR100902084B1 (ko) * 2007-06-15 2009-06-10 (주)태진기술 전압 레귤레이터 및 그 제조 방법
US8102668B2 (en) * 2008-05-06 2012-01-24 International Rectifier Corporation Semiconductor device package with internal device protection
US7847391B2 (en) * 2008-07-01 2010-12-07 Texas Instruments Incorporated Manufacturing method for integrating a shunt resistor into a semiconductor package
US8324721B2 (en) * 2008-07-01 2012-12-04 Texas Instruments Incorporated Integrated shunt resistor with external contact in a semiconductor package
KR101582335B1 (ko) * 2008-10-29 2016-01-04 삼성전자주식회사 휴대용 단말기에서 전압 강하 보상 장치 및 방법
US8446159B2 (en) * 2010-06-30 2013-05-21 Linear Technology Corporation Current sensor using leadframe as sensing element
DE102010042323A1 (de) * 2010-10-12 2012-04-12 Zf Friedrichshafen Ag Widerstandsbeschaltet überwachbare Baugruppe
DE102013009726A1 (de) 2013-06-10 2014-12-11 Isabellenhütte Heusler Gmbh & Co. Kg Stanzteil zur Herstellung eines elektrischen Widerstands, Stromsensor und entsprechendes Herstellungsverfahren
TWI548184B (zh) * 2014-09-05 2016-09-01 緯創資通股份有限公司 用於電子裝置之保護裝置及方法
FR3034873B1 (fr) 2015-04-10 2017-04-07 Nexter Electronics Dispositif de mesure d'un courant dans un circuit electrique
DE102016201447A1 (de) * 2016-02-01 2017-08-03 Continental Automotive Gmbh Verbindung zwischen einer Wicklung und einer Platine
EP4120427B1 (en) 2016-12-16 2024-04-24 Milwaukee Electric Tool Corporation An electrical combination comprising a battery pack interface
US11251508B2 (en) 2017-03-24 2022-02-15 Milwaukee Electric Tool Corporation Terminal configuration for a battery pack
US10242938B2 (en) 2017-05-16 2019-03-26 Infineon Technologies Americas Corp. Integrated shunt in circuit package
TWM578899U (zh) * 2017-06-30 2019-06-01 美商米沃奇電子工具公司 電氣組合、動力工具系統、電動馬達總成、電動馬達、電池組以及馬達總成
US11145917B2 (en) * 2019-02-11 2021-10-12 International Business Machines Corporation Cell balancing network to heat battery pack

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2261957C3 (de) * 1972-12-18 1981-01-08 Deutsche Itt Industries Gmbh, 7800 Freiburg Integrierte Festkörperschaltung mit einem Meßwiderstand und Verfahren zu dessen Abgleich
US4054814A (en) * 1975-10-31 1977-10-18 Western Electric Company, Inc. Electroluminescent display and method of making
JPS5524423A (en) * 1978-08-10 1980-02-21 Nissan Motor Co Ltd Semiconductor pressure sensor
US4217544A (en) * 1978-10-16 1980-08-12 Shell Oil Company Method and apparatus for improved temperature compensation in a corrosion measurement system
US4246786A (en) * 1979-06-13 1981-01-27 Texas Instruments Incorporated Fast response temperature sensor and method of making
US4484213A (en) * 1982-02-19 1984-11-20 Solitron Devices, Inc. Binary weighted resistor and package
CH662205A5 (de) * 1983-09-05 1987-09-15 Agie Ag Ind Elektronik Messwiderstand.
DE3440986A1 (de) * 1984-11-09 1986-05-15 ANT Nachrichtentechnik GmbH, 7150 Backnang Anordnung zum erfassen eines stromes durch einen widerstand sowie anwendung
US4818895A (en) * 1987-11-13 1989-04-04 Kaufman Lance R Direct current sense lead
US4926542A (en) * 1988-08-26 1990-05-22 Dale Electronic, Inc. Method of making a surface mount wirewound resistor
US4945445A (en) * 1988-09-29 1990-07-31 Gentron Corporation Current sense circuit
US5204554A (en) * 1991-12-06 1993-04-20 National Semiconductor Corporation Partial isolation of power rails for output buffer circuits
KR940011088B1 (ko) * 1992-03-10 1994-11-23 삼성전자 주식회사 Cd카트리지 샤시의 수평조절장치
US5267379A (en) * 1992-09-01 1993-12-07 Avx Corporation Method of fabricating surface mountable clock oscillator module
US5229640A (en) * 1992-09-01 1993-07-20 Avx Corporation Surface mountable clock oscillator module
US5300917A (en) * 1993-01-15 1994-04-05 Maue H Winston Junction box having integrally formed shunt

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102602033B1 (ko) * 2023-09-12 2023-11-14 주식회사 에스엠전자 VT/GDT/센서를 융합한 지능형 부분방전 소호 및 5ms급 초고속 열화 진단 기술이 탑재된 태양광발전시스템

Also Published As

Publication number Publication date
DE69534548T2 (de) 2006-07-20
KR970701352A (ko) 1997-03-17
US5534788A (en) 1996-07-09
EP0744033A1 (en) 1996-11-27
EP0744033B1 (en) 2005-10-26
WO1996018109A3 (en) 1996-08-29
WO1996018109A2 (en) 1996-06-13
DE69534548D1 (de) 2005-12-01

Similar Documents

Publication Publication Date Title
KR100337905B1 (ko) 전기적 파라미터를 감지하는 합체형 저항기
WO1996018109A9 (en) An integrated resistor for sensing electrical parameters
US6424035B1 (en) Semiconductor bilateral switch
US5850136A (en) Battery charger
US8611063B2 (en) Current limit control with current limit detector
US5460901A (en) Battery identification
US20230090857A1 (en) Power protection apparatus and terminal using the apparatus
US20200220347A1 (en) Power protection apparatus and terminal using apparatus
US6169385B1 (en) Capacity leveling circuit for a battery group
WO2001031718A3 (en) Shunt resistance device for monitoring battery state of charge
CN100423399C (zh) 充电器和集成电路
CN111934404B (zh) 充电电路
EP2873979B1 (en) Active current sensing circuit and measurement device
CN100442629C (zh) 线性充电器
US6433514B1 (en) Battery protector
JP3278487B2 (ja) 充電式電源装置
JPH11258280A (ja) 二次電池の電圧検出装置および二次電池装置
JPH1069320A (ja) リチウムイオン電源装置
JP3239052B2 (ja) 半導体集積回路
JPH06203876A (ja) 充放電装置
CN219960160U (zh) 快充电路及电路模块
CN219065599U (zh) 一种电流检测电路
CN215870843U (zh) 电流检测装置、半导体芯片、电池管理***及用电设备
CN217332610U (zh) 电压检测电路、电池保护电路及***
JP2952315B2 (ja) 蓄電池装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 13

EXPY Expiration of term