KR100335266B1 - 반도체메모리장치 - Google Patents

반도체메모리장치 Download PDF

Info

Publication number
KR100335266B1
KR100335266B1 KR1019980025993A KR19980025993A KR100335266B1 KR 100335266 B1 KR100335266 B1 KR 100335266B1 KR 1019980025993 A KR1019980025993 A KR 1019980025993A KR 19980025993 A KR19980025993 A KR 19980025993A KR 100335266 B1 KR100335266 B1 KR 100335266B1
Authority
KR
South Korea
Prior art keywords
cell plate
plate line
voltage
unit
output
Prior art date
Application number
KR1019980025993A
Other languages
English (en)
Other versions
KR20000004549A (ko
Inventor
이승현
김재환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980025993A priority Critical patent/KR100335266B1/ko
Priority to US09/342,105 priority patent/US6041005A/en
Publication of KR20000004549A publication Critical patent/KR20000004549A/ko
Application granted granted Critical
Publication of KR100335266B1 publication Critical patent/KR100335266B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 정전용량이 큰 물질을 기억소자로 하는 램을 설계할 경우 요구되는 강한 구동력과 빠른 동작을 구현하기 위해, 셀 플레이트 라인 드라이버의 전위를 초기에는 높은 전압으로 구동하여 빠르게 구동하고 일정 전압 이상이 되면 내부 전압으로 구동하여 셀 플레이트 라인의 전위를 안정화시키고, 이 셀 플레이트 라인 드라이버 회로와 연동되어 셀 플레이트 라인 전압을 인가받고, 다시 피드-백 시키는 디코더 회로에는 C-모스 트랜지스터를 사용하여 입/출력의 손실을 방지하는 기술에 관한 것이다.

Description

반도체 메모리 장치
본 발명은 반도체 메모리 장치에 관한 것으로, 정전용량이 큰 물질을 기억소자로 하는 램을 설계할 경우 요구되는 강한 구동력 및 빠른 동작을 구현할 수 있는 셀 플레이트 라인 드라이버 회로 및 디코더 회로를 포함하는 반도체 메모리 장치에 관한 것이다.
현재 상용화되어 사용중인 디램의 기억소자에 있는 정보의 입/출력 여부를 제어하는 워드라인을 구동하는 드라이버는 어느 특정 레벨 이상의 전위만이 요구된다.
따라서 워드라인 드라이버는 특정 레벨 이상의 전위를 빠른 시간에 온/오프 시키는 역할을 하고 있는 바, 이를 도면을 통해 알아보면 도 1에 도시된 바와 같이, 전압 레벨을 전이시키는 레벨 쉬프터부(10)와;
상기 레벨쉬프터부(10) 출력 전압을 워드라인으로 구동하는 드라이버부(30); 및
상기 드라이버부(30)의 동작을 제어하는 제어부(40)를 포함하여 구성된다.
상기와 같이 구성된 워드라인 드라이버의 동작을 개략적으로 살펴보면, 상기 제어부(40)에 인가되는 제어신호(C1)가 '하이' 값으로 인에이블되어 입력되면, 제어부(40) 내의 각 인버터(INV41, 42)를 거쳐 드라이버부(30)의 N-모스 트랜지스터(N31)를 턴-온시킨다.
한편, 상기 제어신호(C1)는 소정의 지연시간을 가지는 딜레이(50)를 거쳐 레벨 쉬프터부(10)에 입력된 후, 레벨 쉬프터를 동작시켜 P-모스 트랜지스터(P11)를 통해 드라이버부(30)에 고전압(Vpp)이 인가되도록 하며, 결국 이 전압은 워드라인에 인가된다.
그리고, 상기와 같은 동작이 수행되는 과정에서 변화되는 각 라인들의 전압 변화를 도 2에 도시하였는 바, 도면에서 보는 바와 같이 워드라인(W/L)이 고전압(Vpp) 까지 서서히 높아짐을 알 수 있다.
이상과 같이 동작하는 워드라인 드라이버는 현재 실리콘으로 제조된 기억소자들의 정전용량이 작기 때문에 드라이버의 구동 능력이 크게 중요하지 않았다.
그러나 디램의 기억소자인 실리콘을 대신하여 강유전체(Ferroelectric materials)를 비롯한 정전용량이 큰 물질을 사용할 때에는 종래에 사용하던 워드라인 드라이버 구조를 셀 플레이트 라인 드라이버에 그대로 적용할 경우, 셀 플레이트 라인에 특정 레벨이 요구된다.
그리고 정전용량이 큰 물질을 기억소자로 하는 경우에는 물질 자체가 정전용량이 실리콘에 비해 매우 크기 때문에, 강한 드라이빙 능력이 요구된다.
따라서 이러한 물질을 기억소자로 하는 램을 상용화시키기 위해서는 현재 디램에서 사용하고 있는 워드라인 드라이버 회로를 셀 플레이트 라인 드라이버로 바로 사용할 수 없고, 새로운 형태의 회로가 요구되는 문제점이 있다.
본 발명에서는 상기에 기술한 바와 같은 종래 요구사항을 감안하여, 강유전체를 비롯한 정전용량이 큰 물질을 사용하여 형성한 메모리 셀을 구동할 때, 요구되는 요건들을 충족시키는 셀 플레이트 라인 드라이버 회로를 구현하는 것을 목적으로 한다.
본 발명의 다른 목적은 강유전체를 비롯한 정전용량이 큰 물질을 사용하여 형성한 메모리 셀을 사용하는 셀 플레이트 라인을 구동할 때, 요구되는 요구들을 충족시키는 셀 플레이트 라인 드라이버 및 이에 따르는 디코더 회로를 사용하는 반도체 메모리 장치를 제공하는 것이다.
도 1은 종래 실리콘을 기억소자로 하는 디램의 워드라인 드라이버 회로도.
도 2는 도 1의 회로 동작시 각 노드의 전압 변화를 나타내는 그래프.
도 3은 본 발명에 의해 구현된 정전용량이 큰 물질을 기억소자로 하는 램의 셀 플레이트 라인 드라이버 회로도.
도 4는 도 3의 회로 동작시 각 노드의 전압 변화를 나타내는 그래프.
도 5는 본 발명에 의한 셀 플레이트 라인 드라이버의 출력을 사용한 디코더 회로도.
< 도면의 주요부분에 대한 부호의 설명 >
60 : 고전압 인가부 70 : 내부전압 인가부
80 : 전압 비교부 81 : 차동 증폭기
90 : 제어부 100 : 디코더부
110 : 선택부 120 : 셀 어레이
130 : 출력부
상기와 같은 목적을 달성하기 위한 본 발명의 구성은 정전용량이 큰 물질로 형성된 기억소자로 구성된 메모리 셀 어레이;
기준 셀 플레이트 라인 전위(Vcpl_ref)와 내부전압을 비교하여 그 비교결과에 따라 고전압 또는 내부전압을 선택적으로 출력하는 셀 플레이트 라인 드라이버 회로;
로우 어드레스를 디코딩 하는 디코더;
상기 디코더의 출력신호에 따라 상기 셀 플레이트 라인 드라이버 회로에서 입력되는 셀 플레이트 라인 전압을 셀 플레이트 라인에 선택적으로 인가하는 선택부; 및
상기 선택부를 통해 인가된 셀 플레이트 라인 전압이 상기 메모리 셀 어레이의 셀 플레이트 라인을 통과하여 생성된 상기 기준 셀 플레이트 라인(Vcpl_ref)을 상기 셀 플레이트 라인 드라이버 회로로 출력하는 출력부를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치는, 기준 셀 플레이트 라인 전위(Vcpl_ref)와 내부전압(Vint)의 전위를 비교하는 전압 비교부;
상기 전압 비교부의 출력신호에 따라 셀 플레이트 라인에 고전압(Vpp)을 선택적으로 출력하는 고전압 인가부;
상기 전압 비교부의 출력신호에 따라 셀 플레이트 라인에 내부전압(Vint)을 선택적으로 출력하는 내부전압 인가부; 및
상기 각 부의 동작을 제어하는 제어부를 포함하여 구성하되,
상기 기준 셀 플레이트 라인 전위는 셀 플레이트 라인에서 가장 낮은 전압이 검출되는 노드에서의 전위인 것을 특징으로 한다.
상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
본 발명에서는 셀 플레이트 라인에 특정한 전위를 빠른 시간에 공급하기 위해 셀 플레이트 라인 드라이버단에 두 가지 서로 다른 전위를 가진 전원을 사용하는 것으로, 초기에 높은 전위의 전원을 연결하여 구동을 시키다가 특정 레벨에 도달하게 되면 낮은 전위의 전원을 연결하여 셀 플레이트 라인의 전위를 안정시키도록 한 개념이며, 셀 플레이트 라인을 디코딩하는 방식은 공지된 디코더에 스위치를 연결하여 셀 플레이트 라인 드라이버단에서 발생하는 출력을 손실없이 셀 플레이트 라인에 전달하게 구성하는 것이다.
본 발명에 의한 셀 플레이트 라인 드라이버 회로를 보면 도 3에 도시한 바와같이, 기준 셀 플레이트 라인 전위(Vcpl_ref)와 내부전압(Vint)의 전위를 비교하는 전압 비교부(80)와, 상기 전압 비교부(80)의 출력 신호에 따라 셀 플레이트 라인(CPL)에 고전압(Vpp)을 선택적으로 인가하는 고전압 인가부(60)와, 상기 전압 비교부(80)의 출력 신호에 따라 셀 플레이트 라인(CPL)에 내부전압(Vint)을 선택적으로 인가하는 내부전압 인가부(70)와, 상기 각 부의 동작을 제어하는 제어부(90)를 포함하여 구성한다.
상기 전압 비교부(80)는 기준 셀 플레이트 라인 전압(Vcpl_ref)과 내부전압을 비교하는 차동 증폭기(81)와, 상기 차동 증폭기(81)를 인에이블시키기 위한 다수의 P-모스 트랜지스터(P81, P82) 및 N-모스 트랜지스터(N81, N82)를 포함하여 구성한다.
상기 고전압 인가부(60)는 비교부(80)에서 출력된 신호를 반전시키는 복수의 반전소자(INV61, INV62)와, 상기 반전소자(INV62)에서 출력된 신호에 따라 턴-온/오프되어 고전압(Vpp)을 셀 플레이트 라인(CPL)으로 출력하는 P-모스 트랜지스터(P61)와, 상기 P-모스 트랜지스터(P61)의 일측 단자와 연결되며, 상기 제어부(90)에서 출력된 신호에 따라 턴-온/오프되는 N-모스 트랜지스터(N61)로 구성한다.
상기 내부전압 인가부(70)는 상기 고전압 인가부(60) 내의 반전소자(INV61)에서 출력되는 신호와 상기 제어부(90)에서 출력되는 신호를 연산하는 노아-게이트(NOR71)와, 상기 노아-게이트(NOR71)에서 출력되는 신호를 반전하는 반전소자(INV71)와, 상기 반전소자(INV71)에서 출력된 신호에 따라 턴-온/오프되어내부전압(Vint)을 셀 플레이트 라인(CPL)으로 출력하는 P-모스트랜지스터(P71)를 포함하여 구성한다.
상기 제어부(90)는 제어신호(C2)를 입력받아 반전시키는 다수개의 반전소자(INV91 ∼ INV94)와, N-모스 트랜지스터(N91, N92)를 포함하여 구성한다.
상기와 같이 구현된 셀 플레이트 라인 드라이버 회로의 동작 과정을 설명하면, 제어신호(C2)가 '하이' 값으로 인에이블되어 입력되면 상기 전압 비교부(80)가 동작하기 시작하는 바, 차동 증폭기(81)로 입력된 신호 중 기준 셀 플레이트 라인 전위(Vcpl_ref)가 내부전압(Vint) 보다 낮으면 '로우' 값을 출력한다.
이 로우 값은 고전압 출력부(60)의 각 반전소자(INV61, 62)를 거쳐 P-모스 트랜지스터(P61)를 턴-온시켜 고전압이 셀 플레이트 라인(CPL)에 인가되도록 한다.
이와 동시에 상기 반전소자(INV61)에서 출력된 '하이' 신호는 다시 내부전압 출력부(70)의 노아-게이트(NOR71) 일측 단자로 입력되고, 다른 일측 단자로는 상기 제어신호(C2)가 반전(INV71)되어 '로우' 값이 입력된다.
따라서 노아-게이트(NOR71)에서는 '로우' 값이 출력되고, P-모스 트랜지스터(P71)는 턴-오프되어 내부전압(Vint)이 셀 플레이트 라인(CPL)으로 출력되는 것을 방지한다.
한편, 상기 차동 증폭기(81)에서 기준 셀 플레이트 라인 전위(Vcpl_ref)가 내부 전압(Vint) 보다 높으면 '하이' 값이 출력되고 이 값은 고전압 출력부(60)의 P-모스 트랜지스터(P61)를 턴-오프 시켜 고전압(Vpp)이 출력되는 것을 차단하고, 내부전압 인가부(70)의 P-모스 트랜지스터(P71)는 턴-온 시켜 셀 플레이트라인(CPL) 내부전압(Vint)이 인가되도록 한다.
이때 상기 고전압(Vpp)은 실제 셀 플레이트 라인(CPL)에 공급되는 전위보다 높은 전원이고, 내부 전압(Vint)은 셀 플레이트 라인에 공급되는 전위와 같은 전원이다.
그리고 내부전압(Vint)과 비교되는 기준 셀 플레이트 라인 전위(Vcpl_ref)는 셀 플레이트 라인(CPL)에 전위가 연결되는 경우 가장 약하게 전원이 공급되는 부분의 전압 값(도 5 참조)이다.
그리고, 상기와 같은 동작이 수행되는 과정에서 변화되는 각 라인들의 전압 변화를 도 4에 도시하였는 바, 도면에서 보는 바와 같이 셀 플레이트 라인(CPL)이 내부전압(Vint) 레벨까지 빠르게 구동되면서 고전압(Vpp) 레벨까지 높아지지 않고, 내부전압(Vint) 레벨을 유지하는 것을 알 수 있으며, 도면에서 고전압 인가부(60)의 게이트단(b)은 셀 플레이트 라인(CPL)이 내부전압(Vint)에 도달할 때까지 '로우' 상태를 유지하여 셀 플레이트 라인(CPL)에 고전압(Vpp)이 공급되도록 하는 것을 알 수 있다.
그리고 도면에서 내부전압 인가부(70)의 게이트단(c)은 고전압 인가부(60)가 오프된 후에 '로우' 상태로 인에이블 되어 셀 플레이트 라인(CPL)이 내부전압(Vint)을 유지하도록 하는 것을 알 수 있다.
도 5는 상기 도 4에서 출력된 셀 플레이트 라인(CPL)이 셀 어레이에 인가되는 상태를 나타낸 회로로, 디코더 부분과 셀 어레이가 도시된 회로이다.
로우 어드레스(X0, X1)를 입력받아 디코딩 하는 디코더부(100)와, 상기 디코더부(100)에서 출력된 신호에 따라 셀 플레이트 라인을 인에이블 시킴과 동시에 상기 셀 플레이트 라인 드라이버에서 인가되는 셀 플레이트 라인 전압(Vcpl)을 셀 플레이트 라인이 인에이블된 셀에 인가시키는 선택부(110)와, 셀 어레이(120)와, 기준 셀 플레이트 전압(Vcpl-ref)을 출력하는 출력부(130)를 포함하여 구성한다.
이때 상기 선택부(110)와 출력부(130)에 사용된 스위칭 소자들은 모두 C-모스 트랜지스터를 사용하여 셀 플레이트 라인 드라이버에서 발생하는 출력을 손실없이 셀 플레이트 라인에 전달할 수 있다.
상기와 같이 구성된 셀 어레이(120)의 동작을 보면, 예로써 로우-어드레스(X0, X1)가 각기 '로우' 값으로 입력되면 가장 위쪽의 디코더가 선택되고, 이 디코더의 출력은 '로우' 값이 된다.
상기 신호는 다시 선택부(110)의 반전소자를 통해 '하이' 값이 되어 셀 플레이트 라인을 선택하고, 이와 동시에 스위치가 턴-온되어 셀 플레이트 라인 전압(Vcpl)이 셀에 인가된다.
이어 상기 셀 플레이트 전압(Vcpl)은 셀 플레이트 라인을 거치면서 저항들에 의해 전압이 어느 정도 다운된 다음 출력부(130)를 통해 기준 셀 플레이트 라인 전압(Vcpl_ref)으로 출력되는데, 그 기준 셀 플레이트 라인 전압(Vcpl_ref)은 도 3의 전압 비교부(80)에 입력된다.
이때 기준 셀 플레이트 라인 전압(Vcpl_ref)은 디코딩 되어 출력된 각 라인 중 현재 인에이블된 라인의 전압이다.
이상과 같은 역할을 하는 셀 어레이 회로에서 본 발명에서는 4개의 셀 플레이트 라인을 디코딩하게 구현하였지만, 그 숫자는 8개, 16개 및 그 이상을 사용할 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명은 현재 실리콘을 기억소자로 하는 디램을 대체하여 강유전체를 비롯한 정전용량이 큰 물질을 기억소자로 하고, 이러한 램을 상용화하는 경우에 사용되는 셀 플레이트 라인 드라이버의 셀 플레이트 라인 드라이버의 전위를 초기에는 높은 전압으로 구동하여 빠르게 구동하고 일정전압 이상이 되면 내부 전압으로 구동하여 셀 플레이트 라인의 전위를 안정화시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이므로, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

  1. 기준 셀 플레이트 라인 전위(Vcpl_ref)와 내부전압(Vint)의 전위를 비교하는 전압 비교부;
    상기 전압 비교부의 출력신호에 따라 셀 플레이트 라인에 고전압(Vpp)을 선택적으로 출력하는 고전압 인가부;
    상기 전압 비교부의 출력신호에 따라 셀 플레이트 라인에 내부전압(Vint)을 선택적으로 출력하는 내부전압 인가부; 및
    상기 각 부의 동작을 제어하는 제어부를 포함하여 구성하되,
    상기 기준 셀 플레이트 라인 전위는 셀 플레이트 라인에서 가장 낮은 전압이 검출되는 노드에서의 전위인 것을 특징으로 하는 복수개의 전위를 사용하는 셀 플레이트 라인 드라이버 회로.
  2. 제 1 항에 있어서,
    상기 고전압 인가부는 상기 전압 비교부에서 출력된 신호를 순차 반전시키는 다수의 반전소자;
    상기 반전소자의 최종 출력 신호에 따라 제어되어 고전압을 선택적으로 셀 플레이트 라인으로 출력하는 스위칭 소자; 및
    상기 스위칭 소자의 일측 단자와 연결되며, 상기 제어부에서 출력된 신호에 따라 제어되어 상기 셀 플레이트 라인을 선택적으로 접지로 연결하는 스위칭 소자로 구성하는 것을 특징으로 하는 복수개의 전위를 사용하는 셀 플레이트 라인 드라이버 회로.
  3. 제 1 항에 있어서,
    상기 내부전압 인가부는,
    상기 고전압 인가부 내의 반전소자에서 출력되는 신호와 상기 제어부에서 출력되는 신호를 연산하는 연산수단;
    상기 연산수단에서 출력되는 신호를 반전하는 반전소자; 및
    상기 반전소자에서 출력된 신호에 따라 제어되어 내부전압을 선택적으로 셀 플레이트 라인으로 출력하는 스위칭 소자를 포함하여 구성하는 것을 특징으로 하는 복수개의 전위를 사용하는 셀 플레이트 라인 드라이버 회로.
  4. 제 1 항에 있어서,
    상기 전압 비교부는,
    상기 내부 전압을 기준으로 상기 기준 셀 플레이트 라인 전위(Vcpl_ref)를 비교하여 그 비교 결과를 출력하는 차동 증폭수단을 포함하여 구성하는 것을 특징으로 하는 복수개의 전위를 사용하는 셀 플레이트 라인 드라이버 회로.
  5. 정전용량이 큰 물질로 형성된 기억소자로 구성된 메모리 셀 어레이;
    기준 셀 플레이트 라인 전위(Vcpl_ref)와 내부전압을 비교하여 그 비교결과에 따라 고전압 또는 내부전압을 선택적으로 출력하는 셀 플레이트 라인 드라이버 회로;
    로우 어드레스를 디코딩 하는 디코더;
    상기 디코더의 출력신호에 따라 상기 셀 플레이트 라인 드라이버 회로에서 입력되는 셀 플레이트 라인 전압을 셀 플레이트 라인에 선택적으로 인가하는 선택부; 및
    상기 선택부를 통해 인가된 셀 플레이트 라인 전압이 상기 메모리 셀 어레이의 셀 플레이트 라인을 통과하여 생성된 상기 기준 셀 플레이트 라인(Vcpl_ref)을 상기 셀 플레이트 라인 드라이버 회로로 출력하는 출력부를 포함하여 구성되되,
    상기 셀 플레이트 라인 드라이버 회로는,
    기준 셀 플레이트 라인 전위(Vcpl_ref)와 내부전압(Vint)의 전위를 비교하는 전압 비교부;
    상기 전압 비교부의 출력신호에 따라 셀 플레이트 라인에 고전압(Vpp)을 선택적으로 출력하는 고전압 인가부;
    상기 전압 비교부의 출력신호에 따라 셀 플레이트 라인에 내부전압(Vint)을 선택적으로 출력하는 내부전압 인가부; 및
    상기 각 부의 동작을 제어하는 제어부를 포함하여 구성하는 것을 특징으로 하는 반도체 메모리 장치.
KR1019980025993A 1998-06-30 1998-06-30 반도체메모리장치 KR100335266B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980025993A KR100335266B1 (ko) 1998-06-30 1998-06-30 반도체메모리장치
US09/342,105 US6041005A (en) 1998-06-30 1999-06-29 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025993A KR100335266B1 (ko) 1998-06-30 1998-06-30 반도체메모리장치

Publications (2)

Publication Number Publication Date
KR20000004549A KR20000004549A (ko) 2000-01-25
KR100335266B1 true KR100335266B1 (ko) 2002-10-19

Family

ID=19542374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025993A KR100335266B1 (ko) 1998-06-30 1998-06-30 반도체메모리장치

Country Status (2)

Country Link
US (1) US6041005A (ko)
KR (1) KR100335266B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10032277A1 (de) * 2000-07-03 2002-01-24 Infineon Technologies Ag MRAM-Anordnung
JP5690083B2 (ja) * 2010-05-19 2015-03-25 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4873664A (en) * 1987-02-12 1989-10-10 Ramtron Corporation Self restoring ferroelectric memory
US5381379A (en) * 1992-12-03 1995-01-10 Sharp Kabushiki Kaisha Non-volatile dynamic random access memory device; a page store device and a page recall device used in the same; and a page store method and a page recall method
US5373463A (en) * 1993-07-06 1994-12-13 Motorola Inc. Ferroelectric nonvolatile random access memory having drive line segments
JPH07111085A (ja) * 1993-10-14 1995-04-25 Sharp Corp 不揮発性半導体記憶装置
JP2576425B2 (ja) * 1994-10-27 1997-01-29 日本電気株式会社 強誘電体メモリ装置
US5592410A (en) * 1995-04-10 1997-01-07 Ramtron International Corporation Circuit and method for reducing a compensation of a ferroelectric capacitor by multiple pulsing of the plate line following a write operation
US5640030A (en) * 1995-05-05 1997-06-17 International Business Machines Corporation Double dense ferroelectric capacitor cell memory
US5621680A (en) * 1996-04-01 1997-04-15 Motorola, Inc. Data storage element and method for reading data therefrom
JPH09288891A (ja) * 1996-04-19 1997-11-04 Matsushita Electron Corp 半導体メモリ装置
KR100206713B1 (ko) * 1996-10-09 1999-07-01 윤종용 강유전체 메모리 장치에서의 비파괴적 억세싱 방법 및 그 억세싱 회로
JPH10162589A (ja) * 1996-11-28 1998-06-19 Matsushita Electron Corp 強誘電体メモリ装置
US5953276A (en) * 1997-12-18 1999-09-14 Micron Technology, Inc. Fully-differential amplifier

Also Published As

Publication number Publication date
KR20000004549A (ko) 2000-01-25
US6041005A (en) 2000-03-21

Similar Documents

Publication Publication Date Title
KR100312877B1 (ko) 반도체집적회로장치
US6842382B2 (en) Internal voltage generating circuit for periphery, semiconductor memory device having the circuit and method thereof
US5274597A (en) Semiconductor memory device capable of driving divided word lines at high speed
US5519347A (en) Start-up circuit for stable power-on of semiconductor memory device
US5025422A (en) Semiconductor memory device
US20090225614A1 (en) Sense amplifier circuit and method for a dram
EP0639000B1 (en) Flip-flop type amplifier circuit
KR20050101868A (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
US5808482A (en) Row decoder with level translator
US7426151B2 (en) Device and method for performing a partial array refresh operation
JPH0689576A (ja) 半導体記憶装置
US4910710A (en) Input circuit incorporated in a semiconductor device
KR950005171B1 (ko) 전류 미러 증폭회로 및 그의 구동 방법
JP3182120B2 (ja) サブロウデコーダ回路
US20040090811A1 (en) Nonvolatile FeRAM control device
KR100335266B1 (ko) 반도체메모리장치
US6751132B2 (en) Semiconductor memory device and voltage generating method thereof
KR100303782B1 (ko) 두개의 공급전위를 사용하여 메모리소자의 셀 플레이트 라인을구동하기 위한 장치
US6141266A (en) Method and apparatus for generating a signal with a voltage insensitive or controlled delay
JP2511910B2 (ja) 半導体記憶装置
KR20030014350A (ko) 플래시메모리용 승압레벨 클램프회로
US4641049A (en) Timing signal generator
US5771198A (en) Source voltage generating circuit in semiconductor memory
US6181610B1 (en) Semiconductor device having current auxiliary circuit for output circuit
KR100192586B1 (ko) 반도체 메모리 장치의 전류 센스앰프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee