KR100326063B1 - 본딩 패드용 테스트 장치 - Google Patents

본딩 패드용 테스트 장치 Download PDF

Info

Publication number
KR100326063B1
KR100326063B1 KR1019990019942A KR19990019942A KR100326063B1 KR 100326063 B1 KR100326063 B1 KR 100326063B1 KR 1019990019942 A KR1019990019942 A KR 1019990019942A KR 19990019942 A KR19990019942 A KR 19990019942A KR 100326063 B1 KR100326063 B1 KR 100326063B1
Authority
KR
South Korea
Prior art keywords
bonding
bonding pad
semiconductor chip
parts
bonded
Prior art date
Application number
KR1019990019942A
Other languages
English (en)
Other versions
KR20000005782A (ko
Inventor
플로리안 샴베르거
헬무트 슈나이더
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR20000005782A publication Critical patent/KR20000005782A/ko
Application granted granted Critical
Publication of KR100326063B1 publication Critical patent/KR100326063B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

본 발명은 본딩 와이어(2) 및 본딩 패드(1) 사이의 본딩 상태를 평가하며 검출된 본딩 상태에 따라 동작 모드 및 테스트 모드를 활성화 및 비활성화시킬 수 있는 회로를 포함하는, 반도체 칩이 본딩되었는지 또는 본딩되지 않았는지의 여부를 검출하기 위한 본딩 패드(1)용 테스트 장치에 관한 것이다. 이것을 위해, 본딩 패드(1)가 적어도 2개의 부분(3, 4)으로 나눠짐으로써, 반도체 칩 자체에 구현된 회로가 본딩 패드(1)의 부분(3, 4)으로부터 유도된 신호로부터 본딩 와이어(2)가 부분(3, 4)에 접촉되었는지 또는 접촉되지 않았는지의 여부를 검출할 수 있다.

Description

본딩 패드용 테스트 장치 {TEST ARRANGEMENT FOR BONDING PAD}
본 발명은 본딩 와이어와 본딩 패드 사이의 본딩 상태를 평가하며 검출된 본딩 상태에 따라 동작 모드 및 테스트 모드를 활성화시키거나 또는 비활성화시킬 수 있는 회로를 포함하는, 반도체 칩이 본딩되었는지 또는 본딩되지 않았는지의 여부를 검출하기 위한 본딩 패드용 테스트 장치에 관한 것이다.
반도체 칩의 제조시 및 반도체 칩을 동작 모드 및 테스트 모드로 동작시키기 위해, 각각의 반도체 칩이 확실하게 본딩되었는지 또는 본딩되지 않았는지를 항상 알아야 한다. 반도체 칩 자체가 그것이 이미 본딩되었는지 또는 본딩되지 않았는지의 여부를 검출함으로써, 각각의 조립 상태에 따라 개별 동작 모드 및 테스트 모드가 활성화 및 비활성화될 수 있는 것이 특히 바람직하다. 반도체 칩의 이러한 특성은 반도체 칩이 상응하는 테스트 필드 내로 삽입되지 않아도 되기 때문에 많은 시간 낭비를 줄일 수 있다는 장점을 갖는다.
지금까지는 반도체 칩 자체가 그것이 본딩되었는지 또는 본딩되지 않았는지의 여부를 검출할 수 있게 하는 테스트 장치를 만들려는 생각을 하지 못했다.
본 발명의 목적은 반도체 칩이 그것이 본딩되었는지 또는 본딩되지 않았는지를 검출함으로써, 검출된 본딩 상태에 따라 동작 모드 및 테스트 모드가 활성화 및 비활성화될 수 있는, 본딩 패드용 테스트 장치를 제공하는 것이다.
도 1은 본딩 와이어가 단 하나의 부분에 접촉된 본딩 패드의 평면도.
도 2는 기존 본딩 패드의 평면도.
도 3은 본딩 패드의 두 부분이 도전 접속되었는지 또는 접속되지 않았는지를 검출할 수 있는 회로의 회로도.
*도면의 주요 부분에 대한 부호의 설명*
1: 본딩 패드 2: 본딩 와이어
3, 4: 본딩 패드의 부분 5: 갭
6, 7: 단자 8, 9, 11, 12: 트랜지스터
10: 인버터
상기 목적은 본 발명에 따라 본딩 패드가 적어도 2개의 부분으로 나눠짐으로써, 반도체 칩 자체에 구현된 회로가 본딩 패드의 부분들로부터 유도된 신호로부터, 본딩 와이어가 상기 부분들에 접촉되는지 또는 접촉되지 않는지의 여부를 검출함으로써 달성된다.
바람직하게는 본딩 패드가 2개의 부분으로 세분된다. 그러나, 경우에 따라 2 부분 이상의 부분으로의 세분도 가능하다.
그러므로, 본 발명은 지금까지의 선행 기술과는 완전히 다른 방법이다. 본 발명에 따른 테스트 장치는 본딩 패드들에 연결된 와이어들에 의해 외부로부터 반도체 칩에 공급되는 테스트 신호들을 통해 본딩 패드의 정확한 본딩을 검출하지 않는다. 오히려, 반도체 칩이 적어도 2개의 부분으로 나눠진 본딩 패드가 본딩 와이어에 접촉되었는지 또는 접촉되지 않았는지를 평가하는 회로를 포함함으로써, 반도체 칩 자체가 그것이 이미 정확히 본딩되었는지 또는 본딩되지 않았는지를 테스트한다.
본딩 와이어에 접속되지 않은 본딩 패드의 2 부분 사이의 저항은 끝없이 커지는 반면, 본딩 와이어를 통해 서로 전기 접속된 본딩 패드의 2 부분 사이의 저항은 제로로 다가간다는 사실이 이용된다. 반도체 칩에 제공된 회로는 2 부분 사이의 저항이 제로로 다가가는지 또는 무한대로 다가가는지만을 평가한다.
이러한 회로는 다양한 방법으로 구현될 수 있다. 회로는 단지 본딩 패드의 적어도 2개의 부분이 본딩 와이어를 통해 서로 도전 접속되었는지 또는 도전 접속되지 않았는지의 여부를 검출할 수 있기만 하면 된다.
이하, 본 발명을 첨부한 도면을 참고로 구체적으로 설명한다.
도 2는 통상의 본딩 패드(1)를 나타낸다. 본딩 패드(1) 상에는 파선으로 표시된 바와 같이 본딩 와이어(2)가 제공된다. 도 2의 실시예에서 본딩 와이어(2)는 본딩 패드(1)의 전체 넓이에 접촉된다. 본딩 와이어(2)가 본딩 패드(1)에 부분적으로만 접촉함으로써, 본딩 와이어(2)와 본딩 패드(1) 사이에 열악한 접속이 이루어지는 것도 가능하다. 더우기, 본딩 와이어(2)가 본딩 패드(1) 옆에서 반도체 칩에 접촉함으로써, 본딩 패드(1)와 접촉되지 않는 것도 가능하다.
본 발명에 따른 테스트 장치에서는 본딩 패드(1)가 도 1에 도시된 바와 같이 갭(5)에 의해 서로 분리된 2 부분(3), (4)으로 세분된다. 즉, 도 1의 장치에서 부분(3) 및 (4) 사이의 전기 저항은 그것이 본딩 와이어를 통해 서로 도전 접속되지 않는다면 무한대로 다가간다. 그러나, 상기 부분(3), (4)이 본딩 와이어(2)를 통해 접속되면, 부분(3), (4)의 저항이 제로로 다가간다.
도 1에는 본딩 와이어(2)가 본딩 패드(1)에 부분적으로만 접촉됨으로써, 부분(4)만이 본딩 와이어(2)에 전기 접속되는 경우가 개략적으로 도시된다. 이 경우, 본딩 패드(1)와 본딩 와이어(2)의 '열악한' 접촉이 이루어진다.
본딩 패드(1)와 본딩 와이어(2)의 '열악한' 접촉은 본 발명에 따른 테스트 장치에 의해 용이하게 검출된다. 부분(3) 및 (4)이 서로 전기 접속되지 않으므로, 부분(3) 및 (4) 사이의 저항이 무한대로 다가간다. 이 상태가 반도체 칩에 제공된 회로에 의해 검출될 수 있으므로, 반도체 칩 자체가 그것이 이미 정확히 본딩되었는지 또는 본딩되지 않았는지의 여부를 검출할 수 있다.
본딩 와이어(2)가 본딩 패드(1) 옆에 놓이거나 또는 본딩이 이루어지지 않으면, 부분(3) 및 (4) 사이의 저항이 무한대로 다가간다. 이 경우에도, 테스트 장치는 본딩 패드가 본딩 와이어에 접촉되지 않았다는 것을 즉각적으로 검출할 수 있다.
도 3은 본딩 패드(1)의 부분(3), (4)의 상태를 평가하기 위한 회로를 예시적으로 나타낸다. 이것을 위해, 상기 회로의 단자(6), (7)가 부분(3), (4)에 접속된다. 상기 부분(3), (4)은 도 1에 도시된 바와 같이 동일한 크기일 필요는 없다.단자(6)는 p-채널-MOS 트랜지스터(8)의 게이트 및 n-채널-MOS 트랜지스터(13)의 게이트에 접속된다. 단자(7)는 n-채널-MOS 트랜지스터(9)의 게이트에 접속된다. 트랜지스터(8), (9)는 공급 전압과 접지 사이에 직렬 접속된다. 트랜지스터(8), (9)의 공통 노드점은 인버터(10)의 입력에 그리고 p-채널-MOS 트랜지스터(11) 및 n-채널-MOS 트랜지스터(12)의 공통 노드점에 접속된다. 인버터(10)의 출력은 트랜지스터(11)의 게이트 및 트랜지스터(12)의 게이트에 접속된다. 또한, 트랜지스터(11), (12) 및 (13)는 접지와 공급 전압 사이에 직렬 접속된다.
인버터(10)와 트랜지스터(11)는 래치 소자를 형성한다. 단자(6) 및 (7)가 서로 접속되었는지 또는 접속되지 않았는지에 따라 상이한 값이 상기 래치 소자에 저장된다.
물론, 본딩 패드(1)의 부분(3), (4)의 접속 상태를 평가하기 위한 회로의 다른 실시예도 가능하다. 도 3은 이것에 대한 하나의 예이다.
그러므로, 상기 반도체 칩은 그것이 본딩되었는지를 즉각적으로 검출할 수 있다. 따라서, 동작 모드 및 테스트 모드가 조립 상태에 따라 활성되거나 또는 비활성화될 수 있다. 이로 인해, 반도체 칩이 테스트 필드 내로 삽입되지 않아도 되기 때문에, 현저한 시간적 장점이 얻어진다.
본 발명에 따른 본딩 패드용 테스트 장치에 의해, 반도체 칩이 그것이 본딩되었는지 또는 본딩되지 않았는지를 검출할 수 있으므로, 정해진 본딩 상태에 따라 동작 모드 및 테스트 모드가 활성화 및 비활성화될 수 있다.

Claims (2)

  1. 반도체 칩이 본딩되었는지 또는 본딩되지 않았는지의 여부를 검출하기 위한 본딩 패드(1)용 테스트 장치로서, 본딩 와이어(2) 및 상기 본딩 패드(1) 사이의 본딩 상태를 평가하며 검출된 상기 본딩 상태에 따라 동작 모드 및 테스트 모드를 활성화 및 비활성화시킬 수 있는 회로를 포함하고, 상기 본딩 패드(1)가 적어도 2개 이상의 부분(3, 4)으로 나눠짐으로써, 상기 반도체 칩 자체에 구현된 회로가 상기 본딩 패드(1)의 부분(3, 4)으로부터 유도된 신호로부터 상기 본딩 와이어(2)가 상기 부분(3, 4)에 접촉되었는지 또는 접촉되지 않았는지의 여부를 검출할 수 있는 것을 특징으로 하는 테스트 장치.
  2. 제 1항에 있어서, 상기 본딩 패드(1)가 2개의 부분(3, 4)으로 나눠지는 것을 특징으로 하는 테스트 장치.
KR1019990019942A 1998-06-04 1999-06-01 본딩 패드용 테스트 장치 KR100326063B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19825009A DE19825009C1 (de) 1998-06-04 1998-06-04 Prüfanordnung für Bondpad
DE19825009.6 1998-06-04

Publications (2)

Publication Number Publication Date
KR20000005782A KR20000005782A (ko) 2000-01-25
KR100326063B1 true KR100326063B1 (ko) 2002-03-07

Family

ID=7869916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990019942A KR100326063B1 (ko) 1998-06-04 1999-06-01 본딩 패드용 테스트 장치

Country Status (6)

Country Link
US (1) US6229206B1 (ko)
EP (1) EP0969288B1 (ko)
JP (1) JP2000031216A (ko)
KR (1) KR100326063B1 (ko)
DE (2) DE19825009C1 (ko)
TW (1) TW451378B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417562B1 (en) * 1999-09-22 2002-07-09 Lsi Logic Corporation Silicon verification with embedded testbenches
JP2002156400A (ja) * 2000-11-21 2002-05-31 Seiko Instruments Inc 電子機器およびその製造方法
US20060151785A1 (en) * 2005-01-13 2006-07-13 Campbell Robert J Semiconductor device with split pad design
US7245028B2 (en) * 2005-06-02 2007-07-17 Lyontek Inc. Split control pad for multiple signal
US20110140730A1 (en) * 2008-05-30 2011-06-16 Nxp B.V. Detection circuitry for detecting bonding conditions on bond pads
US8759713B2 (en) * 2009-06-14 2014-06-24 Terepac Corporation Methods for interconnecting bonding pads between components
DE102012019782A1 (de) * 2012-10-09 2014-04-10 Infineon Technologies Ag Elektrisches Kontakt-Pad

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613439A (ja) * 1992-06-24 1994-01-21 Rohm Co Ltd 電子部品におけるワイヤーボンディングの検査方法
JPH0621175A (ja) * 1992-07-06 1994-01-28 Matsushita Electron Corp 半導体装置用テストチップ
JPH0729956A (ja) * 1993-07-13 1995-01-31 Fujitsu Ltd 半導体装置およびその試験方法
JPH09266226A (ja) * 1996-03-28 1997-10-07 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188643A (ja) * 1990-11-19 1992-07-07 Nec Corp 半導体集積回路
DE69518973T2 (de) * 1995-05-19 2001-02-22 St Microelectronics Srl Elektronische Schaltung mit mehreren Banddrähten, Herstellungsmethode und Testverfahren des Banddrahtzusammenhangs
JPH09139471A (ja) * 1995-09-07 1997-05-27 Hewlett Packard Co <Hp> オンサーキット・アレイ・プロービング用の補助パッド
US5751015A (en) * 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613439A (ja) * 1992-06-24 1994-01-21 Rohm Co Ltd 電子部品におけるワイヤーボンディングの検査方法
JPH0621175A (ja) * 1992-07-06 1994-01-28 Matsushita Electron Corp 半導体装置用テストチップ
JPH0729956A (ja) * 1993-07-13 1995-01-31 Fujitsu Ltd 半導体装置およびその試験方法
JPH09266226A (ja) * 1996-03-28 1997-10-07 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP0969288A3 (de) 2001-01-10
TW451378B (en) 2001-08-21
KR20000005782A (ko) 2000-01-25
DE59911513D1 (de) 2005-03-03
EP0969288B1 (de) 2005-01-26
EP0969288A2 (de) 2000-01-05
JP2000031216A (ja) 2000-01-28
DE19825009C1 (de) 1999-11-25
US6229206B1 (en) 2001-05-08

Similar Documents

Publication Publication Date Title
US4894605A (en) Method and on-chip apparatus for continuity testing
KR860009431A (ko) Ic평가회로 소자들과 평가회로 소자 검사수단을 갖는 반도체 집적회로
KR0138114B1 (ko) 집적 회로의 다중 전원 접속부 검사 방법 및 그 장치
KR910000114B1 (ko) 반도체 장치
US20040150090A1 (en) Test circuit and multi-chip package type semiconductor device having the test circuit
US5070296A (en) Integrated circuit interconnections testing
US9726709B2 (en) Semiconductor chip and method for detecting disconnection of wire bonded to semiconductor chip
US5909034A (en) Electronic device for testing bonding wire integrity
KR100326063B1 (ko) 본딩 패드용 테스트 장치
KR100192575B1 (ko) 유니버셜 번-인 보오드
US5801536A (en) Test method for power integrated devices
US11270931B2 (en) Isolating electric paths in semiconductor device packages
CN100462732C (zh) 电路检查方法
US5101154A (en) Open bond detector for an integrated circuit
US5712576A (en) Semiconductor integrated circuit device having input circuit without influence on reliability of diagnosis
KR100279198B1 (ko) 2개의 집적회로를 갖춘 플레이트
JPH04159752A (ja) 半導体集積回路及びその装置
JP3130769B2 (ja) 半導体装置
US6703841B2 (en) Method for detecting a discontinuity in the electrical connections of a microchip and circuit using said method
JPH01154546A (ja) 端子開放検出回路半導体装置
KR20010110157A (ko) 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법
JP4114294B2 (ja) 半導体装置およびその検査方法
JP2007155444A (ja) 断線検出装置
JPH11274395A (ja) 半導体パッケ−ジ
US7692472B2 (en) High-frequency switching circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090324

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee