KR100320675B1 - 트라이악 소자 - Google Patents
트라이악 소자 Download PDFInfo
- Publication number
- KR100320675B1 KR100320675B1 KR1019990018810A KR19990018810A KR100320675B1 KR 100320675 B1 KR100320675 B1 KR 100320675B1 KR 1019990018810 A KR1019990018810 A KR 1019990018810A KR 19990018810 A KR19990018810 A KR 19990018810A KR 100320675 B1 KR100320675 B1 KR 100320675B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- thyristor
- type
- base
- base region
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000002347 injection Methods 0.000 claims abstract description 14
- 239000007924 injection Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims description 6
- 230000002542 deteriorative effect Effects 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/747—Bidirectional devices, e.g. triacs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
- H01L29/66386—Bidirectional thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
본 발명은 트라이악 소자를 개시한다. 이에 의하면, n형 반도체기판에 역병렬 연결된 제 1, 2 사이리스터를 형성하되, 제 1 사이리스터의 p형의 제 2 베이스영역에 p+형 영역을 추가로 형성한다.
따라서, 본 발명은 제 1 사이리스터의 p형 베이스영역에서의 낮은 정공주입효율을 제 2 사이리스터의 정공주입효율과 동일한 수준으로 높여 제 4 상한 동작모드의 트리거 특성을 향상하고 VTM1 특성 저하를 방지한다.
Description
본 발명은 트라이악(TRIAC) 소자에 관한 것으로서, 더욱 상세하게는 제 4 상한 동작모드의 트리거(trigger) 특성을 향상하도록 한 트라이악 소자에 관한 것이다.
일반적으로, 트라이악 소자는 P/N/P/N의 적층구조를 갖는 2개의 사이리스터
(thyristor)가 게이트 공통으로 하여 역병렬 연결된 구조를 가지며, 게이트전극(G)과 주전극(T1),(T2)의 3단자를 갖는 반도체소자로서 양방향 도통이 가능하여 주로 교류 스위칭에 사용된다. 트라이악 소자는 게이트전극(G)에 인가되는 바이어스에 따라 오프(off) 상태에서 온(on) 상태로 전환하여 교류전력을 제어한다.
이와 같은 동작은 주전극(T1)이 공통 접지되고, 주전극(T1),(T2) 간의 바이어스와 주전극(T1)과 게이트전극(G)의 전위에 따라 4가지의 상한 동작모드로 구분된다. 즉, 제 1 상한 동작모드에서는 주전극(T2)에 정(+)전압이 인가되고 게이트전극(G)에 정(+)전압이 인가된다. 제 2 상한 동작모드에서는 주전극(T2)에 정(+)전압이 인가되고, 게이트전극(G)에 부(-)전압이 인가된다. 제 3 상한 동작모드에서는 주전극(T2)에 부(-)전압이 인가되고, 게이트전극(G)에 부(-)전압이 인가된다. 제 4 상한 동작모드에서는 주전극(T2)에 부(-)전압이 인가되고, 게이트전극(G)에 정(+)전압이 인가된다.
제 1 상한 동작모드에서는 P형 게이트층에서 주입된 정공이 N형의 에미터층을 통하여 P형 베이스층과 전극이 접촉하는 개구부로 빠져나게 되면, 이 정공의 흐름이 N형의 에미터층에서 전자주입을 야기하여 주전극(T2),(T1)을 도통상태에 이르게 한다. 제 4 상한 동작모드도 제 1 상한 동작모드와 동일한 형태로 소자를 도통시킨다.
제 2 상한 동작모드에서는 주전극(T1)의 P형 확산층에서 주입된 정공이 N형의 게이트층의 직하부분을 통하여 P형 게이트로 빠져나가게 되면, 이 정공의 흐름이 N형의 게이트층에서의 전자주입을 야기하여 주전극(T2),(T1)를 도통상태에 이르게 한다. 제 3 상한 동작모드도 제 2 상한 동작모드와 동일한 형태로 소자를 도통시킨다.
도 1은 종래 기술에 의한 트라이악 소자를 나타낸 단면도이다.
도 1에 도시된 바와 같이, 드리프트층(drift)인 n형 반도체 기판(11)의 표면과 이면의 일부 영역에 p+형 소자분리영역(도시 안됨)이 형성되고, 기판(11)의 액티브영역의 표면과 이면에 p형의 제 1, 2 베이스영역(13),(14)이 각각 형성되고, 제 1 사이리스터(1)의 제 1 베이스영역(13)에 n+형의 제 1 캐소드영역(15)이 선택적으로 형성되고, 제 2 사이리스터(3)의 제 2 베이스영역(14)에 n+형의 제 2 캐소드영역(16)이 선택적으로 형성되고, 제 1, 2 사이리스터 영역 사이의 제 1 베이스영역(13)에 n+형 게이트영역(17)이 선택적으로 형성된다.
또한, 제 2 사이리스터(3)의 제 1 베이스층(13)에 주전극(T1)이 접촉하고 또한 제 1 캐소드영역(15)에 주전극(T1)이 접촉하고, 제 2 캐소드영역(16)과 제 1 사이리스터(1)의 제 2 베이스영역(14)에 주전극(T2)이 공접하고, 게이트영역(17)과이에 이웃한 베이스영역(13)의 일부에 게이트전극(G)이 공접한다.
여기서, 제 1 사이리스터(1)의 접합(J1)은 제 2 베이스영역(14)과 기판(11) 사이의 접합이고, 접합(J2)은 기판(11)과 제 1 베이스영역(13) 사이의 접합이고, 접합(J3)은 제 1 베이스영역(13)과 제 1 캐소드영역(15) 사이의 접합이다. 제 2 사이리스터(3)의 접합(J1)은 제 2 베이스영역(14)과 기판(11) 사이의 접합이고, 접합(J2)은 기판(11)과 제 1 베이스영역(13) 사이의 접합이고, 접합(J3)은 제 2 베이스영역(14)과 제 2 캐소드영역(16) 사이의 접합이다. 미설명부호 19는 산화막이다.
이와 같이 구성되는 종래의 트라이악 소자에서는 트리거(trigger) 특성의 제어에 있어서 특히 제 4 상한 동작모드의 트리거 전류를 10mA 이하로 제어하기 위해서는 제 2 캐소드영역(16)의 직하 부분의 제 2 베이스영역(14)에 존재하는 표면저항(R1)의 저항 값을 증가시키는 것이 요구된다.
이러한 요구조건을 만족하기 위해 종래에는 제 1, 2 베이스영역(13),(14)을 형성할 때 이온주입 소오스의 주입량을 별도로 서로 다르게 조절한다. 즉, 제 2 베이스영역(14)의 접합(J1)의 깊이를 제 1 베이스영역(13)의 접합(J2)의 깊이보다 얕게 형성하고 아울러 제 2 베이스영역(14)의 표면농도를 제 1 베이스영역(13)의 표면농도보다 낮게 형성한다. 하지만, 제 1, 2 캐소드영역(15),(16)은 동일한 농도와 접합깊이로 형성한다.
그런데, 종래에는 제 4 상한 동작모드의 트리거전류를 감소시키기 위해 제 1, 2 베이스영역(13),(14)의 농도 특성을 서로 다르게 제어하기 때문에 도 2와 도 3에 도시된 바와 같이, 제 1, 2 사이리스터의 제 1, 2 베이스영역(13),(14)에서의 정공주입량이 상이하다. 즉, 제 2 사이리스터의 제 1 베이스영역(13)에서의 정공주입량이 제 1 사이리스터의 제 2 베이스영역(14)에서의 정공주입량보다 많다.
이로써, 제 1 사이리스터(1)의 특성인 VTM1 특성이 제 2 사이리스터(3)의 특성인 VTM3에 비하여 현저히 떨어지는데 이는 VTM1 특성이 제 4 상한 동작모드의 특성을 제어하는데 제약요인으로 작용한다. 여기서, 트라이악 소자의 온 상태에서의 전압강하성분은 제 1, 2 사이리스터의 전압강하성분인데 이를 각각 VTM1,VTM3으로 나타낸다.
따라서, 본 발명의 목적은 트리거 특성을 향상시킬 수 있는 트라이악 소자를 제공하는데 있다.
도 1은 종래의 기술에 의한 트라이악(TRIAC) 소자를 나타낸 단면도.
도 2는 도 1의 제 1 사이리스터의 농도 특성을 나타낸 그래프.
도 3은 도 1의 제 2 사이리스터의 농도 특성을 나타낸 그래프.
도 4는 본 발명에 의한 트라이악 소자를 나타낸 단면도.
도 5는 도 4의 제 1 사이리스터의 농도 특성을 나타낸 그래프.
도 6은 도 4의 제 2 사이리스터의 농도 특성을 나타낸 그래프.
<도면의 주요 부분에 대한 부호의 설명>
1: 제 1 사이리스터 3: 제 2 사이리스터
11: 반도체 기판 13: 제 1 베이스영역
14: 제 2 베이스영역 15: 제 1 캐소드영역
16: 제 2 캐소드영역 17: 게이트영역
19: 산화막 41: p+형 확산영역
이와 같은 목적을 달성하기 위한 본 발명에 의한 트라이악 소자는
제 1 도전형 반도체 기판;
상기 반도체 기판의 표면 및 이면에 각각 형성된 제 2 도전형의 제 1, 2 베이스 영역;
상기 제 1 베이스영역 중 제 1 사이리스터를 위한 영역에 형성된 고농도 제 1 도전형의 제 1 캐소드영역;
상기 제 2 베이스영역 중 제 2 사이리스터를 위한 영역에 형성된 고농도 제 1 도전형의 제 2 캐소드영역;
상기 제 1, 2 사이리스터 사이의 상기 제 1 베이스영역 내에 형성된 게이트영역; 및
상기 제 1 사이리스터의 상기 제 2 베이스영역 내에 선택적으로 형성되어,상기 제 2 베이스영역에서의 정공주입 감소를 억제하는 고농도 제 2 도전형의 확산영역(p+형 영역)을 포함하는 것을 특징으로 한다.
이때, 상기 고농도의 제 2 도전형 확산영역(p+형 영역)은 제 2 캐소드영역의 접합깊이보다 얕은 접합깊이로 설계하는 것이 바람직하다.
따라서, 본 발명에 의하면, 트라이악 소자의 제 4 상한 동작모드의 트리거 특성을 향상하고 VTM1 특성 저하를 방지한다.
이하, 본 발명에 의한 트라이악 소자를 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일한 부분에는 동일한 부호를 부여한다.
도 4는 본 발명에 의한 트라이악 소자를 나타낸 단면도이다.
도 4에 도시된 바와 같이, 본 발명의 트라이악 소자에서는 드리프트층인 n형 반도체 기판(11)의 표면과 이면의 일부 영역에 p+형 소자분리영역(도시 안됨)이 형성되고, 기판(11)의 액티브영역의 표면과 이면에 p형의 제 1, 2 베이스영역(13),(14)이 각각 형성되고, 제 1 사이리스터(1)의 제 1 베이스영역(13)에 n+형의 제 1 캐소드영역(15)이 선택적으로 형성되고, 제 2 사이리스터(3)의 제 2 베이스영역(14)에 n+형의 제 2 캐소드영역(16)이 선택적으로 형성되고, 제 1, 2 사이리스터 영역 사이의 제 1 베이스영역(13)에 n+형 게이트영역(17)이 선택적으로 형성된다.
추가로, 제 1 사이리스터(1)의 제 2 베이스영역(14)에 p+형 영역(41)이 선택적으로 형성되되, 도 6에 도시된 바와 같이, 제 2 베이스영역(14)의 접합깊이보다 얕지만 제 2 베이스영역(14)의 농도 특성이 변경될 정도의 접합깊이를 갖는 것이 바람직하다. 즉, p+형 영역(41)는 제 2 캐소드영역(16)의 접합깊이보다 약간 얕은 접합깊이를 갖는다.
참고로, 제 2 베이스영역(14)에 형성되는 저항성 접촉용 p+형 영역은 통상 10μm의 얕은 접합깊이를 가지고 제 2 베이스영역의 농도 특성에 변형될 가능성이 없다. 또한, 정공주입효율의 측면에 있어서, 저항성 접촉용 p+형 영역은 p형의 제 2 베이스영역(14)에 변형이 될 정도의 충분한 정공을 제공하지 못하므로 대부분의 정공주입이 제 2 베이스영역(14)에서 이루어지지만, 본 발명에서는 p+형 영역(41)이 제 2 베이스영역(14)보다 훨씬 많은 정공을 갖고 있기 때문에 정공주입은 대부분 p+형 영역(41)에서 이루어진다.
그리고, 제 2 사이리스터(3)의 제 1 베이스층(13)에 주전극(T1)이 접촉하고 또한 제 1 캐소드영역(15)에 주전극(T1)이 접촉하고, 제 2 캐소드영역(16)과 p+형 영역(41)에 주전극(T2)이 공접하고, 게이트영역(17)과 이에 이웃한 제 1 베이스영역(13)의 일부에 게이트전극(G)이 공접한다.
여기서, 제 1 사이리스터(1)의 접합(J1)은 제 2 베이스영역(14)과 기판(11) 사이의 접합이고, 접합(J2)은 기판(11)과 제 1 베이스영역(13) 사이의 접합이고, 접합(J3)은 제 1 베이스영역(13)과 제 1 캐소드영역(15) 사이의 접합이고, 접합
(J4)은 제 2 베이스영역(14)과 p+형 영역(41) 사이의 접합이다. 제 2 사이리스터(3)의 접합(J1)은 제 2 베이스영역(14)과 기판(11) 사이의 접합이고, 접합(J2)은 기판(11)과 제 1 베이스영역(13) 사이의 접합이고, 접합(J3)은 제 2 베이스영역(14)과 제 2 캐소드영역(16) 사이의 접합이다. 미설명부호 19는 산화막이다.
이와 같이 구성되는 본 발명의 트라이악 소자에서는 트리거 특성의 제어에 있어서 특히 제 4 상한 동작모드의 트리거 전류를 10mA 이하로 제어하기 위해서는 제 2 캐소드영역(16)의 직하 부분의 제 2 베이스영역(14)에 존재하는 표면저항(R4)의 저항 값을 증가시키는 것이 요구된다.
그래서, 본 발명은 이러한 요구조건을 만족하기 위해 종래와 마찬가지로 제 1, 2 베이스영역(13),(14)을 형성할 때 이온주입 소오스의 주입량을 별도로 서로 다르게 조절한다. 즉, 제 2 베이스영역(14)의 접합(J1)의 깊이를 제 1 베이스영역(13)의 접합(J2)의 깊이보다 얕게 형성하고 아울러 제 2 베이스영역(14)의 표면농도를 제 1 베이스영역(13)의 표면농도보다 낮게 형성한다. 하지만, 제 1, 2 캐소드영역(15),(16)은 동일한 농도와 접합깊이로 형성한다.
이에 추가하여, 본 발명에서는 종래와 달리 제 4 상한 동작모드의 트리거전류를 감소시키기 위해 제 1, 2 베이스영역(13),(14)의 농도 특성을 서로 다르게 제어하더라도 도 4와 도 5에 도시된 바와 같이, 제 1, 2 사이리스터의 베이스영역(13),(14)에서의 정공주입량이 동일하게 이루어질 수 있다. 이는 P+형 영역(41)이 제 1 사이리스터의 베이스영역(13)에서의 정공주입을 VTM3 특성과 동일한 수준의 정공주입효율을 높이고 나아가 VTM3에 비하여 VTM1 특성이 저하하는 것을 방지할 수 있다.
따라서, 본 발명은 트라이악 소자의 다른 특성에는 전혀 영향을 미치지 않고 제 4 상한 동작모드의 트리거 전류를 감소시킬 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 의한 트라이악 소자는 n형 반도체기판에 역병렬 연결된 제 1, 2 사이리스터를 형성하되, 제 1 사이리스터의 p형의 제 2 베이스영역에 p+형 영역을 추가로 형성한다.
따라서, 본 발명은 제 1 사이리스터의 p형 베이스영역에서의 낮은 정공주입효율을 제 2 사이리스터의 정공주입효율과 동일한 수준으로 높여 제 4 상한 동작모드의 트리거 특성을 향상하고 VTM1 특성 저하를 방지한다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.
Claims (2)
- 제 1 도전형 반도체 기판;상기 반도체 기판의 표면 및 이면에 각각 형성된 제 2 도전형의 제 1, 2 베이스 영역;상기 제 1 베이스영역 중 제 1 사이리스터를 위한 영역에 형성된 고농도 제 1 도전형 제 1 캐소드영역;상기 제 2 베이스영역중 제 2 사이리스터를 위한 영역에 형성된 고농도 제 1 도전형 제 2 캐소드영역;상기 제 1, 2 사이리스터 사이의 상기 제 1 베이스영역 내에 형성된 게이트영역; 및상기 제 1 사이리스터의 상기 제 2 베이스영역 내에 선택적으로 형성되어, 상기 제 2 베이스영역에서의 정공주입 감소를 억제하는 고농도 제 2 도전형의 확산영역(p+형 영역)을 포함하는 것을 특징으로 하는 트라이악 소자.
- 제 1 항에 있어서, 상기 고농도 제 2 도전형의 확산영역은 상기 제 2 캐소드영역의 접합깊이보다 얕은 접합깊이를 갖는 것을 특징으로 하는 트라이악 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990018810A KR100320675B1 (ko) | 1999-05-25 | 1999-05-25 | 트라이악 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990018810A KR100320675B1 (ko) | 1999-05-25 | 1999-05-25 | 트라이악 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000074694A KR20000074694A (ko) | 2000-12-15 |
| KR100320675B1 true KR100320675B1 (ko) | 2002-01-17 |
Family
ID=19587555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990018810A KR100320675B1 (ko) | 1999-05-25 | 1999-05-25 | 트라이악 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100320675B1 (ko) |
-
1999
- 1999-05-25 KR KR1019990018810A patent/KR100320675B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000074694A (ko) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7696600B2 (en) | IGBT device and related device having robustness under extreme conditions | |
| US4841345A (en) | Modified conductivity modulated MOSFET | |
| JPH02126669A (ja) | 複合ｍｏｓトランジスタと自由輪ダイオード | |
| JP3356644B2 (ja) | 半導体整流装置の駆動方法 | |
| US5861638A (en) | Insulated gate bipolar transistor | |
| US5698867A (en) | Turn-off, MOS-controlled, power semiconductor component | |
| US5936267A (en) | Insulated gate thyristor | |
| JPH0534834B2 (ko) | ||
| JP2864629B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| US5298769A (en) | GTO thyristor capable of preventing parasitic thyristors from being generated | |
| US20030071305A1 (en) | Insulated gate semiconductor device | |
| KR920003012B1 (ko) | 쌍방향 제어정류 반도체장치 | |
| JPH03225960A (ja) | 半導体デバイス | |
| JPH0465552B2 (ko) | ||
| US6803609B1 (en) | Bipolar high-voltage power component | |
| KR100320675B1 (ko) | 트라이악 소자 | |
| KR0163928B1 (ko) | 이미터 스위치 사이리스터 | |
| JPH04196174A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| US5122854A (en) | MOS control thyristor | |
| WO2023228587A1 (ja) | 半導体装置および電力変換装置 | |
| KR100222044B1 (ko) | 에미터 스위치 사이리스터 | |
| KR100297704B1 (ko) | 중첩된웰영역을갖는전력용반도체소자 | |
| JP2825345B2 (ja) | 高速ターンオン素子 | |
| KR100336522B1 (ko) | 코너 게이트형 사이리스터 소자 | |
| KR100486350B1 (ko) | 에미터스위치사이리스터및이의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |