KR100315022B1 - 리페어기능을갖는메모리모듈 - Google Patents

리페어기능을갖는메모리모듈 Download PDF

Info

Publication number
KR100315022B1
KR100315022B1 KR1019980057443A KR19980057443A KR100315022B1 KR 100315022 B1 KR100315022 B1 KR 100315022B1 KR 1019980057443 A KR1019980057443 A KR 1019980057443A KR 19980057443 A KR19980057443 A KR 19980057443A KR 100315022 B1 KR100315022 B1 KR 100315022B1
Authority
KR
South Korea
Prior art keywords
memory
signal
signal line
memory chip
repair
Prior art date
Application number
KR1019980057443A
Other languages
English (en)
Other versions
KR20000041543A (ko
Inventor
홍정일
장우창
윤용식
이두성
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980057443A priority Critical patent/KR100315022B1/ko
Publication of KR20000041543A publication Critical patent/KR20000041543A/ko
Application granted granted Critical
Publication of KR100315022B1 publication Critical patent/KR100315022B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 장치의 리페어 기능을 갖는 메모리 모듈에 관한 것으로, 메모리 칩의 불량시 불량된 메모리 칩으로 입/출력되는 신호선을 리페어 회로에 의해 제어되는 트랜지스터에 의해 연결시켜 불량인 메모리 칩을 리드/라이트하지 못하게 함으로써, 컴퓨터의 오동작을 방지할 수 있고, 컴퓨터가 다운되는 현상을 방지시킬 수 있다. 이를 위한 본 발명의 리페어 기능을 갖는 메모리 모듈은, 다수개의 메모리 칩을 내장한 반도체 기판을 구비한 리페어 기능을 갖는 메모리 모듈에 있어서, 상기 각각의 메모리 칩은, 데이타를 리드 및 라이트하기 위한 메모리 코어와, 상기 메모리 코어로 입력 데이타 신호를 전송하는 제1 신호선과, 상기 메모리 코어에서 출력된 출력 데이타 신호를 전송하는 제2 신호선과, 상기 제1 신호선과 제2 신호선을 제어 신호에 의해 스위칭하는 스위칭 소자와, 상기 메모리 코어로부터 전송된 신호에 의해 결함셀을 검출될 때 상기 스위칭 소자을 동작시켜 상기 제1 및 제2 신호선을 연결하도록 제어하는 리페어 회로를 포함하여 이루어진다.

Description

리페어 기능을 갖는 메모리 모듈
본 발명은 리페어(repair) 기능을 갖는 메모리 모듈에 관한 것으로서, 보다 구체적으로는 불량이 발생된 메모리 칩을 리페어하는 회로가 내장된 메모리 모듈에 관한 것이다.
현재의 메모리 모듈, 구체적으로 램버스 디램(Rambus DRAM)은 도 1에 도시된 바와 같이, 수개(통상적으로 8개)의 메모리 칩(2)이 기판(1)상에 마이크로 볼 그리드 어레이 방식으로 마운트되어 있고, 각 메모리 칩(2)을 보호하는 캡(미도시)이 기판(1)에 씌워진 구조로 이루어져 있다. 이러한 구조로 완성된 메모리 모듈은, 각 메모리 칩(2)의 불량 여부를 확인하기 위해서 최종 테스트를 거치게 된다.
그런데, 종래에는 테스트에서 어느 한 메모리 칩이 불량으로 판정되면, 캡을 기판에서 분리하고, 불량인 메모리 칩을 기판에서 떼어낸 후, 다시 정상 메모리 칩을 기판에 마운트하고 캡을 씌워야하는 복잡한 공정이 실시되어야 하는 문제점이 있다.
또한, 메모리 모듈이 컴퓨터에 장착되어 사용되다가, 어느 한 메모리 칩에 불량이 발생될 경우가 있다. 만일, 컴퓨터가 부팅중에 불량인 메모리 칩을 인식하게 되면, 컴퓨터는 이 메모리 칩에 라이트(write)를 할 것이고, 다시 리드(read)시에 데이터가 붕괴되므로, 컴퓨터가 오동작 또는 다운되는 문제점도 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 메모리 칩의 불량시 불량된 메모리 칩으로 입/출력되는 신호선을 리페어 회로에 의해 제어되는 스위칭 소자에 의해 연결시켜 불량인 메모리 칩을 리드/라이트하지 못하게 함으로써, 컴퓨터의 오동작을 방지하고, 컴퓨터가 다운되는 현상을 방지시킨 리페어 기능을 갖는 메모리 모듈을 제공하는데 있다.
또한, 본 발명의 다른 목적은 기판에 불량 메모리 칩을 리페어할 수 있는 정상 메모리 칩을 간단히 설치할 수 있는 영역을 확보함으로써, 기존의 복잡한 리페어 공정을 일일이 수행하지 않아도 되는 리페어 기능을 갖는 메모리 모듈을 제공하는데 있다.
도 1은 종래의 메모리 모듈을 나타낸 개략도
도 2는 본 발명의 리페어 기능을 갖는 메모리 모듈을 설명하기 위한 구성도
도 3은 본 발명의 리페어 기능을 갖는 메모리 모듈을 설명하기 위한 블럭도
도 4는 도 3에 도시된 Ⅳ 부의 예비 메모리 영역의 배치를 설명하기 위한 구성도
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 기판 20 ; 메모리 칩
21 ; 메모리 코어 30,31 ; 신호선
40 ; 리페어 회로 50 ; 스위칭 소자
60 ; 예비 메모리 영역 70 ; 저항
상기 목적을 달성하기 위한 본 발명의 리페어 기능을 갖는 메모리 모듈은,
다수개의 메모리 칩을 내장한 반도체 기판을 구비한 리페어 기능을 갖는 메모리 모듈에 있어서,
상기 각각의 메모리 칩은,
데이타를 리드 및 라이트하기 위한 메모리 코어와,
상기 메모리 코어로 입력 데이타 신호를 전송하는 제1 신호선과,
상기 메모리 코어에서 출력된 출력 데이타 신호를 전송하는 제2 신호선과,
상기 제1 신호선과 제2 신호선을 제어 신호에 의해 스위칭하는 스위칭 소자와,
상기 메모리 코어로부터 전송된 신호에 의해 결함셀을 검출될 때 상기 스위칭 소자을 동작시켜 상기 제1 및 제2 신호선을 연결하도록 제어하는 리페어 회로를 포함하여 이루어진 것을 특징으로 한다.
상기 스위칭 소자는 MOS 트랜지스터이다.
상기 다수개의 메모리 칩중 어느 사이에 예비 메모리 칩으로 교체할 수 있도록 예비로 구성된 저항을 추가로 구성한다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 2는 본 발명의 리페어 기능을 갖는 메모리 모듈을 설명하기 위한 구성도이고, 도 3은 본 발명의 리페어 기능을 갖는 메모리 모듈을 설명하기 위한 블럭도이고, 도 4는 도 3에 도시된 Ⅳ 부의 예비 메모리 영역의 배치를 설명하기 위한 구성도이다.
도 2에 도시된 바와 같이, 기판(10)상에 메모리 칩(20)이 마운트된다. 메모리 칩(20)에는 메모리 코어(21)가 배치되고, 양측 메모리 칩으로부터 이어진 한 쌍의 신호선(30,31)들이 메모리 코어(21)에 각기 연결된다.
스위칭 소자(50)가 양측 신호선(30,31) 사이에 설치되는데, 본 실시예에서는 스위칭 소자(50)는 트랜지스터로서, 평소에는 항상 '오프'된 상태로 있다. 따라서, 신호선(30,31)으로 전송된 신호는 스위칭 소자(50)를 거치지 않고 메모리 코어(21)로 전송된다. 스위칭 소자(50)의 접점 여부는 메모리 칩(20)에 배치된 리페어 회로(40)에 의해 제어된다. 즉, 해당 메모리 칩(20)이 불량이 되면, 메모리 코어(21) 와 리페어 회로(40) 사이에 별도로 연결된 신호선(41)을 통해 메모리 코어(21)로부터 불량 신호가 전달되고, 이 불량 신호를 입력한 리페어 회로(40)는 스위칭 소자(50)를 '턴온'시키는 신호를 발생하게 된다. 따라서, 신호선(30,31)으로 전송된 신호는 불량된 메모리 코어(21)를 거치지 않고 스위칭 소자(50)를 통해 직접 흐르게 된다.
따라서, 부팅된 컴퓨터가 각 메모리 칩(20)을 리드/라이트할 때, 불량이 난 메모리 칩(20)에서는 스위칭 소자(50)에 의해 양측 신호선(30,31)들이 직접 연결되어 있으므로, 컴퓨터는 불량이 난 메모리 칩(20)을 리드/라이트하지 않게 된다. 그러므로, 컴퓨터가 오동작을 일으키거나 또는 다운되는 현상을 방지할 수 있다.
한편, 불량이 발생된 어느 한 메모리 칩(20)을 대신해서 다른 메모리 칩을 기판(10)에 마운트할 수 있도록, 도 3에 도시된 바와 같이, 양측 메모리 칩(20) 사이의 기판(10)상에 예비 메모리 영역(60)을 구성하였다. 예비 메모리 영역(60)을 지나는 신호선(30,31)은 도 4에 상세히 도시된 바와 같이, 저항(70)으로 연결된다.
따라서, 불량이 발생되지 않은 정상 메모리 칩을 예비 메모리 영역(60)에 배치할 때, 먼저 저항(70)을 제거하고, 정상 메모리 칩을 예비 메모리 영역(60)에 배치한 다음, 양측 신호선(30,31)들을 정상 메모리 칩의 메모리 코어에 각기 연결하면 된다. 즉, 캡을 분리한 다음 불량이 난 메모리 칩을 기판에서 떼어내고, 정상 메모리 칩을 기판에 다시 마운트한 후 다시 캡을 기판에 씌우는 복잡한 리페어 공정을 할 필요가 없어지게 된다.
이상에서 설명한 바와 같이, 본 발명의 리페어 기능을 갖는 메모리 모듈에 의하면, 메모리 칩의 불량시 불량된 메모리 칩으로 입/출력되는 신호선을 리페어 회로에 의해 제어되는 스위칭 소자에 의해 연결시켜 불량인 메모리 칩을 리드/라이트하지 못하게 함으로써, 컴퓨터의 오동작을 방지할 수 있고, 컴퓨터가 다운되는 현상을 방지시킬 수 있다.
또한, 기판에 불량 메모리 칩을 리페어할 수 있는 정상 메모리 칩을 간단히 설치할 수 있는 영역을 확보함으로써, 기존의 복잡한 리페어 공정을 일일이 수행하지 않아도 되는 잇점이 있습니다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 다수개의 메모리 칩을 내장한 반도체 기판을 구비한 리페어 기능을 갖는 메모리 모듈에 있어서,
    상기 각각의 메모리 칩은,
    데이타를 리드 및 라이트하기 위한 메모리 코어와,
    상기 메모리 코어로 입력 데이타 신호를 전송하는 제1 신호선과,
    상기 메모리 코어에서 출력된 출력 데이타 신호를 전송하는 제2 신호선과,
    상기 제1 신호선과 제2 신호선을 제어 신호에 의해 스위칭하는 스위칭 소자와,
    상기 메모리 코어로부터 전송된 신호에 의해 결함셀을 검출될 때 상기 스위칭 소자을 동작시켜 상기 제1 및 제2 신호선을 연결하도록 제어하는 리페어 회로를 포함하여 이루어진 것을 특징으로 하는 리페어 기능을 갖는 메모리 모듈.
  2. 제 1 항에 있어서,
    상기 스위칭 소자는 MOS 트랜지스터인 것을 특징으로 하는 리페어 기능을 갖는 메모리 모듈.
  3. 제 1 항에 있어서,
    상기 다수개의 메모리 칩중 어느 사이에 예비 메모리 칩으로 교체할 수 있도록 예비로 구성된 저항을 추가로 구성한 것을 특징으로 하는 리페어 기능을 갖는 메모리 모듈.
KR1019980057443A 1998-12-23 1998-12-23 리페어기능을갖는메모리모듈 KR100315022B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057443A KR100315022B1 (ko) 1998-12-23 1998-12-23 리페어기능을갖는메모리모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057443A KR100315022B1 (ko) 1998-12-23 1998-12-23 리페어기능을갖는메모리모듈

Publications (2)

Publication Number Publication Date
KR20000041543A KR20000041543A (ko) 2000-07-15
KR100315022B1 true KR100315022B1 (ko) 2002-02-28

Family

ID=19564783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057443A KR100315022B1 (ko) 1998-12-23 1998-12-23 리페어기능을갖는메모리모듈

Country Status (1)

Country Link
KR (1) KR100315022B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0785691A (ja) * 1993-09-16 1995-03-31 Hitachi Ltd 半導体メモリ装置
JPH0991991A (ja) * 1995-09-21 1997-04-04 Hitachi Ltd メモリモジュール
JPH09161497A (ja) * 1995-12-04 1997-06-20 Hitachi Ltd モジュール救済方法およびメモリモジュール、ならびにこれを用いたコンピュータシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0785691A (ja) * 1993-09-16 1995-03-31 Hitachi Ltd 半導体メモリ装置
JPH0991991A (ja) * 1995-09-21 1997-04-04 Hitachi Ltd メモリモジュール
JPH09161497A (ja) * 1995-12-04 1997-06-20 Hitachi Ltd モジュール救済方法およびメモリモジュール、ならびにこれを用いたコンピュータシステム

Also Published As

Publication number Publication date
KR20000041543A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US7263019B2 (en) Serial presence detect functionality on memory component
KR100282971B1 (ko) 동적랜덤액세스메모리어셈블리및동적랜덤액세스메모리모듈의조립방법
US5138427A (en) Semiconductor device having a particular structure allowing for voltage stress test application
KR100319887B1 (ko) 프로그래머블 출력핀 지정 수단을 구비하는 반도체 메모리장치 및 이의 테스트 모드시의 독출방법
KR970071779A (ko) 메모리 모듈
US7808848B2 (en) Semiconductor memory
US20050030815A1 (en) Semiconductor memory module
US5889713A (en) Testing of embedded memory by coupling the memory to input/output pads using switches
US5729497A (en) Method of using parity and ECC bits to increase the yield of non-parity ECC devices
US6578157B1 (en) Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components
JP3970716B2 (ja) 半導体記憶装置およびその検査方法
US4567580A (en) Redundancy roll call technique
KR100315022B1 (ko) 리페어기능을갖는메모리모듈
KR100330991B1 (ko) 반도체소자및그테스트및동작방법
JP2006186247A (ja) 半導体装置
US5177573A (en) Semiconductor integrated circuit device
US20030185082A1 (en) Memory chip, memory component and corresponding memory module and method
KR100429095B1 (ko) 집적회로의랜덤액세스메모리및이를테스트하는방법
US6813748B2 (en) System and method for enabling a vendor mode on an integrated circuit
JP2003270302A (ja) 半導体装置
US5287311A (en) Method and apparatus for implementing ×2 parity DRAM for 16 bit systems from ×4 parity DRAM
KR20030088857A (ko) 반도체 메모리 모듈
KR100228148B1 (ko) 임피던스 정합 커패시터를 갖는 메모리 모듈
KR100924579B1 (ko) 리던던시 메모리 셀 억세스 회로, 이를 포함하는 반도체메모리 장치, 및 반도체 메모리 장치의 테스트 방법
JP3557773B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee