KR960032643A - 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/ 박막의 티타늄 실리사이드 형성방법 및 이를 이용한 반도체소자의 제조방법 - Google Patents

치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/ 박막의 티타늄 실리사이드 형성방법 및 이를 이용한 반도체소자의 제조방법 Download PDF

Info

Publication number
KR960032643A
KR960032643A KR1019950002495A KR19950002495A KR960032643A KR 960032643 A KR960032643 A KR 960032643A KR 1019950002495 A KR1019950002495 A KR 1019950002495A KR 19950002495 A KR19950002495 A KR 19950002495A KR 960032643 A KR960032643 A KR 960032643A
Authority
KR
South Korea
Prior art keywords
titanium
film
nitride film
forming
titanium nitride
Prior art date
Application number
KR1019950002495A
Other languages
English (en)
Other versions
KR0156219B1 (ko
Inventor
변정수
김학남
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950002495A priority Critical patent/KR0156219B1/ko
Publication of KR960032643A publication Critical patent/KR960032643A/ko
Application granted granted Critical
Publication of KR0156219B1 publication Critical patent/KR0156219B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성방법 및 이를 이용한 반도체 소자의 제조방법에 관한 것이다.
티타늄 질화막이 형성된 티타늄 타겟을 스퍼터링하여 반도체 기판상에 질소원자가 과량 함유된 티타늄막을 중착하고, 2회에 걸쳐 급속열처리하여 반도체 기판상에 박막의 티타늄 실리사이드와 치밀한 질화막을 형성한다.
COB DRAM 소자의 비트라인을 텅스텐으로 제조하는 경우에 치밀한 티타늄 질화막/박막의 티타늄 실리사이드가 후속의 캐패시터 형성공정시 텅스텐의 고온확산을 방지하는 배리어로서 역할을 하여 콘택특성이 우수하고 배리어 특성이 보존된 우수한 텅스텐 비트라인을 형성한다.
치밀한 티타늄 질화막/박막의 티타늄 실리사이드를 Al 배선에 이용시 콘택부에서는 티타늄 실리사이드가 형성되어 콘택특성을 향상시키고, 티타늄 질화막과 Al 배선간에는 TiAl3가 형성되어 금속배선의 전자이동(electromigration) 특성을 향상시킨다.

Description

치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성방법 및 이를 이용한 반도체소자의 제조방법.
제6도(A)와 (B)는 본 발명의 제1실시예에 따른 치밀한 티타늄막의 형성공정도,
제7도(A)와 (B)는 본 발명의 제2실시예에 따른 치밀한 티타늄 질화막/박막의 티타늄 실리사이드의 형성공정도.

Claims (22)

  1. 티타늄 타겟을 준비하는 스텝과, 티타늄 타겟의 표면에 티타늄 질화막을 형성하는 스텝과, 반도체 기판의 표면에 산화막을 형성하는 스텝과, 티타늄 질화막이 형성된 티타늄 타겟을 스퍼터링하여 질소원자가 과량 함유된 티타늄막을 산화막상에 중착하는 스텝과, 질소원자가 과량 함유된 타타늄막을 급속열처리하여 산화막상에 치밀한 질화막을 형성하는 스텝을 포함하는 것을 특징으로 하는 치밀한 티타늄 질화막의 형성방법.
  2. 제1항에 있어서, 티타늄 질화막이 표면이 형성된 티타늄 타겟을 이용한 티타늄막의 중착은 순수한 아르곤 분위기에서 수행되어지는 것을 특징으로 하는 치밀한 티타늄 질화막의 형성방법.
  3. 제1항에 있어서, 상기 질소원자가 과량 함유된 티타늄막을 1~3회에 걸쳐 급속 열처리하는 것을 특징으로 하는 치밀한 티타늄 질화막의 형성방법.
  4. 제1항에 있어서, 상기 열처리공정은 500℃에서 40초동안 수행한 후 800℃에서 30초동안 수행되어지는 것을 특징으로 하는 치밀한 티타늄 질화막의 형성방법.
  5. 제1항에 있어서, 티타늄막의 열처리공정은 N₂또는 NH₃분위기에서 수행되어지는 것을 특징으로 하는 치밀한 티타늄 질화막의 형성방법.
  6. 제1항에 있어서, 티타늄막중 질소원자가 과량 함유된 티타늄막은 티타늄 타겟의 표면에 형성된 티타늄 질화막의 두께에 대응하는 두께로 형성되는 것을 특징으로 하는 치밀한 티타늄 질화막의 형성방법.
  7. 제6항에 있어서. 티타늄막에 질소원자는 5~45%의 양으로 포함되어 있는 것을 특징으로 하는 치밀한 티타늄 질화막의 형성방법.
  8. 제6항에 있어서, 총 티타늄막의 두께에 대한 티타늄막중 과량의 질소가 함유되어 있는 부분의 두께의 비는 0.05~0.95인 것을 특징으로 하는 치밀한 티타늄 질화막의 형성방법.
  9. 티타늄 타겟을 준비하는 스텝과, 티타늄 타겟의 표면에 티타늄 질화막을 형성하는 스텝과, 티타늄 질화막이 형성된 타타늄 타겟을 스퍼터링하여 반도체 기판상에 질소원자가 과량 함유된 티타늄막을 중착하는 스텝과, 질소원자가 과량 함유된 티타늄막을 급속열처리하여 반도체 기판상에 치밀한 티타늄 질화막을 형성하고, 반도체 기판과 치밀한 티타늄 질화막의 계면에는 박막의 티타늄 실리사이드를 형성하는 스텝을 포함하는 것을 특징으로 하는 치밀한 티타늄질화막/박막의 티타늄 실리사이드 형성방법.
  10. 제9항에 있어서, 티타늄 질화막이 표면에 형성된 티타늄 타겟을 이용한 티타늄막의 중착온 순수한 아르곤 분위기에서 수행되어지는 것을 특징으로 하는 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성방법.
  11. 제9항에 있어서, 상기 질소원자가 과량 함유된 티타늄막을 2회에 걸쳐 급속열처리하는 것을 특징으로 하는 치밀한 티타늄 질화막/박막의 실리사이드 형성방법.
  12. 제11항에 있어서, 상기 열처리공정은 500℃에서 40초동안 수행한 후 800℃에서 30초동안 수행되어지는 것을 특징으로 하는 치밀한 티타늄 질화막/박막의 실리사이드 형성방법.
  13. 제9항에 있어서, 티타늄막의 열처리공정은 N₂또는 NH₃분위기에서 수행되어지는 것을 특징으로 하는 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성방법.
  14. 제9항에 있어서, 티타늄막중 질소원자가 과량 함유된 부분은 티타늄 타겟의 표면에 형성된 티타늄 질화막의 두께에 대응하여 형성되는 것을 특징으로 하는 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성방법.
  15. 제14항에 있어서, 티타늄막에 질소원자는 5~45%의 양으로 포함되어 있는 것을 특징으로 하는 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성방법.
  16. 제14항에 있어서, 총 티타늄막의 두께에 대한 티타늄막중 과량의 질소가 함유되어 있는 부분의 두께의 비는 0.05~0.95인 것을 특징으로 하는 치밀한 티타늄질화막/박막의 실리사이드 형성방법.
  17. 제1도전형의 반도체 기판상에 게이트 산화막을 형성하는 스텝과, 게이트 산화막상에 폴리실리콘막을 형성하는 스텝과, 티타늄 타겟을 준비하는 스텝과, 티타늄 타겟의 표면에 티타늄 질화막을 형성하는 스텝과, 티타늄 질화막이 형성된 티타늄 타겟을 스퍼터링하여 풀리실리콘막상에 질소원자가 과량 함유된 티타늄막을 증착하는 스텝과, 질소원자가 과량 함유된 티타늄막을 급속열처리하여 폴리실리콘막상에 박막의 치밀한 티타늄막을 형성하고 폴리실리콘막과 치밀한 질화막 사이에 박막의 티타늄 실리사이드를 형성하는 스텝과, 상기 티타늄 질화막, 티타늄 실리사이드 및 폴리실리콘막을 순차 패터닝하여 게이트를 형성하는 스텝과, 상기 게이트를 마스크로하여 기판으로 제2도전형의 불순물을 이온주입하여 불순물 영역을 형성하는 스텝을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  18. 제1도전형의 반도체 기판상에 제2도전형의 불순물 영역을 형성하는 스텝, 불순물 영역이 형성된 반도체 기판상에 절연막을 형성하는 스텝과, 상기 불순물 영역상부의 절연막을 제거하여 콘택홀을 형성하는 스텝과, 티타늄 타겟을 준비하는 스텝과, 티타늄 타겟의 표면에 티타늄 질화막을 형성하는 스텝과, 티타늄 질화막이 형성된 티타늄 타겟을 스퍼터링하여 질소원자가 과량 함유된 티타늄막을 기판전면에 걸쳐 증착하는 스텝과, 질소원자가 과량 함유된 티타늄막을 급속열처리하여 기판전면에 걸쳐 티타늄 질화막을 형성하고, 콘택홀내의 블순물 영역과 티타늄 질화막의 계면에는 박막의 티타늄 실리사이드를 형성하는 스텝과, 티타늄 질화막상에 비트라인용 금속층을 형성하는 스텝과, 상기 티타늄 질화막과 금속층을 순차 패터닝하여 콘택홀을 통해 불순물 영역과 접촉되도록 비트라인을 형성하는 스텝과, 통상의 캐패시터 형성공정을 수행하여 캐패시터를 형성하는 스텝을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  19. 제18항에 있어서, 비트라인용 금속층이 텅스텐인 것을 특징으로 하는 반도체 소자의 제조방법.
  20. 제18항에 있어서, 비트라인용 금속층을 화학적 중착법으로 중착하는 것을 특징으로 하는 반도체소자의 제조방법.
  21. 제1도전형의 반도체 기판상에 제2도전형의 불순물 영역을 형성하는 스텝과, 불순물 영역이 형성된 반도체 기판상에 절연막을 형성하는 스텝과, 상기 불순물 영역상부의 절연막을 제거하여 콘택홀을 형성하는 스텝과 티타늄 타겟을 준비하는 스텝과, 티타늄 타겟의 표면에 티타늄 질화막을 형성하는 스텝과, 티타늄 질화막이 형성된 티타늄 타겟을 스퍼터링하여 질소원자가 과량 함유된 티타늄막을 기판전면에 걸쳐 증착하는 스텝과, 질소원자가 과량 함유된 티타늄막상에 금속배선용 알루미늄층을 고온에서 플로잉시켜 증착시킴과 동시에 기판전면에 걸쳐 티타늄 질화막을 형성하고, 불순물 영역과 티타늄 질화막의 계면에는 박막의 티타늄 실리사이드를 형성하는 스텝과, 상기 티타늄 질화막과 알루미늄층을 순차 패터닝하여 금속배선을 형성하는 스텝을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  22. 제21항에 있어서, 상기 고온이 플로잉공정시 티타늄 질화막과 알루미늄층의 계면에서는 TiAl3가 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950002495A 1995-02-10 1995-02-10 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성 방법 및 이를 이용한 반도체소자의 제조방법 KR0156219B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950002495A KR0156219B1 (ko) 1995-02-10 1995-02-10 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성 방법 및 이를 이용한 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950002495A KR0156219B1 (ko) 1995-02-10 1995-02-10 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성 방법 및 이를 이용한 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR960032643A true KR960032643A (ko) 1996-09-17
KR0156219B1 KR0156219B1 (ko) 1998-12-01

Family

ID=19407970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002495A KR0156219B1 (ko) 1995-02-10 1995-02-10 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성 방법 및 이를 이용한 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR0156219B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440467B1 (ko) * 2001-11-12 2004-07-14 아남반도체 주식회사 반도체 소자의 금속배선 적층구조 형성 방법
KR100707668B1 (ko) * 2005-12-27 2007-04-13 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 적층 구조 및 그 제조 방법
KR20200140925A (ko) * 2018-05-04 2020-12-16 어플라이드 머티어리얼스, 인코포레이티드 고 반사율 알루미늄 층들을 위한 방법들 및 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872712B1 (ko) * 2006-08-29 2008-12-09 동부일렉트로닉스 주식회사 반도체소자 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440467B1 (ko) * 2001-11-12 2004-07-14 아남반도체 주식회사 반도체 소자의 금속배선 적층구조 형성 방법
KR100707668B1 (ko) * 2005-12-27 2007-04-13 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 적층 구조 및 그 제조 방법
KR20200140925A (ko) * 2018-05-04 2020-12-16 어플라이드 머티어리얼스, 인코포레이티드 고 반사율 알루미늄 층들을 위한 방법들 및 장치

Also Published As

Publication number Publication date
KR0156219B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR0147682B1 (ko) 반도체 소자의 금속배선 제조방법
JP3626773B2 (ja) 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法
JP2754176B2 (ja) 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法
KR100456314B1 (ko) 반도체 소자의 게이트전극 형성 방법
KR960035843A (ko) 반도체 소자의 금속 배선 형성방법
KR960005801A (ko) 반도체 장치 제조방법
KR960032643A (ko) 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/ 박막의 티타늄 실리사이드 형성방법 및 이를 이용한 반도체소자의 제조방법
US7375015B2 (en) Manufacturing method which prevents abnormal gate oxidation
JP4347479B2 (ja) 電界効果トランジスタ
KR100313256B1 (ko) 반도체장치및그제조방법
US6087259A (en) Method for forming bit lines of semiconductor devices
KR100706823B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
KR0124489B1 (ko) 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법
KR19990059074A (ko) 반도체 소자의 금속 배선 형성 방법
KR960035888A (ko) 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
KR100414229B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
KR0176197B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR950006345B1 (ko) 텅스텐질화박막을 베리어메탈로 이용한 실리콘 반도체소자의 알루미늄금속배선 형성방법
KR960042961A (ko) 반도체 소자의 확산방지층 형성방법
KR960039204A (ko) 금속막 배선 형성방법
KR100277854B1 (ko) 콘택배선형성방법
KR950015651A (ko) 반도체 소자의 확산방지 금속층 형성방법
KR20040059918A (ko) 반도체 소자의 배선 형성방법
KR100318273B1 (ko) 반도체 소자의 비트라인 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee